KR101429514B1 - 회로 기판 - Google Patents

회로 기판 Download PDF

Info

Publication number
KR101429514B1
KR101429514B1 KR1020090131844A KR20090131844A KR101429514B1 KR 101429514 B1 KR101429514 B1 KR 101429514B1 KR 1020090131844 A KR1020090131844 A KR 1020090131844A KR 20090131844 A KR20090131844 A KR 20090131844A KR 101429514 B1 KR101429514 B1 KR 101429514B1
Authority
KR
South Korea
Prior art keywords
graphene
base substrate
heat
present
circuit board
Prior art date
Application number
KR1020090131844A
Other languages
English (en)
Other versions
KR20110075402A (ko
Inventor
김호진
송영일
조승민
안종현
홍병희
Original Assignee
삼성테크윈 주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사, 성균관대학교산학협력단 filed Critical 삼성테크윈 주식회사
Priority to KR1020090131844A priority Critical patent/KR101429514B1/ko
Publication of KR20110075402A publication Critical patent/KR20110075402A/ko
Application granted granted Critical
Publication of KR101429514B1 publication Critical patent/KR101429514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은, 베이스 기판과, 상기 베이스 기판에 형성된 회로 패턴과, 상기 회로 패턴에 전기적으로 연결되는 전자 소자와, 상기 베이스 기판의 적어도 일면에 설치되는 제1 그래핀을 포함하는 회로 기판을 개시한다.
회로 기판, 그래핀

Description

회로 기판{Circuit board}
본 발명은 회로 기판에 관한 것으로서, 보다 상세하게는 그래핀이 배치된 회로 기판에 관한 것이다.
산업이 발전함에 따라, 각 산업 영역에서 회로 기판의 사용이 증가하고 있다. 특히, 최근에는 경성의 회로 기판 뿐만 아니라, 연성의 회로 기판의 수요가 급증하고 있다.
특히, 전사 소자가 실장된 COF(chip on film), FPCB(flexible printed circuit board) 등의 연성 회로 기판의 사용이 증대되고 있다.
한편, 최근 들어, 탄소로 구성되는 풀러렌(fullerenes), 탄소 나노 튜브(carbon nanotubes), 그래핀(graphene), 흑연(graphite) 등의 탄소 물질에 관한 관심이 증가하고 있다.
그 중 그래핀은 대면적으로 형성할 수 있으며, 전기적, 기계적, 화학적인 안정성을 가지고 있을 뿐만 아니라 뛰어난 도전성의 성질을 가지고 있으므로, 전자 회로의 기초 소재로 관심을 받고 있다.
대면적 그래핀의 제조 기술은 최근에 비약적으로 발전을 했는데, 네이 쳐(nature)지에 2009년 1월 14일에 공개된 "Large-scale pattern growth of graphene films for stretchable transparent electrodes"의 논문(nature07719)에는 열 화학 기상 증착법(T-CVD: Thermal chemical vapour deposition)을 이용한 그래핀의 제조 공정이 개시되어 있다.
화학 기상 증착법을 이용한 종래의 그래핀 필름의 제조공정은 다음과 같다.
우선, 산화 실리콘(SiO2)층을 가지는 실리콘 웨이퍼를 준비한다. 이어, Ni, Cu, Al, Fe 등의 금속 촉매를, 스퍼터링(sputtering) 장치, 전자빔 증발 장치(e-beam evaporator)등을 이용하여, 준비된 산화 실리콘(SiO2)층에 증착시켜, 금속 촉매층을 형성한다.
다음으로, 금속 촉매층이 형성된 실리콘 웨이퍼와 탄소를 포함하는 가스(CH4, C2H2, C2H4, CO 등)를 열 화학 기상 증착 및 유도 결합 화학 기상 증착법(ICP-CVD, Inductive Coupled Plasma Chemical Vapor Deposition)을 위한 반응기에 넣고 가열함으로써, 금속 촉매층에 탄소가 흡수되도록 한다. 이어, 급속히 냉각을 수행하여 금속 촉매층으로부터 탄소를 분리시켜 결정화시키는 방법으로, 그래핀을 성장시킨다.
이후, 성장한 그래핀은 사용을 위해 분리하고 전사하는 작업을 거치게 되는데, 이를 위해 통상 분리 시에는 에칭 등의 방법이 사용되어 왔다.
본 발명은, 그래핀이 배치된 회로 기판을 제공하는 것을 주된 과제로 한다.
본 발명은, 베이스 기판;과, 상기 베이스 기판에 형성된 회로 패턴;과, 상기 회로 패턴에 전기적으로 연결되는 전자 소자;와, 상기 베이스 기판의 적어도 일면에 설치되는 제1 그래핀;을 포함하는 회로 기판을 개시한다.
여기서, 상기 베이스 기판은 폴리 이미드 필름일 수 있다.
여기서, 상기 회로 패턴을 덮도록 보호층이 형성될 수 있다.
여기서, 상기 보호층은 솔더 레지스트를 포함할 수 있다.
여기서, 상기 보호층은, 상기 회로 패턴을 덮도록 배치되는 제1 솔더 레지스트층과, 상기 제1 솔더 레지스트층에 배치되는 제2 그래핀과, 상기 제2 그래핀을 덮도록 배치되는 제2 솔더 레지스트층을 포함할 수 있다.
여기서, 상기 전자 소자는 집적회로칩, 드라이브 IC, 발광 다이오드 소자, 저항 소자, 트랜지스터 소자, 레귤레이터 소자, 다이오드 소자 및 스위치 소자 중 적어도 어느 하나일 수 있다.
여기서, 상기 제1 그래핀은 접착제에 의해 상기 베이스 기판에 부착될 수 있다.
여기서, 상기 베이스 기판의 부분 중 상기 제1 그래핀이 부착되는 부분에는 요철이 형성되고, 상기 요철과 상기 제1 그래핀 사이에 상기 접착제가 배치될 수 있다.
여기서, 상기 제1 그래핀은 반데르발스의 힘에 의해 상기 베이스 기판에 부착될 수 있다.
여기서, 상기 제1 그래핀은 상기 전자 소자와 대응되는 위치에 설치될 수 있다.
본 발명에 따르면, 그래핀을 회로 기판에 배치함으로써, 회로 기판의 전자 소자에서 발생하는 열의 집중을 방지하고, 발생된 열을 신속하게 방열할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이고, 도 2는 도 1의 A 부분을 확대하여 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 실시예에 관한 회로 기판(100)은 경성 회로 기판 또는 연성 회로 기판으로서, 베이스 기판(110), 회로 패턴(120), 전자 소자(130), 보호층(140), 제1 그래핀(150)을 포함하여 이루어진다.
베이스 기판(110)은 고분자 소재를 포함하여 구성되며, 본 실시예에서는 폴리 이미드(PI, polyimide) 필름이 사용된다.
본 실시예의 베이스 기판(110)으로 폴리 이미드 필름이 사용되나, 본 발명은 이에 한정하지 않는다. 예를 들면, 본 발명에 따른 베이스 기판(110)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)의 소재로 이루어질 수 있다.
회로 패턴(120)은 베이스 기판(110)의 제1면(111)에 형성된다.
회로 패턴(120)은 구리(Cu)의 소재를 이용하여 형성되는데, 일단 구리(Cu) 소재로 패턴을 형성한 뒤, 주석(Sn)을 도금하여 회로 패턴(120)을 형성한다.
전자 소자(130)는 집적회로칩(IC chip, integrated circuit chip), 드라이브 IC(drive integrated circuit), 발광 다이오드 소자, 저항 소자, 트랜지스터 소자, 레귤레이터 소자, 다이오드 소자, 스위치 소자가 사용될 수 있으며, 회로 기판에 실장될 수 있으면 그 외의 소자도 사용될 수 있음은 당연하다.
전자 소자(130)는 연성 회로 기판(100)에 실장된다. 이를 위해 범프(bump)(131)를 이용하여 회로 패턴(120)과 전자 소자(130)를 전기적으로 연결하고, 전자 소자(130)의 주변에는 에폭시와 같은 레진(resin) 소재의 필러(132)를 채워서 전자 소자(130)를 고정시킨다.
보호층(140)은 회로 패턴(120)을 덮도록 형성되는데, 보호층(140)은 회로 패턴(120)을 보호하며 외부와 전기적인 절연이 이루어지도록 하는 기능을 수행한다.
보호층(140)은 솔더 레지스트(solder resist) 소재로 이루어지며, 스크린 프린팅(screen printing) 방법으로 형성되는데, 전자 소자(130)가 실장되는 부분을 제외하고 형성된다.
한편, 제1 그래핀(150)은 베이스 기판(110)의 제2면(112)에 설치된다.
제1 그래핀(150)은 베이스 기판(110)의 제2면(112)의 부분 중 전자 소자(130)에 대응하는 부분에 설치됨으로써, 전자 소자(130)에서 발생하는 열을 효과적으로 전달받게 된다. 즉, 베이스 기판(110)에 수직하고 전자 소자(130)을 관통하는 가상선들 중 적어도 하나가 제1 그래핀(150)을 통과하도록 설치한다.
제1 그래핀(150)은 전술한 「배경기술」란에서 설명한 화학 기상 증착법을 이용하여 제조할 수 있는데, 그래핀 소재의 두께는 수 나노 미터(nm)로서 매우 얇고 전기 및 열 전도성의 성질이 매우 강하다는 특징이 있다. 즉, 일반적인 구리(Cu) 소재의 열 전도도(thermal conductivity)는 약 356 W/mK인데 비하여, 그래핀 소재의 열 전도도는 4,300∼5,300 W/mK 정도가 되므로, 매우 뛰어난 열 전도성의 성질을 가지고 있다.
본 실시예의 제1 그래핀(150)은 사각형의 판 형상으로 형성된다.
본 실시예의 제1 그래핀(150)은 사각형의 판 형상으로 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 제1 그래핀은 소정의 패턴 형상을 가지도록 형성될 수 있다.
예를 들면, 도 3 내지 도 7에 도시된 바와 같이, 제1 그래핀(150)은 사각형의 판 형상, 십자 형상, 체크 무늬 형상 등의 다양한 형상으로 형성될 수도 있다. 도 3 내지 도 7에서 점선으로 표시된 부분은 전자 소자(130)가 베이스 기판(110)의 제1면(110)에 실장된 부분을 나타낸다. 형성되는 제1 그래핀(150)의 패턴 형상에는 제한이 없으나, 각 패턴 형상에 따라 각각의 열 방출 효과가 상이하기 때문에 설계자는 필요에 따라서 제1 그래핀(150)의 패턴 형상을 설계할 수 있다.
제1 그래핀(150)의 설치 방법은 접착제(151)를 이용하는데, 작업자는 접착제(151)를 이용하여 제1 그래핀(150)을 베이스 기판(110)에 부착시킨다.
사용되는 접착제(151)는 제1 그래핀(150)을 베이스 기판(110)에 부착할 수 있으면 되고, 그 소재의 특별한 제한은 없다. 예를 들면, 접착제(151)는 일반적인 용제 증발형 접착제, 열 경화성 접착제 등이 사용될 수 있다.
본 실시예에 따르면, 제1 그래핀(150)은 접착제(151)를 이용하여 베이스 기판(110)에 부착하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1 그래핀(150)은 베이스 기판(110)에 반데르발스의 힘으로 부착될 수도 있고, 양면 접착 테이프 등을 이용하여 제1 그래핀(150)을 베이스 기판(110)에 부착시킬 수도 있다.
한편, 도 2에 도시된 바와 같이, 베이스 기판(110)의 제2면(112) 중 제1 그래핀(150)이 부착되는 부분에는 미세한 요철(112')이 형성된다. 즉, 사용자는 플라즈마 표면 처리법 등을 이용하여, 베이스 기판(110)의 표면을 처리함으로써 요철(112')을 형성하는데, 형성된 요철(112')에 의해 표면적이 증대되므로 접착성이 증대되고 열 전도율이 높아지게 된다.
본 실시예에 따르면, 베이스 기판(110)의 제2면(112) 중 제1 그래핀(150)이 부착되는 부분에는 미세한 요철(112')이 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 베이스 기판(110)의 제2면(112) 중 제1 그래핀(150)이 부착되는 부분에 미세한 요철(112')이 형성되지 않을 수도 있다.
이하, 도 8 및 도 9를 참조하여, 본 실시예에 따른 회로 기판(100)의 열 전달 작용 및 방열 작용에 대하여 설명한다.
도 8 및 도 9는 본 발명의 일 실시예에 관한 회로 기판의 열 전달 작용 및 방열 작용을 도시한 개략적인 도면이다. 도 8 및 도 9에서의 화살표는 열의 이동 방향을 나타낸다.
일단, 회로 기판(100)이 최종 완제품에 적용되고, 그 완제품 내에 존재하는 프레임, 섀시 등 기타의 열전도부재에 제1 그래핀(150)이 접촉하지 않은 경우를 먼저 살펴본다.
완제품이 구동되어 전자 소자(130)에 전원이 인가되면 회로 패턴(120) 및 전자 소자(130)로부터 열이 발생되게 된다.
특히, 전자 소자(130)에서는 다량의 열이 발생되는데, 도 8에 도시된 바와 같이, 전자 소자(130)에서 발생된 열은 베이스 기판(110)을 경유하여 제1 그래핀(150)에 전달하게 된다.
제1 그래핀(150)은 열 전도도가 뛰어나므로 열은 빠르게 제1 그래핀(150)의 면적에 고루 퍼지게 된다. 제1 그래핀(150)으로 전달된 열은, 대류 작용에 의해 대면적의 제1 그래핀(150)에 접촉하는 공기로 효과적으로 전달됨으로써, 방열 작용을 수행하게 된다.
본 실시예에 따르면, 제1 그래핀(150)의 하면에는 대류 열전달 작용을 돕는 방열판이나 히트 싱크(Heat sink) 등의 방열 부재가 설치되지 않았으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1 그래핀(150)의 하면에 방열 부재를 추가로 설치하여 대류 열 전달 작용을 돕도록 할 수 있다.
다음은, 도 9에 도시된 바와 같이, 제1 그래핀(150)이 전기(전자) 제품 내의 프레임이나 섀시 등의 열전도 부재(HT)에 접촉하는 경우를 살펴본다.
전술한 바와 같이, 완제품이 구동되어 전자 소자(130)에 전원이 인가되면 회로 패턴(120) 및 전자 소자(130)으로부터 열이 발생되게 되고, 전자 소자(130)에 발생되는 열은 베이스 기판(110)을 통과하여 제1 그래핀(150)에 전달하게 된다.
제1 그래핀(150)은 열 전도도가 뛰어나므로 열은 빠르게 제1 그래핀(150)의 면적에 고루 퍼지게 된다. 제1 그래핀(150)으로 전달된 열은, 열 전도 작용에 의해 신속하게 열전도 부재(HF)로 전달됨으로써, 전자 소자(130)의 방열 작용을 효과적으로 수행할 수 있게 된다.
이상과 같이, 본 실시예의 회로 기판(100)은 제1 그래핀(150)을 베이스 기판(110)에 배치하는 구성을 가짐으로써, 전자 소자(130)에서 발생하는 열을 효과적으로 방열할 수 있는 장점이 있다.
이하, 도 10을 참조하여, 본 실시예의 일 변형예에 관한 회로 기판(200)에 관하여 설명하되, 본 발명의 실시예와 상이한 사항을 중심으로 하여 설명한다.
도 10은 본 발명의 실시예의 일 변형예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이다.
도 10에 도시된 바와 같이, 본 실시예의 일 변형예에 관한 회로 기판(200)은 베이스 기판(210), 회로 패턴(220), 전자 소자(230), 보호층(240), 제1 그래핀(250)을 포함하여 이루어진다.
본 실시예의 일 변형예에 관한 베이스 기판(210), 회로 패턴(220), 전자 소자(230), 범프(231), 필러(232), 제1 그래핀(250), 접착제(251)에 관한 사항은, 전술한 베이스 기판(110), 회로 패턴(120), 전자 소자(130), 범프(131), 필러(132), 제1 그래핀(150), 접착제(151)에 관하여 설명한 사항과 동일하므로, 여기서 자세한 설명은 생략한다.
본 실시예의 일 변형예에 관한 보호층(240)은 복수개의 층으로 이루어진다는 점에서 단일의 층으로 이루어진 본 실시예의 보호층(140)과는 상이한 구조를 가진다.
즉, 보호층(240)은, 제1 솔더 레지스트층(241), 제2 그래핀(242), 제2 솔더 레지스트층(243)을 포함하여 구성된다.
제1 솔더 레지스트층(241)은 솔더 레지스트(solder resist) 소재로 형성되며, 스크린 프린팅 방법으로 회로 패턴(220)을 직접 덮도록 형성되는데, 전자 소자(230)이 실장되는 부분을 제외하고 형성된다.
제2 그래핀(242)은 제1 솔더 레지스트층(241)의 상면에 부착되어 형성된다. 여기서, 제2 그래핀(242)의 소재는 전술한 제1 그래핀(150)(250)의 소재와 동일하다. 즉, 제2 그래핀(242)은 전술한 「배경기술」란에서 설명한 화학 기상 증착법을 이용하여 제조할 수 있는데, 그래핀 소재의 두께는 수 나노 미터(nm)로서 매우 얇 게 형성된다.
제2 그래핀(242)은 사각형의 판 형상으로 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 제2 그래핀은 소정의 패턴 형상을 가지도록 형성될 수 있다. 예를 들면, 제2 그래핀(242)은 십자 형상, 체크 무늬 형상 등의 형상으로 형성될 수도 있다. 형성되는 패턴 형상에 제한은 없으나, 각 패턴 형상에 따라 각각의 열 방출 효과가 상이하기 때문에 설계자는 필요에 따라서 제2 그래핀(242)의 패턴 형상을 설계할 수 있다.
제2 그래핀(242)은, 도포된 제1 솔더 레지스트층(241)이 경화되기 전에 부착하는 것이 바람직한데, 그 경우 별도의 접착제를 사용하지 않아도 제1 솔더 레지스트층(241)의 점성에 의하여 제1 솔더 레지스트층(241)에 부착이 용이하게 된다.
제2 솔더 레지스트층(243)은 제2 그래핀(242)의 상면에 형성되는데, 스크린 프린팅 방법으로 형성하게 된다. 제2 솔더 레지스트층(243)은 제2 그래핀(242)을 보호하며, 제2 그래핀(242)과 외부 사이의 전기적인 절연을 구현한다.
이상과 같이, 보호층(240)의 형상은 3중의 층상의 구조를 가지게 되는데, 그러한 구조는 전자 소자(230) 및 회로 패턴(220)에서 발생된 열의 집중을 방지하는 동시에 방열을 돕는 기능을 수행하게 된다.
이하, 본 실시예의 일 변형예에 따른 회로 기판(200)의 열 전달 작용 및 방열 작용에 대하여 설명한다.
회로 기판(200)이 적용된 전기(전자) 제품을 구동시켜, 전자 소자(230)에 전원이 인가되면 회로 패턴(220) 및 전자 소자(230)으로부터 열이 발생되게 되고, 발 생된 열은 베이스 기판(210)을 통과하여 제1 그래핀(250)에 전달하게 된다.
제1 그래핀(250)은 열 전도도가 뛰어나므로 열은 빠르게 제1 그래핀(250)의 면적에 고루 퍼지게 된다.
만약 제1 그래핀(250)이 최종 완제품 내부의 프레임, 섀시 등 기타의 열전도 부재(HT)에 접촉하고 있으면, 그 접촉하고 있는 열전도 부재(HT)로 열이 신속하게 전달될 수 있으며, 만약 제1 그래핀(250)의 하면에 접촉하고 있는 열전도 부재(HT)가 없다면 제1 그래핀(250)에 직접 접촉하는 공기로 열이 효과적으로 전달됨으로써, 방열 작용이 수행되게 된다.
한편, 일부의 열은 베이스 기판(210)을 경유하여 전자 소자(230)의 주위에 형성된 회로 패턴(220)으로 전달되는데, 그 경우, 전달된 열은 회로 패턴(220)과 접촉하는 제1 솔더 레지스트층(241)을 경유하여 제2 그래핀(242)으로 전달되게 된다. 제2 그래핀(242)은 제1 그래핀(250)과 마찬가지로 열 전도도가 뛰어나므로, 열은 신속하게 제2 그래핀(242)의 전체 면적에 고루 퍼지게 되므로, 열의 집중화를 방지하는데 기여할 뿐만 아니라 전체적으로 방열 기능이 향상되게 된다.
이상과 같이, 본 실시예의 일 변형예에 관한 회로 기판(200)은, 베이스 기판(210)에 배치된 제1 그래핀(250) 뿐만 아니라, 제2 그래핀(242)을 포함하는 보호층(240)을 구비함으로써, 전자 소자(230) 및 회로 패턴(220)에서 발생된 열의 집중을 방지하고 방열 기능을 더욱 향상시킬 수 있다.
이상과 같이 살펴본 구성, 작용 및 효과 외의 본 발명의 실시예의 일 변형예에 따른 회로 기판(200)의 방열 구성, 작용 및 효과는, 상기 본 발명의 실시예에 따른 회로 기판(100)의 방열 구성, 작용 및 효과와 동일하므로, 본 설명에서는 생략하기로 한다.
본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1은 본 발명의 일 실시예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이다.
도 2는 도 1의 A 부분을 확대하여 도시한 단면도이다.
도 3 내지 도 7은 본 발명의 일 실시예에 관한 회로 기판의 하측에서 상측 방향으로 본 제1 그래핀의 배치 형상을 도시한 개략적인 도면이다.
도 8 및 도 9는 본 발명의 일 실시예에 관한 회로 기판의 열 전달 작용 및 방열 작용을 도시한 개략적인 도면이다.
도 10은 본 발명의 실시예의 일 변형예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200: 회로 기판 110, 210: 베이스 기판
120, 220: 회로 패턴 130, 230: 전자 소자
140, 240: 보호층 150, 250: 제1 그래핀
241: 제1 솔더 레지스트층 242: 제2 그래핀
243: 제2 솔더 레지스트층

Claims (10)

  1. 베이스 기판;
    상기 베이스 기판에 형성된 회로 패턴;
    상기 회로 패턴에 전기적으로 연결되는 전자 소자; 및
    상기 베이스 기판의 적어도 일면에 접착제에 의해 부착된 제1 그래핀;을 포함하고,
    상기 베이스 기판의 부분 중 상기 제1 그래핀이 부착되는 부분에는 요철이 형성되고, 상기 요철과 상기 제1 그래핀 사이에 상기 접착제가 배치되며,
    상기 회로 패턴을 덮도록 보호층이 형성되고, 상기 보호층은, 상기 회로 패턴을 덮도록 배치되는 제1 솔더 레지스트층과, 상기 제1 솔더 레지스트층에 배치되는 제2 그래핀과, 상기 제2 그래핀을 덮도록 배치되는 제2 솔더 레지스트층을 포함하는 회로 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제1 그래핀은 상기 전자 소자와 대응되는 위치에 설치되는 회로 기판.
KR1020090131844A 2009-12-28 2009-12-28 회로 기판 KR101429514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131844A KR101429514B1 (ko) 2009-12-28 2009-12-28 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131844A KR101429514B1 (ko) 2009-12-28 2009-12-28 회로 기판

Publications (2)

Publication Number Publication Date
KR20110075402A KR20110075402A (ko) 2011-07-06
KR101429514B1 true KR101429514B1 (ko) 2014-08-12

Family

ID=44915402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131844A KR101429514B1 (ko) 2009-12-28 2009-12-28 회로 기판

Country Status (1)

Country Link
KR (1) KR101429514B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878737B1 (ko) * 2011-08-19 2018-07-17 삼성전자주식회사 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판
CN102412352A (zh) * 2011-11-10 2012-04-11 杭州创元光电科技有限公司 用石墨烯制作的大功率led光源封装结构及其生产工艺
KR102163708B1 (ko) 2014-04-18 2020-10-12 에스케이하이닉스 주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR101716954B1 (ko) * 2015-05-14 2017-03-15 최훈 메탄올을 이용한 led 조명기구의 방열장치
KR101716955B1 (ko) * 2015-05-14 2017-03-15 최훈 고분자를 이용한 led 조명기구의 방열장치
TWI751797B (zh) * 2020-11-19 2022-01-01 頎邦科技股份有限公司 電路板及其散熱貼片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948000B2 (ja) * 2003-08-26 2007-07-25 松下電器産業株式会社 高熱伝導性部材及びその製造方法ならびにそれを用いた放熱システム
KR20070098450A (ko) * 2006-03-30 2007-10-05 제너럴 일렉트릭 캄파니 개선된 탈열기 및 열 방출기
KR20080018035A (ko) * 2006-08-23 2008-02-27 자화전자(주) 전자부품용 기판과 그를 포함하는 조명 유닛 및 그 조명유닛을 포함하는 전자기기
KR20090110206A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948000B2 (ja) * 2003-08-26 2007-07-25 松下電器産業株式会社 高熱伝導性部材及びその製造方法ならびにそれを用いた放熱システム
KR20070098450A (ko) * 2006-03-30 2007-10-05 제너럴 일렉트릭 캄파니 개선된 탈열기 및 열 방출기
KR20080018035A (ko) * 2006-08-23 2008-02-27 자화전자(주) 전자부품용 기판과 그를 포함하는 조명 유닛 및 그 조명유닛을 포함하는 전자기기
KR20090110206A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치

Also Published As

Publication number Publication date
KR20110075402A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101429514B1 (ko) 회로 기판
US7641938B2 (en) Method for manufacturing carbon nanotube composite material
US9380697B2 (en) Electronic device and manufacturing method for same
US20110075374A1 (en) Rigid-flexible circuit board and method of manufacturing the same
US20140190727A1 (en) Method of fabricating flexible metal core printed circuit board
CN108990254B (zh) 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件
Araki et al. Stretchable and transparent electrodes based on patterned silver nanowires by laser-induced forward transfer for non-contacted printing techniques
US20100051331A1 (en) Circuit substrate for mounting electronic component and circuit substrate assembly having same
JPH09116057A (ja) 半導体装置のパワー放散を改良する装置
WO2014204828A2 (en) Thermal interface nanocomposite
US20160211473A1 (en) Electrically interconnecting foil
JP6604648B1 (ja) 車両用バスバーケーブル
US20100271785A1 (en) Heat-dissipating and fixing mechanism of electronic component and process for assembling same
TW201525796A (zh) 觸控屏之製造方法
JP5191925B2 (ja) 放熱パターンを備えた積層回路基板及び放熱パターン形成方法
JP2006310859A (ja) 通気口を有する半導体パッケージのための方法及びシステム
JP2010103397A (ja) 電子部品及びその製造方法
CN212783419U (zh) 薄膜覆晶封装结构与显示装置
KR101602706B1 (ko) 방열 금속이 부착된 임베디드 기판 및 그 제작 방법
KR101908673B1 (ko) 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법
CN102802347A (zh) 定向导热pcb板及电子设备
KR101941751B1 (ko) 도전성패턴 형성방법
JP2021111718A (ja) 電子機器
US20210392784A1 (en) Heat dissipating structures and electronic control units having the heat dissipating structures
TWI616123B (zh) 安裝基板用放熱積層材之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180726

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 6