KR101908673B1 - 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법 - Google Patents

방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법 Download PDF

Info

Publication number
KR101908673B1
KR101908673B1 KR1020170000162A KR20170000162A KR101908673B1 KR 101908673 B1 KR101908673 B1 KR 101908673B1 KR 1020170000162 A KR1020170000162 A KR 1020170000162A KR 20170000162 A KR20170000162 A KR 20170000162A KR 101908673 B1 KR101908673 B1 KR 101908673B1
Authority
KR
South Korea
Prior art keywords
heat
situ
radiating sheet
sheet
substrate layer
Prior art date
Application number
KR1020170000162A
Other languages
English (en)
Other versions
KR20180079687A (ko
Inventor
박찬석
이지연
강형식
Original Assignee
박찬석
이지연
강형식
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박찬석, 이지연, 강형식 filed Critical 박찬석
Priority to KR1020170000162A priority Critical patent/KR101908673B1/ko
Publication of KR20180079687A publication Critical patent/KR20180079687A/ko
Application granted granted Critical
Publication of KR101908673B1 publication Critical patent/KR101908673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H05K7/20472—Sheet interfaces
    • H05K7/20481—Sheet interfaces characterised by the material composition exhibiting specific thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/02—Layer formed of wires, e.g. mesh
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/045—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70025—Production of exposure light, i.e. light sources by lasers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/304—Insulating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법에 관한 것이다.
본 발명에 따르면, 분리되기 이전의 복수 개의 칩 부품을 포함하는 배선 기판의 절단과 함께 방열 시트를 복수 개의 칩 부품에 각각 인시츄(in-situ) 형성할 수 있어, 전체적인 칩 부품 제조 공정의 수율을 향상시키고 생산성을 높이는 효과가 있다. 또한 방열 기재층과 절단 수단 사이의 접촉을 방지하여 이물 또는 버(burr) 등이 발생하는 문제점을 방지할 수 있다.

Description

방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법{Dissipation Sheet for Manufacturing Unit Chip Part Having Heat Dissipation Sheet, Method for Manufacturing Heat Dissipation Sheet and In-Situ Method for Manufacturing Unit Chip Part Having Heat Dissipation Sheet}
본 발명은 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 반도체 칩 또는 칩 레지스터, 칩 인덕터, 칩 컨덕터 등과 같은 단위 칩 부품 인시츄(in-situ) 제조방법에 관한 것이다.
전자 제품의 어플리케이션이 다양한 기능을 빠른 속도로 제공함에 따라, 전자 제품에 장착된 칩 부품에 집적된 회로들의 처리 속도가 빨라지면서 칩의 소비 전류가 증가하게 되었다. 또한, 스마트폰과 같은 모바일 전자 장치에 장착되는 디스플레이 모듈이 고해상도의 화면을 구현하면서, 디스플레이 구동 칩의 소비 전류가 많이 증가하게 되었다. 칩 부품의 소비 전류가 증가하면 발열량도 증가한다. 따라서, 칩 부품은 회로 동작시 발생한 열을 효율적으로 외부로 방출시킬 수 있어야 하고, 이를 위해 칩 부품상에 방열 성능을 갖는 시트 형태의 제품을 부착하여 사용한다.
구체적으로, 스마트폰, 스마트 패드, 노트북, 디스플레이, 컴퓨터, 통신기기 등과 같은 전자 제품 내부에 사용되는 칩 부품 들은 일반적으로 일정 면적의 기판 상태에서 제조 공정을 거친 후 일정 크기 예를 들어 가로와 세로의 크기 수 mm부터 수십 mm의 크기로 절단한 후 동일 크기를 갖는 방열 성능을 갖는 시트 형태의 제품을 각각 부착한다.
이러한 방열 시트의 일 예로 대한민국 공개특허 제10-2015-0008140호는 인장 신장율이 200% 이상의 수지(A), 가교제(B) 및 적외선 흡수성 무기 입자(C)를 함유하는 수지 조성물 I에 의해 얻어지는 인장 신장율이 100% 이상의 방열층과; 점착성 수지(D)를 함유하는 수지 조성물 II에 의해 얻어지는 인장 신장율이 200% 이상의 점착층;으로 구성되는 인장 신장율이 100% 이상의 2층 구조의 신축성 방열 시트를 개시하고 있다.
그러나, 최근 전자 기기의 고성능화에 따라 칩 부품의 크기가 점차 축소되어 방열시트를 부착하는 데 있어서 공정상의 많은 어려움이 있을 뿐만 아니라 각각의 개개의 조각을 칩 부품에 부착하는 작업은 정밀도를 요구하게 되어 생산 속도와 정확도를 동시에 충족하기 어려워 생산성에도 큰 영향을 미치게 된다.
생산성을 향상시키기 위해 칩 부품으로 절단 전 기판 상태에서 방열 성능을 갖는 시트를 부착한 후 절단 공정을 거치는 방법을 고려할 수 있다. 그러나 방열 성능을 갖는 시트는 방열 성능 측면에서 열전도성이 높은 금속 또는 그라파이트와 같은 탄소 소재를 사용하게 되는데 절단 공정 중에 이러한 방열 소재의 특성 상 이물 또는 버(burr) 등이 발생하여 치명적인 문제가 발생할 수도 있다.
대한민국 공개특허 제10-2015-0008140호
본 발명의 과제는 일련의 패터닝 공정을 통하여 패터닝된 방열 기재층이 구비된 방열 시트를 이용하여 절단 또는 분리되기 이전의 복수 개의 칩 부품을 포함하는 기판의 절단과 함께 방열 시트를 복수 개의 단위 칩 부품에 각각 인시츄(in-situ) 형성하고, 이때 방열 기재층과 절단 수단 사이의 접촉을 방지하여 이물 또는 버(burr) 등이 발생하는 문제점을 해결할 수 있도록 한 패터닝된 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 칩 부품 인시츄 제조방법을 제공하는 것이다.
이를 위해 본 발명은
기재 필름;
상기 기재 필름 상에 형성되며 패터닝된 방열 기재층; 및
상기 패터닝된 방열 기재층을 덮도록 형성된 점착층
을 포함하는 방열 시트를 제공한다.
또한 본 발명은
기재 필름 상에 방열 기재층을 적층하는 단계;
상기 방열 기재층을 패터닝하는 단계; 및
패터닝된 방열 기재층을 덮도록 점착층을 형성하는 단계
를 포함하는 방열 시트 제조방법을 제공한다.
또한 본 발명은
상기한 바의 방열 시트를 준비하는 단계;
상기 방열 시트의 점착층 상에 개별 단위 칩 부품으로 분리되기 이전의 상태의 복수 개의 칩 부품을 포함하는 배선 기판을 적층하는 단계; 및
방열 기재층에 형성된 패터닝에 따라 상기 배선 기판을 절단하는 단계
를 포함하는 방열 시트가 구비된 칩 부품 인시츄 제조방법을 제공한다.
본 발명에 따르면, 분리되기 이전의 복수 개의 단위 칩 부품을 포함하는 기판의 절단과 함께 방열 시트를 복수 개의 단위 칩 부품에 각각 인시츄(in-situ) 형성할 수 있어, 전체적인 칩 부품 제조 공정의 수율을 향상시키고 생산성을 높이는 효과가 있다. 또한 방열 기재층과 절단 수단 사이의 접촉을 방지하여 이물 또는 버(burr) 등이 발생하는 문제점을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 방열 시트 단면도이다.
도 2는 본 발명의 일 실시예에 따른 방열 시트 단면도이다.
도 3 내지 도 11은 본 발명의 방열 시트 제조 방법을 순차적으로 도시한 공정도이다.
도 12는 본 발명의 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법을 순차적으로 도시한 공정도이다.
도 13은 웨이퍼상에 패터닝된 방열 시트 부착 상태를 도시한 개념도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도면에 도시된 바에 한정되지 않으며, 여러 부분 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
도 1 및 도 2에는 본 발명의 일 실시예에 따른 방열 시트가 도시되어 있다. 도 1 및 도 2를 참조하면, 본 발명에 따른 방열시트(100)는 기재 필름(110); 상기 기재 필름 상에 형성되며 패터닝된 방열 기재층(120); 및 상기 패터닝된 방열 기재층을 덮도록 형성된 점착층(130)으로 구성되어 있다.
상기 기재 필름(110)의 재료는 특별히 한정되지 않지만, 폴리에틸렌, 폴리프로필렌, 폴리스티렌, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 또는 폴리이미드일 수 있으며, 보다 바람직하게는 폴리프로필렌, 폴리스티렌, 또는 폴리에틸렌테레프탈레이트일 수 있다.
상기 기재 필름(110)의 두께는 5 내지 200 ㎛일 수 있고, 바람직하게는 10 내지 100 ㎛일 수 있다.
상기 방열 기재층(120)은 금속 박막, 금속 메쉬, 또는 유기 소재 박막일 수 있으며, 상기 금속 예로서는 알루미늄, 금, 은, 동, 니켈, 철, 구리, 주석, 아연 및 텅스텐으로 이루어진 군에서 선택되는 하나 또는 2 이상의 합금일 수 있다. 유기 소재는 그라파이트, 그래핀, 탄소나노튜브 및 탄소나노섬유으로 이루어진 군에서 선택되는 하나를 사용할 수 있다.
이때 방열 기재층(120)의 두께는 금속 박막, 금속 메쉬의 경우 5 내지 20 ㎛일 수 있고, 유기 소재 박막의 경우 10 내지 100 ㎛일 수 있다.
방열 기재층(120)는 음각 부분과 양각 부분으로 패터닝되어 있어, 패터닝된 음각 부분은 방열 기재층과 절단 수단 사이의 직접 접촉을 방지하여 절단(sawing) 공정시 이물 또는 버(burr) 등이 발생하지 않도록 한다. 이를 위해 방열 기재층(120)의 패터닝 간격은 단위 칩 부품의 폭을 고려하여 설정한다.
이때 패터닝된 음각 부분(121)에 고분자 수지층(140)을 형성하여 이물 또는 버(burr) 등의 발생을 더 방지할 수 있다.
본 발명에서 사용될 수 있는 고분자 수지의 예로는 폴리이미드 수지, 폴리아미드 수지, 페녹시 수지, 폴리 메타크릴레이트 수지, 폴리 아크릴레이트 수지, 폴리우레탄 수지, 아크릴레이트 변성 우레탄 수지, 폴리에스테르 수지, 폴리에스테르우레탄 수지, 폴리비닐 부티랄 수지, 스타이렌-부티렌-스타이렌(SBS) 수지 및 에폭시 변성체, 스타이렌-에틸렌-부틸렌-스타이렌(SEBS) 수지 및 그 변성체, 또는 아크릴로니트릴 부타디엔 고무(NBR) 및 그 수소화체 등을 들 수 있다. 이들은 단독으로 또는 2 이상을 혼합하여 사용할 수 있다. 상기 고분자 수지의 중량 평균 분자량은 그 크기가 클수록 필름 형성이 용이하나, 특별히 제한되는 것은 아니다. 예를 들어, 상기 고분자 수지의 중량 평균 분자량은 구체적으로 5,000 g/mol 내지 150,000 g/mol일 수 있고, 보다 구체적으로는 10,000 g/mol 내지 80,000 g/mol일 수 있다.
상기 점착층(130)의 구체적인 예로서는 아크릴계, 우레탄계, 에폭시계, 실리콘계 등의 점착제를 들 수 있다. 이때 점착층은 방열 성능 향상을 위해 열전도성 입자를 추가로 포함할 수 있다. 사용될 수 있는 열전도성 입자는 특별히 제한되지 아니하며 당해 기술 분야에서 통상적으로 사용하는 열전도성 입자를 사용할 수 있다.
열전도성 입자의 예로는 카본블랙, 카본나노튜브, 카본나노화이버, 그라핀, 금속산화물, 금속질화물, 또는 금속입자를 들 수 있고, 이들 열전도성 입자는 1종 또는 2종 이상 조합하여 사용할 수 있다.
본 발명에 따른 방열 시트는,
기재 필름 상에 방열 기재층을 적층하는 단계;
상기 방열 기재층 상에 포토레지스트층을 형성하는 단계;
상기 포토레지스트층을 선택적으로 노광한 후 현상하여, 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 마스크로 하여 상기 방열 기재층을 패터닝하는 단계;
상기 포토레지스트 패턴을 제거하는 단계; 및
패터닝된 방열 기재층을 덮도록 점착층을 형성하는 단계
를 거쳐 제조된다.
이하 각 단계 별로 상세히 설명한다.
먼저, 기재 필름 상에 방열 기재층을 적층한다(도 3).
기재 필름과 방열 기재층의 재료는 상기에서 언급한 바를 따른다.
상기 기재 필름(110)은 방열 기재층(120-1) 상에 액상 도포함으로써 형성하거나, 단면에 점착층이 형성된 기재필름을 방열 기재층(120-1) 상에 적층하여 형성할 수 있다.
상기 도포 방법의 예로는 다이 코팅, 그라비아 코팅, 마이크로 그라비아 코팅, 콤마 코팅, 롤 코팅, 딥 코팅, 또는 스프레이 코팅 등을 들 수 있고, 바람직하게는 그라비아 코팅 또는 콤마 코팅 등을 들 수 있다.
다음으로, 상기 방열 기재층 상에 포토레지스트층(150)을 형성한다(도 4).
포토레지스트층(150)을 형성하는 방법으로는 드라이필름법 또는 액상 감광제법을 이용할 수 있다. 드라이필름법은 라미네이터를 이용하여 발열 기재층(120)의 일면에 드라이필름을 열 압착하는 방법이고, 액상 감광제법은 자외선에 의해 감광되는 액상 감광제를 발열 기재층(120)의 일면에 코팅하고 건조하는 방법이다. 코팅방법은 상기에서 언급한 바를 따를 수 있다.
이어서, 상기 포토레지스트층(150)을 선택적으로 노광한 후 현상하여, 포토레지스트 패턴을 형성한다(도 5 내지 도 6).
기판상에 도포된 포토레지스트층은 미경화 상태이며 자외선(UV) 등의 빛에 의해 경화되는 광경화 특성이 있다. 소정의 패턴이 형성된 포토마스크(160)를 상기 포토레지스트층의 상부에 위치시킨 후 자외선을 조사하여 선택적으로 노광한다. 이때 포토마스크는 소정의 패턴에 의해 자외선을 선택적으로 투과시킨다. 이에 포토레지스트층 중 자외선에 노출된 부위는 빛에 의해 경화가 진행되며, 자외선이 조사되지 않은 부위는 미경화 상태로 남게 된다.
한편, LDI(laser direct image) 방식은 마스크 없이 직접 레이저를 포토 레지스트층으로 조사하여 노광하는 방식이다.
노광 후 미경화 상태로 남은 부위를 제거하기 위하여 현상액을 사용한다. 현상액은 방열 기재층에 변형을 주지 않으며, 포토레지스트층을 제거할 수 있는 물질이면 적용이 가능하다. 현상액으로는 소듐카보네이트 (Na2CO3), 포타슘카보네이트(K2CO3), 아민 계열, 또는 이들 중 둘 이상의 혼합물 등이 사용될 수 있다. 현상액에 미경화된 부분이 용해되어 제거되며 포토레지스트층의 미경화 부분이 선택적으로 제거되어 포토레지스트층에는 음각 부분과 양각 부분의 패턴이 형성된다.
다음으로, 상기 포토레지스트 패턴을 마스크로 하여 상기 방열 기재층을 패터닝한다(도 7).
이때 방열 기재층이 금속 박막 또는 금속 메쉬인 경우 산성 식각액 조성물로 식각하거나 유기 소재 박막인 경우 샌드(glass bead 또는 SUS 재질) 블라스트 방법을 이용하여 방열 기재층을 패터닝한다. 상기 식각액은 금속 재질의 식각에 사용되는 것이라면 제한 없이 사용할 수 있으며, 인산, 질산, 초산 등을 포함할 수 있다.
이어서, 포토레지스트 패턴을 제거한다(도 8).
포토레지스트 패턴은 애싱(ashing) 공정, 황산(H2SO4) 및 과산화수소(H2O2)에 의한 세정 및 유기 스트립퍼(organic stripper)를 사용하는 등의 방법에 의해 제거될 수 있다.
포토레지스트 패턴이 제거되면 방열 기재층은 음각 부분과 양각 부분의 패턴이 노출된다.
추가적으로 상기 음각 부분에 고분자 수지층을 형성할 수 있다(도 9). 고분자 수지층은 상기에서 언급한 바를 따르며, 도포 등의 방법을 사용하여 형성할 수 있다.
상기한 포토레지스트를 이용한 패터닝 방법 이외에 방열 기재층은 레이저 가공법을 이용하여 식각하는 방법으로 패터닝할 수 있다.
마지막으로, 패터닝된 방열 기재층을 덮도록 점착층을 형성한다(도 10 및 도 11).
점착층의 재질은 상기에서 언급한 바를 따르면, 점착층 형성 재료를 도포하여 점착층을 형성하거나, 점착필름을 라미네이션 하는 방법으로도 점착층 형성이 가능하다.
방열 기재층의 음각 부분에 고분자 수지층이 형성된 경우 패터닝된 방열 기재층과 고분자 수지층을 덮도록 점착층이 형성된다.
본 발명의 패터닝된 방열 시트를 이용하여 복수 개의 단위 칩 부품에 각각 방열 시트를 인시츄(in-situ) 형성하는 방법은,
상기한 바의 패터닝된 방열 시트를 준비하는 단계;
상기 방열 시트의 점착층 상에 개별 단위 칩 부품으로 분리되기 이전의 상태의 복수 개의 칩 부품을 포함하는 배선 기판을 적층하는 단계; 및
방열 기재층에 형성된 패터닝에 따라 상기 배선 기판을 절단하는 단계
를 포함한다.
이하 각 단계 별로 상세히 설명한다.
먼저, 본 발명에 따른 패터닝된 방열 시트를 준비한다.
다음으로, 상기 방열 시트의 점착층 상에 개별 단위 칩 부품으로 분리되기 이전의 상태의 복수 개의 칩 부품을 포함하는 배선 기판을 적층한다(도 12).
예를 들어 단위 칩 부품이 반도체 칩인 경우, 반도체 웨이퍼의 각각의 칩에 패키지 패턴을 형성하는 웨이퍼 제조 공정이 완료되면 웨이퍼 상태에서 전기적 특성을 검사하고 불량인 반도체 소자 중에서 레이저로 복구가 불가능한 칩의 표면에는 잉크 등을 사용하여 정상적인 칩과 구별되도록 표시하는 EDS 과정을 거친다. 이러한 EDS 과정을 거친 이후 반도체 웨이퍼를 절단(sawing)하여 개별적인 반도체 칩으로 분리한다.
본 발명에서는 이러한 분리되기 이전의 복수 개의 칩 부품을 포함하는 배선 기판(200)을 방열 시트의 점착층 상에 적층한다(도 12).
상기 단위 칩 부품은 개별 단위 반도체 칩 뿐만 아니라 칩 인덕터, 칩 컨덕터, 칩 레지스터, HTCC(High Temperature Co-fired Ceramic). LTCC(Low Temperature Co-fired Ceramic) 등을 포함한다.
마지막으로, 방열 기재층에 형성된 패터닝에 따라 배선 기판을 절단하여 단위 칩 부품을 얻는다.
방열 기재층(120)의 패터닝 간격은 단위 칩 부품의 폭을 고려하여 설정되어 있으므로, 방열 기재층에 형성된 패터닝의 음극 부위 위치에서 배선 기판을 절단하면 복수 개의 단위 반도체 분리와 함께 방열 시트의 형성을 동시에 수행할 수 있다.
예를 들어, 반도체 칩을 웨이퍼에서 분리시키기 위해서는 레이저빔을 이용하거나 다이아몬드 휠 블레이드(wheel blade)가 장착된 웨이퍼 소잉(sawing) 장치를 사용할 수 있다.
이렇게 얻은 방열 시트가 구비된 단위 칩 부품은 엘씨디(Liquid Crystal Display), 피디피(Plasma Display Panel), 및 오엘이디(Organic Light-Emitting Diode), 엘이디(Light-Emitting Diode) 등과 같이 칩 부품 소자가 채용되는 디스플레이 장치 패널 본체의 가장자리에 설치되는 티씨피(Tape Carrier Package) 또는 씨오에프(Chip on Film)에 탑재되는 드라이브 아이씨 혹은 실리콘 칩일 수 있으며, 예를 들어, 실리콘 기판 상에 다수의 트랜지스터, 저항, 캐패시터 등이 집적되어 있는 회로를 의미할 수 있다.
100 : 방열 시트 110 :기재 필름
120 : 패터닝된 방열 기재층 130: 점착층
140: 고분자 수지층

Claims (16)

  1. 기재 필름;
    상기 기재 필름 상에 형성되며 패터닝된 방열 기재층; 및
    상기 패터닝된 방열 기재층을 덮도록 형성된 점착층
    을 포함하는, 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  2. 제1항에 있어서, 상기 패터닝된 음각 부분에 고분자 수지층이 형성된 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  3. 제2항에 있어서, 상기 고분자 수지층은 폴리이미드 수지, 폴리아미드 수지, 페녹시 수지, 폴리 메타크릴레이트 수지, 폴리 아크릴레이트 수지, 폴리우레탄 수지, 아크릴레이트 변성 우레탄 수지, 폴리에스테르 수지, 폴리에스테르우레탄 수지, 폴리비닐 부티랄 수지, 스타이렌-부티렌-스타이렌(SBS) 수지 및 에폭시 변성체, 스타이렌-에틸렌-부틸렌-스타이렌(SEBS) 수지 및 그 변성체, 아크릴로니트릴 부타디엔 고무(NBR) 및 그 수소화체, 또는 이의 조합인 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  4. 제1항 또는 제2항에 있어서, 상기 기재 필름은 폴리에틸렌, 폴리프로필렌, 폴리스티렌, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 또는 폴리이미드인 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  5. 제1항 또는 제2항에 있어서, 상기 방열 기재층은 금속 박막, 금속 메쉬, 또는 유기 소재 박막인 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  6. 제5항에 있어서, 상기 금속은 알루미늄, 금, 은, 동, 니켈, 철, 구리, 주석, 아연 및 텅스텐으로 이루어진 군에서 선택되는 하나 또는 2 이상의 합금인 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  7. 제5항에 있어서, 상기 유기소재는 그라파이트, 그래핀, 탄소나노튜브 및 탄소나노섬유로 이루어진 군에서 선택되는 하나인 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트.
  8. 기재 필름 상에 방열 기재층을 적층하는 단계;
    상기 방열 기재층을 패터닝하는 단계; 및
    패터닝된 방열 기재층을 덮도록 점착층을 형성하는 단계
    를 포함하는, 제1항에 따른 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  9. 제8항에서, 상기 방열 기재층을 패터닝하는 단계는,
    상기 방열 기재층 상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 선택적으로 노광한 후 현상하여, 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 하여 상기 방열 기재층을 패터닝하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계
    를 포함하는 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  10. 제8항에 있어서, 상기 방열 기재층을 패터닝하는 단계는
    레이저 가공법을 이용하여 식각하는 방법인 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  11. 제8항에 있어서,
    상기 패터닝된 방열 기재층의 음각 부분에 고분자 수지층을 형성하는 단계를 더욱 포함하는 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  12. 제9항에 있어서, 상기 포토레지스트층은 액상 포토레지스트를 도포하거나 드라이필름 포토레지스트를 라미네이트하여 형성되는 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  13. 제9항에 있어서, 상기 노광은 포토레지스트층에 포토마스크를 배치하고 상기 포토레지스트층을 선택적으로 노광하는 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  14. 제9항에 있어서, 상기 노광은 LDI(laser direct imaging)로 포토레지스트층을 노광하는 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  15. 제8항에 있어서, 상기 방열 기재층을 패터닝하는 단계는 산성 식각액 조성물로 식각하거나 샌드 블라스트 방법을 이용하는 것인 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트 제조방법.
  16. 제1항 또는 제2항에 따른 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조용 방열 시트를 준비하는 단계;
    상기 방열 시트의 점착층 상에 개별 단위 칩 부품으로 분리되기 이전의 상태의 복수 개의 칩 부품을 포함하는 배선 기판을 적층하는 단계; 및
    방열 기재층에 형성된 패터닝에 따라 상기 배선 기판을 절단하는 단계
    를 포함하는 방열 시트가 구비된 단위 칩 부품 인시츄(in-situ) 제조방법.
KR1020170000162A 2017-01-02 2017-01-02 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법 KR101908673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170000162A KR101908673B1 (ko) 2017-01-02 2017-01-02 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170000162A KR101908673B1 (ko) 2017-01-02 2017-01-02 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법

Publications (2)

Publication Number Publication Date
KR20180079687A KR20180079687A (ko) 2018-07-11
KR101908673B1 true KR101908673B1 (ko) 2018-12-10

Family

ID=62917506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170000162A KR101908673B1 (ko) 2017-01-02 2017-01-02 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법

Country Status (1)

Country Link
KR (1) KR101908673B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088971A (ko) * 2020-01-07 2021-07-15 주식회사 네패스 유연성 및 열확산 성능이 우수한 복합방열시트, 이의 제조방법 및 이를 포함하는 모바일 기기
KR20230034048A (ko) 2021-09-02 2023-03-09 (주)동원인텍 방열 점착 시트 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184715A (ja) 2015-03-25 2016-10-20 大日本印刷株式会社 フレキシブル発光装置、電子デバイス、及びフレキシブルプリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181573B1 (ko) * 2010-12-27 2012-09-10 율촌화학 주식회사 방열 시트
KR20140043963A (ko) * 2012-09-25 2014-04-14 재단법인 철원플라즈마 산업기술연구원 고 열전도성 점착 또는 접착 시트 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184715A (ja) 2015-03-25 2016-10-20 大日本印刷株式会社 フレキシブル発光装置、電子デバイス、及びフレキシブルプリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088971A (ko) * 2020-01-07 2021-07-15 주식회사 네패스 유연성 및 열확산 성능이 우수한 복합방열시트, 이의 제조방법 및 이를 포함하는 모바일 기기
KR102332823B1 (ko) * 2020-01-07 2021-11-30 주식회사 네패스 유연성 및 열확산 성능이 우수한 복합방열시트, 이의 제조방법 및 이를 포함하는 모바일 기기
KR20230034048A (ko) 2021-09-02 2023-03-09 (주)동원인텍 방열 점착 시트 및 그 제조 방법

Also Published As

Publication number Publication date
KR20180079687A (ko) 2018-07-11

Similar Documents

Publication Publication Date Title
US7198989B2 (en) Method of producing a COF flexible printed wiring board
TWI229395B (en) Releasing layer transfer film and laminate film
US7382042B2 (en) COF flexible printed wiring board and method of producing the wiring board
JP5978222B2 (ja) 基板を撮像するための方法及び装置
KR101908673B1 (ko) 방열 시트가 구비된 단위 칩 부품 인시츄 제조용 방열 시트, 이의 제조방법 및 이를 이용한 방열 시트가 구비된 단위 칩 부품 인시츄 제조방법
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP4983386B2 (ja) Ｃｏｆ用配線基板
JP2007142092A (ja) 高密度配線基板の製法およびそれを用いて製造した高密度配線基板、電子装置ならびに電子機器
TW201631728A (zh) 具備透過連接構件而相連接之複數配線基板的複合配線基板、連接構件之製造方法及連接構件、以及壓力感測器
JP2011154080A (ja) 透明基材両面へのパターン形成方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
JP4973122B2 (ja) 回路基板用部材および回路基板の製造方法
KR101554913B1 (ko) 방열 기능을 갖는 반도체 장치 및 이를 구비하는 전자 기기
KR100812085B1 (ko) 반도체 소자의 개별화 방법
JP3808049B2 (ja) 半導体装置及びその製造方法
JP4396472B2 (ja) 薄膜状素子の転写方法
KR100516762B1 (ko) 솔더 도금법을 이용한 ｃ2ｂｇａ 인쇄회로기판의 제조방법
KR102096763B1 (ko) 연성 회로 기판의 제조 방법
JP2004265913A (ja) 回路基板用部材および回路基板の製造方法
JP2010287765A (ja) インプリント方法、配線パターンの形成方法、および積層電子部品
KR20100015140A (ko) 연성 인쇄 회로 기판의 제조 방법 및 이에 의해 제조된연성 인쇄 회로 기판
KR20090063983A (ko) 칩온필름용 적층필름 및 칩온필름의 제조방법
JP4862238B2 (ja) 回路基板の製造方法
KR101670392B1 (ko) 방열 반도체 소자 패키지 및 그 방법
KR20000039152A (ko) 반도체패키지용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant