JP4396472B2 - 薄膜状素子の転写方法 - Google Patents
薄膜状素子の転写方法 Download PDFInfo
- Publication number
- JP4396472B2 JP4396472B2 JP2004293564A JP2004293564A JP4396472B2 JP 4396472 B2 JP4396472 B2 JP 4396472B2 JP 2004293564 A JP2004293564 A JP 2004293564A JP 2004293564 A JP2004293564 A JP 2004293564A JP 4396472 B2 JP4396472 B2 JP 4396472B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- adhesive layer
- substrate
- transferred
- film element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Thin Film Transistor (AREA)
Description
図1および図2は、本発明の第1の実施の形態にかかる薄膜状素子の転写方法を説明する工程断面図である。
図4および図5は、本発明の第2の実施の形態にかかる薄膜状素子の転写方法を説明する工程断面図である。
図7は、本発明の第3の実施の形態にかかる薄膜状素子の転写方法を説明する主要工程の断面図である。本実施の形態では、キャリア基板の粘着層上の薄膜状素子は光透過性を有する素子形成基板上の光照射により剥離性を発現する犠牲層上に形成された構成からなり、第1の光照射工程において薄膜状素子側から素子形成基板を介して光を照射することにより、上記犠牲層の剥離性を発現させて薄膜状素子と素子形成基板を分離するとともに薄膜状素子で遮光された領域を除く粘着層を感光済粘着性層とする方法とすることが特徴である。
図8および図9は、本発明の第4の実施の形態にかかる薄膜状素子の転写方法を説明する工程断面図である。本実施の形態にかかる薄膜状素子の転写方法は、それぞれ別のキャリア基板上に形成された異なる薄膜状素子を同一の基板上に転写することが特徴である。本実施の形態では、異なる薄膜状素子として、薄膜コンデンサと薄膜抵抗とを例として、これらをそれぞれ被転写基板上に転写する方法について説明する。
図10は、本発明の第5の実施の形態にかかる薄膜状素子の転写方法により被転写基板上に複数の薄膜状素子を転写した後、これらを含んで配線導体を形成して複数の薄膜回路デバイスを作製した状態を示す平面図である。また、図11は、複数の薄膜回路デバイスが作製された被転写基板を切断線76、78により切断して、個々の薄膜回路デバイスとした状態を示す平面図である。
2,32,82,88,320 粘着層
2a,32a 樹脂基材
2b,32b 第1粘着性層
2c,32c 第2粘着性層
2d,32d,320a,821,881 感光済粘着性層
3 薄膜状素子
4,40,350 光
5,36,74,340 被転写基板
6,15,38,84,90 接着剤層
6a,15a,38a,841,901 硬化済接着剤層
7,341 上部電極
8,342 誘電体膜
9,343 下部電極
10,34,68,70 薄膜コンデンサ(薄膜状素子)
11,521 電極
12,522 抵抗体薄膜
13,52,62,64,66 薄膜抵抗(薄膜状素子)
14,54,72 配線導体
20,21,22,24,26,100,120 キャリア基板
76,78 切断線
92 素子形成基板
94 犠牲層
310 樹脂フィルム
330 回路パターン
Claims (9)
- 透光性基板の一方の面に光照射によって粘着力が低下する粘着層と前記粘着層上に遮光性の薄膜状素子とが設けられたキャリア基板に対して、前記薄膜状素子側から前記粘着層が感光する波長の光を照射して前記薄膜状素子で遮光された領域を除く前記粘着層の粘着力を低下させた感光済粘着性層とする第1の光照射工程と、
前記薄膜状素子が転写される被転写基板と前記キャリア基板とを密着させて前記薄膜状素子と前記被転写基板とを接着剤層により接着する接着工程と、
前記透光性基板側から前記粘着層が感光する波長の光を照射して、前記薄膜状素子と前記透光性基板との間の前記粘着層の粘着力を低下させた感光済粘着性層とする第2の光照射工程と、
前記薄膜状素子と前記被転写基板との接着領域を除く前記接着剤層と前記粘着層とを前記透光性基板とともに前記被転写基板から分離する工程とを有することを特徴とする薄膜状素子の転写方法。 - 透光性基板の一方の面に光照射によって粘着力が低下する粘着層と前記粘着層上に遮光性の薄膜状素子とが設けられたキャリア基板に対して、前記薄膜状素子側から前記粘着層が感光する波長の光を照射して前記薄膜状素子で遮光された領域を除く前記粘着層の粘着力を低下させた感光済粘着性層とする第1の光照射工程と、
前記薄膜状素子およびその近傍の前記透光性基板上に少なくとも光硬化性を有する接着剤を用いて接着剤層を形成する工程と、
前記透光性基板側から前記粘着層および前記接着剤層が感光する波長の光を照射して、前記薄膜状素子と前記透光性基板の間の前記粘着層の粘着力を低下させた感光済粘着性層とするとともに、前記薄膜状素子により遮光された領域を除く前記接着剤層を光硬化する第2の光照射工程と、
被転写基板と前記キャリア基板とを密着させて、前記薄膜状素子と前記被転写基板とを非感光領域の前記接着剤層により接着する工程と、
前記薄膜状素子と前記被転写基板との接着領域を除く前記接着剤層と前記粘着層とを前記透光性基板とともに前記被転写基板から分離する工程とを有することを特徴とする薄膜状素子の転写方法。 - 光透過性を有する素子形成基板上に光照射により剥離性を発現する犠牲層が形成されており、前記犠牲層上に前記薄膜状素子が形成されており、前記キャリア基板は前記粘着層に粘着された前記薄膜状素子を介して前記素子形成基板も一体化した構成からなり、
前記第1の光照射工程において、前記薄膜状素子側から前記素子形成基板を介して光を照射することにより、前記犠牲層の剥離性を発現させて前記薄膜状素子と前記素子形成基板を分離するとともに前記薄膜状素子で遮光された領域を除く前記粘着層の粘着力を低下させた感光済粘着性層とすることを特徴とする請求項1または請求項2に記載の薄膜状素子の転写方法。 - 異なる特性または材料の前記薄膜状素子をそれぞれ別々の前記透光性基板上に粘着した複数の前記キャリア基板を用いて、同一の前記被転写基板のそれぞれ別々の位置に前記薄膜状素子を転写することを特徴とする請求項1から請求項3までのいずれかに記載の薄膜状素子の転写方法。
- 前記被転写基板上に転写された複数の前記薄膜状素子間を接続する配線導体を形成する工程をさらに有することを特徴とする請求項4に記載の薄膜状素子の転写方法。
- 前記被転写基板は多層配線構成からなり、前記被転写基板の前記薄膜状素子を転写する領域を除く表面の設定した位置に電極端子が形成されており、前記配線導体は前記電極端子とも接続することを特徴とする請求項5に記載の薄膜状素子の転写方法。
- 前記透光性基板の一方の面に設けられた前記粘着層は少なくとも二層構成からなり、前記透光性基板側には光照射により粘着力が低下しない第1の粘着性層が設けられ、前記第1の粘着性層上に光照射により粘着力が低下する第2の粘着性層が設けられた構成からなることを特徴とする請求項1から請求項6までのいずれかに記載の薄膜状素子の転写方法。
- 前記粘着層は、前記第1の粘着性層と前記第2の粘着性層との間にさらに透光性樹脂フィルムが設けられた構成からなることを特徴とする請求項7に記載の薄膜状素子の転写方法。
- 前記透光性基板の一方の面に設けられた前記粘着層は光照射により気体を発生する材料を含むことを特徴とする請求項1から請求項6までのいずれかに記載の薄膜状素子の転写方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004293564A JP4396472B2 (ja) | 2004-10-06 | 2004-10-06 | 薄膜状素子の転写方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004293564A JP4396472B2 (ja) | 2004-10-06 | 2004-10-06 | 薄膜状素子の転写方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006108421A JP2006108421A (ja) | 2006-04-20 |
JP4396472B2 true JP4396472B2 (ja) | 2010-01-13 |
Family
ID=36377779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004293564A Expired - Fee Related JP4396472B2 (ja) | 2004-10-06 | 2004-10-06 | 薄膜状素子の転写方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4396472B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11289462B2 (en) | 2019-05-07 | 2022-03-29 | Samsung Electronics Co., Ltd. | Micro LED transfer method and display module manufactured by the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2921201B1 (fr) * | 2007-09-19 | 2009-12-18 | Commissariat Energie Atomique | Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur |
JP5845775B2 (ja) * | 2011-09-26 | 2016-01-20 | 住友電気工業株式会社 | 薄膜個片の接合方法 |
KR101857291B1 (ko) * | 2011-10-26 | 2018-06-20 | 엘지디스플레이 주식회사 | 플렉서블 표시패널 제조방법 및 플렉서블 표시패널 제조용 고정지지대 |
KR101605317B1 (ko) | 2014-11-20 | 2016-03-23 | 한국기계연구원 | 광학식 선택적 전사 장치 및 방법 |
CN107978548B (zh) * | 2017-11-20 | 2019-07-05 | 厦门市三安光电科技有限公司 | 微元件的巨量转移方法 |
-
2004
- 2004-10-06 JP JP2004293564A patent/JP4396472B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11289462B2 (en) | 2019-05-07 | 2022-03-29 | Samsung Electronics Co., Ltd. | Micro LED transfer method and display module manufactured by the same |
US11791322B2 (en) | 2019-05-07 | 2023-10-17 | Samsung Electronics Co., Ltd. | Micro LED transfer method and display module manufactured by the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006108421A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101010374B1 (ko) | 전자 회로의 접속 구조와 그 접속 방법 | |
US7780836B2 (en) | Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same | |
KR0155877B1 (ko) | 다층 회로기판 및 그 제조방법 | |
KR20060012043A (ko) | Cof용 플렉시블 프린트 배선판 및 그 제조방법 | |
TWI429339B (zh) | 電路板用之基材、電路板以及電路板的製造方法 | |
KR20060129939A (ko) | 반도체 디바이스 및 그 제조방법 | |
TW200829104A (en) | Circuit board and method for manufaturing thereof | |
TWI761171B (zh) | 面板裝置及面板裝置的製造方法 | |
JP5296636B2 (ja) | 半導体パッケージの製造方法 | |
JP4487875B2 (ja) | 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法 | |
JP4396472B2 (ja) | 薄膜状素子の転写方法 | |
US20090050352A1 (en) | Substrate structures for flexible electronic devices and fabrication methods thereof | |
US20120261168A1 (en) | Method for fabricating electrical circuitry on ultra-thin plastic films | |
JP2006120768A (ja) | 薄膜状素子の転写方法および薄膜回路デバイス | |
JP5633096B2 (ja) | 半導体パッケージ | |
KR20180004421A (ko) | 캐비티기판 제조방법 | |
JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 | |
JP4245365B2 (ja) | 多層基板の製造方法およびそれを用いた回路装置の製造方法 | |
US11963300B2 (en) | Panel device and manufacturing method of panel device | |
JP2012059923A (ja) | 配線板の製造方法及び配線板 | |
JP2005056985A (ja) | 半導体装置の製造方法、半導体装置および電子機器 | |
JP4075652B2 (ja) | 半導体装置の製造方法 | |
US20230164928A1 (en) | Flexible circuit board and manufacturing method thereof | |
JP2010287765A (ja) | インプリント方法、配線パターンの形成方法、および積層電子部品 | |
JP2007281216A (ja) | 半導体装置及びその製造方法、並びに、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |