TW201631728A - 具備透過連接構件而相連接之複數配線基板的複合配線基板、連接構件之製造方法及連接構件、以及壓力感測器 - Google Patents

Abstract

提供可輕易實施部分修復的複合配線基板。 複合配線基板係具備有：以互相鄰接的方式作排列的複數配線基板；及將鄰接的2個配線基板作電性連接的連接構件。連接構件係包含：將其中一方配線基板的複數電極部、及另一方配線基板的複數電極部分別電性連接的複數導電性構件。導電性構件係具有包含：黏著劑；及被添加在黏著劑的複數導電性粒子的導電性黏著層。導電性構件係以導電性黏著層與其中一方配線基板的電極部及另一方配線基板的電極部相接的方式作配置。導電性黏著層係在厚度方向及面方向的任一者均具有導電性。

Description

具備透過連接構件而相連接之複數配線基板的複合配線基板、連接構件之製造方法及連接構件、以及壓力感測器

本發明係關於具備有透過連接構件而相連接的複數配線基板的複合配線基板。此外，本發明係關於用以將複數配線基板作電性連接的連接構件及其製造方法。此外，本發明係關於具備有複合配線基板的壓力感測器。

在顯示器裝置或感測器裝置等各種領域中，具有包含半導體層的電晶體的電晶體電路被廣泛利用。例如電晶體電路係被利用作為用以各個驅動有機EL(Organic Electroluminescence，有機電激發光)顯示器裝置的複數發光元件的驅動電路、或用以各個檢測壓力感測器裝置的複數位置中的感測器訊號的感測器電路。電晶體電路一般係以具備有：基材、形成在基材上的複數電晶體電路、及與電晶體電路相連接的配線的電晶體基板的形態予以提供。

以往，以電晶體所使用的半導體材料而言， 使用矽、砷化鎵或砷化銦鎵等無機半導體材料。另一方面，近年來使用有機半導體材料的電晶體相關研究亦盛行進行。有機半導體材料一般可以比無機半導體材料為較低的溫度形成在基板上。因此，可利用可撓性的塑膠基板等，作為使用有機半導體材料的電路、或形成有與電路相連接的配線的基板。藉此，可提供具有對機械撞擊的安定性且輕量的半導體元件。此外，可使用印刷法等塗佈製程，在基板上形成有機半導體材料，因此與使用無機半導體材料的情形相比，可在基板上有效率地形成多數有機電晶體。因此，有可降低半導體元件之製造成本的可能性。基於該等情形，有機半導體材料係被期待應用在有機EL或電子紙等之驅動電路、或電子標籤等。其中，在以下說明中，將形成有配線的基板亦稱為配線基板。形成有電晶體電路及配線的電晶體基板、或形成有配線的可撓性基板等係配線基板之例。

但是，為了製造無缺陷、或缺陷極少的電晶體基板，必須要有壓力或清淨度經精密調整的環境。因此，藉由加大基材的面積來實現電晶體基板的大型化並非容易。考慮如上所示之課題，例如在專利文獻1中，已被提案出：將複數電晶體基板，藉由以該等互相鄰接的方式作排列，來構成具備有多數電晶體電路的大面積的電晶體陣列。此時，鄰接的2個電晶體基板係在形成在電晶體基板上的電極部，連結使用可撓性基板所構成的連接構件，藉此作電性連接。如上所示將複數電晶體基板互相連結亦 被稱為片舖(tiling)。

如上所述將複數電晶體基板組合來製作大面積的電晶體陣列，藉此可使各個電晶體基板的面積相對較小。因此，可抑制在各個電晶體基板之製造工程中產生缺陷的情形。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2010-79196號公報

[專利文獻2]日本特開2003-150075號公報

在藉由上述電晶體陣列等透過連接構件作電性連接的複數配線基板所構成的複合配線基板中，在出貨前的試驗時、或出貨後的使用時，有僅針對構成複合配線基板的複數配線基板之中的一部分，例如1枚配線基板，產生不良情形或缺陷或進行判明的情形。此時，其他配線基板係處於正常狀態，因此以藉由僅交換1枚配線基板，來修復電晶體陣列等的複合配線基板為佳。

另一方面，在習知之片舖(tiling)中，如在專利文獻1中亦記載，利用設在可撓性基板之包含異方性導電材料的連接構件。此時，首先，將連接構件載置在配線基板的電極部之上，接著，將連接構件熱壓接至配線基 板，藉此連接構件與配線基板作電性連接。如上所示，習知係藉由熱壓接來連結連接構件及配線基板，因此在將連接構件暫時安裝在配線基板之後，難以將連接構件由配線基板卸下。因此，即使為僅在一部分配線基板發生不良情形或缺陷的情形，亦不容易僅交換一部分配線基板來修復電晶體陣列。

此外，為了適當實施熱壓接工程，圖求遍及一定程度的面積，將連接構件對配線基板平行按壓。亦即，連接構件的面積若以適當按壓的觀點來看，必須成為所設定的最小值以上。另一方面，在熱壓接工程中，必須藉由將連接構件加熱，使異方性導電材料所含有的導電性粒子至少部分熔融。另一方面，並非容易遍及大範圍而均一地對連接構件加熱。因此，連接構件的面積若以適當加熱的觀點來看，必須成為所設定的最大值以下。如上所示若連接構件包含異方性導電材料，由按壓或加熱的觀點來看，連接構件的面積受到限制。如上所示之限制亦可能成為妨礙電晶體陣列的部分修復的要因。

本發明係考慮到如上所示之情形而完成者，目的在提供可輕易實施部分修復的複合配線基板及具備其之壓力感測器。此外，本發明之目的在提供用以將複數配線基板作電性連接的連接構件及其製造方法。

本發明之一實施形態係一種複合配線基板， 其係具備有：以互相鄰接的方式作排列的複數配線基板；及將鄰接的2個前述配線基板作電性連接的連接構件，前述配線基板係具有：基材；沿著前述基材的外緣作排列的複數電極部；及與前述電極部相連接的配線，前述連接構件係包含：將其中一方前述配線基板的複數前述電極部、及與其中一方前述配線基板相鄰接的另一方前述配線基板的複數前述電極部分別電性連接的複數導電性構件，前述導電性構件係具有包含：黏著劑；及被添加在前述黏著劑的複數導電性粒子的導電性黏著層，前述導電性構件係以前述導電性黏著層與其中一方前述配線基板的前述電極部及另一方前述配線基板的前述電極部相接的方式作配置，前述導電性黏著層係在厚度方向及面方向的任一者均具有導電性。

亦可前述導電性構件係另外具有：包含第1面、及位於前述第1面的相反側的第2面的導電層，前述導電性黏著層係被設在前述導電層的前述第1面側。

亦可前述連接構件係另外包含：設在前述導電性構件的前述導電層的前述第2面側且具有絕緣性的支持構件。

亦可前述支持構件係跨及複數前述導電性構件而擴展。

亦可前述導電性黏著層的前述導電性粒子係包含金屬或碳的至少一者。

亦可前述導線性粒子所含有的前述金屬係包 含鎳、金、銀、銅或鋁之中的至少1個。

亦可前述導線性粒子係包含：粉體、及覆蓋前述粉體的金屬層，前述金屬層係包含前述金屬。

亦可在前述基材的外緣，以前述電極部排列的方向，前述導電性構件的寬幅係大於前述電極部的寬幅。

亦可前述配線基板係具有形成在前述基材上的複數電晶體電路的電晶體基板，前述電晶體基板的複數前述電極部係與前述電晶體電路作電性連接。

亦可前述電晶體電路係包含：包含閘極電極、源極電極、汲極電極及半導體層的電晶體；及與前述電晶體的前述源極電極或前述汲極電極作電性連接的感壓體，前述感壓體係以按照被施加至前述感壓體的壓力，前述感壓體的電阻或靜電電容產生變化的方式所構成。

此外，本發明之一實施形態係具備有前述之複合配線基板，按照前述電晶體電路所包含的前述感壓體的電阻或靜電電容的變化，來檢測壓力。

亦可在前述壓力感測器中，前述電晶體電路所包含的前述半導體層係由有機半導體材料所構成。

此外，本發明之一實施形態係一種連接構件之製造方法，其係將以互相鄰接的方式作排列的複數配線基板作電性連接之連接構件之製造方法，其係具備有：準備包含分隔件及導電性材料層的積層體的工程；在前述分隔件上，將前述導電性材料層切斷，在前述分隔件上形成 複數包含前述導電性材料層的導電性構件的切斷工程；及由在前述切斷工程中所形成的前述導電性構件形成連接構件的工程，前述導電性材料層係具有設在前述分隔件上，且包含：黏著劑、及被添加在前述黏著劑的複數導電性粒子的導電性黏著層，前述導電性黏著層係在厚度方向及面方向之任一者均具有導電性。

亦可前述導電性材料層係另外具有包含：第1面、及位於前述第1面的相反側的第2面的導電層，前述導電性黏著層係設在前述導電層的前述第1面與前述分隔件之間，在前述切斷工程中，係藉由切斷，形成包含前述導電層及前述導電性黏著層的前述導電性構件。

亦可前述製造方法係另外具備有：使支持構件附著在形成在前述分隔件上的複數前述導電性構件的工程；及使前述分隔件由複數前述導電性構件剝離的工程，前述連接構件係由前述導電性構件及前述支持構件所形成。

亦可藉由前述連接構件作電性連接的前述配線基板係具有形成在基材上的複數電晶體電路的電晶體基板。

此外，本發明之一實施形態係一種連接構件，其係將以互相鄰接的方式作排列的複數配線基板作電性連接的連接構件，前述連接構件係包含：將其中一方前述配線基板的複數電極部、及與其中一方前述配線基板相鄰接的另一方前述配線基板的複數電極部分別作電性連接 的複數導電性構件，前述導電性構件係具有包含：黏著劑、及被添加在前述黏著劑的複數導電性粒子的導電性黏著層，前述導電性構件係在以前述導電性黏著層與其中一方前述配線基板的前述電極部及另一方前述配線基板的前述電極部相接的方式作配置的狀態下被使用，前述導電性黏著層係在厚度方向及面方向之任一者均具有導電性，前述連接構件係另外包含：被配置在和前述導電性黏著層與前述電極部相接之側為相反側，且具有絕緣性的支持構件，複數前述導電性構件係在前述支持構件上互相作物理式分離。

亦可前述導電性構件係另外具有包含：第1面、及位於前述第1面的相反側的第2面的導電層，前述導電性黏著層係設在前述導電層的前述第1面側，前述支持構件係設在前述導電層的前述第2面側。

亦可藉由前述連接構件作電性連接的前述配線基板係具有形成在基材上的複數電晶體電路的電晶體基板。

藉由本發明，可提供可輕易實施部分修復的複合配線基板。

10‧‧‧電晶體陣列

20、20A、20B‧‧‧電晶體基板

21‧‧‧基材

21a‧‧‧第1面

22‧‧‧外緣

24‧‧‧電極部

24a‧‧‧端部

26‧‧‧外套層

30‧‧‧電晶體電路

31‧‧‧閘極電極

32‧‧‧閘極絕緣膜

33‧‧‧源極電極

34‧‧‧汲極電極

35‧‧‧半導體層

36‧‧‧絕緣層

36a‧‧‧貫穿孔

37‧‧‧第1電極

38‧‧‧感壓體

39‧‧‧第2電極

40‧‧‧連接構件

41‧‧‧導電性構件

42‧‧‧導電性積層體

42a‧‧‧切入

42b‧‧‧部分

43‧‧‧導電層

43a‧‧‧第1面

43b‧‧‧第2面

44‧‧‧導電性黏著層

45‧‧‧支持構件

50‧‧‧分隔件

60‧‧‧筆

111‧‧‧CO₂雷射振盪裝置

121‧‧‧金屬製模具

131‧‧‧供給滾輪

132‧‧‧供給滾輪

133‧‧‧第1模具滾筒

133a‧‧‧衝孔部

134‧‧‧第2模具滾筒

134a‧‧‧衝孔部

P‧‧‧配列間距

S1‧‧‧長度

S2‧‧‧寬幅

S3‧‧‧長度

S4‧‧‧寬幅

圖1係顯示本發明之實施形態中的電晶體陣列的平面圖。

圖2係放大顯示圖1所示之電晶體陣列的1個電晶體基板的平面圖。

圖3係顯示形成在電晶體基板的電晶體電路之一例的縱剖面圖。

圖4係用以說明電晶體電路之一應用例的縱剖面圖。

圖5係顯示將圖2的電晶體基板及連接構件在V-V方向進行切斷時的縱剖面圖。

圖6係顯示將圖2的電晶體基板及連接構件在VI-VI方向進行切斷時的縱剖面圖。

圖7(a)~(e)係顯示連接構件之製造方法之一例的圖。

圖8係顯示連接構件之一變形例的縱剖面圖。

圖9係顯示連接構件之一變形例的縱剖面圖。

圖10A係顯示電晶體電路之一變形例的縱剖面圖。

圖10B係顯示連接構件之一變形例的縱剖面圖。

圖11(a)、(b)係說明實施例2中之連接構件之製造工程的圖。

圖12(a)~(c)係說明實施例3中之連接構件之製造工程的圖。

圖13係說明實施例4中之連接構件之製造工程的圖。

以下參照圖1至圖7(a)~(e)，說明本發明之實施形態。其中，在本說明書中所附之圖示中，為便於圖示及理解，適當將縮尺及縱橫的尺寸比等由實物之該等加以變更且誇張顯示。此外本說明書中，「基板」、「基材」或「薄膜」之用語係並非為僅根據稱呼上的不同而與彼此作區別者。例如，「基板」或「基材」係亦包含被稱為薄片或薄膜的構件的概念。此外，關於在本說明書中所使用之特定形狀或幾何學上的條件以及該等的程度的例如「矩形」等用語或長度或角度的值等，並非侷限於嚴謹的涵義，包括可期待同樣功能的程度的範圍來加以解釋。

(電晶體陣列)

首先，藉由圖1，說明電晶體陣列10。如圖1所示，電晶體陣列10係具備有：以互相鄰接的方式作排列的複數電晶體基板20；及將鄰接的2個電晶體基板20作電性連接的連接構件40。在此，係顯示藉由組合具有矩形狀形狀的4枚電晶體基板20，構成電晶體陣列10之例。其中只要可將鄰接的電晶體基板20適當作電性連接，電晶體基板20的形狀、或所組合的電晶體基板20的枚數並未特別限定。

(電晶體基板)

接著參照圖2，詳細說明電晶體基板20。圖2係放大顯示圖1所示之電晶體陣列10的1個電晶體基板20的平面圖。在圖2中，為方便起見，以虛線顯示用以連接鄰接的電晶體基板20的連接構件40。

如圖2所示，電晶體基板20係具有：基材21；形成在基材21上的複數電晶體電路30；沿著基材21的外緣22作排列，與電晶體電路30作電性連接的複數電極部24；及形成在基材21上，與電晶體電路30或電極部24相連接的配線。複數電晶體電路30係如圖2所示配置成矩陣狀。其中，在圖1及圖2中，為防止圖變得繁雜，省略與電晶體電路30或電極部24相連接的配線。

在圖2中，係顯示電晶體電路30及電極部24均形成在基材21的第1面21a側之例。但是，電晶體電路30及電極部24亦可分別形成在互相不同的面。例如，雖未圖示，亦可電極部24形成在基材21的第1面21a側，電晶體電路30形成在位於第1面21a的相反側的第2面側。

電極部24係用以將控制或驅動電晶體電路30的訊號、或藉由電晶體電路30被感測到的訊號傳達至電晶體陣列10的外部的電路或鄰接的電晶體基板20者。其中並不需要全部電極部24與電晶體電路30作電性連接，若至少一部分電極部24與電晶體電路30相連接即可。在圖2所示之例中，電極部24係沿著矩形狀的外緣22所含有的4個邊的各個作排列。此外在4個邊之中的2個邊， 電極部24透過連接構件40而與鄰接的電晶體基板20的電極部24作電性連接。此外亦可在沿著4個邊之中的剩餘2邊作排列的電極部24，雖未圖示，連結有與電晶體陣列10的外部的電路相連接的基板或纜線等。

電極部24的尺寸或電極部24的配列間距P係按照電晶體基板20的規格等作適當設定。例如電極部24的長度S1係成為0.5mm~5mm的範圍內，電極部24的寬幅S2係成為0.05mm~50mm的範圍內。此外電極部24的配列間距P係成為0.1mm~100mm的範圍內。其中電極部24的長度S1係指如圖2所示，以與排列有電極部24的基材21的邊延伸的方向呈正交的方向中的電極部24的尺寸。此外電極部24的寬幅S2及電極部24的配列間距P係指排列有電極部24的基材21的邊延伸的方向中的電極部24的尺寸及電極部24的配列間距。

只要電極部24具備有導電性，構成電極部24的材料並未特別限定。例如以構成電極部24的材料而言，可使用銀、鋁、銅等。

只要可適當支持電晶體電路30或電極部24，構成基材21的材料並未特別限定。例如基材21可為具有可撓性的可撓性基板，亦可為未具有可撓性的剛性基板。

(電晶體電路)

接著參照圖3，說明形成在電晶體基板20的電晶體電路30之一例。在本實施形態中，係說明電晶體電路30 構成為用以檢測由外部被施加的壓力的分布的壓力感測器電路之例。因此，本實施形態中的電晶體陣列10係作為構成壓力感測器之一構件來發揮功能。

如圖3所示，電晶體電路30係具有電晶體，該電晶體包含：設在基材21的第1面21a上的閘極電極31；以覆蓋閘極電極31的方式設在基材21的第1面21a上的閘極絕緣膜32；以隔著一定間隔相對向的方式設在閘極絕緣膜32上的源極電極33及汲極電極34；以與源極電極33及汲極電極34相接的方式設在源極電極33與汲極電極34之間的半導體層35；及以覆蓋源極電極33、汲極電極34及半導體層35的方式而設的絕緣層36。此外在絕緣層36上設有第1電極37，該第1電極37係透過形成在絕緣層36之一部分的貫穿孔36a而與源極電極33或汲極電極34作電性連接。在圖3所示之例中，貫穿孔36a形成在汲極電極34上，透過該貫穿孔36a，汲極電極34與第1電極37作電性連接。其中第1電極37係可填充在貫穿孔36a內的全域，或者亦可僅設在貫穿孔36a的壁面上。

以構成閘極電極31、閘極絕緣膜32、源極電極33、汲極電極34、絕緣層36或第1電極37的材料而言，係使用在電晶體中所使用的周知材料。例如，可使用在上述專利文獻1中所揭示之材料。

以構成半導體層35的材料而言，可使用無機半導體材料或有機半導體材料之任意者，惟較佳為使用有 機半導體材料。以有機半導體材料而言，係可使用五環素(pentacene)等低分子系有機半導體材料、或聚吡咯(polypyrrole)類等高分子有機半導體材料。更具體而言，可使用在日本特開2013-21190號公報中所揭示之低分子系有機半導體材料或高分子有機半導體材料。在此「低分子有機半導體材料」意指例如分子量為未達10000的有機半導體材料。此外「高分子有機半導體材料」意指例如分子量為10000以上的有機半導體材料。

此外如圖3所示，在第1電極37上設有感壓體38，在感壓體38上設有第2電極39。感壓體38係以按照被施加至感壓體38的壓力，在被施加壓力的方向，在此為厚度方向中的感壓體38的電阻值產生變化的方式所構成者。亦即在本實施形態中，感壓體38係構成為所謂感壓導電體。感壓導電體係包含有例如：矽氧橡膠等橡膠、及被添加在橡膠的碳等複數具有導電性的粒子。

其中，在圖3中，係顯示電晶體電路30所含有的電晶體的類型形成為所謂底部閘極‧底部接觸型之例。但是，只要具有同等功能，電晶體電路30所含有的電晶體的類型並非侷限於底部閘極‧底部接觸型。亦可使用例如包含頂部閘極‧底部接觸型、底部閘極‧頂部接觸型或頂部閘極‧頂部接觸型的電晶體的電晶體電路30。

圖4係顯示包含複數電晶體電路30的電晶體基板20的部分的縱剖面圖。如圖4所示，上述感壓體38及第2電極39亦可跨越複數電晶體電路30而連續設置。 亦即感壓體38及第2電極39亦可為在各電晶體電路30中被共通使用者。此外，在第2電極39上亦可設有具有絕緣性的外套層26。

在圖4所示之例中，若在電晶體基板20之一部分，透過筆60等而對電晶體基板20施加壓力時，在被施加壓力的部分，感壓體38在厚度方向被壓縮。結果，在厚度方向，感壓體38內的粒子互相接觸，厚度方向中的感壓體38的電阻值會變低。因此，在包含被施加壓力的感壓體38的電晶體電路30中，流至源極電極33及汲極電極34的電流會增加。因此，藉由檢測流至各電晶體電路30的電流值，可算出被施加至電晶體基板20的壓力的分布。

但是，若電晶體電路30構成為壓力感測器電路，在電晶體陣列10的各電晶體基板20係在出貨前的試驗時或出貨後的使用時被施加各種壓力。尤其，若壓力感測器電路為如日本特開2013-113780號公報所揭示之用以測定在步行時由足部被施加的壓力者，被施加至電晶體基板20的壓力即成為極大者。因此，連結複數電晶體基板20的連接構件40較佳為以可個別交換已產生不良情形或缺陷的電晶體基板20的方式所構成。以下參照圖5及圖6，詳細說明本實施形態中的連接構件40。

(連接構件)

圖5係顯示將圖2的電晶體基板20及連接構件40， 在V-V方向，亦即將基材21的外緣22橫斷的方向進行切斷時的縱剖面圖。圖6係顯示將圖2的電晶體基板20及連接構件40，在VI-VI方向，亦即沿著基材21的外緣22的方向進行切斷時的縱剖面圖。在圖5中，鄰接的2個電晶體基板20之中之其中一方電晶體基板20以符號20A表示。此外，與其中一方電晶體基板20A鄰接的另一方電晶體基板20以符號20B表示。

如圖5及圖6所示，連接構件40係包含有：將其中一方電晶體基板20A的複數電極部24、及另一方電晶體基板20B的複數電極部24分別作電性連接的複數導電性構件41；及以支持導電性構件41的方式跨越複數導電性構件41而擴展的支持構件45。1個導電性構件41係以可剝離且可再附著的方式被連結在其中一方電晶體基板20A的1個電極部24、及另一方電晶體基板20B的1個電極部24。

本實施形態中的導電性構件41係包含具有導電性的複數層。例如圖5所示，導電性構件41係具有：包含第1面43a及位於第1面43a的相反側的第2面43b的導電層43；及設在導電層43的第1面43a側的導電性黏著層44。如圖5所示，以導電性黏著層44與其中一方電晶體基板20A的電極部24及另一方電晶體基板20B的電極部24相接的方式配置連接構件40，藉此確保其中一方電晶體基板20A的電極部24與另一方電晶體基板20B的電極部24之間的電性連接。

只要可使其中一方電晶體基板20A的電極部24及另一方電晶體基板20B的電極部24作電性連接，導電性構件41的尺寸並未特別限定。例如在圖5中，以導電性構件41未覆蓋電極部24的端部24a的方式設定導電性構件41的長度S3，惟並非侷限於此，亦可以導電性構件41覆蓋電極部24的端部24a的方式設定導電性構件41的長度S3。此外在圖6中，係例示導電性構件41的寬幅S4小於電極部24的寬幅S2之例，惟並非侷限於此，亦可導電性構件41，詳言之為導電性黏著層44的寬幅S4大於電極部24的寬幅S2。

如上所述若導電性構件41的寬幅S4大於電極部24的寬幅S2，其中一方電晶體基板20A的電極部24與另一方電晶體基板20B的電極部24假設朝寬幅方向偏移，亦可藉由導電性構件41，在寬幅方向全體覆蓋成為連接對象的各電極部24，因此可確保良好的電性連接。此外，在片舖時無須嚴謹進行電晶體電路20A、20B的定位作業，即可製作良好電性連接的電晶體陣列10，亦可使組裝效率提升。其中，若電晶體基板20A、20B為使用有機半導體材料的有機薄膜電晶體基板，亦即OTFT基板時，因其柔軟性，有成為連接對象的各電極部24變得容易偏移的可能性。在如上所示之情形下，導電性構件41的寬幅S4大於電極部24的寬幅S2的連接構件40尤其可有益使用。

以下分別說明導電層43、導電性黏著層44及 支持構件45的構成。

〔導電層〕

導電層43係以具有比導電性黏著層44為更高的導電性的方式所構成之層。例如以構成導電層43的材料而言，可使用銀、銅、鋁等金屬材料。此外，亦可使用銦錫氧化物或銦鋅氧化物等氧化物導電體來構成導電層43。此外，亦可組合具有導電性的複數層而構成導電層43。導電層43的厚度係成為例如5μm~200μm的範圍內。

〔導電性黏著層〕

導電性黏著層44係以具有黏著性及導電性的方式所構成之層。例如導電性黏著層44係包含有：黏著劑、及被添加在黏著劑的複數導電性粒子。導電性黏著層44係可藉由對導電層43被塗佈包含黏著劑及導電性粒子的糊膏狀材料而形成，亦可形成為包含黏著劑及導電性粒子的膠帶狀構件或薄膜狀構件。以黏著劑及導電性粒子而言，係可適當採用在一般的導電性膠帶中所被使用的材料。以例如黏著劑而言，係可採用矽氧系樹脂或丙烯酸系樹脂。導電性粒子亦可包含金屬或碳的至少一者。導電性粒子所含有的金屬亦可包含鎳、金、銀、銅或鋁之中的至少1個。以導電性粒子所含有的碳而言，例如可在石墨或碳黑等藉由碳所構成的物質之中，使用具有導電性者。此外導電性粒子亦可含有鍍敷粉。其中鍍敷粉係指藉由無電解鍍 敷等在成為基底的粉體表面形成金屬層而得的粒子。以鍍敷粉的金屬層所含有的金屬而言，係可使用鎳、金、銀、銅或鋁等。

導電性黏著層44係不僅在連接構件40被連結在電晶體基板20的電極部24之後，在連接構件40被連結在電極部24之前，亦以在導電性黏著層44的厚度方向具有導電性的方式所構成。例如導電性黏著層44的複數導電性粒子係以確保導電性黏著層44的厚度方向中的導電性的方式，在厚度方向互相接觸。此意指當將連接構件40安裝在電晶體基板20的電極部24時，不需要在習知之片舖中所實施的熱壓接工程。因此藉由本實施形態，連接構件40的導電性構件41的尺寸或配列間距不會有根據熱壓接工程被限制的情形。因此，可按照電晶體基板20的電極部24的尺寸或配列間距，任意設定連接構件40的導電性構件41的尺寸或配列間距。例如可將導電性構件41的寬幅S4設為與電極部24的寬幅S2為大致同等的值，亦即0.05mm~50mm的範圍內。

此外，藉由本實施形態，由於不需要熱壓接工程，因此連接構件40的安裝作業及卸下作業比以往更為容易。因此，若在一部分電晶體基板20發生不良情形或缺陷，可僅將一部分電晶體基板20交換而輕易修復電晶體陣列10。連接構件40中的導電性黏著層44的黏著力係可依所連接的電晶體基板20的重量或使用環境等而適當設定，但是若以依據例如JIS Z 0237的試驗進行測定 時，亦可成為8~11N/25mm左右的值。本案發明人係發現若黏著力為上述範圍，可在連接構件40呈安定的狀態下連接電晶體基板20，且可相較容易卸下連接構件40，而且卸下時不會損及電極部24。

其中在本實施形態中，如圖6所示，複數導電性構件41的導電性黏著層44互相作物理式分離。因此，即使在導電性黏著層44不僅厚度方向，在面方向亦具有導電性的情形下，亦不會有電晶體基板20相鄰接的2個電極部24導通的情形。因此，導電性黏著層44係構成為在厚度方向及面方向的任一者均具有導電性。亦即，導電性黏著層44的複數導電性粒子係除了厚度方向之外，在面方向亦可互相接觸。其中「面方向」係指沿著導電層43的第1面43a的方向。若將厚度方向中的導電性黏著層44的導電率設為σ1，將面方向中的導電性黏著層44的導電率設為σ2時，σ2係成為例如0.5×σ1~1.0×σ1的範圍內。

其中，雖未圖示，導電性構件41係除了導電層43、及設在導電層43的第1面43a側的導電性黏著層44以外，亦可另外包含：設在導電層43的第2面43b側的導電性黏著層44。藉此，可提高導電性構件41與支持構件45之間的密接力，藉此，可提高連接構件40的可靠性。

〔支持構件〕

支持構件45係以具有絕緣性並且支持複數導電性構件41的方式設在導電層43的第2面43b側的構件。較佳為，支持構件45係構成為具有可撓性。例如以構成支持構件45的材料而言，可使用聚醯亞胺、聚萘二甲酸乙二醇酯、聚對苯二甲酸乙二酯等樹脂。此外支持構件45的厚度較佳為設定在5μm~200μm的範圍內。藉由使支持構件45具有可撓性，可使連接構件40全體具有可撓性，藉此，可使連接構件40的安裝作業及卸下作業更加容易化。其中，雖未圖示，在支持構件45的單面或雙面亦可設置具有絕緣性的黏著層。

(連接構件之製造方法)

接著，參照圖7(a)~(e)，說明上述連接構件40之製造方法之一例。

首先如圖7(a)所示，準備包含：分隔件50、及被設在分隔件50上之作為導電性材料層的導電性積層體42的積層體。導電性積層體42係具有：包含第1面43a及位於第1面43a的相反側的第2面43b的導電層43；及設在導電層43的第1面43a側的導電性黏著層44。分隔件50係在連接構件40之製造工程之間，支持導電性積層體42，而且在連接構件40之製造工程完成之後，由包含導電性積層體42的連接構件40被剝離的構件。分隔件50係以導電性黏著層44可容易剝離的方式所構成。例如，導電性黏著層44對分隔件50的黏著力係小 於導電性黏著層44對導電層43的黏著力。以導電性積層體42而言，係使用例如包含：由銅或鋁所構成的導電層43、及導電性黏著層44之具有數十μm的厚度的導電性膠帶。以分隔件50而言，使用例如包含樹脂或玻璃等者。其中，只要分隔件50可適當支持導電性積層體42，分隔件50的形狀或厚度並未特別限定。例如分隔件50亦可為具有可折曲或彎曲的程度的可撓性的薄膜狀者。或者，亦可為具有一定程度的剛性的板狀者。

接著，實施在分隔件50上切斷導電性積層體42的切斷工程。具體而言，首先如圖7(b)所示，以由導電層43的第2面43b至分隔件50的表面的方式，在導電性積層體42的各位置形成切入42a。此時，導電性積層體42之中在圖7(b)中以符號42b所表示的複數部分係以在紙面的深度方向，至少一部分互相相連的方式，形成切入42a。之後，藉由使互相相連的部分42b由分隔件50剝離，如圖7(c)所示，可在分隔件50上形成各個包含上述導電性積層體42並且互相以物理式分離的複數導電性構件41。

之後，如圖7(d)所示，使支持構件45由導電層43的第2面43b側附著在各導電性構件41。此時，在支持構件45的表面之中在導電性構件41側的表面，亦可設置用以使導電性構件41附著在支持構件45的黏著層等。之後，使分隔件50由各導電性構件41剝離。藉此，如圖7(e)所示，可得具備有：支持構件45、及設在支 持構件45上的複數導電性構件41的連接構件40。

藉由以上說明之本實施形態，連接構件40的導電性構件41係具有導電性黏著層44。導電性黏著層44係不僅在連接構件40被連結在電晶體基板20的電極部24之後，在連接構件40被連結在電極部24之前，亦以在導電性黏著層44的厚度方向具有導電性的方式構成。因此，無須實施熱壓接工程，即可將連接構件40安裝在電晶體基板20的電極部24。因此，在將連接構件40安裝在電晶體基板20的電極部24的前後，可抑制導電性構件41的硬度或黏著力產生變化。藉此，可將暫時被安裝在電晶體基板20的電極部24之後的連接構件40，視需要輕易卸下。因此，可僅交換產生不良情形或缺陷的一部分電晶體基板20來修復電晶體陣列10。因此，可減低電晶體陣列10的修復所需工時或成本。

此外，在本實施形態中，導電性構件41具有：導電性黏著層44及導電層43。藉此，導電性黏著層44係藉由含有黏著劑，全體相對由導電材料所構成的材料，導電率可較小，但是藉由在與導電性黏著層44相接的狀態下而設的導電層43確保導電區域，可使導電性構件41全體的導電率提升。藉此，可確保藉由連接構件40所連接之互相不同的電極部24之間的良好電性連接，且可使適用範圍放大。

此外，在本實施形態中，藉由連接構件40予以片舖(tiling)的電晶體陣列10係作為構成壓力感測器 的一構件來發揮功能。壓力感測器係有在由外部接受壓力時被施加至電晶體基板20的壓力成為極大者的情形，有容易產生不良情形或缺陷的可能性。在本實施形態中，在如上所示之壓力感測器中，藉由連接構件40，可輕易卸下地連接複數電晶體基板20，藉此尤其可有益於減低電晶體陣列10的修復所需工時或成本。此外，在設在壓力感測器的電晶體陣列10中，以電晶體電路30的半導體層35為由有機半導體材料所構成的有機薄膜電晶體電路為佳。此時，半導體層35的機械強度安定，因此可使耐久性提升。

其中，可對上述各實施形態施加各種變更。以下視需要一邊參照圖示，一邊說明變形例。在以下說明及在以下說明中所使用的圖示中，關於可構成為與上述各實施形態為相同的部分，係使用與對上述各實施形態中相對應的部分所使用的符號為相同的符號，且省略重複說明。此外，若在上述各實施形態中所得的作用效果在變形例中亦清楚可得時，亦省略其說明。

在上述實施形態中，係顯示電晶體電路30所含有的電晶體的類型為底部閘極‧底部接觸型之例，惟並非侷限於此。在圖10A中係顯示包含頂部閘極‧底部接觸型的電晶體的電晶體電路30，作為本實施形態中的電晶體電路30的變形例之一例。該變形例之電晶體電路30係具有電晶體，該電晶體包含：以隔著一定間隔相對向的方式設在基材21上的源極電極33及汲極電極34；以與源 極電極33及汲極電極34相接的方式設在源極電極33與汲極電極34之間的半導體層35；以覆蓋源極電極33、汲極電極34及半導體層35的方式而設的絕緣層36；及設在絕緣層36上的閘極電極31。在絕緣層36上設有第1電極37，第1電極37係透過形成在絕緣層36之一部分的貫穿孔36a而與源極電極33作電性連接。底部閘極型的電晶體一般可利用印刷等而輕易製造，因此可達成生產效率的提升。另一方面，頂部閘極型的電晶體一般可確保較高的半導體特性，因此可達成電力消耗量的減低或組入裝置的品質提升。

此外在上述實施形態中，係顯示連接構件40的支持構件45以跨越複數導電性構件41而擴展的方式所構成之例，惟並非侷限於此。例如圖8所示，連接構件40亦可具有：複數導電性構件41；及分別設在各導電性構件41上的複數支持構件45。亦即複數支持構件45亦可按照所對應的導電性構件41，互相作物理式分離。此外雖未圖示，連接構件40亦可具有以跨越2個或3個等少數導電性構件41而擴展的方式所構成的複數支持構件45。如上所示，藉由將支持構件45的延伸範圍設定為較小，可按每個更小的區劃來修復電晶體陣列10。

此外在上述實施形態中，係顯示藉由實施在分隔件50上切斷導電性積層體42的切斷工程，將導電性積層體42分離成複數島狀部分之例。但是，只要可將導電性積層體42分離成複數島狀部分，所使用的方法並非 侷限於切斷。例如，亦可藉由使用蝕刻法，將導電性積層體42分離成複數部分。

此外在上述實施形態及變形例中，係顯示連接構件40具有被設在導電性構件41的導電層43的第2面43b側的支持構件45之例。但是，並非侷限於此，如圖9所示，連接構件40若至少具有與電晶體基板20的電極部24相連結的導電性構件41即可。亦即在連接構件40亦可未設有支持構件45。如上所示之連接構件40亦可藉由各1個1個地安裝在電晶體基板20的電極部24而獲得如圖7(c)所示之形成在分隔件50上的複數導電性構件41。或者，亦可在將具有導電性構件41及支持構件45的連接構件40安裝在電晶體基板20的電極部24之後，藉由使支持構件45由導電性構件41剝離而得。

此外在上述實施形態及變形例中，係顯示連接構件40中的導電性構件41具有導電層43及導電性黏著層44之例，惟並非侷限於此，亦可如圖10B所示，導電性構件41僅具有導電性黏著層44。圖10B所示之連接構件40係具有：僅具有導電性黏著層44的導電性構件41、及支持構件45。若導電性構件41僅具有導電性黏著層44，藉由抑制連接構件40的厚度，可達成電晶體陣列10的薄型化。此外，圖10B所示之連接構件40係具有支持構件45，惟亦可未設置支持構件45。此時為了使處理更為良好，與導電性黏著層44之與電極部24相接之側的面為相反側的面較佳為以不具有黏著性的方式予以處理。 亦可例如在與導電性黏著層44之與電極部24相接之側的面為相反側的面設置其他薄膜狀的構件。

此外在上述本實施形態中，係顯示感壓體38為以按照被施加至感壓體38的壓力而感壓體38的電阻產生變化的方式所構成者，亦即所謂感壓導電體之例。但是，只要可取出按照被施加至感壓體的壓力的資訊，感壓體38的具體構成並未特別限定。例如感壓體38亦可為按照被施加至感壓體38的壓力而感壓體38的靜電電容產生變化的方式所構成者。

此外在上述實施形態中，係顯示電晶體電路30構成為用以檢測由外部被施加的壓力的分布的壓力感測器電路之例。但是，藉由電晶體電路30所檢測的物理量並非侷限於壓力，亦可為光的強度、電磁場的強度、溫度等物理量。此外，電晶體電路30的具體用途亦非侷限於感測器電路。例如電晶體電路30亦可構成為用以各個驅動顯示器裝置的複數元件的驅動電路。藉由本實施形態，可提供不依存於電晶體電路30的用途，而可輕易實施部分修復的電晶體陣列10。

此外在上述實施形態中，係顯示藉由透過連接構件40而作電性連接的複數配線基板所構成的複合配線基板係透過連接構件40而作電性連接，且藉由具有電晶體電路30的複數電晶體基板20所構成之電晶體陣列10之例。亦即，顯示透過連接構件40作電性連接的複數配線基板為電晶體基板20之例。但是，透過連接構件40 作電性連接的配線基板並非侷限於電晶體基板20彼此。例如若將形成有配線及電極部的複數可撓性基板彼此互相作電性連接，亦可利用上述連接構件40。以在此所稱之可撓性基板之例而言，列舉可撓性印刷電路基板，所謂FPC等。此外，若將鄰接的電晶體基板20與可撓性基板互相作電性連接時，亦可利用上述連接構件40。因此，在藉由透過連接構件40作電性連接的複數配線基板所構成的複合配線基板，不僅藉由使用連接構件40而將複數電晶體基板20彼此作電性連接所構成的上述電晶體陣列10，亦包含：藉由使用連接構件40而將複數可撓性基板彼此互相作電性連接而構成者；或藉由使用連接構件40，將電晶體基板20與可撓性基板互相作電性連接而構成者等。

其中，以上說明對上述實施形態的若干變形例，惟當然亦可適當組合複數變形例來適用。

(實施例)

接著說明本發明之實施例1~4。在以下之實施例1~4中，係說明藉由另外製作的連接構件40來片舖作為電晶體基板20所製作的複數有機薄膜電晶體基板，亦即OTFT基板，藉此製作電晶體陣列10之例。

〔實施例1〕

在實施例1中，係在作為有機薄膜電晶體基板的電晶 體基板20的製作中，首先，在由0.1mm的厚度的PEN(聚萘二甲酸乙二醇酯)薄膜所構成的基材21上，以旋塗塗佈負型感光性樹脂，之後，以30分鐘、150℃進行燒成，藉此形成負型感光性樹脂的平坦化層。接著，在基材21上的負型感光性樹脂的平坦化層的全面，將鋁進行濺鍍，藉此形成200nm的厚度的Al濺鍍膜。接著，在該Al濺鍍膜上，以旋塗塗佈正型光阻，藉此形成阻劑層。

接著，對上述阻劑層進行使用光罩的曝光及顯影，藉此將阻劑層圖案化。接著，在蝕刻處理中，在將由經圖案化的阻劑層中未形成有阻劑的部分所露出的Al濺鍍膜進行蝕刻之後，將阻劑層去除。藉此，在基材21上形成閘極電極31及與其相連接的資料配線。

接著，在閘極電極31上，以旋塗塗佈紫外線感光性丙烯酸系樹脂，藉此形成覆蓋閘極電極31的閘極絕緣層。對該閘極絕緣層進行使用光罩的曝光及鹼性顯影，藉此將閘極絕緣層圖案化。接著，以30分鐘，在烘箱中以150℃加熱硬化，藉此形成膜厚為1μm的閘極絕緣膜32。

接著，在閘極絕緣膜32上，將銀進行濺鍍，藉此形成40nm的厚度的銀濺鍍膜。接著，在銀濺鍍膜上，以旋塗塗佈正型光阻，藉此形成阻劑層。接著，對該阻劑層進行使用光罩的曝光及顯影，藉此將阻劑層圖案化。接著，在將由經圖案化的阻劑層中未形成有阻劑的部分所露出的銀濺鍍膜進行蝕刻之後，將阻劑層去除。藉 此，在閘極絕緣膜32上形成源極電極33、汲極電極34及與該等相連接的資料配線。

接著，準備使噻吩系聚合物以固形分濃度1wt%溶解在二甲苯的有機半導體的二甲苯溶液，將該二甲苯溶液，以旋塗塗佈在形成有源極電極33、汲極電極34及資料配線的基材表面上，藉此在基材表面的全體形成膜厚50nm的有機半導體層。接著，在該有機半導體層上，以旋塗塗佈正型阻劑，藉此形成阻劑層。接著，對該阻劑層進行使用光罩的曝光及鹼性顯影，藉此將阻劑層圖案化。

接著，在大氣下，照射60秒鐘波長172nm、照度3mW/cm²的真空紫外線，藉此，將上述有機半導體層上之以阻劑層覆蓋的部分以外的有機半導體層進行蝕刻而去除，藉此將有機半導體層圖案化，之後，將阻劑層去除。藉此，形成由有機半導體材料所成之半導體層35。

接著，在半導體層35上，以旋塗塗佈紫外線感光性丙烯酸系樹脂，藉此形成鈍化層。接著，對該鈍化層進行使用光罩的曝光及鹼性顯影，藉此以形成使汲極電極34露出的貫穿口36a的方式，將鈍化層圖案化。接著，以30分鐘，在烘箱中以150℃加熱硬化，藉此形成經硬化的鈍化層。之後，形成與汲極電極34作電性連接的電極等。此外，設置沿著基材21的外緣22排列的電極部24。電極部24之一部分係藉由圖案化及蝕刻等工程，透過形成在基材21上的資料配線，與閘極電極31、源極 電極33或汲極電極34相連接。藉由以上，製作出具有實施例1之複數電晶體電路30的電晶體基板20。

另一方面，在製作實施例1中的連接構件40時，首先，備妥導電性黏著膠帶，作為包含：分隔件50、及設在分隔件50上的導電性積層體42的積層體。該導電性黏著膠帶的厚度形成為約80μm，包含導電層43及導電性黏著層44的導電性積層體42的厚度形成為約50μm。導電層43係由鋁所形成。

接著，在上述導電性黏著膠帶中的導電層43及導電性黏著層44中，以2mm間隔形成複數2mm×5mm的矩形狀的切入的方式，將導電性黏著膠帶，藉由切割機，由導電層43側朝向分隔件50側進行切斷。接著，藉由將在上述切入的外側一體連接的導電層43及導電性黏著層44由分隔件50剝離，在分隔件50上形成複數以2mm間隔排列而圖案化成島狀的2mm×5mm的矩形狀的導電性構件41。之後，將作為支持構件45的聚醯亞胺膠帶，藉由黏著，附著在導電性構件41的導電部43，之後，將複數導電性構件41由分隔件50剝離，藉此將複數導電性構件41轉印至支持構件45。藉此，製作連接構件40。

接著，準備如上所述所製作的2枚電晶體基板20，且以成為各電晶體基板20的連接對象的電極部24相向的方式，配置成將2枚電晶體基板20排列的狀態。接著，以跨至各電極部24的方式，將上述連接構件40附 著在各電極部24，藉此製作片舖有2枚電晶體基板20的電晶體陣列10。

在如以上所製作之實施例1之電晶體陣列10中，係透過連接構件40，測定其中一方基板20與另一方基板20之間的電阻值為10Ω以下，且確認出基板20間作良好電性連接。此外，將連接構件40剝離，再次附著在各電晶體基板20的電極部24進行片舖，結果2枚電晶體基板20係被良好連結。此外，此時的電阻值為與剝離前的狀態為相同的值。藉此，確認出在片舖有複數電晶體基板20的電晶體陣列10中，可部分修復電晶體基板20。

〔實施例2〕

接著說明實施例2。在實施例2中，係以與實施例1相同的順序製作電晶體基板20。另一方面，連接構件40的製作順序係與實施例1不同。以下詳述實施例2之連接構件40的製作順序。

在實施例2中，在製作連接構件40時，首先，備妥導電性黏著膠帶，作為包含：分隔件50、及設在分隔件50上的導電性積層體42的積層體。該導電性黏著膠帶的厚度形成為約50μm，包含導電層43及導電性黏著層44的導電性積層體42的厚度形成為約30μm。導電層43係由銅所形成。

接著，如圖11(a)所示，在上述導電性黏著膠帶中的導電層43及導電性黏著層44中，以2mm間 隔，形成複數2mm×5mm的矩形狀的切入的方式，將導電性黏著膠帶，藉由來自CO₂雷射振盪裝置111的波長10.6μm的CO₂雷射的照射，由導電層43側朝向分隔件50側進行切斷。

接著，如圖11(b)所示，朝向箭號α的方向，將在上述切入的外側一體連接的導電層43及導電性黏著層44由分隔件50剝離，藉此在分隔件50上形成複數以2mm間隔排列而圖案化成島狀的2mm×5mm的矩形狀的導電性構件41。接著，藉由黏著，將作為支持構件45的聚醯亞胺膠帶附著在導電性構件41的導電部43，之後，將複數導電性構件41由分隔件50剝離，藉此將複數導電性構件41轉印在支持構件45。藉此，製作實施例2之連接構件40。

關於包含藉由如上所示之實施例2之連接構件40所被片舖之2枚電晶體基板20的電晶體陣列10，亦與上述實施例1同樣地，確認出被良好電性連接。此外，即使在將連接構件40剝離，再次附著在各電晶體基板20的電極部24來進行片舖的情形下，亦為2枚電晶體基板20係作良好連結，而且此時的電阻值係與剝離前狀態為相同的值。

〔實施例3〕

接著說明實施例3。在實施例3中，亦以與實施例1相同的順序製作電晶體基板20。另一方面，連接構件40 的製作順序係與實施例1、2不同。以下詳述實施例3之連接構件40的製作順序。

在實施例3中，在製作連接構件40時，首先，如圖12(a)所示，備妥導電性黏著膠帶，作為包含：分隔件50、及設在分隔件50上的導電性積層體42的積層體。該導電性黏著膠帶的厚度形成為約50μm，包含導電層43及導電性黏著層44的導電性積層體42的厚度形成為約30μm。導電層43係由銅所形成。

接著，如圖12(b)所示，以在上述導電性黏著膠帶中的導電層43及導電性黏著層44中以2mm間隔形成複數2mm×5mm的矩形狀的切入的方式，藉由金屬製模具121的連續性衝孔，由導電層43側朝向分隔件50側切斷導電性黏著膠帶。在模具121係形成有用以形成2mm×5mm的矩形狀切入的框狀衝孔部。

接著，如圖12(c)所示，朝向箭號α的方向，將在上述切入的外側一體連接的導電層43及導電性黏著層44由分隔件50剝離，藉此在分隔件50上形成複數以2mm間隔排列而圖案化成島狀的2mm×5mm的矩形狀的導電性構件41。接著，藉由黏著，將作為支持構件45的聚醯亞胺膠帶附著在導電性構件41的導電部43，之後，將複數導電性構件41由分隔件50剝離，藉此將複數導電性構件41轉印至支持構件45。藉此，製作實施例3之連接構件40。

關於包含藉由如上所示之實施例3之連接構 件40所被片舖之2枚電晶體基板20的電晶體陣列10，亦與上述實施例1同樣地，確認出作良好電性連接。此外，即使在將連接構件40剝離，再次附著在各電晶體基板20的電極部24來進行片舖的情形下，亦為2枚電晶體基板20係作良好連結，而且此時的電阻值係與剝離前狀態為相同的值。

〔實施例4〕

接著說明實施例4。在實施例4中亦以與實施例1相同的順序製作電晶體基板20。另一方面，連接構件40的製作順序係與實施例1~3不同。以下詳述實施例4之連接構件40的製作順序。

在實施例4中，在製作連接構件40時，首先，備妥導電性黏著膠帶，作為包含：分隔件50、及設在分隔件50上的導電性積層體42的積層體。該導電性黏著膠帶的厚度形成為約50μm，包含導電層43及導電性黏著層44的導電性積層體42的厚度形成為約30μm。導電層43係由銅所形成。

接著，將上述導電性黏著膠帶，在導電層43位於外側的狀態下，捲繞在圖13所示之供給滾輪131。之後，由供給滾輪131連續送出導電性黏著膠帶，掛繞在相對供給滾輪132分離配置的搬運滾輪132，將導電性黏著膠帶配置成跨在供給滾輪131與搬運滾輪132之間的狀態。藉此，將導電性黏著膠帶配置成由供給滾輪131被連 續送出而被搬運至搬運滾輪132側的狀態。

接著，將用以將2mm×5mm的矩形狀切入形成在導電性黏著膠帶的框狀衝孔部133a突出形成於外表面的第1模具滾筒133，以形成為在旋轉時該衝孔部133a被推入至導電性黏著膠帶的狀態的方式進行配置。此外，將用以將2mm×5mm的矩形狀切入形成在導電性黏著膠帶的框狀衝孔部134a突出形成在外表面的第2模具滾筒134，以形成為在旋轉時該衝孔部134a被推入至導電性黏著膠帶的狀態的方式進行配置。第1模具滾筒133係用以在導電層43形成切入的構件，在導電性黏著膠帶的搬運方向被配置在上游側。第2模具滾筒134係用以在導電性黏著層44形成切入的構件，在導電性黏著膠帶的搬運方向，被配置在比第1模具滾筒133更為下游側。

接著，如圖13所示，將導電性黏著膠帶由供給滾輪131搬運至搬運滾輪132側，並且在將第1模具滾筒133及第2模具滾筒134與導電性黏著膠帶相接時，使該導電性黏著膠帶以送出至搬運方向的下游側的方向旋轉。接著，藉由利用第1模具滾筒133的衝孔部133a的衝孔所為之切斷，在導電層43連續形成2mm×5mm的矩形狀切入，之後，藉由利用第2模具滾筒134的衝孔部134a的衝孔所為之切斷，在導電性黏著層44，通過形成在導電層43的切入，連續形成2mm×5mm的矩形狀切入。藉此，在上述導電性黏著膠帶中的導電層43及導電性黏著層44，以2mm間隔，形成複數2mm×5mm的矩形 狀切入。

之後，如圖13所示，朝向箭號α的方向，將在上述切入的外側一體連接的導電層43及導電性黏著層44由分隔件50剝離，藉此在分隔件50上形成複數以2mm間隔排列而圖案化成島狀的2mm×5mm的矩形狀的導電性構件41。接著，將形成複數導電性構件41的分隔件50由供給滾輪131及搬運滾輪132卸下，藉由黏著，將作為支持構件45的聚醯亞胺膠帶附著在導電性構件41的導電部43。之後，將複數導電性構件41由分隔件50剝離，藉此將複數導電性構件41轉印在支持構件45。藉此，製作實施例4之連接構件40。

關於包含藉由如上所示之實施例4之連接構件40所被片舖之2枚電晶體基板20的電晶體陣列10，亦與上述實施例1相同地，確認出作良好電性連接。此外，即使在將連接構件40剝離，再次附著在各電晶體基板20的電極部24來進行片舖的情形下，亦為2枚電晶體基板20被良好連結，而且此時的電阻值為與剝離前狀態為相同的值。

20‧‧‧電晶體基板

21‧‧‧基材

24‧‧‧電極部

40‧‧‧連接構件

41‧‧‧導電性構件

43‧‧‧導電層

44‧‧‧導電性黏著層

45‧‧‧支持構件

S2、S4‧‧‧寬幅

Claims (19)

1. 一種複合配線基板，其係具備有：以互相鄰接的方式作排列的複數配線基板；及將鄰接的2個前述配線基板作電性連接的連接構件，前述配線基板係具有：基材；沿著前述基材的外緣作排列的複數電極部；及與前述電極部相連接的配線，前述連接構件係包含：將其中一方前述配線基板的複數前述電極部、及與其中一方前述配線基板相鄰接的另一方前述配線基板的複數前述電極部分別電性連接的複數導電性構件，前述導電性構件係具有包含：黏著劑；及被添加在前述黏著劑的複數導電性粒子的導電性黏著層，前述導電性構件係以前述導電性黏著層與其中一方前述配線基板的前述電極部及另一方前述配線基板的前述電極部相接的方式作配置，前述導電性黏著層係在厚度方向及面方向的任一者均具有導電性。
2. 如申請專利範圍第1項之複合配線基板，其中，前述導電性構件係另外具有：包含第1面、及位於前述第1面的相反側的第2面的導電層，前述導電性黏著層係被設在前述導電層的前述第1面側。
3. 如申請專利範圍第2項之複合配線基板，其中，前述連接構件係另外包含：設在前述導電性構件的前述導電 層的前述第2面側且具有絕緣性的支持構件。
4. 如申請專利範圍第3項之複合配線基板，其中，前述支持構件係跨及複數前述導電性構件而擴展。
5. 如申請專利範圍第1項至第4項中任一項之複合配線基板，其中，前述導電性黏著層的前述導電性粒子係包含金屬或碳的至少一者。
6. 如申請專利範圍第5項之複合配線基板，其中，前述導線性粒子所含有的前述金屬係包含鎳、金、銀、銅或鋁之中的至少1個。
7. 如申請專利範圍第5項或第6項之複合配線基板，其中，前述導線性粒子係包含：粉體、及覆蓋前述粉體的金屬層，前述金屬層係包含前述金屬。
8. 如申請專利範圍第1項至第7項中任一項之複合配線基板，其中，在前述基材的外緣，以前述電極部排列的方向，前述導電性構件的寬幅係大於前述電極部的寬幅。
9. 如申請專利範圍第1項至第8項中任一項之複合配線基板，其中，前述配線基板係具有形成在前述基材上的複數電晶體電路的電晶體基板，前述電晶體基板的複數前述電極部係與前述電晶體電路作電性連接。
10. 如申請專利範圍第9項之複合配線基板，其中，前述電晶體電路係包含：包含閘極電極、源極電極、汲極電極及半導體層的電晶體；及與前述電晶體的前述源極電 極或前述汲極電極作電性連接的感壓體，前述感壓體係以按照被施加至前述感壓體的壓力，前述感壓體的電阻或靜電電容產生變化的方式所構成。
11. 一種壓力感測器，其係具備有如申請專利範圍第10項之複合配線基板，按照前述電晶體電路所包含的前述感壓體的電阻或靜電電容的變化，來檢測壓力。
12. 如申請專利範圍第11項之壓力感測器，其中，前述電晶體電路所包含的前述半導體層係由有機半導體材料所構成。
13. 一種連接構件之製造方法，其係將以互相鄰接的方式作排列的複數配線基板作電性連接之連接構件之製造方法，其係具備有：準備包含分隔件及導電性材料層的積層體的工程；在前述分隔件上，將前述導電性材料層切斷，在前述分隔件上形成複數包含前述導電性材料層的導電性構件的切斷工程；及由在前述切斷工程中所形成的前述導電性構件形成連接構件的工程，前述導電性材料層係具有設在前述分隔件上，且包含：黏著劑、及被添加在前述黏著劑的複數導電性粒子的導電性黏著層，前述導電性黏著層係在厚度方向及面方向之任一者均具有導電性。
14. 如申請專利範圍第13項之連接構件之製造方法， 其中，前述導電性材料層係另外具有包含：第1面、及位於前述第1面的相反側的第2面的導電層，前述導電性黏著層係設在前述導電層的前述第1面與前述分隔件之間，在前述切斷工程中，係藉由切斷，形成包含前述導電層及前述導電性黏著層的前述導電性構件。
15. 如申請專利範圍第13項或第14項之連接構件之製造方法，其中，另外具備有：使支持構件附著在形成在前述分隔件上的複數前述導電性構件的工程；及使前述分隔件由複數前述導電性構件剝離的工程，前述連接構件係由前述導電性構件及前述支持構件所形成。
16. 如申請專利範圍第13項至第15項中任一項之連接構件之製造方法，其中，藉由前述連接構件作電性連接的前述配線基板係具有形成在基材上的複數電晶體電路的電晶體基板。
17. 一種連接構件，其係將以互相鄰接的方式作排列的複數配線基板作電性連接的連接構件，前述連接構件係包含：將其中一方前述配線基板的複數電極部、及與其中一方前述配線基板相鄰接的另一方前述配線基板的複數電極部分別作電性連接的複數導電性構件，前述導電性構件係具有包含：黏著劑、及被添加在前 述黏著劑的複數導電性粒子的導電性黏著層，前述導電性構件係在以前述導電性黏著層與其中一方前述配線基板的前述電極部及另一方前述配線基板的前述電極部相接的方式作配置的狀態下被使用，前述導電性黏著層係在厚度方向及面方向之任一者均具有導電性，前述連接構件係另外包含：被配置在和前述導電性黏著層與前述電極部相接之側為相反側，且具有絕緣性的支持構件，複數前述導電性構件係在前述支持構件上互相作物理式分離。
18. 如申請專利範圍第17項之連接構件，其中，前述導電性構件係另外具有包含：第1面、及位於前述第1面的相反側的第2面的導電層，前述導電性黏著層係設在前述導電層的前述第1面側，前述支持構件係設在前述導電層的前述第2面側。
19. 如申請專利範圍第17項或第18項之連接構件，其中，藉由前述連接構件作電性連接的前述配線基板係具有形成在基材上的複數電晶體電路的電晶體基板。