KR101426951B1 - 고체 촬상 장치 및 전자 장치 - Google Patents
고체 촬상 장치 및 전자 장치 Download PDFInfo
- Publication number
- KR101426951B1 KR101426951B1 KR1020070107255A KR20070107255A KR101426951B1 KR 101426951 B1 KR101426951 B1 KR 101426951B1 KR 1020070107255 A KR1020070107255 A KR 1020070107255A KR 20070107255 A KR20070107255 A KR 20070107255A KR 101426951 B1 KR101426951 B1 KR 101426951B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- solid
- state imaging
- imaging device
- photoelectric conversion
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 63
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 26
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 18
- 238000009812 interlayer coupling reaction Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 238000012546 transfer Methods 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 20
- 238000007667 floating Methods 0.000 description 20
- 238000012545 processing Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
각각이 광전 변환부를 가지며 1차원으로 또는 2차원 매트릭스로 배열된 다수의 화소들을 포함하는 고체 촬상 장치가 제공된다. 고체 촬상 장치는 다수의 화소 각각에 광전 변환부 주의의 적어도 일부에 제공된 다층 구조를 갖는 주변 배선부 및 주변 배선부의 적어도 일부에 제공된, 다층 구조의 층들을 서로 연결하는 차광성 층간 연결재를 포함한다.
광전 변환부, 주변 배선부, 수직 구동부, 차광성 층간 연결재
Description
<관련 출원의 상호 참조>
본 발명은 2006년 10월 25일 일본 특허청에 출원된 일본 특허 출원 제JP 2006-290383호와 관련된 서브젝트 매터를 포함하며, 전체 내용이 본 명세서에서 참조로서 포함되어 있다.
본 발명은 고체 촬상 장치 및 고체 촬상 장치를 포함하는 전자 장치에 관한 것이다.
고체 촬상 장치는 디지털 스틸 카메라(digital still cameras), 디지털 일안 반사식 카메라(digital single-lens reflex cameras), 디지털 비디오 카메라, 및 휴대용 단말(portable terminals) 같은 다양한 형태의 전자 장치를 위한 화상 입력 장치로서 널리 사용되고 있다.
고체 촬상 장치는 어레이 같은 2차원 매트릭스로 배열된 다수의 화소(pixel;picture cell)를 포함한다. 화소는 적어도 광을 전자로 변환하는 광 검출부인 포토다이오드 및 전송부를 갖는다. CCD(charge-coupled device) 고체 촬상 장치의 전송부는, 예를 들면 CCD 소자에 의해 형성된 수직 전송부 및 수평 전송부를 갖는다. CMOS(Complementary Metal-Oxide-Semiconductor) 고체 촬상 장치(CMOS 이미지 센서)의 전송부는, 예를 들면 포토다이오드로부터의 전자들을 전압으로 변환하여 증폭 전송하는 증폭기 회로를 갖는다.
고체 촬상 장치에서 다수의 화소는 서로 인접해 있다. 따라서, 화소의 포토다이오드에 입사하는 광의 일부가, 인접한 화소 내에 혼입(크로스토크)되는 경우가 있다.
크로스토크는 일부 입사광의 변조(반사, 회절 또는 산란)로 인해 발생한다. 화소들 사이의 그러한 크로스토크의 발생은 출력, 즉 얻어지는 화상 데이터에 영향을 미친다. 특히, 예를 들면 흑색이어야 하는 화상에서 밝은 점들이 생겨 밝은 점들은, 예를 들면 의도된 화상 데이터가 정확하게 얻어지지 않을 수 있다.
그러한 크로스토크의 발생에 대하여, 전술된 변조가 반사인 경우를 예로서 기술한다.
도 1은 관련 기술의 고체 촬상 장치의 화소 구성을 도시한다.
관련 기술의 고체 촬상 장치(101)에서, 화소(101a)(셀 크기 x')의 포토다이오드(117)에 입사하는 광의 일부(도면의 L1')는 포토 다이오드(117)를 포함하는 반도체 기판의 표면에 의해 반사되어 인접 화소로 누출된다. 따라서, 임의의 CCD/CMOS 고체 촬상 장치를 포함해서, 포토다이오드를 갖는 모든 고체 촬상 장치 내의 화소들 사이에 발생하는 크로스토크를 막는 것은 어렵다.
문제의 대책(measure)으로서 기판 표면상의 반사 방지막(antireflective film)을 제공하는 방법이 제안되어 왔다. 그러나, 이 방법은 스펙트럼 특성의 변화 같은 다른 문제점을 갖는 것으로 알려져 있다.
또한, 입사광은 포토다이오드에 도달하기 전에 포토다이오드 주변의 부재에 의해 반사될 수 있다(도면에서 L2'). 예를 들면, 고체 촬상 장치(101)는 포토다이오드 주변에 제공된 다층 구조를 갖는 주변 배선부(wiring portion)(114)를 갖는다. 따라서, 입사광은 주변 배선부(114)의 배선 층에 의해 반복적으로 반사되고 기판 표면에 의해 반사된 광(L1')과는(도 1에 도시된 제1 배선 층(111), 제2 배선 층(112) 및 제3 배선 층(113)) 다른 루트로 인접한 화소 내에 누출되어 혼입된다.
반복된 반사로 인한 그러한 크로스토크를 막기 위한 방법으로서, 화소들 사이에 차광 벽(a light-shielding wall)을 분리해서 제공하는 방법이 제안되어 있다. 그러나, 이 방법은 벽을 형성하는 별도의 프로세스를 실행할 필요가 있을 수 있으므로 복잡하다. 또한, 그러한 벽이 제공되는 경우, 화소 영역이 증가함으로써, 장치의 크기 감소를 막는다(일본 미심사 특허 출원 공개 번호 제2005-277404호 참조)
본 발명은 위에서 확인한 문제를 해결하고 화소들 사이의 크로스토크가 더 단순화된 구성으로 억제될 수 있는 고체 촬상 장치 및 고체 촬상 장치를 포함하는 전자 장치를 제공한다.
본 발명의 일 실시예에 따르면, 각각 광전 변환부(photoelectric converting portion)를 가지며 1차원 또는 2차원 매트릭스로 배열된 다수의 화소를 갖는 고체 촬상 장치가 제공되어 있다. 다수의 화소 각각의 광전 변환부의 적어도 일부의 주변에 다층 구조를 갖는 주변 배선부가 제공되어 있다. 주변 배선부의 적어도 일부에 다층 구조의 층들을 서로 연결시키는 차광성 층간 연결재(light-shielding interlayer connecting material)가 제공된다.
본 발명의 일 실시예에서 따르면, 고체 촬상 장치를 포함하는 전자 장치가 제공되어 있다. 고체 촬상 장치는 각각이 광전 변환부를 가지며 1차원 또는 2차원 매트릭스로 배열된 다수의 화소를 갖는다. 다수의 화소 각각의 광전 변환부의 적어도 일부 주변에 다층 구조를 갖는 주변 배선부가 제공된다. 주변 배선부의 적어도 일부에 다층 구조의 층들을 서로 연결시키는 차광성 층간 연결재가 제공된다.
본 발명의 일 실시예에 따른 고체 촬상 장치는 주변 배선부의 적어도 일부에 제공된 다층 구조의 층들을 서로 연결하는 차광성 층간 연결재를 포함한다. 따라서, 고체 촬상 장치는 크로스토크의 감소와 함께 화질을 개선할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 크로스토크의 감소와 더불어 화질 을 개선할 수 있는 고체 촬상 장치를 포함한다. 따라서, 전자 장치는 고품질 화상 데이터를 사용할 수 있다.
본 발명의 일 실시예가 도 2 내지 도 8을 참조하여 이하에서 기술될 것이다.
CMOS 고체 촬상 장치(CMOS 이미지 센서)는 일반적으로 크로스토크의 발생 및 영향면에서 CCD 고체 촬상 장치보다 불리한 구조를 갖는다.
CMOS 이미지 센서는 화소 내에 복수의 트랜지스터를 갖는다. 그러므로, 트랜지스터 뿐만 아니라 CMOS 이미지 센서 내의 트랜지스터를 선택하기 위한 배선을 제공할 필요가 있을 수 있다. 따라서, CMOS 이미지 센서는 CCD 고체 촬상 장치 내의 화소보다 더 큰 화소 내의 배선에 의해 점유되는 영역을 갖는다. 즉, 배선 및 트랜지스터의 점유 면적에 의해 포토다이오드의 개구 면적(an opening area)이 제한된다. 최근 몇 년간, 화소의 사이즈가 줄어들었기 때문에 그러한 제한은 증가하고 있다.
이와 같이, 화소 내의 배선의 수가 증가하는 경우, 배선이 같은 층(동일한 깊이 및 동일한 높이)에 제공됨에 따라서 서로 매우 가까이 위치한다. 그러므로, 배선이 서로 접촉하게 되는 위험이 증가하게 된다. 이러한 이유로, CMOS 이미지 센서의 배선들은 좀더 확실하게 그러한 접촉을 피하기 위해서 다층 구조의 주변 배선층으로서 형성된다.
그러한 다층 구조에 의하면 서로 간의 접촉이 억제되지만, 포토다이오드를 갖는 반도체 기판의 표면과 다층 구조의 상부 표면 사이에는 큰 높이(깊이)가 있 다. 그러므로, 외부로부터 포토다이오드에 도달하기 위한 광 입사는 긴 거리일 수 있고, 배선의 수 및 배선을 위한 공간도 또한 증가한다. 따라서, 전술한 변조(기판 표면상 및 배선 내에서의 반사, 회절 및 산란)가 입사광이 기판에 도달하기 전에 발생한다.
본 발명의 실시예에 따라, 상술한 변조 등이 특히 개선된 고체 촬상 장치의 예시로서 CMOS 고체 촬상 장치가 제공된다.
도 2는 본 발명의 일 실시예에 따라 컬럼(column)마다 아날로그/디지털 컨버터를 갖는 MOS 증폭형 고체 촬상 장치를 도시한다.
고체 촬상 장치는 통상 각각이 광전 변환부, 즉 포토다이오드를 가지며, 예를 들면 수직 컬럼과 수평 로우(row)의 2차원 매트릭스 형태로 규칙적으로 배열된 다수의 화소를 갖는 촬상 영역(imaging region); 수직 구동부 및 수평 구동부를 갖는 전송부(transfer portion); 및 출력부를 포함한다. 구체적으로, 도 2에 나타난 바와 같이, 고체 촬상 장치(1)는 2차원 매트릭스로 배열된 복수의 화소(1a)를 갖는 촬상 영역(2); 수직 신호 선(3); 컬럼부(4); 수평 신호 선(5)에 연결된 출력 회로(6); 수직 구동 회로(7); 수평 구동 회로(8); 및 제어 회로(9)를 포함한다.
제어 회로(9)는 MOS 이미지 센서 외부로부터 입력 클록(clock)이나 동작 모드 등에 관한 지시를 하는 데이터를 수신하고, 입력 클록 및 데이터에 따라 이하의 부분들 각각의 동작에 필요할 수 있는 클록 및 펄스를 공급한다.
수직 구동 회로(7)는 화소 로우를 선택하고 그 로우의 화소에 가로 방향의 제어 배선(도시되지 않음)을 통해서 필요한 펄스를 제공한다.
컬럼부(4)는 컬럼에 대응해서 배열된 컬럼 신호 처리 회로(10)를 갖는다. 컬럼 신호 처리 회로(10)는 하나의 컬럼 내의 화소들로부터 신호를 수신하고 CDS(Correlated Double Sampling: 고정된 패턴 노이즈를 제거하기 위한 처리), 신호 증폭, 또는 신호에 대한 AD 변환 등의 처리를 수행한다.
수평 구동 회로(8)는 순차적으로 각 컬럼 신호 처리 회로(10)를 선택하고 컬럼 신호 처리 회로(10) 내의 신호들을 수평 신호 선(5)으로 안내한다. 출력 회로(10)는 수평 신호 선(5) 내의 신호들을 처리하여 출력한다. 신호들은 단지 버퍼링되거나, 또는 블랙 레벨 조정, 컬럼들 사이의 변화 보정, 신호 증폭, 및 버퍼링에 앞선 컬러 관련 처리 등의 처리가 될 수 있다.
화소(1a)는 광전 변환 소자 및 복수의 MOS 트랜지스터로서 단일의 포토다이오드(PD)를 포함한다.
도 3의 개략적인 단면도에 도시된 바와 같이, 본 실시예에 따른 고체 촬상 장치(1)는 광전 변환부(17)를 갖는 화소(1a)(셀 크기 x)에서, 광전 변환부(17)의 주변의 적어도 일부에 제공되는 주변 배선부(14)를 포함한다. 주변 배선부(14)는 제1 배선층(11), 제2 배선층(12), 및 제3 배선층(13)의 다층 구조를 포함한다. 주변 배선부(14)의 적어도 일부는 다층 구조의 층들(11 및 12) 또는 층들(12 및 13)을 연결하도록 제공되는 차광성 층간 연결재(15)를 갖는다. 이런 방식으로 층간 연결재(15)를 갖는 주변 배선부(14)는 전술한 변조로 인한 크로스토크를 억제하는 차광체(16; a light-shielding body)로서 형성된다.
구체적으로, 본 실시예에 따른 고체 촬상 장치(1)는 층간 연결재(15)를 갖는 주변 배선부(14), 즉 차광체(16)를 포함한다. 따라서, 화소(1a)로부터 인접한 화소로의 크로스토크는 기판 표면 상의 변조로 인한 크로스토크를 억제(도면의 L1)하고 배선 내의 변조로 인한 크로스토크를 억제(도면의 L2)함으로써 감소된다.
층간 연결재(15)는 텅스텐(W) 같이 매립(embedded) 특성이 탁월한 재료로 형성하는 것이 바람직하다. 본 실시예에서, 용어 "차광 특성(light-shielding properties)"은 가시 광역의 적어도 일부에서의 반사 또는 흡수 특성을 말하는 것이다.
본 실시예에 따른 고체 촬상 장치(1)에서, 층간 연결재(15)를 갖는 주변 배선부(14), 즉 차광체(16)는 화소(1a)의 광전 변환부(17)와 적어도 인접한 화소의 광전 변환부(17) 사이에 배치하는 것이 바람직하다. 구체적으로, 도 4에 도시된 바와 같이, 차광체(16)는, 화소(1b)의 광전 변환부(17)와, 이 화소(1b)에 대하여, 복수의 트랜지스터 등이 제공된 증폭기 회로부(18)를 통하지 않고 직접적으로 인접하는, 인접 화소(1c)의 광전 변환부(17)와의 사이에, 제공된다. 그 결과, 관련 기술에서 일반적으로 발생하는 화소 사이의 크로스토크가 억제될 수 있다.
층간 연결재(15)를 갖는 주변 배선부(14), 즉 차광체(16)는 화소(1a)의 광전 변환부(17) 주변의 복수의 장소 각각에 배치하는 것이 더욱 바람직하다. 구체적으로, 도 5에 도시된 바와 같이, 차광체(16)는 화소(1b)와 화소(1c) 사이의 장소(및 화소(1d)와 화소(1e) 사이의 장소)에 증폭기 회로부(18) 없이 서로 직접 인접하도록 제공된다. 또한, 차광체(16)는 화소(1b)와 화소(1d) 사이의 장소(및 화소(1c) 와 화소(1d) 사이의 장소)에 증폭기 회로부(18)를 통해서 서로 비교적 간접적으로 인접하도록 제공하는 것이 더욱 바람직하다. 그러한 구성은 관련 기술에서의 증폭기 회로부(18)를 통한 크로스토크의 발생을 억제할 수 있고, 각 화소 내의 복수의 장소 각각에 차광체(16)를 제공하여 차광 영역이 증가될 수 있도록 하면 크로스토크가 훨씬 더 억제될 수 있을 것으로 생각된다.
층간 연결재(15)를 갖는 주변 배선부(14)는 광전 변환부(17) 내에서 발생되는 전하들을 변환하여 전달하는 증폭기 회로부(18)를 포함할 수 있다. 즉, 차광체(16)를 형성하는 주변 배선부(14)의 각 배선은 증폭기 회로부(18)에 직접 관련될 수도 있고 관련되지 않을 수도 있다.
바람직하게는 차광체(16)를 형성하는 주변 배선부(14) 및 층간 연결재(15) 중의 적어도 하나는 특정 전위에 접지된다. 이것은 제조시에 전하가 생기기 쉬운 공정이(플라즈마 에칭(plasma etching) 등) 실행되는 경우, 주변 배선부(14) 또는 층간 연결재(15)는 접지되지 않으면 불안정한 특성을 가질 수 있기 때문이다.
도 6에 도시된 바와 같이, 층간 연결재(15)는 바람직하게는 다수의 화소(1f)가 배열된 2차원 매트릭스에 대하여 직선 형태로 배열되어 있다. 그러한 직선 형태 배치의 특정 예로서 복수의(한 쌍의) 층간 연결재(15)의 직선 배치 및 직선 배치를 갖는 층간 연결재(15a)를 포함할 수 있다.
직선 배치되는 층간 연결재(15)(또는 직선 형상을 갖는 층간 연결재(15a))의 길이(도면의 y)는, 다각형 형상(본 실시예의 사각형상)을 갖는 화소(1f)의 길이(도면의 z) 또는 다각형 형상의 가장 긴 대각선의 길이보다 짧은 것이 바람직하다. 이것은 고체 촬상 장치에서의 여러 화소의 광학적 대칭성(optical symmetry)을 개선하기 위해서는, 층간 연결재(15)를 각 화소마다 배치하는 것이 바람직하다고 생각되기 때문이다.
여기서, 화소(1a)에 이용될 수 있는 회로 구성이 기술될 것이다.
먼저, 화소(1a)는, 예를 들면 도 7에 나타난 3-트랜지스터 회로(a three-transistors circuit)를 갖도록 구성될 수 있다.
이 회로 구성에서, 포토다이오드(PD)의 캐소드(n-영역)는 전송 트랜지스터(Tr1)를 통해서 증폭 트랜지스터(Tr3)의 게이트에 연결되어 있다. 증폭 트랜지스터(Tr3)의 게이트에 전기적으로 연결된 노드는 플로팅 디퓨전(FD; floating diffusion)으로 불린다. 전송 트랜지스터(Tr1)는 포토다이오드(PD)와 플로팅 디퓨전(FD) 사이에 연결되고; 전송 선(21)을 통해서 전송 트랜지스터(Tr1)의 게이트에 전송 펄스(ΦTRG)를 제공함으로써 턴온되고; 포토다이오드(PD) 내에서 광전 변환된 신호 전하들을 플로팅 디퓨전(FD)으로 전달한다.
리셋 트랜지스터(Tr2)는 플로팅 디퓨전(FD)에 연결된 소스와 화소 전원(Vdd1)에 연결된 드레인을 갖는다. 리셋 트랜지스터(Tr2)는 리셋 선(22)을 통해서 리셋 펄스(ΦRST)를 리셋 트랜지스터(Tr2)의 게이트에 제공함으로써 턴온된다. 이후, 신호 전하들을 포토다이오드(PD)로부터 플로팅 디퓨전(FD)으로 전송하기 전에, 리셋 트랜지스터(Tr2)는 플로팅 디퓨전(FD) 내의 전하들을 화소 전원(Vdd1)으로 방전시켜 플로팅 디퓨전(FD)을 리셋시킨다.
증폭 트랜지스터(Tr3)는 플로팅 디퓨전(FD)에 연결된 게이트, 화소 전 원(Vdd2)에 연결된 드레인, 및 수직 신호 선(23)에 연결된 소스를 갖는다. 증폭 트랜지스터(Tr3)는 리셋 트랜지스터(Tr2)에 의해 리셋된 후의 플로팅 디퓨전(FD)의 전위를 리셋 레벨로서 수직 신호 선에 출력한다. 또한, 증폭 트랜지스터(Tr3)는 전송 트랜지스터(Tr1)가 신호 전하들을 전송한 후의 플로팅 디퓨전(FD)의 전위를 수직 신호 선(23)에 신호 레벨로서 출력한다.
화소 전원(Vdd1)은 화소를 구동함으로써 높은 레벨과 낮은 레벨 사이에서 스위칭되므로, 증폭 트랜지스터(Tr3)의 드레인은 변동한다.
대안적으로, 화소(1a)는, 예를 들면 도 8에 나타난 4-트랜지스터 회로를 갖도록 구성될 수 있다.
이 회로 구성은, 예를 들어 포토다이오드(PD) 같은 광전 변환 소자 이외에 4 트랜지스터(Tr1 내지 Tr4)를 갖는다. 여기서, 트랜지스터들(Tr1 내지 Tr4)은, 예를 들면 N-채널 MOS 트랜지스터로서 형성된다.
포토다이오드(PD)는 수신된 광을 광의 강도에 상응하는 전하량의 광 전하(이 경우 전자들)로 변환한다. 포토다이오드(PD)의 캐소드(n-타입 영역)는 전송 트랜지스터(Tr1)를 통해서 증폭 트랜지스터(Tr3)의 게이트에 연결된다. 증폭 트랜지스터(Tr3)의 게이트에 전기적으로 연결된 노드는 플로팅 디퓨전(FD)을 형성한다.
가로 방향의 배선들, 구체적으로 전송 선(24), 리셋 선(25), 및 선택 선(26)은 동일한 로우(row) 내의 화소에 대해 공통이고 수직 구동 회로(7)에 의해 제어된다. 그러나, 화소(1a)의 p-웰 전위를 고정하는 웰 배선(27;a well wiring)은 접지 전위에 고정된다.
이 구성에서, 전송 트랜지스터(Tr1)는 포토다이오드(PD)의 캐소드와 플로팅 디퓨전(FD) 사이에 연결되고; 전송 선(24)을 통해서 전송 펄스(ΦTRG)를 전송 트랜지스터(Tr1)의 게이트에 제공함으로써 턴온되고; 포토다이오드(PD)에서 광전 변환된 광 전하들을 플로팅 디퓨전(FD)으로 전송한다.
리셋 트랜지스터(Tr2)는 화소 전원(Vdd)에 연결된 드레인 및 플로팅 디퓨전(FD)에 연결된 소스를 가지며, 리셋 선(25)을 통해서 리셋 펄스(ΦRST)를 리셋 트랜지스터(Tr2)의 게이트에 제공함으로써 턴온된다. 또한, 신호 전하들을 포토다이오드(PD)로부터 플로팅 디퓨전(FD)으로 전송하기 전에, 리셋 트랜지스터(Tr2)는 플로팅 디퓨전(FD) 내의 전하들을 화소 전원(Vdd)으로 방전시켜 플로팅 디퓨전(FD)을 리셋시킨다.
증폭 트랜지스터(Tr3)는 플로팅 디퓨전(FD)에 연결된 게이트 및 화소 전원(Vdd)에 연결된 드레인을 가지며, 리셋 트랜지스터(Tr2)에 의해 리셋된 후의 플로팅 디퓨전(FD)의 전위를 리셋 레벨로서 출력한다. 또한, 증폭 트랜지스터(Tr3)는, 전송 트랜지스터(Tr1)가 신호 전하을 전송한 후의 플로팅 디퓨전(FD)의 전위를 신호 레벨로서 출력한다.
선택 트랜지스터(Tr4)는, 예를 들면 증폭 트랜지스터(Tr3)의 소스에 연결된 드레인 및 수직 신호 선(28)에 연결된 소스를 갖는다. 선택 트랜지스터(Tr4)는, 선택 선(26)을 통해서 선택 펄스(ΦSEL)를 선택 트랜지스터(Tr4)의 게이트에 제공함으로써 턴온되고, 화소(1a)를 선택 상태로서 증폭 트랜지스터(Tr3)로부터 출력되는 신호를 수직 신호 선(28)에 중계(relay)한다.
본 실시예의 고체 촬상 장치(1)는 그러한 3-트랜지스터 회로 또는 4-트랜지스터 회로를 포함할 수 있다.
<예시>
본 실시예의 일례가 기술될 것이다.
본 예시에는, 본 실시예의 고체 촬상 장치에 대한 시뮬레이션에 기초한 검사 결과가 기술될 것이다.
본 실시예에 따른 고체 촬상 장치는 시뮬레이터를 사용해서 검사된다. 그 결과, 반도체 기판 표면상에서 반사되고, 그 반사광이 최상위 금속 배선의 후면에서 또한 반사됨에 의한 크로스토크가 상당히 감소된 것이 확인될 수 있다.
또한 그러한 다층 배선 구조의 내용에 따라 크로스토크에서의 개선 값이 변하기는 하지만, 예를 들면, 3층 배선 구조의 주변 배선부를 갖는 CMOS 이미지 센서에서는, 이후의 성분에 의해 유발된 크로스토크는 10% 내지 30%로 개선되는 것을 확인할 수 있다. 구체적으로, 주로 최상부의 금속 배선층의 후면에 의해 반사된 후 0회에서 수회에 걸쳐 인접 화소에 혼입되었던 그러한 성분은 개선된다.
전술한 실시예 및 예시에서 기술된 바와 같이, 본 실시예에 따른 고체 촬상 장치는 광의 혼입을 막기 위한 벽으로서 기능하는 층간 연결재를 포함한다. 그러므로, 고체 촬상 장치는 감소된 크로스토크로 화질을 개선할 수 있다.
고체 촬상 장치로 형성된 전자 장치는 크로스토크의 저감에 의해 화질을 개선할 수 있는 고체 촬상 장치를 포함한다. 그러므로, 전자 장치는 고품질 화상 데이터를 사용할 수 있다.
특히, 장치의 경량화 및 소형화의 요구 따라서 화소 크기가 미세화되어 있는 고체 촬상 장치는 그 특성들을 개선할 수 있다. 구체적으로, 화소들 사이의 분리를 위한 폭이 광학적으로 불충분한 고체 촬상 장치 또는 배선이 점유하는 면적이 큰 고체 촬상 장치에서는, 본 발명의 일 실시예에 따라 구성된 고체 촬상 장치는 관련 기술의 그러한 고체 촬상 장치와 비교하여 개선된 특성을 제공할 수 있다. 이것은 본 발명의 일 실시예에 따른 고체 촬상 장치가 반복된 반사 등으로 인한 인접 화소들에서의 광의 혼입으로 인한 크로스토크를 상당히 억제할 수 있기 때문이다. 그러한 광의 혼입은, 큰 화소 크기를 갖는 고체 촬상 장치에서보다 마이크로 제조 기술(microfabrication technology)의 진보 등에 의해 화소 크기가 미세화된 고체 촬상 장치에서 쉽게 발생한다.
본 발명의 일 실시예에 따른 고체 촬상 장치는 반도체 기판, 배선, 층간막 등에 기인하는 확산광(diffused light), 산란광(scattered light) 및 반사광을 억제한다. 따라서, 광전 변환부에 입사하는 원래의 광은 차단되지 않기 때문에, 감도나 광 개구 면적 열화 및 감소를 막는 것이 가능하다.
본 발명의 일 실시예에 따른 고체 촬상 장치의 제조시에는, 특별한 부가 공정을 실행할 필요 없이 다층 구조의 배선을 서로 연결하는 층간 연결재를 형성하는 경우, 모드(형성 위치 및 형상 같은 패턴)를 선택함으로써 크로스토크가 감소될 수 있다. 따라서, 공정의 수를 증가할 필요가 없기 때문에, 비용 및 제조 택트 타임(a manufacturing tact time)이 또한 감소될 수 있다. 또한, 웨이퍼 프로세스(a wafer process)를 위한 새로운 조건을 결정(설계하고 설정)할 필요가 없으므로, 차 광체의 기본 설계가 완료된 후 제조 현장에서 고체 촬상 장치의 제조를 신속하게 시작하는 것이 가능하다.
전술한 실시예의 기술에서 언급된 사용 재료, 및 재료의 양, 처리 시간 및 치수(dimensions) 같은 수치적인 조건은 단지 적절한 예시일 뿐이고, 설명에 사용된 도면에서의 치수, 형상 및 구성은 단지 개략적인 조건일 뿐이다. 즉, 본 발명의 실시예들은 본 실시예에 한정되지 않는다.
예를 들면, 전술한 실시예는 층간 연결재(차광체)를 갖는 주변 배선부가 고체 촬상 장치의 각 화소에 제공되는 경우를 예로 들어 기술된 것이다. 그러나, 차광체는 이런 방식으로 배치하지 않을 수 있다. 구체적으로, 각 화소 내에 일정수의 층간 연결재 또는 차광체를 제공할 필요가 없고, 예를 들면 임의의 사각형 화소 각각의 2변 상에, 또는 다른 사각형 화소 각각의 4변 상에 층간 연결재 또는 차광체를 제공하는 것이 가능하다. 복수의 화소의 일 유닛을 둘러싸는 층간 연결재 또는 차광체를 제공하는 것 또한 가능하다. 복수의 화소들 사이에서 화소들이 서로 다른 색(빨강, 초록 및 파랑 같은)을 나타내는 장소에만, 층간 연결재 또는 차광체를 제공하는 것이 또한 가능하다.
전술한 실시예는 2차원 매트릭스로 배열된 다수의 화소를 갖는 고체 촬상 장치의 일례에 대해 기술한 것이다. 그러나, 실시예는 1차원으로 배열된 다수의 화소를 갖는 선형 센서에 적용될 수 있다는 것이 이해되어야할 것이다. 실시예가 선형 센서에 적용되는 경우, 특히 명암 경계(a light-dark boundary)에서의 특성들이 개선될 수 있다.
전술한 실시예에서, 용어 "차광 특성(light-shielding properties)"은 예를 들면, 가시광역의 적어도 일부에서의 반사 또는 흡수 특성을 나타내는 것이지만, 그 용어는 또한 자외광 반사 또는 흡수 특성을 나타낼 수도 있다.
전술한 실시예는 CMOS 고체 촬상 장치에 관해 기술되었지만, 본 발명의 일 실시예에 따른 고체 촬상 장치는 CCD 고체 촬상 장치를 형성할 수 있다.
본 발명의 일 실시예에 따른 고체 촬상 장치는, 예를 들면 원 칩으로서 형성된 소자, 복수의 칩으로 형성된 소자, 또는 모듈로서 형성된 소자일 수 있다. 본 발명의 다양한 변조 및 개조가 가능하다.
당업자라면 첨부된 특허청구범위 또는 그 균등물의 범위 내에 있는 한, 다양한 변조, 컴비네이션, 서브-컴비네이션 및 개조가 설계 요청 및 다른 팩터들에 따라서 발생할 수 있다는 것을 이해해야한다.
도 1은 관련 기술의 고체 촬상 장치의 화소 내의 주변 배선부를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 고체 촬상 장치의 일례의 구성을 나타내는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 고체 촬상 장치의 일례에서의 화소 내의 층간 연결재를 주변 배선부 및 중간층을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 고체 촬상 장치 내의 화소 회로의 일례를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 고체 촬상 장치 내의 화소 회로의 다른 예를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 고체 촬상 장치 내의 주변 배선부 및 층간 연결재의 구성의 일례를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 고체 촬상 장치 내의 주변 배선부 및 층간 연결재의 구성의 다른 예를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 고체 촬상 장치 내의 주변 배선부 및 층간 연결재를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1 … 고체 촬상 장치
1a … 화소
3 … 수직 신호 선
4 … 컬럼 부
5 … 수평 신호 선
6 … 출력 회로
14 … 주변 배선부
15 … 층간 연결재
17 … 광전 변환부
18 … 증폭기 회로부
21 … 전송 선
22 … 리셋 선
Claims (10)
- 각각이 광전 변환부를 가지며 1차원 또는 2차원 매트릭스로 배열된 다수의 화소를 포함하는 고체 촬상 장치로서,상기 다수의 화소들 각각에서의 상기 광전 변환부의 주위의 적어도 일부에 제공된 다층 배선 구조를 갖는 주변 배선부와,상기 다층 배선 구조의 층들을 서로 연결하며 상기 주변 배선부의 적어도 일부에 제공되는 차광성 층간 연결재를 포함하고,상기 차광성 층간 연결재는 가시광을 반사 또는 흡수할 수 있으며, 화소들이 배열되는 기판 표면에서의 변조로 인한 크로스토크가 억제되고 상기 다층 배선 구조에서의 변조로 인한 크로스토크가 억제되고,상기 층간 연결재 및 상기 주변 배선부 중의 적어도 하나는 특정 전위에 접지되는 고체 촬상 장치.
- 제1항에 있어서,상기 주변 배선부는 인접 화소의 광전 변환부들 사이에 제공되는 고체 촬상 장치.
- 제1항에 있어서,상기 주변 배선부는 상기 광전 변환부 주위의 복수의 개소들 각각에 제공되는 고체 촬상 장치.
- 제1항에 있어서,상기 주변 배선부에 복수의 상기 층간 연결재가 제공되는 고체 촬상 장치.
- 제1항에 있어서,상기 주변 배선부는 상기 광전 변환부에서 생성된 전하들을 변환하여 전달하는 증폭 회로부를 포함하는 고체 촬상 장치.
- 삭제
- 제1항에 있어서,상기 층간 연결재는 상기 2차원 매트릭스에 직선형으로 제공되는 고체 촬상 장치.
- 제1항에 있어서,상기 화소들은 2차원 매트릭스로 배열되고 각각이 다각형 형상을 가지며,상기 층간 연결재의 길이는 상기 다각형 형상의 가장 긴 변의 길이보다 짧은 고체 촬상 장치.
- 제1항에 있어서,상기 화소들은 2차원 매트릭스로 배열되고 각각이 다각형 형상을 가지며,상기 층간 연결재의 길이는 상기 다각형 형상의 가장 긴 대각선의 길이보다 짧은 고체 촬상 장치.
- 각각이 광전 변환부를 가지며 1차원 또는 2차원 매트릭스로 배열된 다수의 화소를 가지는 고체 촬상 장치를 포함하는 전자 장치로서,상기 고체 촬상 장치는(a) 상기 다수의 화소들 각각에서의 상기 광전 변환부의 주위의 적어도 일부에 제공된 다층 배선 구조를 갖는 주변 배선부와,(b) 상기 다층 배선 구조의 층들을 서로 연결하며 상기 주변 배선부의 적어도 일부에 제공되는 차광성 층간 연결재를 포함하고,상기 차광성 층간 연결재는 가시광을 반사 또는 흡수할 수 있으며, 화소들이 배열되는 기판 표면에서의 변조로 인한 크로스토크가 억제되고 상기 다층 배선 구조에서의 변조로 인한 크로스토크가 억제되고,상기 층간 연결재 및 상기 주변 배선부 중의 적어도 하나는 특정 전위에 접지되는 전자 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006290383A JP2008108917A (ja) | 2006-10-25 | 2006-10-25 | 固体撮像装置及び電子機器 |
| JPJP-P-2006-00290383 | 2006-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080037554A KR20080037554A (ko) | 2008-04-30 |
| KR101426951B1 true KR101426951B1 (ko) | 2014-08-06 |
Family
ID=39329119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070107255A KR101426951B1 (ko) | 2006-10-25 | 2007-10-24 | 고체 촬상 장치 및 전자 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7728268B2 (ko) |
| JP (1) | JP2008108917A (ko) |
| KR (1) | KR101426951B1 (ko) |
| CN (2) | CN101170119A (ko) |
| TW (1) | TWI357658B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090025818A (ko) * | 2007-09-07 | 2009-03-11 | 주식회사 동부하이텍 | 이미지 센서 및 그의 제조방법 |
| US20100002115A1 (en) * | 2008-07-03 | 2010-01-07 | Xinqiao Liu | Method for Fabricating Large Photo-Diode Arrays |
| JP5385564B2 (ja) * | 2008-08-18 | 2014-01-08 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP5476745B2 (ja) | 2009-03-05 | 2014-04-23 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5651986B2 (ja) | 2010-04-02 | 2015-01-14 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器及びカメラモジュール |
| JP5633323B2 (ja) * | 2010-11-11 | 2014-12-03 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| CN106449676A (zh) | 2011-07-19 | 2017-02-22 | 索尼公司 | 半导体装置和电子设备 |
| JP2013058661A (ja) * | 2011-09-09 | 2013-03-28 | Sony Corp | 固体撮像素子および電子機器 |
| JP2013187360A (ja) * | 2012-03-08 | 2013-09-19 | Sony Corp | 固体撮像装置、及び、電子機器 |
| KR101924996B1 (ko) | 2012-03-29 | 2018-12-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| GB2529567B (en) | 2015-09-22 | 2016-11-23 | X-Fab Semiconductor Foundries Ag | Light shield for light sensitive elements |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100798A (ja) * | 2000-07-03 | 2002-04-05 | Canon Inc | 光電変換装置 |
| KR20050043654A (ko) * | 2003-11-05 | 2005-05-11 | 소니 가부시끼 가이샤 | 고체 촬상 장치 |
| JP2006210582A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3827909B2 (ja) * | 2000-03-21 | 2006-09-27 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
| JP3992504B2 (ja) * | 2002-02-04 | 2007-10-17 | 富士通株式会社 | Ｃｍｏｓイメージセンサ |
| JP2003282850A (ja) * | 2002-03-26 | 2003-10-03 | Seiko Epson Corp | 固体撮像素子 |
| JP2004063778A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 固体撮像素子 |
| US7742088B2 (en) * | 2002-11-19 | 2010-06-22 | Fujifilm Corporation | Image sensor and digital camera |
| JP2004265932A (ja) * | 2003-02-14 | 2004-09-24 | Canon Inc | 放射線撮像装置 |
| JP2005227684A (ja) * | 2004-02-16 | 2005-08-25 | Seiko Epson Corp | カラーフィルタの製造方法、カラーフィルタ製造装置、電気光学装置、並びに電子機器 |
| JP2005277404A (ja) | 2004-02-24 | 2005-10-06 | Sanyo Electric Co Ltd | 固体撮像素子及び固体撮像素子の製造方法 |
| US7935994B2 (en) * | 2005-02-24 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light shield for CMOS imager |
| JP4711061B2 (ja) * | 2005-09-13 | 2011-06-29 | セイコーエプソン株式会社 | 半導体装置 |
-
2006
- 2006-10-25 JP JP2006290383A patent/JP2008108917A/ja active Pending
-
2007
- 2007-10-02 TW TW096136899A patent/TWI357658B/zh not_active IP Right Cessation
- 2007-10-23 US US11/877,318 patent/US7728268B2/en not_active Expired - Fee Related
- 2007-10-24 KR KR1020070107255A patent/KR101426951B1/ko active IP Right Grant
- 2007-10-25 CN CNA2007101814420A patent/CN101170119A/zh active Pending
- 2007-10-25 CN CN201010574509.9A patent/CN102082158B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100798A (ja) * | 2000-07-03 | 2002-04-05 | Canon Inc | 光電変換装置 |
| KR20050043654A (ko) * | 2003-11-05 | 2005-05-11 | 소니 가부시끼 가이샤 | 고체 촬상 장치 |
| JP2006210582A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080099867A1 (en) | 2008-05-01 |
| TW200830543A (en) | 2008-07-16 |
| JP2008108917A (ja) | 2008-05-08 |
| TWI357658B (en) | 2012-02-01 |
| CN102082158B (zh) | 2015-06-03 |
| KR20080037554A (ko) | 2008-04-30 |
| CN101170119A (zh) | 2008-04-30 |
| US7728268B2 (en) | 2010-06-01 |
| CN102082158A (zh) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101426951B1 (ko) | 고체 촬상 장치 및 전자 장치 | |
| US11282881B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| KR101497715B1 (ko) | 고체 촬상 장치 및 카메라 | |
| US10079256B2 (en) | Image sensor pixels with light guides and light shield structures | |
| KR102586247B1 (ko) | 고체 촬상 장치, 촬상 장치 | |
| KR101683296B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
| KR101640260B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
| US8138530B2 (en) | CMOS image sensor having a crosstalk prevention structure | |
| JP2014192348A (ja) | 固体撮像装置およびその製造方法、並びに電子機器 | |
| KR20100100622A (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 | |
| KR20090088790A (ko) | 고체촬상장치, 카메라, 및 전자기기 | |
| JP2010067774A (ja) | 光電変換装置及び撮像システム | |
| KR20070093335A (ko) | 고체 촬상장치 및 그 구동방법 | |
| JP2009277798A (ja) | 固体撮像装置及び電子機器 | |
| JP2011129633A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| US8716770B2 (en) | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same | |
| US20220415949A1 (en) | Solid-state imaging apparatus, method for manufacturing the same, and electronic device | |
| JP2010177681A (ja) | 固体撮像装置及び電子機器 | |
| JP2005130344A (ja) | Ｍｏｓ型イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170721 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180719 Year of fee payment: 5 |