KR101419707B1 - 정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법 - Google Patents

정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법 Download PDF

Info

Publication number
KR101419707B1
KR101419707B1 KR1020120119556A KR20120119556A KR101419707B1 KR 101419707 B1 KR101419707 B1 KR 101419707B1 KR 1020120119556 A KR1020120119556 A KR 1020120119556A KR 20120119556 A KR20120119556 A KR 20120119556A KR 101419707 B1 KR101419707 B1 KR 101419707B1
Authority
KR
South Korea
Prior art keywords
alumina
powder
ceramic layer
ceramic
sintered body
Prior art date
Application number
KR1020120119556A
Other languages
English (en)
Other versions
KR20140053526A (ko
Inventor
신동욱
박종훈
박인유
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020120119556A priority Critical patent/KR101419707B1/ko
Publication of KR20140053526A publication Critical patent/KR20140053526A/ko
Application granted granted Critical
Publication of KR101419707B1 publication Critical patent/KR101419707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 고밀도 플라즈마 공정이 수행되는 장비에 사용되는 알루미나 소결체로 이루어진 부품에 내플라즈마성이 우수한 세라믹 층을 형성하는 방법에 관한 것으로서, 알루미나 분말과 세라믹 분말의 혼합 분말을 포함하는 제1 슬러리 조성물로 중간층을 형성하는 단계, 세라믹 분말을 포함하는 제2 슬러리 조성물로 세라믹층을 형성하는 단계 및 상기 중간층과 세라믹 층을 소결하는 단계를 포함하는 것을 특징으로 한다.

Description

정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법{Method of depositing plasma resistant ceramic layer by electrostatic slurry spray deposition and method of manufacturing lift pin by the same}
본 발명은 정전 분무 슬러리 공정을 이용한 내플라즈마 세라믹 층 형성방법에 관한 것으로서, 더욱 상세하게는 알루미나 소결체로 제조된 반도체 장비의 부품에 내플라즈마성이 우수한 세라믹 층을 형성하는 방법으로서, 종래 대기압 플라즈마 용사 코팅막보다 고밀도이고 내플라즈마성이 우수한 세라믹층을 형성하는 방법 및 이를 이용한 웨이퍼 처리 장치의 리프트 핀을 제조하는 방법에 관한 것이다.
반도체 소자 등과 같은 집적회로 소자의 제조에서는 고밀도 플라즈마 환경의 식각 공정을 수행하므로 내플라즈마 부재를 구비한 식각 장치를 사용한다. 특히, 최근의 반도체 소자 제조용 장비는 소자패턴기술의 미세화로 선폭이 20 nm 이내가 되고, 고밀도 플라즈마 환경에서 사용을 위하여 희토류계 세라믹 재료들을 대기압 플라즈마 용사로 코팅하여 사용하거나 소결용 세라믹 재료를 사용하고 있다. 그러나, 플라즈마에 노출된 반도체 장비 내의 세라믹 및 메탈 부품에서 오염 입자가 발생하여 공정 수율을 감소시키는 것이 반도체 공정의 큰 문제로 대두되고 있고, 향우 반도체 공정의 경우에 웨이퍼 사이즈의 대구경화, 공정의 미세화가 심화될수록 보다 가속화될 것이다.
또한, 반도체 소자 제조에 있어서 실리콘 재질의 웨이퍼(wafer)에 박막을 증착하는 공정을 포함하는데, 상기 박막을 증착하는 공정으로 최근에는 저온에서 상기 박막의 두께를 얇게 하면서 증착률도 우수한 플라즈마 처리 방식이 널리 사용되고 있다. 대표적으로 플라즈마 강화 기상 증착장치(Plasma-Enhanced Chemical Vapor Deposition; 이하, PE-CVD)를 이용하고 있다.
상기 PE-CVD 장치는 반응 가스가 주입되는 반응 챔버, 상기 반응 챔버 내에 배치되어 상기 웨이퍼가 놓여지는 서셉터, 상기 반응 가스를 상기 웨이퍼에 균일하게 제공하기 위한 샤워 헤드 및 상기 반응 가스로부터 플라즈마를 형성하기 위하여 고주파 전원(RF)이 인가되는 고주파 전극을 포함한다. 이러한 PE-CVD 장치를 통하여 상기 웨이퍼에 박막을 증착하게 되면, 상기 웨이퍼는 상기 서셉터로부터 분리되어 상기 반응 챔버의 외부로 이송된다. 여기서, 상기 웨이퍼는 상기 서셉터에 수직 방향으로 이동이 가능하도록 삽입된 다수의 리프트 핀들을 통해 상기 서셉터로부터 이격 분리된다.
그러나, 상기 리프트 핀들은 실리콘 재질인 상기 웨이퍼보다 경도가 높은 알루미나(Al2O3) 또는 아노다이징(anodizing) 처리된 알루미늄(Al) 재질로 이루어져 있기 때문에, 공정 진행 시 웨이퍼 뒷면에 스크래치(Scratch) 문제를 야기하는 주원인으로 작용하고 있다. 또한 알루미나(Al2O3) 소재의 경우 공정 시 사용되는 플로린(Fluorine)계 가스와 반응하여 AlFx라는 부산물(By-product)이 형성되어 웨이퍼 접촉시 웨이퍼 뒷면에 마크(Mark) 스크래치를 남기는 현상을 초래하고 있는 실정이다.
이러한 마크(Mark) 문제 및 스크래치(Scratch) 현상들은 반도체의 후 공정인 포토(Photo) 공정 진행 시 광학 장비의 정렬(Align)에 영향을 주어 패턴(pattern)에 왜곡(Distortion) 문제를 일으키는 등 공정 시 웨이퍼 수율를 저하시키는 주요 요인으로 작용하고 있다.
따라서, 본 발명이 해결하고자 하는 과제는 반도체 공정 장비 중 플라즈마 에칭 공정에 사용되는 알루미나 소결체로 제조된 부품에 정전 분무 슬러리 증착 공정을 통하여 우수한 내플라즈마 세라믹 층을 코팅하는 방법을 제공하는 것이다.
또한, 본 발명은 알루미나 성형체 표면에 세라믹 층을 증착하고 동시소결하여 제조하는 것이 아니라, 제조되어 반도체 공정이나 디스플레이 공정에 사용되고 있는 알루미나 소결체로 이루어진 부품에 세라믹 층을 코팅하는 방법을 제공하고자 하는 것이어서, 세라믹 층에 결함이 발생하는 경우 세라믹층만을 재형성하여 기존의 알루미나 소결체를 재사용하는 방법까지 제공하는 것이다.
또한, 상기 세라믹 층 형성방법을 통하여 웨이퍼 처리 장치 내의 리프트 핀을 제조하는 방법을 제공하는 것이다.
본 발명은 상기 과제를 해결하기 위하여,
(a) 알루미나 분말과 세라믹 분말의 혼합 분말을 포함하는 제1 슬러리 조성물과 세라믹 분말을 포함하는 제2 슬러리 조성물을 각각 제조하는 단계;
(b) 상기 제1 슬러리 조성물을 알루미나 소결체 상에 정전 분무 방법으로 분무하여 중간층을 형성하는 단계;
(c) 상기 알루미나 소결체 상에 상기 중간층을 형성한 후에 제2 슬러리 조성물을 정전 분무 방법으로 분무하여 세라믹층을 형성하는 단계; 및
(d) 상기 중간층 및 세라믹 층을 소결하는 단계;를 포함하는 내플라즈마 세라믹층 형성방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 세라믹 분말은 이트리아(Y2O3), 지르코니아(ZrO2), YSZ(yittria stabilized zirconia), 실리콘 카바이드(SiC), 질화 규소(Si3N4) 및 질화 알루미늄(AlN) 중에서 선택되는 1종 이상일 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 슬러리 조성물은 알콜과 유기 용매의 혼합 용매에 상기 알루미나 분말과 세라믹 분말 및 폴리비닐부티랄을 혼합하여 제조하고,
상기 제2 슬러리 조성물은 알콜과 유기 용매의 혼합 용매에 상기 세라믹 분말과 폴리비닐부티랄을 혼합하여 제조한 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 (b) 단계와 (c) 단계의 정전 분무 방법은 상기 제1 슬러리 조성물과 제2 슬러리 조성물 각각을 시린지 펌프를 이용하여 노즐로 이송한 후 분무하여 수행할 수 있고,
상기 슬러리 유량은 1-20 mL/h으로 하고, 상기 알루미나 가압 성형체와 노즐간의 이격거리는 2-15 cm이며, 증착 시간은 5-100 분이고, 인가 전압은 2-20 kV일 수 있다.
본 발명의 일 실시예에 의하면, 상기 (d) 단계에서 중간층 및 세라믹층을 소결하는 온도는 1600-1700 ℃일 수 있다.
본 발명의 일 실시예에 의하면, 상기 세라믹 분말은 입자 크기가 10 nm - 1 ㎛일 수 있고, 상기 알루미나 분말은 입자 크기가 1-5 ㎛일 수 있다.
또한, 본 발명은 상기 내플라즈마 세라믹층 형성방법을 이용한 리프트 핀의 제조방법에 있어서,
상기 알루미나 소결체는 웨이퍼 처리 장치의 리프트 핀이고,
상기 (b) 단계와 (c) 단계의 중간층 및 세라믹 층은 각각 웨이퍼를 지지하는 리프트 핀 상부에만 형성되는 것을 특징으로 하는 리프트 핀의 제조방법을 제공한다.
또한, 본 발명은 상기 제조방법에 따라 제조된 리프트 핀 및 이를 포함하는 웨이퍼 처리 장치를 제공한다.
본 발명에 따르면 정전 분무 슬러리 증착 공정에 의해서 고밀도 플라즈마 공정에 사용되는 부품에 내플라즈마성이 우수한 이트리아 등의 세라믹 소결체 층을 형성할 수 있어 제공할 수 있어 반도체 공정, 디스플레이 제조 공정 장비의 부품에 활용할 수 있다.
또한, 본 발명에 따라 형성된 세라믹 층은 세라믹 소결체로서의 물성을 나타내므로 종래 세라믹 층을 대기압 플라즈마 용사 코팅으로 형성시 세라믹 분말이 모재에 충돌하면서 발생되는 기공에 의한 파티클 발생과 아킹으로 인한 문제점을 해결할 수 있으며, 종래의 대기압 플라즈마 용사 코팅법에 비하여 증착층의 수명이 연장되고, 파티클 제어, 수율 향상, 희토류 저감 등의 효과를 가져올 수 있다.
또한, 본 발명에 따라 웨이퍼 처리 장치에서 웨이퍼가 지지되는 리프트 핀의 상부를 세라믹 층으로 간단하게 형성할 수 있어 웨이퍼에 가해지는 손상을 방지할 수 있고, 세라믹 층에 결함이 발생하는 경우 리프트 핀 전체를 다시 제조할 필요 없이 세라믹 층만을 다시 재코팅할 수 있는 장점이 있다.
도 1은 본 발명에 따른 내플라즈마 세라믹 층의 형성방법을 적용하기 위하여 구현된 정전 분무 슬러리 증착 공정 장비를 나타낸 개념도이다.
도 2는 본 발명에 따른 내플라즈마 세라믹 층을 형성하는 공정 순서도이다.
도 3은 본 발명에 따른 내플라즈마 세라믹 층의 형성 공정에 따른 증착 구조를 나타낸 개념도이다.
도 4는 본 발명의 일 실시예에 따라 알루미나 소결체 상에 형성된 이트리아 층의 구조를 보여주는 주사전자현미경 사진으로서, 좌측은 중간층을 형성하지 않고 이트리아 층을 형성한 경우이다.
도 5는 본 발명에 따라 형성된 내플라즈마 세라믹 층에 대한 부식특성을 평가한 결과를 나타낸 그래프이다.
도 6은 본 발명에 따른 내플라즈마 세라믹 층의 형성방법을 이용하여 제조될 수 있는 웨이퍼 처리 장치 내의 리프트 핀 및 이를 포함하는 웨이퍼 처리 장치의 구조도이다.
도 7은 본 발명에 따른 리프트 핀의 제조공정 순서도이다.
도 8은 본 발명에 따라 제조된 리프트 핀의 나타낸 개념도이다.
이하, 본 발명을 더욱 상세하게 설명한다.
본 발명은 고밀도 플라즈마 공정에 사용되는 부품에 내플라즈마성이 우수한 세라믹 층을 형성하는 방법에 관한 것으로서, 부품과 세라믹 층을 동시에 제조하는 것이 아니라, 제조되어 사용되고 있는 알루미나 소결체로 이루어진 부품에 계면 분리가 전혀 없이 내플라즈마 세라믹 층을 형성하는 방법에 관한 것이다. 따라서, 세라믹 층에 결함이 발생하는 경우에 세라믹 층만을 재코팅하여 알루미나 소결체 부품을 재사용할 수 있는 것을 특징으로 한다.
본 발명에 따른 내플라즈마 세라믹 층의 형성방법은 하기의 단계를 포함하는 것을 특징으로 한다.
(a) 알루미나 분말과 세라믹 분말의 혼합 분말을 포함하는 제1 슬러리 조성물과 세라믹 분말을 포함하는 제2 슬러리 조성물을 각각 제조하는 단계,
(b) 상기 제1 슬러리 조성물을 알루미나 소결체 상에 정전 분무 방법으로 분무하여 중간층을 형성하는 단계,
(c) 상기 알루미나 소결체 상에 상기 중간층을 형성한 후에 제2 슬러리 조성물을 정전 분무 방법으로 분무하여 세라믹층을 형성하는 단계,
(d) 상기 중간층 및 세라믹 층을 소결하는 단계.
상기 (a) 단계에서 제조되는 제1 슬러리 조성물, 제2 슬러리 조성물은 각각 이후 정전 분무 과정에서 액적의 크기를 보다 작게 하여 치밀한 세라믹 층을 형성하기 위하여, 우수한 분산성 확보가 요구된다. 따라서, 세라믹 분말과 알루미나 분말을 유기 용매에 분산시 바인더 및 분산제의 역할을 동시에 수행하는 폴리비닐부티랄을 첨가하여 혼합한다.
또한, 이후 소결과정에서 빠른 휘발을 위하여 유기용매에 일정비로 알콜이 혼합된 혼합용매를 사용한다. 알콜로는 메탄올, 에탄올, 프로판올, 부탄올 등의 저급 알콜을 사용하고, 유기용매로는 폴리비닐부티랄의 용해를 위하여 톨루엔, 벤젠, 클로로포름, 테트라하이드로퓨란, 에틸렌글리콜, 디에틸렌글리콜, 에틸에테르아세테이트, 벤질알코올 등을 사용하고, 혼합비는 유기용매와 알콜을 7:3으로 혼합하는 것이 바람직하다.
상기 (b) 단계와 (c) 단계에서 정전 분무 방법으로 알루미나 소결체에 세라믹층을 형성하는 방법은 하기 도 1에 나타낸 장치를 이용한다.
알루미나 소결체를 기판 홀더(3)에 장착하고, 상기 제1, 제2 슬러리 조성물을 시린지 펌프(1)에 투입한 후, 시린지 펌프(1)에 연결된 노즐(2)을 사용하고, 전압 인가 장치(5)를 이용하여 고전압을 인가하여 상기 슬러리 조성물을 액적 형태로 분무하여 알루미나 소결체 상에 중간층 및 세라믹층을 각각 형성한다.
이때, 상기 슬러리 유량은 1-20 mL/h으로 하고, 상기 알루미나 가압 성형체와 노즐간의 이격거리는 2-15 cm로 하고, 증착 시간은 5-100 분이고, 인가 전압은 2-20 kV로 하여 수행한다.
상기 (d) 단계에서 알루미나 소결체 상에 형성된 중간층 및 세라믹층을 소결하는 온도는 1600-1700 ℃일 수 있고, 보다 바람직하게는 1650 ℃일 수 있다. 1600 ℃ 이하인 경우에는 세라믹층이 충분한 밀도를 보여주지 못하고 알루미나 소결체와의 계면에서 분리되는 현상이 발생한다. 또한, 1700 ℃ 이상인 경우에는 입성장이 과하게 진행되어 강도값이 떨어지고 수축율을 제어하기가 곤란한 문제점이 발생한다.
본 발명은 알루미나 성형체 상에 세라믹층을 형성하여 동시에 소결하는 것이 아니라, 알루미나 소결체 상에 세라믹 층만을 코팅하고 소결하여 내플라즈마 세라믹 층을 형성하는 방법인데, 알루미나 소결체 상에 바로 세라믹 층을 정전 분무 슬러리 공정으로 증착하게 되면, 알루미나 소결체와 세라믹 층과의 젖음성 확보가 불가능하여 일반적으로 소결된 세라믹 층과 알루미나 소결체 계면에서 분리 현상이 일어날 수밖에 없다. 본 발명에서는 이를 해결하기 위하여 알루미나 소결체에 세라믹 층을 형성하기 전에 알루미나 분말과 세라믹 분말의 혼합 분말 슬러리로 중간층 형성한 후에 세라믹 층을 형성한다.
하기 도 4의 우측 사진은 본 발명의 일 실시예에 따라 알루미나 소결체 상에 중간층, 세라믹 층을 차례로 정전 분무 슬러리 공정으로 형성한 후에 소결하여 형성한 이트리아 층의 구조를 보여주는 주사전자현미경 사진이고, 좌측은 중간층을 형성하지 않고 이트리아 층을 형성한 경우의 단면 사진이다. 중간층을 형성하지 않고 이트리아 층을 형성한 경우에는 계면에서 분리 현상이 일어나지만, 알루미나와 이트리아 혼합 분말 슬러리로 중간층을 형성한 이후에 이트리아 층을 형성한 경우에는 계면 분리 현상이 발생하지 않고 접합강도가 우수한 이트리아 층이 형성됨을 알 수 있다.
본 발명에 있어서, 세라믹 분말은 이트리아(Y2O3), 지르코니아(ZrO2), YSZ(yittria stabilized zirconia), 실리콘 카바이드(SiC), 질화 규소(Si3N4) 및 질화 알루미늄(AlN) 중에서 선택되는 1종 이상일 수 있으며, 입자 크기는 10 nm - 1 ㎛일 수 있다. 10 nm 보다 작은 경우에는 분산이 용이하지 않으며, 1 ㎛ 이상일 경우에는 세라믹 층 코팅 후에 동시소결시 알루미나 가압 성형체와 세라믹 층의 계면에서 입성장 차이 속도에 따라 계면 분리 현상이 심해진다.
또한, 중간층을 형성하기 위한 제1 슬러리 조성물에 사용되는 알루미나 분말의 입자 크기는 1-5 ㎛일 수 있는데, 알루미나 소결체와의 젖음성 확보와 중간층 코팅의 효과를 갖기 위해서는 상기 범위가 바람직하다.
본 발명은 상기 내플라즈마 세라믹 층 형성방법을 이용한 리프트 핀의 제조방법을 제공하고, 알루미나 소결체로 제조되어 사용되는 리프트 핀의 상부, 웨이퍼가 접촉되는 부위에 상기 내플라즈마 세라믹 층 형성방법에 의해서 내플라즈마 층을 형성하여 리프트 핀을 제조하는 것을 특징으로 한다.
웨이퍼 처리장치를 통하여 웨이퍼에 박막을 증착하게 되면, 웨이퍼는 서셉터로부터 분리되어 여러 반응 챔버의 외부로 이송된다. 여기서 증착된 웨이퍼는 장비 내 수직 방향으로 이동이 가능하도록 삽입된 다수의 리프트 핀들을 통해서 서셉터로부터 이격 분리된다.
일반적으로 상기 리프트 핀들은 실리콘 재질인 상기 웨이퍼보다 경도가 높은 알루미나 또는 아노다이징(anodizing) 처리된 알루미늄(Al) 재질로 이루어져 있기 때문에, 상기 웨이퍼를 지지하는 지지면에 스크래치(scratch) 불량을 발생시킬 수 있는 문제점이 있다.
따라서, 리프트 핀에서 웨이퍼를 지지하는 부분만을 별도로 실리콘 웨이퍼보다 경도가 낮은 세라믹 물질로 제작하여 리프트 핀의 몸통부에 체결하거나 접착하는 방식으로 개선하고 있으나, 세라믹층이 탈리되는 문제점이 여전히 있다.
본 발명은 리프트 핀 상부의 웨이퍼가 접촉되는 부분에 세라믹 층을 형성하여 상기 문제점을 해결할 수 있고, 또한, 세라믹 층에 결함이 발생하는 경우에는 세라믹 층만을 별도로 다시 형성하여 리프트 핀을 제조할 수도 있다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나, 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않고, 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
<실시예>
실시예 1. 이트리아가 코팅된 내플라즈마 부재의 제조방법
(1) 이트리아 나노분말과 알루미나 분말의 혼합 분말 슬러리의 제조
슬러리 혼합기 내부에 이소프로필 알콜/톨루엔(7:3) 50 mL, 폴리비닐부티랄(PVB) 0.2 g을 첨가하여 300 분 동안 혼합시켰다. 이후, 폴리비닐부티랄이 용매에 잘 용해된 상태에서 50 nm 크기의 이트리아 나노분말 2 g, 1.2 크기의 알루미나 분말 2 g을 첨가하고, 마그네틱 바를 이용하여 균일하게 혼합하여 혼합 분말 슬러리를 제조하였다.
(2) 이트리아 나노 분말 슬러리의 제조
슬러리 혼합기 내부에 이소프로필 알콜/톨루엔(7:3) 50 mL, 폴리비닐부티랄(PVB) 0.2 g을 첨가하여 300 분 동안 혼합시켰다. 이후, 폴리비닐부티랄이 용매에 잘 용해된 상태에서 50 nm 크기의 이트리아 나노분말 4 g을 첨가하고, 마그네틱 바를 이용하여 균일하게 혼합하여 이트리아 나노 분말 슬러리를 제조하였다.
(3) 정전분무 슬러리 증착 공정을 이용하여 알루미나 소결체 상에 이트리아 증착
알루미나 소결체는 현재 반도체 장비 내에서 사용하고 있는 순도 99.7% 이상의 소재를 사용하였다.
(3)-1. 먼저, 상기 혼합 분말 슬러리를 시린지 펌프를 이용하여 내경 0.03 mm 및 외경 0.64 mm 스테인리스 노즐로 이송하였고, 시린지 펌프로부터의 슬러리 공급 유량을 10 mL/h로 공급하고, 이때 노즐에 인가된 DC 전압은 12 kV, 알루미나 소결체와 노즐 거리는 7 cm로 유지하였다. 이때 알루미나 소결체에 증착하는 시간은 20 분으로 고정하여 분사하였다.
(3)-2. 다음으로 알루미나 소결체 상에 이트리아와 알루미나 혼합 분말 슬러리가 증착된 표면 위에 상기 이트리아 나노 분말 슬러리를 상기 (3)-1과 동일한 정전분무 슬러리 증착 공정으로 증착하였다.
(4) 증착층에 대한 소결
일반 대기 분위기 산화로를 이용하여 1650 ℃에서 3 시간 동안 동시소결을 진행하여 알루미나 소결체 위에 계면이 보이지 않는 안정적인 이트리아 소결체를 제조하였다.
실시예 2 내지 6.
상기 실시예 1과 동일한 방법으로 제조하고, 다만 상기 혼합 분말 슬러리 증착 시간, 이트리아 나노 분말 슬러리 증착 시간, 소결온도를 달리하여 제조하였고, 각각의 공정 조건은 하기 [표 1]에 나타내었다.
비교예 1 내지 4.
상기 실시예 1과 동일한 방법으로 제조하고, 다만 혼합 분말 슬러리 증착 공정이 없이 이트리나 나노 분말 슬러리를 알루미나 소결체 위에 직접 증착하였고, 구체적인 공정 조건은 하기 [표 1]에 나타내었다.
실험예 1.
상기 실시예 1 내지 6 및 비교예 1 내지 4에 따라 제조된 내플라즈마 부재(이종 세라믹)에 대해서 주사전자현미경 사진으로 파단면을 확인하여 계면 상태를 분석하였고, 그 결과를 하기 [표 1]에 나타내었다.
실험예 2.
상기 실시예 1 내지 6 및 비교예 1 내지 4에 따라 제조된 내플라즈마 부재(이종 세라믹)에 대해서 소결 후의 상대 밀도 및 수축율을 조사하였고, 그 결과를 하기 [표 1]에 나타내었다. 밀도의 측정 방법은 일반적인 방법인 아르키메데스 방법을 사용하였고, 수축율의 경우에는 성형체 상태에서의 사이즈(두께, 길이 등) 측정치와 소결한 후의 측정치를 비교하여 그 결과를 나타내었다.
구분 입자크기 유량
(mL/h)		 증착시간
(분)		 소결온도
/
시간
(℃/h)		 계면
상태		 수축율
(%)		 상대
밀도
(%)
비교예1 Y2O3 50 ㎚ 10 30 1500 / 3 분리 13 96
비교예2 Y2O3 50 ㎚ 10 30 1550 / 3 분리 14.9 97.5
비교예3 Y2O3 50 ㎚ 10 30 1600 / 3 분리 15.8 98.7
비교예4 Y2O3 50 ㎚ 10 30 1650 / 3 분리 16.6 99.2
실시예1 Y2O3 50 ㎚
Al2O3 1.2 ㎛		 10 혼합분말 20분
이트리아 30분 		1650 / 3 분리
현상
없음		 16.5 99.4
실시예2 Y2O3 50 ㎚
Al2O3 1.2 ㎛		 10 혼합분말 10분
이트리아 30분		 1550 / 3 약간
분리		 14.5 97
실시예3 Y2O3 50 ㎚
Al2O3 1.2 ㎛		 10 혼합분말 15분
이트리아 30분		 1600 / 3 약간
분리		 15.5 98.4
실시예4 Y2O3 50 ㎚
Al2O3 1.2 ㎛		 10 혼합분말 25분
이트리아 30분		 1650 / 3 분리
현상
없음		 16.5 99.2
실시예5 Y2O3 50 ㎚
Al2O3 1.2 ㎛		 10 혼합분말 30분
이트리아 30분		 1650 / 3 분리
현상
없음		 16.4 99.2
실시예6 Y2O3 50 ㎚
Al2O3 1.2 ㎛		 10 혼합분말 20분
이트리아 30분		 1650 / 3 분리
현상
없음		 16.3 99.2
상기 [표 1]에서, 비교예 1 내지 4는 준비된 알루미나 소결체 위에 이트리아 나노 분말 슬러리를 정전분무 슬러리 증착 공정으로 이트리아 층 형성 후 소결한 경우에 대한 것이고, 실시예 1 내지 6은 준비된 알루미나 소결체 위에 이트리아 나노분말과 알루미나 분말의 혼합 분말 슬러리를 코팅하여 중간층을 형성하고, 이후 이트리아 나노분말 슬러리를 다시 증착하여 소결한 경우에 대한 것이다.
하기 도 4는 상기 실시예 1과 상기 비교예 4에 따른 정전분무 공정에 따른 알루미나 소결체에 증착된 이트리아 소결체의 주사전자 현미경 사진으로 파단면을 확대한 사진이다. 좌측이 비교예 4, 우측이 실시예 1에 해당하는 파단면의 주사전자 현미경 사진이다.
하기 도 4의 좌측과 같이 준비된 알루미나 소결체 위에 바로 이트리아 슬러리를 코팅한 부분을 보면, 알루미나 소결체와 이트리아 소결체 사이의 계면에서 분리현상이 일어남을 확인할 수 있다. 이는 알루미나 소결체와 증착되는 이트리아 나노 분말 슬러리와의 충분한 젖음성 확보가 불가능하기 때문에 나타난 현상이다.
하기 도 4의 우측과 같이 준비된 알루미나 소겨체 위에 알루미나와 이트리아의 혼합 분말 슬러리를 중간층으로 코팅한 후에 그 위에 이트리아층을 증착하여 소결하면 알루미나 소결체 위에 이트리아가 증착하여 계면분리 현상 없이 접합강도가 우수한 이종 세라믹(알루미나/이트리아)이 형성되는 것을 확인할 수 있다. 또한, 밀도 및 수축율에 있어서 상대밀도 99% 이상을 보여주고, 수축율도 15-16%을 나타내었다.
따라서, 알루미나와 이트리아층을 동시에 소결하여 소결체를 제조하는 것이 아니라, 기존의 알루미나 소결체 위에 이트리아 층을 안정적으로 코팅시키기 위해서는 알루미나 소결체와의 충분한 젖음성 확보를 위한 중간층의 코팅이 있어야 한다.
실험예 3.
상기 실시예 1(본 발명에 따른 이트리아 소결체, 시료 2), 이트리아 벌크(bulk) 소결체(시료 1), 대기압 플라즈마로 코팅된 이트리아 소결체(시료 3), 알루미나 벌크 소결체(시료 4), 대기압 플라즈마로 코팅된 알루미나 소결체(시료 5), 실리콘 카바이드(SiC)(시료 6) 및 석영(시료 7)에 대해서 플라즈마 장비를 이용하여 가스 flow rate를 CF4/Ar/O2=100/100/10 sccm으로 하고 RF power 1500 W에서 에칭 테스트를 실시한 결과를 하기 도 5에 나타내었다.
하기 도 5를 참조하면 본 발명에 따른 이트리아 소결체의 경우 이트리아 벌크 소결체와 거의 동일한 두께를 나타내었다. 즉, 내플라즈마성이 가장 우수한 이트리아 벌크 소결체와 동일한 효과를 나타냄을 알 수 있다.
시료 2는 본 발명의 실시예 1에 따른 것이고, 나머지 시료 1, 3, 4, 5, 6, 7 모두 현재 반도체 공정 중에 사용되고 있는 제품을 구하여 테스트 시편에 맞게 가공하였다.
구체적으로 시료 1은 이트리아 분말을 이용하여 일축가압 또는 CIP 성형 후 1650 ℃에서 소결한 이트리아 소결체이고, 시료 3은 대기압 플라즈마로 코팅된 이트리아로서, 알루미나 소결체 위에 내플라즈마성이 우수한 이트리아 분말을 대기압에서 플라즈마 건에 용사용 분말로 제조된 이트리아 분말을 투입하여 대기압에서 녹인 후 분사하여 코팅한 제품이며, 시료 4는 알루미나 분말을 이용하여 일축가압 또는 CIP 성형한 후 1650 ℃에서 소결한 알루미나 소결체이고, 시료 5는 대기압 플라즈마로 코팅된 알루미나로서, 알루미나 소결체 위에 알루미나 분말을 대기압에서 플라즈마 건에 용사용 분말로 제조된 알루미나 분말을 투입하여 대기압에서 녹인 후 분사하여 코팅한 제품이고, 시료 6은 실리콘 카바이드 분말을 이용해서 일축가압 또는 1800 ℃에서 반응소결을 이용하여 소결한 실리콘 카바이드 제품이며, 시료 7은 쿼츠(석영)이다.
실시예 7. 웨이퍼가 접촉하는 웨이퍼 지지 부분에 이트리아가 코팅된 리프트 핀의 제조
(1) 이트리아 나노분말과 알루미나 분말의 혼합 분말 슬러리의 제조
슬러리 혼합기 내부에 이소프로필 알콜/톨루엔(7:3) 50 mL, 폴리비닐부티랄(PVB) 0.2 g을 첨가하여 300 분 동안 혼합시켰다. 이후, 폴리비닐부티랄이 용매에 잘 용해된 상태에서 50 nm 크기의 이트리아 나노분말 2 g, 1.2 ㎛ 크기의 알루미나 분말 2 g을 첨가하고, 마그네틱 바를 이용하여 균일하게 혼합하여 혼합 분말 슬러리를 제조하였다.
(2) 이트리아 나노 분말 슬러리의 제조
슬러리 혼합기 내부에 이소프로필 알콜/톨루엔(7:3) 50 mL, 폴리비닐부티랄(PVB) 0.2 g을 첨가하여 300 분 동안 혼합시켰다. 이후, 폴리비닐부티랄이 용매에 잘 용해된 상태에서 50 nm 크기의 이트리아 나노분말 4 g을 첨가하고, 마그네틱 바를 이용하여 균일하게 혼합하여 이트리아 나노 분말 슬러리를 제조하였다.
(3) 알루미나 가압 성형체를 소결하여 제조한 알루미나 리프트 핀 소결체 상부의 웨이퍼 접촉 부분에 이트리아 층 증착
(3)-1. 먼저, 알루미나 리프트 핀 소결체의 웨이퍼 지지면 부위를 마스킹하여 지지면 부위에만 이트리아와 알루미나 혼합 분말 슬러리를 증착하였다. 상기 혼합 분말 슬러리를 시린지 펌프를 이용하여 내경 0.03 mm 및 외경 0.64 mm 스테인리스 노즐로 이송하였고, 시린지 펌프로부터의 슬러리 공급 유량을 10 mL/h로 공급하고, 이때 노즐에 인가된 DC 전압은 12 kV, 준비된 리프트 핀(알루미나 소결체)과 노즐 거리는 7 cm로 유지하였다. 이때 리프트 핀의 상부에 증착하는 시간은 20 분으로 고정하여 분사하였다.
(3)-2. 다음으로 이트리아와 알루미나 혼합 분말 슬러리가 증착된 표면위에 상기 이트리아 나노 분말 슬러리를 상기 (3)-1과 동일한 정전분무 슬러리 증착 공정으로 증착하였다.
(4) 이트리아 증착 층의 소결
일반 대기 분위기 산화로를 이용하여 1650 ℃에서 3 시간 동안 동시소결을 진행하여 알루미나 리프트 핀 소결체 위에 계면이 보이지 않는 안정적인 이트리아 소결체인 이종 세라믹을 제조하였다.
따라서, 리프트 핀 상부의 웨이퍼 지지면 부위는 웨이퍼보다 경도가 낮은 이트리아 재질로 코팅되어 있는 리프트 핀을 제조하였다.
본 발명에 따른 리프트 핀의 몸통부 재질인 알루미나 소결체, 웨이퍼 지지부의 이트리아 소결체 및 실리콘 웨이퍼의 경도 물성 데이터는 아래 [표 2]와 같다.
구분 Silicon(Wafer) Al2O3 Y2O3
Flexural Strength (MPa) - 380 150
Hardness (GPa) 10.0 ~ 10.5 11.8 ~ 16.0 6.0 ~ 6.5
웨이퍼 처리 장치에서 리프트 핀은 웨이퍼가 놓여지는 서셉터의 관통홀에 수직 방향으로 이동이 가능하도록 삽입되어지며, 리프트 핀이 상승할 경우에 웨이퍼를 지지하게 된다. 상기와 같이 본 발명에 따른 리프트 핀은 상부의 웨이퍼를 지지하는 부분이 웨이퍼보다 경도가 낮은 이트리아 층(세라믹 층)으로 코팅되어 있어 웨이퍼가 리프트 핀에 의해서 발생하는 스크래치 불량을 방지할 수 있다.
또한, 본 발명에 따라 알루미나 소결체로 제조된 리프트 핀 몸퉁부에서 웨이퍼가 접촉하는 부위에 이트리아 층 소결체를 형성시킨 이후에, 사용에 의해서 크랙 등으로 훼손되는 경우 리프트 핀 몸통부를 포함하여 전체를 다시 제조하는 것이 아니라 이트리아 층 소결체만을 다시 형성시킬 수 있다.

Claims (8)

  1. (a) 알루미나 분말과 세라믹 분말의 혼합 분말을 포함하는 제1 슬러리 조성물과 세라믹 분말을 포함하는 제2 슬러리 조성물을 각각 제조하는 단계;
    (b) 상기 제1 슬러리 조성물을 알루미나 소결체 상에 정전 분무 방법으로 분무하여 중간층을 형성하는 단계;
    (c) 상기 알루미나 소결체 상에 상기 중간층을 형성한 후에 제2 슬러리 조성물을 정전 분무 방법으로 분무하여 세라믹층을 형성하는 단계; 및
    (d) 상기 중간층 및 세라믹 층을 소결하는 단계;를 포함하고,
    상기 제1 슬러리 조성물은 알콜과 유기 용매의 혼합 용매에 상기 알루미나 분말과 세라믹 분말 및 폴리비닐부티랄을 혼합하여 제조하고,
    상기 제2 슬러리 조성물은 알콜과 유기 용매의 혼합 용매에 상기 세라믹 분말과 폴리비닐부티랄을 혼합하여 제조한 것을 특징으로 하는 내플라즈마 세라믹층 형성방법.
  2. 제1항에 있어서,
    상기 세라믹 분말은 이트리아(Y2O3), 지르코니아(ZrO2), YSZ(yittria stabilized zirconia), 실리콘 카바이드(SiC), 질화 규소(Si3N4) 및 질화 알루미늄(AlN) 중에서 선택되는 1종 이상인 것을 특징으로 하는 내플라즈마 세라믹층 형성방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 (b) 단계와 (c) 단계의 정전 분무 방법은 상기 제1 슬러리 조성물과 제2 슬러리 조성물 각각을 시린지 펌프를 이용하여 노즐로 이송한 후 분무하여 수행하고,
    상기 슬러리 유량은 1-20 mL/h으로 하고, 상기 알루미나 가압 성형체와 노즐간의 이격거리는 2-15 cm이며, 증착 시간은 5-100 분이고, 인가 전압은 2-20 kV인 것을 특징으로 하는 내플라즈마 세라믹층 형성방법.
  5. 제1항에 있어서,
    상기 (d) 단계에서 중간층 및 세라믹층을 소결하는 온도는 1600-1700 ℃인 것을 특징으로 하는 내플라즈마 세라믹층 형성방법.
  6. 제1항에 있어서,
    상기 세라믹 분말은 입자 크기가 10 nm - 1 ㎛이고, 상기 알루미나 분말은 입자 크기가 1-5 ㎛인 것을 특징으로 하는 내플라즈마 세라믹층 형성방법.
  7. 제1항 내지 제2항 및 제4항 내지 제6항 중 어느 한 항에 따른 내플라즈마 세라믹층 형성방법을 이용한 리프트 핀의 제조방법에 있어서,
    상기 알루미나 소결체는 웨이퍼 처리 장치의 리프트 핀이고,
    상기 (b) 단계와 (c) 단계의 중간층 및 세라믹 층은 각각 웨이퍼를 지지하는 리프트 핀 상부에만 형성되는 것을 특징으로 하는 리프트 핀의 제조방법.
  8. 제7항의 제조방법에 따라 제조된 리프트 핀.
KR1020120119556A 2012-10-26 2012-10-26 정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법 KR101419707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120119556A KR101419707B1 (ko) 2012-10-26 2012-10-26 정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119556A KR101419707B1 (ko) 2012-10-26 2012-10-26 정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법

Publications (2)

Publication Number Publication Date
KR20140053526A KR20140053526A (ko) 2014-05-08
KR101419707B1 true KR101419707B1 (ko) 2014-07-16

Family

ID=50886126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119556A KR101419707B1 (ko) 2012-10-26 2012-10-26 정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법

Country Status (1)

Country Link
KR (1) KR101419707B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048343A (ko) * 2002-11-28 2004-06-09 동경 엘렉트론 주식회사 플라즈마 처리 용기 내부재
JP2011063018A (ja) * 2009-09-18 2011-03-31 General Electric Co <Ge> 熱コーティング系のための組成物及び方法
KR20120054513A (ko) * 2010-11-19 2012-05-30 한양대학교 산학협력단 볼 형태의 다공질 세라믹 과립의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048343A (ko) * 2002-11-28 2004-06-09 동경 엘렉트론 주식회사 플라즈마 처리 용기 내부재
JP2011063018A (ja) * 2009-09-18 2011-03-31 General Electric Co <Ge> 熱コーティング系のための組成物及び方法
KR20120054513A (ko) * 2010-11-19 2012-05-30 한양대학교 산학협력단 볼 형태의 다공질 세라믹 과립의 제조방법

Also Published As

Publication number Publication date
KR20140053526A (ko) 2014-05-08

Similar Documents

Publication Publication Date Title
US11667577B2 (en) Y2O3—ZrO2 erosion resistant material for chamber components in plasma environments
KR101757793B1 (ko) 유전체 재료 및 정전 척 장치
KR102095159B1 (ko) 반도체 소자를 제조하는 장비에 사용되는 세라믹 부품 및 그 제조 방법
US7416793B2 (en) Electrostatic chuck and manufacturing method for the same, and alumina sintered member and manufacturing method for the same
KR101961411B1 (ko) 대면적 oled 패널 제조용 챔버의 코팅재 및 그 제조 방법
US11673842B2 (en) Method for manufacturing large ceramic co-fired articles
KR20170141340A (ko) 정전척용 세라믹 소결체 및 그 제조방법
EP3919463A1 (en) Plasma resistant ceramic body formed from multiple pieces
KR101692219B1 (ko) 진공척용 복합체 및 그 제조방법
TWI590370B (zh) Electrostatic chuck Dielectric layer and electrostatic chuck
KR101419707B1 (ko) 정전분무 슬러리 증착 공정을 이용한 내플라즈마 세라믹층 형성방법 및 이를 이용한 리프트 핀의 제조방법
KR101421112B1 (ko) 정전분무 슬러리 증착 공정을 이용한 내플라즈마 부재의 제조방법 및 이를 이용한 리프트 핀의 제조방법
KR20100090559A (ko) 에어로졸 코팅층을 갖는 정전척 및 그 제조방법
KR20230042679A (ko) 복합 소결체 및 복합 소결체의 제조 방법
KR20230077625A (ko) 파티클 발생 최소화에 유리한 치밀한 보론카바이드 재질의 반도체 제조공정용 엣지링 및 그 제조방법
KR101475860B1 (ko) 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법
KR20090093819A (ko) 플라즈마 처리 장치에 이용되는 소결체 및 부재
KR20150082148A (ko) 정전분무 슬러리 증착 공정을 이용한 경도가 우수한 내플라즈마 부재의 제조방법
KR100961279B1 (ko) 도포법을 이용한 플라즈마처리 용기 내부재의 제조방법과그 방법으로 제조된 내부재
KR101183021B1 (ko) 내플라즈마 부재의 제조방법
KR20140110188A (ko) 정전분무 슬러리 증착 공정을 이용한 경도가 우수한 내플라즈마 부재의 제조방법
KR20220066778A (ko) 저온소결 이트리아 세라믹스 및 그 제조방법
KR20210134113A (ko) 세라믹 성형체 및 그 제조 방법
KR101782032B1 (ko) 플라즈마에 의한 부식 방지용 세라믹 소결체의 제조방법 및 이를 통해 제조된 세라믹 소결체
NL2036260B1 (en) Sintered body and component part including same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 6