KR101419632B1 - 기판의 세정 방법 및 반도체 제조 장치 - Google Patents

기판의 세정 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR101419632B1
KR101419632B1 KR1020127026373A KR20127026373A KR101419632B1 KR 101419632 B1 KR101419632 B1 KR 101419632B1 KR 1020127026373 A KR1020127026373 A KR 1020127026373A KR 20127026373 A KR20127026373 A KR 20127026373A KR 101419632 B1 KR101419632 B1 KR 101419632B1
Authority
KR
South Korea
Prior art keywords
gas
cleaning
substrate
gas nozzle
clustered
Prior art date
Application number
KR1020127026373A
Other languages
English (en)
Other versions
KR20120120975A (ko
Inventor
사토히코 호시노
히데후미 마츠이
마사키 나루시마
Original Assignee
이와타니 산교 가부시키가이샤
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와타니 산교 가부시키가이샤, 도쿄엘렉트론가부시키가이샤 filed Critical 이와타니 산교 가부시키가이샤
Publication of KR20120120975A publication Critical patent/KR20120120975A/ko
Application granted granted Critical
Publication of KR101419632B1 publication Critical patent/KR101419632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패턴의 형상을 유지한 상태에서 패턴의 바닥부까지 세정 가능한 세정 방법을 제공한다.
진공 상태로 유지된 처리용기(100)내에서, 웨이퍼(W)상의 막에 소정의 패턴을 형성하는 웨이퍼(W)의 세정 방법은 에칭 처리에 의해 소정의 패턴이 형성된 웨이퍼(W)상의 막을 원하는 클리닝 가스에 의해 세정하는 공정과(전 공정), 전 공정 후, 산화성 가스에 의해 패턴 표면의 잔사를 산화시키는 공정과(산화 공정), 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 공정(환원 공정)을 포함한다. 산화 공정과 환원 공정은 연속해서 실행한다(연속 공정). 전 공정 및 연속 공정에 이용되는 가스는 내부압력(Ps)이 처리용기(100)의 내부압력(P0)보다 고압으로 유지된 가스 노즐(110)로부터 처리용기(100)내로 방출되는 것에 의해 클러스터화된다.

Description

기판의 세정 방법 및 반도체 제조 장치{METHOD FOR CLEANING A SUBSTRATE, AND SEMICONDUCTOR MANUFACTURING DEVICE}
본 발명은 에칭 처리에 의해 원하는 패턴이 형성된 기판의 세정 방법 및 해당 기판의 세정 방법을 이용해서 반도체를 제조하는 반도체 제조 장치에 관한 것이다．
반도체 제조 장치에서, Cu 배선시에 기판상에 듀얼 대머신 구조(Dual Damascene Structure)를 형성하는 경우나, 리소그래피 기술을 이용하여 전사, 노광, 현상에 의해 기판상에 원하는 패턴을 형성하는 경우, 막의 드라이 에칭이나 레지스트의 애싱에 의해, 형성된 트렌치나 비어 등의 패턴의 측벽, 저벽에 에칭 잔사(殘渣)나 애싱 잔사가 부착된다. 부착된 드라이 에칭이나 애싱 후의 세정 공정은 종래, 약액을 사용해서 액상(液相)으로 세정하는 웨트 세정이 주로 실행되고 있다.
그러나, 최근, 패턴을 더욱 미세화하고자 하는 요구와 층간 절연막에 Low-k막을 이용하고자 하는 요구에 의해, 몇 개의 문제가 발생하고 있다. 그 하나는 약액에 의한 기판 세정 후의 건조 공정 중에, 클리닝용의 약액의 표면장력에 의해 패턴이 붕괴되는 문제가 생긴다. 또, 하나는 약액이 침투해서 Low-k막에의 손상이 커진다. 구체적으로는 손상에 의해 Low-k막의 비유전율이 높아지거나, 패턴 폭(CD: Critical Dimension)이 커진다고 하는 문제가 생긴다.
또한, 패턴의 미세화에 수반하여, 비어는 더욱 가늘고, 또한 그 바닥부는 깊기 때문에, 비어 바닥의 에칭 잔사를 세정하는 것이 곤란하다. 따라서, 가느다란 비어 홀의 비어 바닥까지 균일하게 세정하고자 하면, 직진성 및 지향성이 높은 분자를 비어 바닥에 충돌시키고, 비어 바닥에서 화학적 반응 또는 물리적 반응을 촉진시킬 필요가 있다.
상기 과제에 대해, 본 발명의 목적은 기판상에 형성된 패턴의 형상을 유지한 상태에서 패턴의 바닥부까지 세정 가능한, 새롭고 또한 개량된 기판의 세정 방법 및 반도체 제조 장치를 제공하는 것이다.
상기 과제를 해결하기 위해, 본 발명의 일 관점에 의하면, 진공 상태로 유지된 처리용기내에서, 기판상의 막에 소정의 패턴이 형성된 기판을 세정하는 방법으로서, 에칭 처리에 의해 소정의 패턴이 형성된 기판상의 막을 원하는 클리닝 가스에 의해 세정하는 전(前) 공정과, 전 공정 후, 산화성 가스에 의해 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 연속해서 실행하는 연속 공정을 갖고, 상기 전 공정 및 상기 연속 공정에 이용되는 가스는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐로부터 상기 처리용기내로 방출되는 것에 의해 클러스터화되는 것을 특징으로 하는 기판의 세정 방법이 제공된다.
이러한 구성에 의하면, 상기 전 공정 및 상기 연속 공정에 이용되는 가스는 가스 노즐로부터 처리용기내로 방출되고, 클러스터화된다. 클러스터화된 가스는 수 백만∼수 천만개의 분자의 집합체이다. 따라서, 클러스터화된 가스 분자는 하나로 굳어져 형성된 덩어리이기 때문에, 분자가 각각 하나씩 갖고 있는 운동 에너지보다 높은 운동 에너지를 갖고 있다. 따라서, 클러스터화된 가스 분자를 기판에 충돌시키는 것에 의해 화학 반응을 촉진시키고, 더욱 효과적으로 기판을 세정할 수 있다.
또한, 클러스터화된 가스는 직진성 및 지향성이 높기 때문에, 클리닝 가스를 가늘고 깊은 비어 바닥까지 운반할 수 있으며, 비어 바닥까지 확실하게 클리닝할 수 있다. 또한, 다음 공정에서도, 클러스터화된 산화성 가스에 의해 비어 바닥까지 패턴 표면의 잔사를 산화시킬 수 있는 동시에, 클러스터화된 환원성 가스에 의해 비어 바닥까지 잔사를 환원하고, 제거할 수 있다. 그 결과, 최근의 미세 가공에 대응해서 패턴의 구석구석까지 세정할 수 있다.
또한, 클러스터화된 가스 분자는 기판의 막에 충돌한 순간 각 분자가 뿔뿔이 흩어져 확산되면서 비산하기 때문에, 충돌과 동시에 하나하나의 분자의 운동 에너지는 분산되기 때문에, 막에 큰 데미지를 주지 않는다. 특히, Low-k막의 경우에는 데미지에 의해 비유전율이 높아지거나, 패턴 폭 CD가 커지지만, 클러스터화된 가스를 이용하면 세정에 의한 Low-k막의 열화를 막을 수 있다.
또한, 세정에 약액의 액상을 이용하지 않고, 기상(氣相)의 클리닝 가스를 이용하기 때문에, 약액의 표면장력에 의해 패턴이 붕괴되는 문제도 생기지 않는다.
또한, 이러한 구성에 의하면, 연속 공정에서는 클리닝 가스에 의한 세정 공정(전 공정) 후, 산화성 가스에 의한 잔사의 산화 공정과 해당 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 연속해서 실행한다. 이것에 의하면, 가스 노즐을 이용한 비(非)플라즈마 방식을 이용하여, 간단히 산화 공정과 환원 공정을 동일 처리용기내에서 연속 처리할 수 있고, 세정 시간을 단축하며, 스루풋을 높일 수 있다.
상기 클리닝 가스는 NH4OH, H2O2, HCL, H2SO4, HF, NH4F의 적어도 어느 하나, 또는 이들의 조합이어도 좋다.
상기 가스 노즐과 상기 기판의 거리 “d”는 식 1에서 정의되는 상기 가스 노즐의 출구에서 충격파가 발생하는 위치까지의 거리 “Xm”보다 길게 설정되고, 상기 각 공정에 이용되는 가스는 상기 가스 노즐과 상기 기판의 사이에서 클러스터화되고, 상기 발생한 충격파를 이용하여 기판에 충돌시켜도 좋다.
[식 1]
Figure 112012081738071-pct00001
단, D0은 가스 노즐의 출구의 내경, Ps는 가스 노즐의 내부압력, P0은 처리용기의 내부압력이다.
상기 가스 노즐의 내부압력 Ps는 0.4㎫ 이상이며, 상기 처리용기의 내부압력 P0은 1.5㎩ 이하이어도 좋다.
상기 가스 노즐의 내부압력 Ps는 0.9㎫ 이하이어도 좋다.
상기 기판의 세정 방법은 기판에 배선을 형성할 때의 패턴의 세정, 또는 노광 후의 레지스트의 세정에 이용되어도 좋다.
또한, 상기 과제를 해결하기 위해, 본 발명의 다른 관점에 의하면, 진공 상태로 유지된 처리용기내에서 소정의 패턴이 형성된 기판상의 막을 세정하는 반도체 제조 장치로서, 상기 반도체 제조 장치는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐을 구비하고, 상기 가스 노즐로부터 원하는 클리닝 가스를 상기 처리용기내로 방출하는 것에 의해 해당 클리닝 가스를 클러스터화하여, 클러스터화된 클리닝 가스에 의해서 기판상의 막을 세정하는 전 공정과, 전 공정 후, 상기 가스 노즐로부터 원하는 산화성 가스를 상기 처리용기내로 방출하는 것에 의해 해당 산화성 가스를 클러스터화하여, 클러스터화된 산화성 가스에 의해서 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 연속해서 실행하는 연속 공정을 포함하는 공정을 실행하는 것을 특징으로 하는 반도체 제조 장치가 제공된다.
또한, 상기 과제를 해결하기 위해, 본 발명의 또 다른 관점에 의하면, 진공 상태로 유지된 처리용기내에서 소정의 패턴이 형성된 기판상의 막을 세정하는 반도체 제조 장치로서, 상기 반도체 제조 장치는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐을 구비하고, NH4OH, H2O2, HCL, H2SO4, HF, NH4F의 적어도 어느 하나, 또는 이들 조합으로 이루어지는 클리닝 가스를, 상기 가스 노즐로부터 상기 처리용기내로 방출하는 것에 의해 해당 클리닝 가스를 클러스터화하여, 클러스터화된 클리닝 가스에 의해서 기판상의 막을 세정하는 전 공정과, 전 공정 후, 상기 가스 노즐로부터 원하는 산화성 가스를 상기 처리용기내로 방출하는 것에 의해 해당 산화성 가스를 클러스터화하여, 클러스터화된 산화성 가스에 의해서 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 포함하는 복수 공정을 실행하는 것을 특징으로 하는 반도체 제조 장치가 제공된다.
이상 설명한 바와 같이 본 발명에 따르면, 기판상에 형성된 패턴의 형상을 유지한 상태에서 패턴의 바닥부까지 세정할 수 있다.
도 1은 본 발명의 일실시형태에 관한 클러스터 장치의 개략 구성을 나타낸 종단면도이다.
도 2a는 분자가 충돌할 때의 기판에의 데미지를 설명하기 위한 도면이고, 도 2b는 클러스터화된 분자가 충돌할 때의 기판에의 데미지를 설명하기 위한 도면이다.
도 3은 듀얼 대머신 구조를 형성하는 프로세스를 나타낸 도면이다
도 4는 동 실시형태에 관한 기판의 세정 방법을 나타낸 도면이다.
도 5는 동 실시형태의 변형예에 관한 노즐 출구에서 충격파까지의 거리를 나타낸 도면이다.
이하에 첨부 도면을 참조하면서, 본 발명의 일실시형태에 대해 상세하게 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성요소에 대해서는 동일한 부호를 붙이는 것에 의해 중복 설명을 생략한다.
[클러스터 장치의 구성]
우선, 본 발명의 일실시형태에 관한 클러스터 장치(10)의 개략 구성에 대해, 도 1을 참조하면서 설명한다. 클러스터 장치(10)는 웨이퍼 W를 수용해서 내부를 밀폐할 수 있는 진공의 처리용기(100)를 갖고 있다. 처리용기(100)는 차단기(120)에 의해 칸막이되고, 가스 공급실(100a), 처리실(100b)의 2개로 나뉘어져 있다. 가스 공급실(100a), 처리실(100b)의 바닥부에는 각 실내를 배기하는 배기구(105a, 105b)가 각각 형성되고, 각 실내의 분위기를 진공배기하는 배기 펌프(도시하지 않음)가 접속되어 있다.
가스 공급실(100a)의 측벽에는 가스 노즐(110)이 마련되어 있다. 가스 노즐(110)은 타겟을 향해 개구하도록 위치되어져 있고, 이에 따라 가스 노즐(110)로부터 방출되는 가스는 지향성을 갖도록 되어 있다. 가스 노즐(110)의 상류측에는 가스 공급관(115)을 거쳐서 가스 공급원(125)이 마련되어 있다. 가스 공급원(125)은 처리용기(100)의 외부에 마련되고, 그 내부에는, 예를 들면, 클리닝 가스, 산화성 가스, 환원성 가스가 각각 저장되어 있다. 가스 공급관(115)에는 밸브체(도시하지 않음)가 마련되어 있어, 그 개폐를 제어하는 것에 의해, 가스 공급관(115)으로부터 가스 노즐(110)내에 공급되는 가스종을 전환하도록 되어 있다.
공급된 가스는 가스 노즐(110)로부터 방출되고, 클러스터화된다. 이 메커니즘에 대해 설명한다. 가스 노즐(110)의 내부압력 Ps는 0.4㎫ 이상 0.9㎫ 이하가 되도록 설정되어 있다. 한편, 처리용기(100)의 내부압력 P0은 1.5㎩ 이하로 유지되도록 진공배기되어 있다. 이와 같이, 가스는 내부압력 Ps가 처리용기(100)의 내부압력 P0보다 고압으로 유지된 가스 노즐(110)로부터 처리용기(100)내로 방출된다.
이와 같이, 고압의 가스 노즐(110)로부터 저압의 처리용기(100)내에, 반응성이 높은 가스 “g”를 방출하면, 압력차에 의해서 가스 g의 온도가 급속하게 식고, 분자가 하나로 굳어져 형성된다. 이와 같이 해서 가스 노즐(110)로부터 처리용기(100)내로 방출된 가스 g는 클러스터화된다. 클러스터화된 가스(이하, 가스 클러스터 Cg라고도 함)는 수 백만∼수 천만개의 분자가 비교적 약하게 결부된 집합체이다.
전술한 바와 같이, 가스 클러스터 Cg는 지향성을 갖고 있지만, 그 중에는 곧바로 날아가지 않는 것이 있다. 이것이 웨이퍼 W까지 날아와서 웨이퍼 W에 충돌하면, 기대하지 않은 방향으로도 에칭 처리나 클리닝 처리가 진행해 버린다. 그래서, 가스 노즐(110)과 웨이퍼 W의 사이에 차단기(120)를 마련하여, 곧바로 날지 않는 가스 클러스터 Cg가 웨이퍼 W에 충돌하지 않도록 하고 있다. 차단기(120)에는 구멍(120a)이 마련되어 있으며, 가스 클러스터 Cg는 그 구멍(120a)을 통과하여 처리실(100b)로 들어간다.
처리실(100b)의 내부에는 웨이퍼 W를 유지하는 유지 부재(155)가 마련되어 있다. 유지 부재(155)는 가스 클러스터 Cg가 웨이퍼 W의 표면에 수직으로 충돌하도록 웨이퍼 W를 유지한다. 유지 부재(155)에는 유지 부재(155)를 이동시키는 도시하지 않은 이동 부재가 마련되어 있다. 이동 부재의 이동에 의해, 가스 클러스터 Cg는 웨이퍼 W의 표면에 대해 수직 방향으로부터, 웨이퍼 W의 표면 전면에 균일하게 공급된다.
이러한 구성에 의하면, 에칭 형상이나 클리닝 정밀도를 양호하게 할 수 있다. 형상을 양호하게 할 수 있는 것은 에칭이나 클리닝 반응이, 가스 클러스터 Cg의 충돌로 열 에너지를 발생한 부분에서만 진행하기 때문이다. 가스 클러스터 Cg는 열 에너지가 없는 부분에서는 에칭이나 클리닝 반응을 진행시키지 않는다. 도 1의 웨이퍼 W상에는 마스크 M의 아래에 소정의 층 F 및 층 F에 형성된 홀 H가 그려져 있지만, 지향성을 갖는 가스 클러스터 Cg는 깊게 파 내려간 홀 H의 측벽 Ha에 충돌하지 않기 때문에, 홀 H의 측벽 Ha에서 열 에너지가 발생하지 않는다. 이 때문에, 홀 H의 측벽 Ha는 기본적으로 에칭 또는 클리닝되지 않는다. 한편, 파 내려간 홀 H의 바닥부 Hb에는 가스 클러스터 Cg가 충돌해서 에칭 또는 클리닝이 진행한다. 이와 같이 해서, 본 실시형태에 의하면, 가늘고 깊은, 양호한 형상의 홀을 형성하는 동시에 클리닝 정밀도를 높일 수 있다.
또한, 이러한 구성에 의하면, 웨이퍼 W에의 전기적인 데미지를 주지 않는 프로세스를 실현할 수 있다. 기존의 프로세스에서는 반응성 가스를 플라즈마에 의해서 이온화하고 있었다. 이온화된 가스는 전기적 에너지를 갖기 때문에, 웨이퍼 W에 전기적인 데미지를 줄 우려가 있었다. 그러나, 본 실시형태에 관한 클러스터 장치(10)에 의하면, 가스 클러스터 Cg를 이온화하지 않는다. 이 때문에, 에칭시, 웨이퍼 W에 전기적인 데미지를 주지 않고 프로세스를 진행할 수 있다.
또한, 이러한 구성에 의하면, 이와 같이 가스 클러스터 Cg를 이온화하지 않기 때문에, 장치에 플라즈마원을 필요로 하지 않는다. 이에 따라, 장치가 심플해지기 때문에 메인터넌스하기 쉽고, 제조 비용을 저감할 수 있으며, 양산에 적합한 구조로 할 수 있다.
[클러스터화된 분자의 충돌]
다음에, 클러스터화된 가스의 충돌 상태에 대해, 도 1을 참조하면서 설명한다. 전술한 바와 같이, 도 1에 나타낸 가스는 가스 노즐(110)로부터 처리용기(100)의 내부로 방출되고, 클러스터화된다. 클러스터화된 가스(가스 클러스터 Cg)는 수 백만∼수 천만개의 분자의 집합체이다. 이와 같이 클러스터화된 가스 분자는 하나로 굳어져 형성된 덩어리이기 때문에, 분자가 각각 하나씩 갖고 있는 운동 에너지보다 높은 운동 에너지를 갖고 있다. 가스 클러스터가 갖는 높은 운동 에너지는 열 에너지로 변환된다. 이 열 에너지가 화학 반응을 촉진시킨다. 따라서, 클러스터화된 가스 분자를 웨이퍼 W에 충돌 시키는 것에 의해 높은 에너지를 이용해서 화학 반응을 촉진시켜서, 더욱 효과적으로 웨이퍼 W를 세정할 수 있다.
이것에 부가해서, 클러스터화된 가스는 직진성 및 지향성이 높다. 이 때문에, 웨이퍼 Ｗ상의 막 F에 형성된, 5㎛ 정도의 가늘고 깊은 비어의 측면 뿐만 아니라, 비어 바닥까지 가스를 도달시킬 수 있다. 이에 따라, 비어 바닥까지 확실하게 클리닝할 수 있다. 또한, 세정에 약액을 이용하지 않고, 기상의 가스를 이용하기 때문에, 약액의 표면장력에 의해 패턴이 붕괴되는 문제도 생기지 않는다.
또한, 클러스터화된 가스 분자는 웨이퍼 W의 막에 충돌한 순간 각 분자가 뿔뿔이 흩어져 확산되면서 비산하기 때문에, 충돌과 동시에 하나하나의 분자의 운동 에너지는 분산되어, 층 F에 큰 데미지를 주지 않는다. 이에 대해, 도 2a 및 2b를 이용해서 설명한다. 도 2a는 하나의 분자가 충돌할 때의 웨이퍼 W에의 데미지를 나타내고, 도 2b는 클러스터화된 분자가 충돌할 때의 웨이퍼 W에의 데미지를 나타낸다.
도 2a에 나타낸 바와 같이, 플라즈마원(135)에서는 반응성 이온을 포함하는 플라즈마가 생성된다. 반응성 이온은 클러스터화되어 있지 않기 때문에, 분자의 집합체가 아니므로 하나의 분자의 충돌시의 에너지는 낮지만, 웨이퍼 W의 심부까지 충돌의 데미지가 미치고 있는 것을 알 수 있다. 한편, 도 2b에 나타낸 바와 같이, 가스 노즐(110)로부터는 플라즈마화되어 있지 않은 가스를 방출하고, 클러스터 Cg를 생성한다. 생성된 클러스터 Cg는 웨이퍼 W의 충돌의 에너지는 높지만, 웨이퍼 W의 막에 충돌한 순간 각 분자가 뿔뿔이 흩어져 비산하기 때문에, 웨이퍼 W에 대한 데미지가 적은 것을 알 수 있다. 이에 따라, 특히, Low-k막의 경우에는 충돌에 의한 데미지를 저감할 수 있는 것을 알 수 있다. 이에 따라, 데미지에 의해 Low-k막의 비유전율이 높아지거나, 패턴 폭 CD가 커지는 것을 회피할 수 있다.
[가스 클러스터 Cg를 이용한 세정 방법]
다음에, 본 실시형태에 관한 가스 클러스터 Cg를 이용한 세정 방법에 대해 설명한다. 도 3은 듀얼 대머신법에 의한 다층 배선의 형성 공정의 일예를 나타낸다. 도 4는 본 실시형태에 관한 웨이퍼 W의 세정 방법을 나타낸다.
일반적으로, 반도체 디바이스의 제조 공정에 있어서는 포토리소그래피 기술을 이용한 싱글 대머신법(Single Damascene)이나 듀얼 대머신법(Duel Damascene)을 이용해서, 웨이퍼 W에 다층 배선 회로를 형성한다. 도 3의 ａ공정에서는 웨이퍼 W상에 형성된 상층의 층간 절연막인 Low-k막(24)상에 반사 방지막(BARC; Bottom Anti-Reflective Coating)(25)을 형성한 후, 반사 방지막(25)상에 레지스트막(26)을 형성하고, 다음에 레지스트막(26)을 소정의 패턴으로 노광하고, 이것을 현상하는 것에 의해서, 레지스트막(26)에 회로 패턴을 형성한다. 또, Low-k막(24)의 아래에는 하층의 층간 절연막인 Low-k막(20), 배리어 메탈층(21), Cu 배선층(22), 스토퍼막(23)이 형성되어 있다.
도 3의 b공정에서는 이와 같이 해서 얻어진 웨이퍼의 표면을, Low-k막(24)에 비어 홀(24a)이 형성되도록 에칭 처리한다. 도 3의 c공정에서는 반사 방지막(25)과 레지스트막(26)을, 약액 처리나 애싱 처리 등에 의해서 제거한다. 그 후, 비어 홀(24a)을 갖는 Low-k막(24)의 표면에 희생막(27)을 형성한다. 이 때, 비어 홀(24a)도 희생막(27)에 의해서 매립된다.
도 3의 d공정에서는 희생막(27)의 표면에 레지스트막(28)을 형성해서, 레지스트막(28)을 소정의 패턴으로 노광하고, 이것을 현상하는 것에 의해서, 레지스트막(28)에 회로 패턴을 형성한다. 이와 같이 해서 얻어진 웨이퍼의 표면을, 소정 시간, 에칭 처리하는 것에 의해서, 도 3의 e공정에 나타낸, 비어 홀(24a)의 상부가 보다 폭이 넓은 트렌치(24b)가 형성된다. 마지막으로, 도 3의 f공정에 나타낸 바와 같이, 레지스트막(28)과 희생막(27)을 애싱에 의해 제거하는 것에 의해서, 비어 홀(24a)과 트렌치(24b)를 구비한 홈 배선 요소가 Low-k막(24)에 형성된다.
이러한 공정에서는 도 4의 상부 도면(전 공정)에 나타낸 바와 같이, 비어 홀(24a) 및 트렌치(24b)의 에칭 처리에 의해, 트렌치(24b) 및 비어 홀(24a)의 측벽, 저벽에 에칭 잔사(50a)가 부착되고, 잔존한다. 또한, 레지스트막(27)의 애싱 처리에 의해서도, 트렌치(24b) 및 비어 홀(207a)의 측벽, 및 저벽에 애싱 잔사(50b)가 부착되고, 잔존한다. 또한, 패턴 형성 중에 Cu 배선층(22)으로부터 비산한 동 Cu(50c)가 비어 바닥에 부착된다. 에칭 잔사, 애싱 잔사 및 Cu 배선층(22)으로부터 비산한 동 Cu(50c)는 모두, 패턴 표면의 잔사이다.
본 실시형태에 관한 세정 방법에 의하면, 이들 잔사를 깨끗하게 제거할 수 있다. 이하, 본 실시형태에 관한 세정 방법에 대해 도 4를 참조하면서 설명한다.
(전 공정)
도 4의 <전 공정>에서는 에칭 처리에 의해 소정의 패턴이 형성된 웨이퍼 W를 원하는 클리닝 가스에 의해 세정한다. 클리닝 가스로서는 NH4OH, H2O2, HCL, H2SO4, HF, NH4F의 적어도 어느 하나, 또는 이들 조합 또는 이들 조합을 사용할 수 있다. 이와 같이 반응성이 높은 NH4OH 등의 세정 약액(NH4OH···) 등을 기상형상으로 해서 패턴을 세정한다.
가스 노즐(110)은 패턴에 형성된 홀(24a, 24b)을 향하고 있다. 이 상태에서, 가스 노즐(110)로부터 클리닝 가스를 방출하면, 가스는 처리용기(100) 내에서 클러스터화한다. 가스 클러스터는 직진성, 지향성을 갖기 때문에, 트렌치(24b) 및 비어(24a)의 측벽 뿐만 아니라 비어 바닥 B까지 침입하고, 에칭 잔사(50a), 애싱 잔사(50b), 비어 바닥 B의 동(50c)과 화학적으로 반응한다.
본 공정에 있어서는 반응성이 높은 클리닝 가스를 클러스터화하고 있기 때문에, 패턴의 바닥 B까지 가스를 도달시킬 수 있으며, 화학반응도 촉진되는 한편, Low-k막(20, 24)의 데미지가 적은 처리를 실현할 수 있다.
(연속 공정: 산화 공정)
전 공정 후, 산화 공정과 환원 공정을 포함하는 연속 공정이 실시된다. 즉, 산화 공정과 환원 공정의 사이에 웨이퍼 W의 반송 공정은 존재하지 않고, 동일 처리실내에서 양 공정이 실행된다.
산화 공정에서는 도 4의 <연속 공정: 산화 공정>에 나타낸 바와 같이, 산화성 가스인 Ｏ2 가스에 의해 패턴 표면의 에칭 잔사(50a), 애싱 잔사(50b) 및 비어 바닥 B의 동(50c)을 산화시킨다.
본 공정에 있어서도 산화성 가스가 클러스터화되어 있기 때문에, 패턴의 바닥 B까지 가스를 도달시킬 수 있고, 산화 반응도 촉진되는 한편, Low-k막(20, 24)의 데미지가 적은 처리를 실현할 수 있다.
(연속 공정: 환원 공정)
환원 공정은 도 4의 <연속 공정: 환원 공정>에 나타낸 바와 같이, 산화 공정에서 산화된 잔사(50a, 50b, 50c)를 환원성 가스인 HCOOH에 의해 환원시킨다. 본 공정에서는 환원성 가스에 의해 산화 동을 환원 반응시키는 것에 의해 포름산 동을 생성한다. 포름산 동은 휘발성이기 때문에, 처리용기(100)로부터 배기된다. 이에 따라, Cu 배선층(22)으로부터 비산한 동 Cu(50c)를 제거할 수 있다. 마찬가지로, 에칭 잔사, 애싱 잔사의 산화물도 환원 반응에 의해 휘발성 물질로 해서 제거한다.
본 공정에 있어서도 환원성 가스를 클러스터화하고 있기 때문에, 패턴의 바닥 B까지 가스를 도달시킬 수 있고, 환원 반응도 촉진되는 한편, Low-k막(20, 24)의 데미지가 적은 처리를 실현할 수 있다.
또한, 이러한 구성에 의하면, 연속 공정에서는 클러스터화된 클리닝 가스에 의한 세정 공정(전 공정) 후, 산화 공정과 환원 공정을 연속해서 실행한다. 이것에 의하면, 가스 노즐(110)을 이용한 비플라즈마 방식에 의해, 산화 공정과 환원 공정을 동일 처리실내에서 간단하게 연속 처리할 수 있고, 세정 시간을 단축하며, 스루풋을 높일 수 있다.
이상에 설명한 바와 같이, 본 실시형태에 관한 세정 방법에 의하면, 세정 약액의 액상을 사용하는 대신 기상의 가스 클러스터 Cg를 이용한다. 이에 따라, 액상의 약액을 이용할 때에 생기는 패턴 붕괴를 피할 수 있다. 또한, 운동 에너지가 높고, 또한 직진성 및 지향성이 높은 가스 클러스터를 이용하는 것에 의해, 가늘고 깊은 패턴 바닥 B를 정확하고 또한 신속하게 세정할 수 있다. 또한, 가스 클러스터 Cg의 결합은 약하기 때문에, 충돌시, Low-k막(20, 24)의 데미지를 적게 할 수 있다.
(변형예)
마지막으로, 변형예에 관한 세정 방법에 대해 설명한다. 도 5는 가스 노즐(110)의 출구(110a)로부터 충격파까지의 거리를 나타낸 도면이다. ISSN0452-2982 항공우주기술연구소 자료(TM-741) “LIF법에 의한 자유 분류(噴流)의 가시화와 구조 해석” (츠다 쇼이지 (津田　尙一)　1999년　7월 항공우주연구소)에 따르면, 가스 노즐(110)의 출구(110a)로부터 충격파 MD(Mach Disc)가 나타나는 위치까지의 거리 “Xm”, 가스 노즐(110)의 목구멍부인 출구(110a)의 내경 “D0”, 가스 노즐의 내부압력 “Ps” 가스가 도입되는 처리용기(100)의 내부압력 “P0”에는 하기 식 1의 관계가 있다.
[식 1]
Figure 112012081738071-pct00002
이 때, 가스 노즐(110)의 출구(110a)에서 웨이퍼 W까지의 거리 d는 식 1에서 정의되는 가스 노즐(110)의 출구(110a)로부터의 가스류(流)에 의해 충격파 MD가 발생하는 위치까지의 거리 Xm보다 길게 설정되는 것이 바람직하다.
본 변형예의 경우에도, 상기 각 공정에 이용되는 가스는 가스 노즐(110)과 웨이퍼 W의 사이에서 클러스터화되고, 발생한 충격파 MD의 에너지를 이용해서 더욱 강하게 웨이퍼 W에 충돌한다. 이에 따라, 더욱 화학 반응을 촉진하고, 막에 데미지를 주는 일 없이 홀을 세정할 수 있다. 특히, 비어 바닥 B에 부착된 산화 동까지도 깨끗하게 세정할 수 있다.
상기 실시형태에 관한 기판의 세정 방법에 있어서, 각 부의 동작은 서로 관련되어 있으며, 서로의 관련을 고려하면서, 일련의 동작 및 일련의 처리로서 치환할 수 있다. 이에 따라, 기판의 세정 방법의 실시형태를, 기판을 세정하는 반도체 제조 장치의 실시형태로 할 수 있다.
이에 따라, 진공 상태로 유지된 처리용기내에서 소정의 패턴이 형성된 기판을 세정하는 반도체 제조 장치로서, 상기 반도체 제조 장치는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐을 구비하고, 상기 가스 노즐로부터 원하는 클리닝 가스를 상기 처리용기내로 방출하는 것에 의해 해당 클리닝 가스를 클러스터화하고, 클러스터화된 클리닝 가스에 의해서 에칭 처리 후의 소정의 패턴이 형성된 기판상의 막을 세정하는 전 공정과, 전 공정 후, 상기 가스 노즐로부터 원하는 산화성 가스를 상기 처리용기내로 방출하는 것에 의해 해당 산화성 가스를 클러스터화하여, 클러스터화된 산화성 가스에 의해서 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 연속해서 실행하는 연속 공정을 포함하는 복수 공정을 실행하는 것을 특징으로 하는 반도체 제조 장치의 실시형태가 실현 가능해진다.
또한, 본 실시형태에 관한 산화 공정과 환원 공정은 연속 공정이 아니어도 좋다. 이 경우에는 진공 상태로 유지된 처리용기내에서 소정의 패턴이 형성된 기판상의 막을 세정하는 반도체 제조 장치로서, 상기 반도체 제조 장치는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐을 구비하고, NH4OH, H2O2, HCL, H2SO4, HF, NH4F의 적어도 어느 하나, 또는 이들 조합으로 이루어지는 클리닝 가스를, 상기 가스 노즐로부터 상기 처리용기내로 방출하는 것에 의해 해당 클리닝 가스를 클러스터화하여, 클러스터화된 클리닝 가스에 의해서 기판상의 막을 세정하는 전 공정과, 전 공정 후, 상기 가스 노즐로부터 원하는 산화성 가스를 상기 처리용기내로 방출하는 것에 의해 해당 산화성 가스를 클러스터화하여, 클러스터화된 산화성 가스에 의해서 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 포함하는 복수 공정을 실행 하는 것을 특징으로 하는 반도체 제조 장치의 실시 형태가 실현 가능해진다.
이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시형태에 대해 상세하게 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 본 발명이 속하는 기술분야에 있어서의 통상의 지식을 갖는 자이면, 청구의 범위에 기재된 기술적 사상의 범주내에 있어서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 이들에 대해서도, 당연 본 발명의 기술적 범위에 속하는 것으로 양해된다.
예를 들면, 상기 실시형태에서는 기판의 세정 방법은 듀얼 대머신 구조의 비어 바닥 등의 패턴의 세정에 이용했지만, 이것에 한정되지 않고, 기판상에 형성된 패턴의 세정에 이용할 수 있다. 예를 들면, 리소그래피 기술을 이용하여 전사, 노광, 현상에 의해 기판상에 원하는 패턴을 형성하는 경우의 노광 후의 레지스트 등의 세정에 이용하는 것도 가능하다.
본 발명에 관한 기판은 반도체 웨이퍼라도 좋고, FPD(Flat Panel Display)라도 좋다.
본 발명에 관한 클러스터 장치는 이온화기 및 가속기를 내장하고 있어도 좋다. 이 경우, 클러스터화된 가스는 가스 노즐로부터 공급되며, 이온화기에 의해 이온화된 후, 가속기에 의해 가속되고, 유지 부재(155)에 유지된 웨이퍼 W의 표면에 대해 수직으로 공급된다. 이 기구는 GCIB(Gas Cluster Ion Beam)로 불리고 있다.
10 클러스터 장치 20, 24 Low-k막
21 배리어 메탈 22 Cu 배선층
24a 비어 홀 24b 트렌치
100 처리용기 100a 가스 공급실
100b 처리실 110 가스 노즐
110a 가스 노즐의 출구 120 차단기
125 가스 공급원 155 유지 부재
Cg 가스 클러스터

Claims (8)

  1. 진공 상태로 유지된 처리용기내에서, 기판상의 막에 소정의 패턴이 형성된 기판을 세정하는 방법으로서,
    에칭 처리에 의해 소정의 패턴이 형성된 기판상의 막을 클리닝 가스에 의해 세정하는 전 공정과,
    전 공정 후, 산화성 가스에 의해 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 연속해서 실행하는 연속 공정을 포함하고,
    상기 전 공정 및 상기 연속 공정에 이용되는 가스는, 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐로부터 상기 처리용기내로 방출되는 것에 의해 클러스터화하고,
    상기 가스 노즐과 상기 기판의 거리 d는 식 1에서 정의되는 상기 가스 노즐의 출구에서 충격파가 발생하는 위치까지의 거리 Xm보다 길게 설정되고,
    상기 각 공정에 이용되는 가스는 상기 가스 노즐과 상기 기판의 사이에서 클러스터화하고, 상기 발생한 충격파를 이용해서 기판에 충돌시키는 것을 특징으로 하는 기판의 세정 방법.
    [식 1]
    Figure 112014030200992-pct00011

    단, D0은 가스 노즐의 출구의 내경, Ps는 가스 노즐의 내부압력, P0은 처리용기의 내부압력이다.
  2. 제 1 항에 있어서,
    상기 클리닝 가스는 NH4OH, H2O2, HCL, H2SO4, HF, NH4F의 적어도 어느 하나, 또는 이들 조합인 것을 특징으로 하는 기판의 세정 방법.

  3. 삭제
  4. 제 1 항에 있어서,
    상기 가스 노즐의 내부압력 Ps는 0.4㎫ 이상이고,
    상기 처리용기의 내부압력 P0은 1.5㎩ 이하인 것을 특징으로 하는 기판의 세정 방법.
  5. 제 1 항에 있어서,
    상기 가스 노즐의 내부압력 Ps는 0.9㎫ 이하인 것을 특징으로 하는 기판의 세정 방법.
  6. 제 1 항에 있어서,
    상기 기판의 세정 방법은 기판에 배선을 형성할 때의 패턴의 세정, 또는 노광 후의 레지스트의 세정에 이용되는 것을 특징으로 하는 기판의 세정 방법.
  7. 진공 상태로 유지된 처리용기내에서 소정의 패턴이 형성된 기판상의 막을 세정하는 반도체 제조 장치로서,
    상기 반도체 제조 장치는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐을 구비하고,
    상기 가스 노즐로부터 클리닝 가스를 상기 처리용기내로 방출하는 것에 의해 해당 클리닝 가스를 클러스터화하고, 클러스터화된 클리닝 가스에 의해서 기판상의 막을 세정하는 전 공정과,
    전 공정 후, 상기 가스 노즐로부터 산화성 가스를 상기 처리용기내로 방출하는 것에 의해 해당 산화성 가스를 클러스터화하고, 클러스터화된 산화성 가스에 의해서 상기 패턴 표면의 잔사를 산화시키는 산화 공정과, 상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 연속해서 실행하는 공정을 포함하는 복수 공정을 실행하고,
    상기 가스 노즐과 상기 기판의 거리 d는 식 1에서 정의되는 상기 가스 노즐의 출구에서 충격파가 발생하는 위치까지의 거리 Xm보다 길게 설정되고,
    상기 각 공정에 이용되는 가스는 상기 가스 노즐과 상기 기판의 사이에서 클러스터화하고, 상기 발생한 충격파를 이용해서 기판에 충돌시키는 것을 특징으로 하는 반도체 제조 장치.
    [식 1]
    Figure 112014030200992-pct00012

    단, D0은 가스 노즐의 출구의 내경, Ps는 가스 노즐의 내부압력, P0은 처리용기의 내부압력이다.
  8. 진공 상태로 유지된 처리용기내에서 소정의 패턴이 형성된 기판상의 막을 세정하는 반도체 제조 장치로서,
    상기 반도체 제조 장치는 내부압력 Ps가 상기 처리용기의 내부압력 P0보다 고압으로 유지된 가스 노즐을 구비하고,
    NH4OH, H2O2, HCL, H2SO4, HF, NH4F의 적어도 어느 하나, 또는 이들 조합으로 이루어지는 클리닝 가스를, 상기 가스 노즐로부터 상기 처리용기내로 방출하는 것에 의해 해당 클리닝 가스를 클러스터화하고, 클러스터화된 클리닝 가스에 의해서 기판상의 막을 세정하는 전 공정과,
    전 공정 후, 상기 가스 노즐로부터 산화성 가스를 상기 처리용기내로 방출하는 것에 의해 해당 산화성 가스를 클러스터화하고, 클러스터화된 산화성 가스에 의해서 상기 패턴 표면의 잔사를 산화시키는 산화 공정과,
    상기 산화된 잔사를 환원성 가스에 의해 환원시키는 환원 공정을 포함하는 복수 공정을 실행하고,
    상기 가스 노즐과 상기 기판의 거리 d는 식 1에서 정의되는 상기 가스 노즐의 출구에서 충격파가 발생하는 위치까지의 거리 Xm보다 길게 설정되고,
    상기 각 공정에 이용되는 가스는 상기 가스 노즐과 상기 기판의 사이에서 클러스터화하고, 상기 발생한 충격파를 이용해서 기판에 충돌시키는 것을 특징으로 하는 반도체 제조 장치.
    [식 1]
    Figure 112014030200992-pct00013

    단, D0은 가스 노즐의 출구의 내경, Ps는 가스 노즐의 내부압력, P0은 처리용기의 내부압력이다.
KR1020127026373A 2010-03-09 2011-02-23 기판의 세정 방법 및 반도체 제조 장치 KR101419632B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010051735A JP5538959B2 (ja) 2010-03-09 2010-03-09 基板の洗浄方法及び半導体製造装置
JPJP-P-2010-051735 2010-03-09
PCT/JP2011/053892 WO2011111523A1 (ja) 2010-03-09 2011-02-23 基板の洗浄方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20120120975A KR20120120975A (ko) 2012-11-02
KR101419632B1 true KR101419632B1 (ko) 2014-07-15

Family

ID=44563335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026373A KR101419632B1 (ko) 2010-03-09 2011-02-23 기판의 세정 방법 및 반도체 제조 장치

Country Status (5)

Country Link
US (1) US20130056024A1 (ko)
JP (1) JP5538959B2 (ko)
KR (1) KR101419632B1 (ko)
CN (1) CN102763196B (ko)
WO (1) WO2011111523A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421548B1 (ko) * 2013-04-17 2014-07-29 주식회사 제우스 기판처리장치
JP6400361B2 (ja) * 2014-07-16 2018-10-03 東京エレクトロン株式会社 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
US9640385B2 (en) * 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
JP6985417B2 (ja) * 2017-12-18 2021-12-22 積水化学工業株式会社 表面処理方法及び装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349948B1 (ko) * 1999-11-17 2002-08-22 주식회사 다산 씨.앤드.아이 클러스터를 이용한 건식 세정 장치 및 방법
KR20060083373A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
JP2009043975A (ja) 2007-08-09 2009-02-26 Tokyo Electron Ltd ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体
KR20100017664A (ko) * 2007-05-08 2010-02-16 램 리써치 코포레이션 포스트-ｃｍｐ 웨이퍼를 세정하기 위한 열적 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155825A (ja) * 1990-10-19 1992-05-28 Nec Corp 固体表面の清浄化方法
US5823762A (en) * 1997-03-18 1998-10-20 Praxair Technology, Inc. Coherent gas jet
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US20030141178A1 (en) * 2002-01-30 2003-07-31 Applied Materials, Inc. Energizing gas for substrate processing with shockwaves
JP2006196910A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JP5010875B2 (ja) * 2006-08-28 2012-08-29 東京エレクトロン株式会社 洗浄装置及び洗浄方法
KR101223945B1 (ko) * 2008-08-18 2013-01-21 고쿠리츠 다이가쿠 호진 교토 다이가쿠 클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349948B1 (ko) * 1999-11-17 2002-08-22 주식회사 다산 씨.앤드.아이 클러스터를 이용한 건식 세정 장치 및 방법
KR20060083373A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
KR20100017664A (ko) * 2007-05-08 2010-02-16 램 리써치 코포레이션 포스트-ｃｍｐ 웨이퍼를 세정하기 위한 열적 방법
JP2009043975A (ja) 2007-08-09 2009-02-26 Tokyo Electron Ltd ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体

Also Published As

Publication number Publication date
CN102763196B (zh) 2015-06-17
US20130056024A1 (en) 2013-03-07
CN102763196A (zh) 2012-10-31
JP5538959B2 (ja) 2014-07-02
JP2011187703A (ja) 2011-09-22
WO2011111523A1 (ja) 2011-09-15
KR20120120975A (ko) 2012-11-02

Similar Documents

Publication Publication Date Title
JP5815967B2 (ja) 基板洗浄装置及び真空処理システム
KR101419632B1 (ko) 기판의 세정 방법 및 반도체 제조 장치
KR930011905B1 (ko) 연속처리에칭방법 및 그 장치
US20200126804A1 (en) Reduction of sidewall notching for high aspect ratio 3d nand etch
US10975468B2 (en) Method of cleaning plasma processing apparatus
JPH02114525A (ja) 有機化合物膜の除去方法及び除去装置
TW201727701A (zh) 使用選擇性表面改性填充結構的技術
KR20140016884A (ko) 금속막의 가공 방법 및 가공 장치
US8809207B2 (en) Pattern-forming method and method for manufacturing semiconductor device
US20160035563A1 (en) Apparatus and method for processing semiconductor wafers
JP6041709B2 (ja) 金属層をエッチングする方法
JP2003332313A (ja) 半導体装置の製造方法
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JP6400361B2 (ja) 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
JP2004128079A (ja) Ｓｏｉウェハーのための多段局所ドライエッチング方法
US6911398B2 (en) Method of sequentially processing a plurality of lots each including semiconductor substrates
TW202220054A (zh) 基板處理方法及基板處理裝置
US8236188B2 (en) Method for low-K dielectric etch with reduced damage
KR20220148253A (ko) 고 종횡비 3D NAND 에칭을 위한 측벽 노칭 (notching) 감소
JP4405236B2 (ja) 基板処理方法および基板処理装置
US20220351980A1 (en) Waterborne dispersion composition
JP3314403B2 (ja) 半導体集積回路装置の製造方法
US8846528B2 (en) Method of modifying a low k dielectric layer having etched features and the resulting product
JP2000340543A (ja) ドライエッチング方法および装置
JP2010118418A (ja) プラズマ処理装置のクリーニング方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 6