KR101418115B1 - 공통 전압 발생 회로 및 그를 이용한 액정표시장치 - Google Patents

공통 전압 발생 회로 및 그를 이용한 액정표시장치 Download PDF

Info

Publication number
KR101418115B1
KR101418115B1 KR1020070064901A KR20070064901A KR101418115B1 KR 101418115 B1 KR101418115 B1 KR 101418115B1 KR 1020070064901 A KR1020070064901 A KR 1020070064901A KR 20070064901 A KR20070064901 A KR 20070064901A KR 101418115 B1 KR101418115 B1 KR 101418115B1
Authority
KR
South Korea
Prior art keywords
pumping
low
logic
common voltage
reference voltage
Prior art date
Application number
KR1020070064901A
Other languages
English (en)
Other versions
KR20080002661A (ko
Inventor
이부열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20080002661A publication Critical patent/KR20080002661A/ko
Application granted granted Critical
Publication of KR101418115B1 publication Critical patent/KR101418115B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

적어도 2 이상의 레벨들 사이에의 전이 기간이 짧으면서도 전이 레벨을 안정되게 유지하는 기준 전압을 발생하는 기준 전압 발생 회로가 개시된다.
기준 전압 발생 회로는, 출력 노드 상의 공통 전압을 빠르게 상승시키는 고속 포지티브 또는 빠르게 하강시키는 고속 네가티브 펌핑을 선택적으로 수행하는 메인 펌핑부와, 상기 출력 노드 상의 공통 전압을 느리게 상승시키는 저속 포지티브 또는 느리게 하강시키는 저속 네가티브 펌핑을 선택적으로 수행하는 서브 펌핑부와, 극성반전신호의 논리값에 따라 공통전압을 고전위 기준전압 또는 저전위 기준전압과 비교하여 에러검출 신호를 발생시키는 에러 검출부와, 상기 극성반전신호의 논리값에 따라 상기 메인 펌핑부의 고속 포지티브 펌핑 및 서브 펌핑부의 저속 네가티브 펌핑 또는 상기 메인 펌핑부의 고속 네가티브 펌핑 및 서브 펌핑부의 저속 포지티브 펌핑이 수행되게 하고, 상기 에러검출 신호의 논리값에 따라 상기 메인 펌핑부의 펌핑과 상기 서브 펌핑부의 펌핑을 절환되게 하는 펌핑 제어부를 구비한다.
공통 전압, 펌핑, 전이, 네가티브, 포지티브, 절환

Description

공통 전압 발생 회로 및 그를 이용한 액정표시장치{Circuit of Generating a Reference Voltage and Liquid Crystal Display Device using the same}
본 발명의 상세한 설명에서 사용되는 도면의 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 설명하는 블럭도이다.
도 2는 도 1의 공통 전압 발생 회로를 설명하는 상세 블럭도이다.
도 3은 도 2의 공통 전압 발생 회로를 상세하게 설명하는 상세 회로도이다.
도 4는 도 3의 공통 전압 발생 회로의 동작 관계를 설명하는 로직 테이블이다.
《도면의 주요부분에 대한 부호의 설명》
100 : 액정 패널, 130 : 타이밍 컨트롤러
150 : 데이터 드라이버 170 : 게이트 드라이버
190 : 공통 전압 발생 회로 191 : 메인 펌핑부
193 : 서브 펌핑부 195 : 에러 검출부
197 : 펌핑 제어부 197A : 발산 제어기
197B : 수렴 제어기
본 발명은 적어도 2 이상의 레벨들을 번갈아 안정되게 유지하는 스윙 타입의 공통 전압을 발생하는 공통 전압 발생 회로에 관한 것이다. 또한, 본 발명은 상기의 공통 전압 발생 회로를 이용한 액정 표시 장치에 관한 것이다.
통상의 신호 처리 및 제어 시스템에서는, 원하는 성분의 신호를 검출하기 위하여 공통 전압 신호를 이용한다. 또한, 신호 처리 및 제어 시스템은 필요에 따라 신호 모드 또는 제어 상태를 주기적으로 변경시킨다. 이러한 경우, 공통 전압 신호도 적어도 2 이상의 전압 레벨을 번갈아 가지게 된다.
실제로, 평판 표시 장치의 하나인 액정 표시 장치는 서로 다른 두 개의 전압 레벨을 번갈아 가지는 일명 "공통 전압"이라 하는 기준 전압 신호를 이용한다. 이렇게 두 레벨 사이에서 스윙하는 공통 전압은 액정 셀에 번갈아 공급되는 정극성 및 부극성의 화소 데이터 전압들의 기준 레벨을 다르게 지정한다. 다시 말하여, 스윙 형태의 공통 전압은 정 극성 및 부 극성의 화소 데이터 전압들이 일정한 전압 레벨 영역을 공유하게 한다. 상기의 스윙 타입의 공통 전압에 의하여, 액정 표시 장치는 양질의 화상을 표시하면서도 소비 전력을 크게 줄이고 있다. 이러한 스윙 타입의 공통 전압을 발생하기 위하여, 상기 액정 표시 장치는 대용량의 트랜지스 터(즉, 채널 폭이 넓은 트랜지스터)를 포함하는 공통 전압 발생 회로를 사용한다.
그러나, 상기 공통 전압 발생 회로에 포함된 대용량의 트랜지스터는 공통 전압의 레벨 전이 기간을 짧게 할 수는 있으나 전이된 레벨을 안정되게 유지할 수 없었다. 다시 말하여, 액정 표시 장치의 공통 전압 발생 회로에서는, 공통 전압이 전이된 레벨 부근에서 진동하게 하는 발진 현상이 나타난다. 이러한 발진 현상은 화소 데이터 전압에 잡음 성분이 부가되게 하여, 액정 표시 장치에 의하여 표시되는 화상의 품질을 떨어뜨린다.
따라서, 본 발명은 적어도 2 이상의 레벨들 사이에의 전이 기간이 짧으면서도 전이 레벨을 안정되게 유지하는 스윙 타입의 기준 전압을 발생하기에 적합한 공통 전압 발생 회로 및 그를 이용한 액정 표시 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일면의 실시 예에 따른 공통 전압 발생회로는 출력 노드 상의 공통 전압을 빠르게 상승시키는 고속 포지티브 또는 빠르게 하강시키는 고속 네가티브 펌핑을 선택적으로 수행하는 메인 펌핑부와, 상기 출력 노드 상의 공통 전압을 느리게 상승시키는 저속 포지티브 또는 느리게 하강시키는 저속 네가티브 펌핑을 선택적으로 수행하는 서브 펌핑부와, 극성반전신호의 논리값에 따라 공통전압을 고전위 기준전압 또는 저전위 기준전압과 비교하여 에러검출 신호를 발생시키는 에러 검출부와, 상기 극성반전신호의 논리값에 따라 상기 메인 펌핑부의 고속 포지티브 펌핑 및 서브 펌핑부의 저속 네가티브 펌핑 또는 상기 메인 펌핑부의 고속 네가티브 펌핑 및 서브 펌핑부의 저속 포지티브 펌핑이 수행되게 하고, 상기 에러검출 신호의 논리값에 따라 상기 메인 펌핑부의 펌핑과 상기 서브 펌핑부의 펌핑을 절환되게 하는 펌핑 제어부를 구비한다.
삭제
삭제
상기한 바와 같은 본 발명의 목적 외에 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면과 결부된 바람직한 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예들이 첨부된 도면을 결부되어 상세하게 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 설명하는 블럭도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치는, 영상을 표시하는 액정 패널(100); 상기 액정 패널(100) 상의 m개의 데이터 라인들(DL1~DLm)을 구동하기 위한 데이터 드라이버(150); 상기 액정 패널(100) 상의 n개의 게이트 라인들(GL1~GLn)을 구동하기 위한 게이트 드라이버(170); 상기 데이터 및 게이트 드라이버(150,170)의 구동 타이밍을 제어하는 타이밍 컨트롤러(130)를 포함한다.
상기 액정 패널(100)은, n개의 게이트 라인들(GL1~GLn)과 m개의 데이터 라인들(DL1 내지 DLm)에 의하여 구분된 영역들에 각각 형성된 화소들을 구비한다. 이들 화소들 각각은, 대응하는 게이트 라인(GL)과 대응하는 데이터 라인(DL)간의 교차부에 형성된 박막 트랜지스터(TFT); 및 그 박막 트랜지스터(TFT)와 공통 전압(Vcom) 전극 사이에 접속된 액정 셀(CLc)을 구비한다. 상기 박막 트랜지스터(TFT)는 대응하는 게이트 라인(GL) 상의 게이트 신호에 응답하여 대응하는 데이터 라인(DL)으로부터 대응하는 액정 셀(CLc)에 공급될 화소 데이터 전압을 절환한다. 상기 액정 셀(CLc)은 액정 층을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 이러한 액정 셀(CLc)은, 대응하는 박막 트랜지스터(TFT)를 경유하여 공급되는 화소 데이터 전압을 충전한다. 또한, 액정 셀(CLc)에 충전된 전압은 대응하는 박막 트랜지스터(TFT)가 턴-온 될 때마다 갱신되게 된다. 이에 더하여, 액정 패널(100) 상의 화소들 각각은 박막 트랜지스터(TFT)와 이전 게이트 라인 사이에 접속된 스토리지 캐패시터(Cst)를 구비한다. 이 스토리지 캐패시터(Cst)는 액정 셀(CLc)에 충전된 전압의 자연적인 감소를 최소화 한다.
상기 게이트 드라이버(170)는, 타이밍 컨트롤러(130)로부터의 게이트 제어 신호들에 응답하여, n개의 게이트 라인들(GL1~GLn)에 n개의 게이트 신호들을 대응하게 공급한다. 이들 n개의 게이트 신호들은 n개의 게이트 라인들(GLL1~GLn)이 순차적으로 1 수평 동기 신호의 기간씩 인에이블(Enable) 되게 한다.
상기 데이터 드라이버(150)는, 상기 타이밍 컨트롤러(130)로부터의 데이터 제어 신호들에 응답하여, 상기 게이트 라인들(GL1~GLn) 중 어느 하나가 인에이블 될 때마다 m개의 화소 데이터 전압들을 발생하여 액정 패널(100) 상의 m개의 데이터 라인들(DL1~DLm)에 각각 공급한다. 이를 위하여, 데이터 드라이버(150)는 상기 타이밍 컨트롤러(130)로부터 화소 데이터를 1라인 분씩 입력하고, 감마 전압 세트를 이용하여 입력된 1라인 분의 화소 데이터를 아날로그 형태의 화소 데이터 전압들로 변환한다. 이 데이터 드라이버(150)에서 출력되는 화소 데이터 전압들은 부극성 및 정극성을 프레임 주기마다 번갈아 가지게 된다. 다른 형태로, 화소 데이터 전압들은 부극성 및 정극성을 라인 주기(즉, 수평 동기 신호의 주기)마다 번갈아 가질 수도 있다. 이들 부극성 및 정극성의 화소 데이터 전압의 발생은 극성 반전 신호(POL)의 논리 값에 의해 결정된다.
상기 타이밍 컨트롤러(130)는, 도시하지 않은 외부의 시스템(예를 들면, 컴 퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈)으로부터의 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 데이터 인에이블(Data Enable) 신호(DE)를 이용하여 게이트 제어 신호들, 데이터 제어 신호들 및 극성 반전 신호(POL)를 생성한다. 게이트 제어 신호들은 상기 게이트 드라이버(170)에 공급되고, 데이터 제어 신호들 및 극성 반전 신호(POL)는 데이터 드라이버(150)에 공급된다. 또한, 타이밍 컨트롤러(170)는 외부의 시스템으로의 화소 데이터를 프레임 분씩 입력하고 프레임 분의 화소 데이터를 1라인 분씩 재정렬시킨다. 타이밍 컨트롤러(130)에 의하여 재정렬된 프레임 분의 화소 데이터는 1라인 분씩 순차적으로 상기 데이터 드라이버(150)에 공급된다.
도 1의 액정 표시 장치는 상기 타이밍 컨트롤러(130)으로부터의 상기 극성 제어 신호(POL)에 응답하는 공통 전압 발생 회로(190)를 추가로 구비한다. 이 공통 전압 발생 회로(190)은 상기 극성 반전 신호(POL)와 동기되게 두 개의 레벨들 사이에서 스윙하는 공통 전압(Vcom)을 상기 액정 패널(100) 상의 공통 전극에 공급한다. 이 공통 전압(Vcom)은 일정한 레벨 범위 내에서의 빠른 발산 특성과 그 범위 밖에서의 느린 수렴 특성을 가진다. 이러한 빠른 발산 특성 및 느린 수렴 특성은 공통 전압의 레벨 전이 기간을 단축시킴과 아울러 발진 현상의 발생을 최소화 한다. 다시 말하여, 공통 전압(Vcom)은, 빠른 발산 특성 및 느린 수렴 특성에 의하여, 짧은 레벨 전이 기간(즉, 짧은 에지 구간)과 안정된 레벨 유지 구간을 가지게 된다.
이러한 빠른 발산 특성 및 느린 수렴 특성의 공통 전압(Vcom)에 의하여, 액 정 패널(100) 상의 액정 셀(CLc)에 번갈아 공급되는 부극성 및 정극성의 화소 데이터 전압에서는 잡음이 발생되지 않게 된다. 이 결과, 본 발명에 따른 액정 표시 장치에서는 플리커 및 아티팩트와 같은 잡음이 없는 양질의 화상이 표시될 수 있다.
도 2는 도 1에 도시된 공통 전압 발생 회로(190)을 상세하게 설명하는 블록도이다. 도 2의 공통 전압 발생 회로(190)은, 출력 노드(Nout)에 공통적으로 접속된 메인 및 서브 펌핑부(191,193); 및 도 1의 타이밍 컨트롤러(130)로부터의 극성 제어 신호(POL)에 공통적으로 응답하는 에러 검출부(195) 및 펌핑 제어부(197)을 구비한다.
메인 펌핑부(191)은 출력 노드(Nout) 상의 전하 량이 급속하게 증가 또는 감소되게 하는 포지티브 펌핑 또는 네가티브 펌핑을 수행한다. 메인 펌핑부(191)가 포지티브 펌핑할 경우, 출력 노드(Nout) 상의 공통 전압(Vcom)은 빠르게 상승한다. 반면, 메인 펌핑부(191)가 네가티브 펌핑을 하면, 출력 노드(Nout) 상의 공통 전압(Vcom)은 빠르게 하강한다.
한편, 서브 펌핑부(193)은 출력 노드(Nout) 상의 전하 량이 느리게 증가 또는 감소되게 하는 포지티브 펌핑 또는 네가티브 펌핑을 수행한다. 서브 펌핑부(193)가 포지티브 펌핑할 경우, 출력 노드(Nout) 상의 공통 전압(Vcom)은 느리게 높아진다. 반면, 서브 펌핑부(193)가 네가티브 펌핑을 하면, 출력 노드(Nout) 상의 공통 전압(Vcom)은 느리게 낮아진다.
상기 에러 검출부(195)는 상기 극성 반전 신호(POL)의 논리 값에 따라 출력 노드(Nout) 상의 공통 전압(Vcom)을 고전위 기준 전압(Vch) 또는 저전위 기준 전압(Vcl)과 비교한다. 예를 들어, 상기 극성 반전 신호(POL)가 하이 논리를 가지면, 에러 검출부(195)는 공통 전압(Vcom)을 저전위 기준 전압(Vcl)과 비교한다. 반대로, 상기 극성 반전 신호(POL)가 로우 논리이면, 에러 검출부(195)는 공통 전압(Vcom)을 고전위 기준 전압(Vch)과 비교한다. 에러 검출부(195)은, 공통 전압(Vcom)이 기준 전압(즉, 고전위 또는 저전위 기준 전압(Vch 또는 Vcl)) 보다 높으면 특정 논리(예를 들면, 하이 논리)의 에러 검출 신호(EDS)를 발생하는 반면, 공통 전압(Vcom)이 기준 전압(즉, 고전위 또는 저전위 기준 전압(Vch 또는 Vcl)) 보다 낮으면 기저 논리(예를 들면, 로우 논리)의 에러 검출 신호(EDS)를 발생한다.
상기 펌핑 제어부(197)는 상기 극성 반전 신호(POL)의 논리 값(즉, 논리 상태)에 따라 메인 펌핑부(191)의 포지티브 펌핑 및 서브 펌핑부(193)의 네가티브 펌핑이 수행되게 하거나 또는 메인 펌핑부(191)의 네가티브 펌핑 및 서브 펌핑부(193)의 포지티브 펌핑이 수행되게 한다. 또한, 펌핑 제어부(197)는 에러 검출부(195)로부터의 에러 검출 신호(EDS)의 논리 값(즉, 논리 상태)에 따라 메인 펌핑부(191)의 펌핑(포지티브 또는 네가티브 펌핑)과 서브 펌핑부(193)의 펌핑(즉, 네가티브 또는 포지티브 펌핑)이 절환되게 한다.
예를 들어, 극성 반전 신호(POL)이 하이 논리를 가지면, 펌핑 제어부(197)는 에러 검출 신호(EDS)의 논리 값(즉, 논리 상태)에 따라 메인 펌핑부(191)의 네가티브 펌핑과 서브 펌핑부(193)의 포지티브 펌핑이 선택적으로 수행되게 한다. 에러 검출 신호(EDS)가 특정 논리(즉, 하이 논리)이면(즉, 공통 전압(Vcom)이 저전위 기준 전압(Vcl)보다 높으면), 펌핑 제어부(197)는 메인 펌핑부(191)이 급속 네가티브 펌핑을 수행하게 한다. 반대로, 에러 검출 신호(EDS)가 기저 논리(즉, 로우 논리)이면(즉, 공통 전압(Vcom)이 저전위 기준 전압(Vcl)보다 낮으면), 펌핑 제어부(197)는 서브 펌핑부(193)이 저속 포지티브 펌핑을 수행하게 한다. 이와는 달리, 극성 반전 신호(POL)이 로우 논리를 가지면, 펌핑 제어부(197)는 에러 검출 신호(EDS)의 논리 값(즉, 논리 상태)에 따라 메인 펌핑부(191)의 포지티브 펌핑과 서브 펌핑부(193)의 네가티브 펌핑이 선택적으로 수행되게 한다. 에러 검출 신호(EDS)가 특정 논리(즉, 하이 논리)이면(즉, 공통 전압(Vcom)이 고전위 기준 전압(Vch)보다 높으면), 펌핑 제어부(197)는 서브 펌핑부(193)이 저속 네가티브 펌핑을 수행하게 한다. 반대로, 에러 검출 신호(EDS)가 기저 논리(즉, 로우 논리)이면(즉, 공통 전압(Vcom)이 고전위 기준 전압(Vch)보다 낮으면), 펌핑 제어부(197)는 메인 펌핑부(191)이 급속 포지티브 펌핑을 수행하게 한다.
이렇게 4가지의 펌핑 모드를 제어하기 위하여, 펌핑 제어부(197)는 상기 극성 반전 신호(POL)에 공통적으로 응답하는 발산 제어기(197A) 및 수렴 제어기(197B)를 구비한다. 발산 제어기(197A)는 극성 반전 신호(POL)의 논리 값에 따라 메인 펌핑부(191)가 급속 포지티브 또는 네가티브 펌핑을 수행하게 한다. 또한, 에러 검출부(195)로부터의 에러 검출 신호(EDS)의 논리 값에 따라, 발산 제어기(197A)는 메인 펌핑부(191)의 급속 펌핑(즉, 포지티브 또는 네가티브 펌핑)이 간헐적으로 수행되게 한다. 예를 들어, 극성 반전 신호(POL)가 하이 논리이면, 발산 제어기(197A)는, 메인 펌핑부(191)가 급속 네가티브 펌핑을 수행하게 하되 에러 검 출 신호(EDS)가 특정 논리(즉, 하이 논리)일 때(즉, 공통 전압(Vcom)이 저전위 기준 전압(Vcl)보다 높은 때)에만 진행되게 한다. 메인 펌핑부(191)의 급속 네가티브 펌핑에 의하여, 출력 노드(Nout) 상의 공통 전압(Vcom)은 저전위 기준 전압(Vcl) 쪽으로 빠르게 하강한다. 이에 따라, 공통 전압(Vcom)에서의 고전위 기준 전압(Vch)으로부터 저전위 기준 전압(Vcl)으로의 하강 기간이 단축된다. 반대로, 극성 반전 신호(POL)가 로우 논리이면, 발산 제어기(197A)는, 메인 펌핑부(191)가 급속 포지티브 펌핑을 수행하게 하되 에러 검출 신호(EDS)가 기저 논리(즉, 로우 논리)일 때(즉, 공통 전압(Vcom)이 고전위 기준 전압(Vch)보다 낮은 때)에만 진행되게 한다. 메인 펌핑부(191)의 급속 포지티브 펌핑은 출력 노드(Nout) 상의 공통 전압(Vcom)이 고전위 기준 전압(Vch) 쪽으로 빠르게 상승하게 한다. 이에 따라, 공통 전압(Vcom)에서의 저전위 기준 전압(Vcl)으로부터 고전위 기준 전압(Vch)으로의 상승 기간이 단축된다.
비슷하게, 수렴 제어기(197B)도 극성 반전 신호(POL)의 논리 값에 따라 서브 펌핑부(193)가 저속 포지티브 또는 네가티브 펌핑을 수행하게 한다. 또한, 발산 제어기(197A)의 출력신호에 따라, 수렴 제어기(197B)는 서브 펌핑부(193)의 저속 펌핑(즉, 포지티브 또는 네가티브 펌핑)이 상기 메인 펌핑부(191)의 펌핑과 상호보완되는 형태로 수행되게 한다. 예를 들어, 극성 반전 신호(POL)가 하이 논리이면, 수렴 제어기(197A)는, 서브 펌핑부(193)가 저속 포지티브 펌핑을 수행하게 하되 메인 펌핑부(191)의 급속 네가티브 펌핑이 중단된 때(즉, 공통 전압(Vcom)이 저전위 기준 전압(Vcl)보다 낮은 때)에만 진행되게 한다. 이 서브 펌핑부(193)의 저속 포 지티브 펌핑은 출력 노드(Nout) 상의 공통 전압(Vcom)이 저전위 기준 전압(Vcl)보다 낮은 전압에서 저전위 기준 전압(Vcl) 쪽으로 느리게 상승하게 한다. 이에 따라, 공통 전압(Vcom)이 저전위 기준 전압(Vcl)을 안정되게 유지함과 아울러 발진 현상이 일어나지 않게 한다. 반대로, 극성 반전 신호(POL)가 로우 논리이면, 수렴 제어기(197B)는, 서브 펌핑부(193)가 저속 네가티브 펌핑을 수행하게 하되 메인 펌핑부(191)의 급속 포지티브 펌핑이 중단된 때(즉, 공통 전압(Vcom)이 고전위 기준 전압(Vch)보다 높은 때)에만 진행되게 한다. 이 서브 펌핑부(193)의 저속 네가티브 펌핑은 출력 노드(Nout) 상의 공통 전압(Vcom)이 고전위 기준 전압(Vch)보다 높은 전압에서 고전위 기준 전압(Vch) 쪽으로 느리게 떨어지게 한다. 이에 따라, 공통 전압(Vcom)이 고전위 기준 전압(Vch)을 안정되게 유지함과 아울러 발진 현상이 일어나지 않게 한다.
이와 같이, 본 발명의 기준 전압 발생 회로의 실시 예에 해당하는 도 2의 공통 전압 발생 회로에서는, 저전위 기준 전압(Vcl)과 고전위 기준 전압(Vch)간의 레벨 범위에서는 고속 포지티브 또는 네가티브 펌핑이 수행되어 빠른 전압 발산이 진행된다. 저전위 기준 전압(Vcl)과 고전위 기준 전압(Vch) 사이의 레벨 범위를 벗어난 공통 전압에 응답하여서는 저속 포지티브 또는 네가티브 펌핑이 수행되어 저속 전압 수렴이 진행된다. 따라서, 본 발명의 실시 예에 따른 공통 전압 발생 회로에서는 발진현상이 일어나지 않는다. 이 결과, 공통 전압은 두 개의 레벨간의 전이 기간이 짧으면서도 전이된 레벨을 안정되게 유지할 수 있다.
도 3은 도 2의 공통 전압 발생 회로를 상세하게 설명하는 상세 회로도이다. 도 3을 참조하면, 상기 메인 펌핑부(191)는, 공급 전압 라인(Vdd) 및 출력 노드(Nout) 사이에 접속된 제1 트랜지스터(ML1); 및 기저 전압 라인(GND) 사이에 접속된 제2 트랜지스터(ML2)를 구비한다. 제1 트랜지스터(ML1)는, 고속 포지티브 제어 신호(HPS)가 로우 상태일 때 턴-온(Turn-on)되어 공급 전원 라인(Vdd)로부터의 공급 전압을 출력 노드(Nout)에 공급하여 출력 노드(Nout) 상의 공통 전압(Vcom)이 빠르게 높아지게 한다. 다시 말하여, 제1 트랜지스터(ML1)는 고속 포지티브 펌핑을 수행한다. 이를 위하여, 제1 트랜지스터(ML1)로는 채널 폭이 큰 P타입의 MOS 트랜지스터가 사용되나, 상기 고속 포지티브 제어 신호(HPS)가 하이 상태로 인에이블 되는 경우에는 채널 폭이 큰 N타입의 MOS 트랜지스터가 사용될 수도 있다. 한편, 제2 트랜지스터(ML2)는, 고속 네가브 제어 신호(HNS)가 하이 상태일 때 턴-온(Turn-on)되어 출력 노드(Nout) 상의 공통 전압(Vcom)을 기저 전압 라인(GND) 쪽으로 빠르게 방전시킨다. 다시 말하여, 제2 트랜지스터(ML2)는 고속 네가티브 펌핑을 수행한다. 이를 위하여, 제2 트랜지스터(ML1)로는 채널 폭이 큰 N타입의 MOS 트랜지스터가 사용되나, 상기 고속 네가티브 제어 신호(HNS)가 로우 상태로 인에이블 되는 경우에는 채널 폭이 큰 P타입의 MOS 트랜지스터가 사용될 수도 있다.
비슷하게, 상기 서브 펌핑부(193)도, 공급 전압 라인(Vdd) 및 출력 노드(Nout) 사이에 접속된 제3 트랜지스터(MS1); 및 출력 노드(Nout) 및 기저 전압 라인(GND) 사이에 접속된 제4 트랜지스터(MS2)를 구비한다. 제3 트랜지스터(MS1)는, 저속 포지티브 제어 신호(LPS)가 로우 상태일 때, 턴-온(Turn-on)되어 공급 전원 라인(Vdd)로부터의 공급 전압을 출력 노드(Nout)에 공급하여 출력 노드(Nout) 상의 공통 전압(Vcom)이 느리게 높아지게 한다. 다시 말하여, 제3 트랜지스터(MS1)는 저속 포지티브 펌핑을 수행한다. 이를 위하여, 제3 트랜지스터(MS1)로는 채널 폭이 작은 P타입의 MOS 트랜지스터가 사용되나, 상기 저속 포지티브 제어 신호(LPS)가 하이 상태로 인에이블 되는 경우에는 채널 폭이 작은 N타입의 MOS 트랜지스터가 사용될 수도 있다. 한편, 제4 트랜지스터(MS2)는, 저속 네가티브 제어 신호(LNS)가 하이 상태일 때, 턴-온(Turn-on)되어 출력 노드(Nout) 상의 공통 전압(Vcom)을 기저 전압 라인(GND) 쪽으로 느리게 방전시킨다. 다시 말하여, 제4 트랜지스터(MS2)는 저속 네가티브 펌핑을 수행한다. 이를 위하여, 제4 트랜지스터(MS1)로는 채널 폭이 작은 N타입의 MOS 트랜지스터가 사용되나, 상기 저속 네가티브 제어 신호(LNS)가 로우 상태로 인에이블 되는 경우에는 채널 폭이 작은 P타입의 MOS 트랜지스터가 사용될 수도 있다.
상기 에러 검출부(195)는 제어용 스위치(SW1)로부터 기준 전압을 입력하는 비교기(200)를 구비한다. 제어용 스위치(SW1)는 도 1의 타이밍 컨트롤러(130)로부터의 극성 반전 신호(POL)의 논리 값에 따라 저전위 또는 고전위 기준 전압(Vcl,Vch)를 비교기(200)에 공급한다. 예를 들어, 극성 반전 신호(POL)가 하이 논리이면, 제어용 스위치(SW1)는 저전위 기준 전압(Vcl)을 비교기(200)의 반전 단자에 공급한다. 반대로, 극성 반전 신호(POL)가 로우 논리이면, 제어용 스위치(SW1)는 고전위 기준 전압(Vch)를 비교기의 반전 단자에 공급한다. 비교기(200)는 출력 노드(Nout)로부터의 공통 전압(Vcom)을 제어용 스위치(SW1)으로부터의 저전위 또는 고전위 기준 전압(Vcl 또는 Vch)과 비교하여 하이 또는 로우 논리를 가 지는 에러 검출 신호(EDS)를 발생한다. 에러 검출 신호(EDS)는, 공통 전압(Vcom)이 저전위 또는 고전위 기준 전압(Vcl 또는 Vch)보다 높으면 하이 논리를 가지는 반면에 공통 전압(Vcom)이 저전위 또는 고전위 기준 전압(Vcl 또는 Vch)보다 낮으면 로우 논리를 가진다.
발산 제어기(197A)는 상기 극성 반전 신호(POL) 및 상기 비교기(200)로부터의 에러 검출 신호(EDS)를 공통적으로 입력하는 OR 게이트(201) 및 AND 게이트(202)를 구비한다. OR 게이트(201)는 극성 반전 신호(POL) 및 에러 검출 신호(EDS) 모두가 로우 논리를 가지는 경우(즉, 극성 반전 신호(POL)에 의하여 선택된 고전위 기준 전압(Vch)보다 공통 전압(Vcom)이 낮은 경우)에만 로우 상태로 인에이블 되는 고속 포지티브 제어 신호(HPS)를 발생한다. OR 게이트(201)에서 발생된 고속 포지티브 제어 신호(HPS)는 메인 펌핑부(191)의 제1 트랜지스터(ML1)의 게이트 단자에 공급되어 제1 트랜지스터(ML1)로 하여금 고속 포지티브 전압 펌핑을 수행하게 한다. 그러면 출력 노드(Nout) 상의 공통 전압(Vcom)은 저전위 기준 전압(Vcl) 쪽에서 고전위 기준 전압(Vch) 쪽으로 빠르게 접근하게 된다. 이렇게 OR 연산을 하는 OR 게이트(201)는 제1 트랜지스터(ML1)가 하이 논리에 의해 구동되는 경우에는 NOR 게이트로 대치될 수도 있다. AND 게이트(202)는 극성 반전 신호(POL) 및 에러 검출 신호(EDS) 모두가 하이 논리를 가지는 경우(즉, 극성 반전 신호(POL)에 의하여 선택된 저전위 기준 전압(Vcl)보다 공통 전압(Vcom)이 높은 경우)에만 하이 상태로 인에이블 되는 고속 네가티브 제어 신호(HNS)를 발생한다. AND 게이트(202)에서 발생된 고속 네가티브 제어 신호(HNS)는 메인 펌핑부(191)의 제2 트랜지스터(ML2)의 게이트 단자에 공급되어 제2 트랜지스터(ML2)로 하여금 고속 네가티브 전압 펌핑을 수행하게 한다. 이 때, 출력 노드(Nout) 상의 공통 전압(Vcom)은 고전위 기준 전압(Vch) 쪽에서 저전위 기준 전압(Vcl) 쪽으로 빠르게 접근하게 된다. 이 AND 연산을 하는 AND 게이트(202)는 제2 트랜지스터(ML2)가 로우 논리에 의해 구동되는 경우에는 OR 게이트로 대치될 수도 있다.
수렴 제어기(197B)는 상기 극성 반전 신호(POL)를 공통적으로 입력하는 ENOR 게이트(203) 및 EOR 게이트(204)를 구비한다. ENOR 게이트(203)은 극성 반전 신호(POL)과 수렴 제어기(197B)의 AND 게이트(202)로부터의 고속 네가티브 제어 신호(HNS)를 ENOR 연산한다. ENOR 게이트(203)은 극성 반전 신호(POL) 및 고속 네가티브 제어 신호(HNS)가 서로 다른 논리를 가지는 경우(즉, 극성 반전 신호(POL)에 의하여 선택된 저전위 기준 전압(Vcl)보다 공통 전압(Vcom)이 낮은 경우)에만 로우 상태로 인에이블 되는 저속 포지티브 제어 신호(LPS)를 발생한다. ENOR 게이트(203)에서 발생된 저속 포지티브 제어 신호(LPS)는 서브 펌핑부(193)의 제3 트랜지스터(MS1)의 게이트 단자에 공급되어 제3 트랜지스터(MS1)로 하여금 저속 포지티브 전압 펌핑을 수행하게 한다. 그러면, 출력 노드(Nout) 상의 공통 전압(Vcom)은 저전위 기준 전압(Vch)보다 낮은 전압에서 저전위 기준 전압(Vch) 쪽으로 느리게 접근하게 된다. 이렇게 ENOR 연산을 하는 ENOR 게이트(203)는 제3 트랜지스터(MS1)가 하이 논리에 의해 구동되는 경우에는 EOR 게이트로 대치될 수도 있다. EOR 게이트(204)은 극성 반전 신호(POL)과 발산 제어기(197A)의 OR 게이트(201)로부터의 고속 포지티브 제어 신호(HPS)를 EOR 연산한다. EOR 게이트(204)은 극성 반전 신호(POL) 및 고속 포지티브 제어 신호(HPS)가 같은 논리를 가지는 경우(즉, 극성 반전 신호(POL)에 의하여 선택된 고전위 기준 전압(Vch)보다 공통 전압(Vcom)이 높은 경우)에만 하이 상태로 인에이블 되는 저속 네가티브 제어 신호(LNS)를 발생한다. EOR 게이트(203)에서 발생된 저속 네가티브 제어 신호(LNS)는 서브 펌핑부(193)의 제4 트랜지스터(MS2)의 게이트 단자에 공급되어 제4 트랜지스터(MS2)로 하여금 저속 네가티브 전압 펌핑을 수행하게 한다. 이 때, 출력 노드(Nout) 상의 공통 전압(Vcom)은 고전위 기준 전압(Vch)보다 높은 전압에서 고전위 기준 전압(Vch) 쪽으로 느리게 접근하게 된다. 이렇게 EOR 연산을 하는 EOR 게이트(204)는 제4 트랜지스터(MS2)가 로우 논리에 의해 구동되는 경우에는 ENOR 게이트로 대치될 수도 있다.
본 발명의 기준 전압 발생 회로의 실시 예인 공통 전압 발생 회로를 구성하는 도 3의 구성요소들 각각의 출력 신호는 도 4에 도시된 로직 테이이블을 통하여서도 명백하게 드러난다. 도 4의 로직 테이블에 기재된 각 신호 별 로직 변화는 본 발명에 속하는 통상의 지식을 가진 자라면 누구나 쉽게 이해할 수 있을 것이다. 따라서, 도 4의 로직 테이블에 대한 설명은 생략될 것이다.
이와 같이, 본 발명에 따른 기준 전압 발생 회로에서는, 저전위 기준 전압과 고전위 기준 전압간의 레벨 범위에서는 고속 포지티브 또는 네가티브 펌핑이 수행되어 빠른 전압 발산이 진행된다. 저전위 기준 전압과 고전위 기준 전압 사이의 레벨 범위를 벗어난 공통 전압에 응답하여서는 저속 포지티브 또는 네가티브 펌핑이 수행되어 저속 전압 수렴이 진행된다. 따라서, 본 발명에 따른 기준 전압 발생 회로에서는 발진현상이 일어나지 않는다. 이 결과, 스윙 타입의 기준 전압 신호는 두 개의 레벨간의 전이 기간이 짧으면서도 전이된 레벨을 안정되게 유지할 수 있다.
이러한 빠른 발산 특성 및 느린 수렴 특성을 가지는 스윙 타입의 기준 전압 신호를 공통 전압(Vcom)으로서 사용하는 본 발명에 따른 액정 표시 장치에서는, 액정 패널 상의 액정 셀에 번갈아 공급되는 부극성 및 정극성의 화소 데이터 전압에서는 잡음이 발생되지 않게 된다. 이 결과, 본 발명에 따른 액정 표시 장치에서는 플리커 및 아티팩트와 같은 잡음이 없는 양질의 화상이 표시될 수 있다.
이상과 같이, 본 발명의 실시 예가 도 1 내지 도 4과 결부되어 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 예를 들면, 도 2 및 도 3에서의 극성 반전 신호를 적어도 2비트 이상의 레벨 선택 신호로 대치하고, 그 레벨 선택 신호의 논리 값에 따라 서로 다른 적어도 3개의 기준 레벨들이 공통 전압과 선택적으로 비교되게 할 수 있다. 이 경우, 발산 및 수렴 제어기는 레벨 선택 신호의 논리 값과 에러 검출 신호에 따라 고속 포지티브 및 네가티브 펌핑과 저속 포지티브 및 네가티브 펌핑이 선택적으로 수행되게 한다. 이전에 선택된 기준 레벨과 현재 선택된 기준 레벨의 사이에서는 빠른 발산 특성을 그들 사이를 벗어나 범위에서는 느린 수렴 특성를 가지는 스윙 타입의 공통 전압(즉, 기준 전압)이 출력 노드에서 발생될 수 있다. 따라서, 본 발명의 기술적인 범위 및 특징들은 실시 예의 설명에 국한될 수는 없고 첨부된 특허청구의 범위에 기재된 사항에 의하여 설정되어야 할 것이다.

Claims (21)

  1. 출력 노드 상의 공통 전압을 빠르게 상승시키는 고속 포지티브 또는 빠르게 하강시키는 고속 네가티브 펌핑을 선택적으로 수행하는 메인 펌핑부;
    상기 출력 노드 상의 공통 전압을 느리게 상승시키는 저속 포지티브 또는 느리게 하강시키는 저속 네가티브 펌핑을 선택적으로 수행하는 서브 펌핑부;
    극성반전신호의 논리값에 따라 공통전압을 고전위 기준전압 또는 저전위 기준전압과 비교하여 에러검출 신호를 발생시키는 에러 검출부; 및
    상기 극성반전신호의 논리값에 따라 상기 메인 펌핑부의 고속 포지티브 펌핑 및 서브 펌핑부의 저속 네가티브 펌핑 또는 상기 메인 펌핑부의 고속 네가티브 펌핑 및 서브 펌핑부의 저속 포지티브 펌핑이 수행되게 하고, 상기 에러검출 신호의 논리값에 따라 상기 메인 펌핑부의 펌핑과 상기 서브 펌핑부의 펌핑을 절환되게 하는 펌핑 제어부;를 구비하는 것을 특징으로 하는 공통 전압 발생 회로.
  2. 제 1 항에 있어서,
    상기 펌핑 제어부는 극성반전신호가 하이 논리이면 에러검출 신호의 논리값에 따라 메인 펌핑부의 고속 네가티브 펌핑과 서브 펌핑부의 저속 포지티브 펌핑이 선택적으로 수행하도록 제어하는 공통 전압 발생회로.
  3. 제 2 항에 있어서,
    상기 펌핑 제어부는 극성반전신호가 하이 논리이고 에러검출 신호가 하이 논리이면 상기 메인 펌핑부가 고속 네가티브 펌핑을 수행하게 하고, 극성반전신호가 하이 논리이고 에러검출 신호가 로우 논리이면 상기 서브 펌핑부가 저속 포지티브 핌핑을 수행하게 하는 것을 특징으로 하는 공통 전압 발생회로.
  4. 제 1 항에 있어서,
    상기 펌핑 제어부는 극성반전신호가 하이 논리이고 에러검출 신호가 하이 논리이면 상기 메인 펌핑부가 고속 네가티브 펌핑을 수행하게 하고, 극성반전신호가 하이 논리이고 에러검출 신호가 로우 논리이면 상기 서브 펌핑부가 저속 포지티브 핌핑을 수행하게 하는 것을 특징으로 하는 공통 전압 발생회로.
  5. 제 4 항에 있어서,
    상기 펌핑 제어부는 극성반전신호가 로우 논리이고 에러검출 신호가 하이 논리이면 상기 서브 펌핑부가 저속 네가티브 펌핑을 수행하게 하고, 극성반전신호가 로우 논리이고 에러검출 신호가 로우 논리이면 상기 메인 펌핑부가 고속 포지티브 펌핑을 수행하게 하는 것을 특징으로 하는 공통 전압 발생회로.
  6. 제 1 항에 있어서,
    상기 펌핑 제어부는 극성반전신호가 로우 논리이고 에러검출 신호가 하이 논리이면 상기 서브 펌핑부가 저속 네가티브 펌핑을 수행하게 하고, 극성반전신호가 로우 논리이고 에러검출 신호가 로우 논리이면 상기 메인 펌핑부가 고속 포지티브 펌핑을 수행하게 하는 것을 특징으로 하는 공통 전압 발생회로.
  7. 제 1 항에 있어서,
    상기 에러 검출부는 극성반전신호가 하이 논리이면 공통전압을 저전위 기준전압과 비교하고, 극성반전신호가 로우 논리이면 공통전압을 고전위 기준전압과 비교하는 것을 특징으로 하는 공통 전압 발생회로.
  8. 제 7 항에 있어서,
    상기 에러 검출부는 극성반전신호가 하이 논리이면 공통전압을 저전위 기준전압과 비교하고, 극성반전신호가 로우 논리이면 공통전압을 고전위 기준전압과 비교하는 것을 특징으로 하는 공통 전압 발생회로.
  9. 제 1 항에 있어서,
    상기 메인 펌핑부는 고속 포지티브 제어 신호에 의해 상기 출력 노드상의 전압을 빠르게 충전되게 하는 제1 트랜지스터 및 상기 고속 네가티브 제어 신호에 의해 상기 출력 노드상의 전압을 빠르게 방전되게 하는 제2 트랜지스터를 구비하고,
    상기 서브 펌핑부는 저속 포지티브 제어 신호에 의해 상기 출력 노드상의 전압을 느리게 충전되게 하는 제3 트랜지스터 및 상기 저속 네가티브 제어신호에 의해 상기 출력 노드 상의 전압을 느리게 방전되게 하는 제4 트랜지스터를 구비하는 것을 특징으로 하는 공통 전압 발생회로.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 트랜지스터들은 제3 및 제4 트랜지스터들에 비해 큰 채널 폭을 가지는 것을 특징으로 하는 공통 전압 발생회로.
  11. 액정패널;
    상기 액정패널 상의 데이터 라인들 및 게이트 라인들을 구동하는 데이터 드라이버 및 게이트 드라이버;
    상기 데이터 및 게이트 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러로부터 극성제어신호에 응답하는 공통 전압 발생회로를 포함하고,
    상기 공통 전압 발생회로는
    출력 노드 상의 공통 전압을 빠르게 상승시키는 고속 포지티브 펌핑 또는 빠르게 하강시키는 고속 네가티브 펌핑을 수행하는 메인 펌핑부;
    상기 출력 노드 상의 공통 전압을 느리게 상승시키는 저속 포지티브 펌핑 또는 느리게 하강시키는 저속 네가티브 펌핑을 수행하는 서브 펌핑부;
    극성반전신호의 논리값에 따라 상기 공통전압을 고전위 기준전압 또는 저전위 기준전압과 비교하여 에러검출 신호를 발생시키는 에러 검출부; 및
    상기 극성반전신호의 논리값에 따라 상기 메인 펌핑부의 고속 포지티브 펌핑 및 서브 펌핑부의 저속 네가티브 펌핑 또는 상기 메인 펌핑부의 고속 네가티브 펌핑 및 서브 펌핑부의 저속 포지티브 펌핑이 수행되게 하고, 상기 에러검출신호의 논리값에 따라 상기 메인 펌핑부의 펌핑과 상기 서브 펌핑부의 펌핑을 절환되게 하는 펌핑 제어부;를 포함하는 것을 특징으로 하는 액정표시장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020070064901A 2006-06-30 2007-06-29 공통 전압 발생 회로 및 그를 이용한 액정표시장치 KR101418115B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060200 2006-06-30
KR20060060200 2006-06-30

Publications (2)

Publication Number Publication Date
KR20080002661A KR20080002661A (ko) 2008-01-04
KR101418115B1 true KR101418115B1 (ko) 2014-07-09

Family

ID=38876064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064901A KR101418115B1 (ko) 2006-06-30 2007-06-29 공통 전압 발생 회로 및 그를 이용한 액정표시장치

Country Status (4)

Country Link
US (1) US7746302B2 (ko)
JP (1) JP4707649B2 (ko)
KR (1) KR101418115B1 (ko)
CN (1) CN100573646C (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924417B1 (ko) * 2011-11-24 2019-02-21 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9449567B2 (en) * 2013-02-26 2016-09-20 Au Optronics Corporation Common voltage compensation in display apparatus
KR102029319B1 (ko) * 2013-06-19 2019-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20160119591A (ko) * 2015-04-06 2016-10-14 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 반도체 장치
JP2018040963A (ja) * 2016-09-08 2018-03-15 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
US20180322839A1 (en) * 2017-05-05 2018-11-08 HKC Corporation Limited Display panel and display apparatus using same
US10395614B2 (en) * 2017-06-22 2019-08-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Common voltage generating circuit and LCD
CN108198540B (zh) * 2018-02-26 2019-12-13 惠科股份有限公司 一种显示装置的驱动方法及系统
CN109192127B (zh) * 2018-10-29 2022-06-24 合肥鑫晟光电科技有限公司 时序控制器及其驱动方法、显示装置
US11226645B2 (en) * 2019-05-16 2022-01-18 Sitronix Technology Corp. Reference voltage generating circuit
JP7232739B2 (ja) * 2019-08-30 2023-03-03 ラピスセミコンダクタ株式会社 表示ドライバ、表示装置及び半導体装置
CN113205783B (zh) * 2021-04-25 2022-11-25 成都中电熊猫显示科技有限公司 用于显示设备的控制装置和用于电平转换模块的控制方法
CN115622371B (zh) * 2022-10-31 2023-07-21 深圳市瀚强科技股份有限公司 用于无桥pfc电路的控制电路及其控制方法、电源系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195126A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp インバータ回路
JPH08122749A (ja) * 1994-10-26 1996-05-17 Sharp Corp 出力信号電圧制御回路
JPH11251897A (ja) * 1997-12-22 1999-09-17 Alcatel Cit ディジタル集積回路装置用の出力回路
JP2002185301A (ja) 2000-12-15 2002-06-28 Fujitsu Ltd 半導体装置及び制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420720A (en) * 1987-07-16 1989-01-24 Fujitsu Ltd Output buffer circuit
JP3858590B2 (ja) * 2000-11-30 2006-12-13 株式会社日立製作所 液晶表示装置及び液晶表示装置の駆動方法
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195126A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp インバータ回路
JPH08122749A (ja) * 1994-10-26 1996-05-17 Sharp Corp 出力信号電圧制御回路
JPH11251897A (ja) * 1997-12-22 1999-09-17 Alcatel Cit ディジタル集積回路装置用の出力回路
JP2002185301A (ja) 2000-12-15 2002-06-28 Fujitsu Ltd 半導体装置及び制御方法

Also Published As

Publication number Publication date
JP2008015456A (ja) 2008-01-24
CN101097694A (zh) 2008-01-02
US20080001870A1 (en) 2008-01-03
US7746302B2 (en) 2010-06-29
KR20080002661A (ko) 2008-01-04
JP4707649B2 (ja) 2011-06-22
CN100573646C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
KR101418115B1 (ko) 공통 전압 발생 회로 및 그를 이용한 액정표시장치
US9390666B2 (en) Display device capable of driving at low speed
KR101318005B1 (ko) 패널 적응형 게이트 스캔 신호 변조 기능을 가지는 액정디스플레이 장치
US9548031B2 (en) Display device capable of driving at low speed
US10497329B2 (en) Device for changing driving frequency
US20170069256A1 (en) Display apparatus and method of driving the same
US20040246246A1 (en) Image display device with increased margin for writing image signal
KR20200002052A (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
US9111504B2 (en) Liquid crystal display device with correction unit to generate correction gray level signal voltages
CN101083062A (zh) 液晶显示器件及其驱动方法
KR20080056905A (ko) 액정표시장치 및 그의 구동 방법
WO2002006885A1 (fr) Affichage a cristaux liquides comprenant une cellule ocb et son procede de commande
US20170047028A1 (en) Display apparatus and method of driving the same
KR102344575B1 (ko) 표시장치 및 그 구동방법
KR20160137866A (ko) 게이트 구동 장치, 그것을 포함하는 표시 장치 및 그 구동 방법
CN115311996A (zh) 显示装置和刷新驱动方法
KR20070059337A (ko) 액정표시장치 및 그의 구동 방법
KR102015848B1 (ko) 액정표시장치
JP5307392B2 (ja) 液晶表示装置及びその駆動方法
TW201331905A (zh) 液晶顯示器及其運作方法
JP4198027B2 (ja) 液晶表示装置の駆動方法
KR101411692B1 (ko) 액정표시장치 및 그의 구동방법
CN104766583B (zh) 一种极性反转的补偿方法、装置和液晶显示器
JP2001272959A (ja) 液晶表示装置
KR20080062454A (ko) 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6