JPH11251897A - ディジタル集積回路装置用の出力回路 - Google Patents

ディジタル集積回路装置用の出力回路

Info

Publication number
JPH11251897A
JPH11251897A JP10314285A JP31428598A JPH11251897A JP H11251897 A JPH11251897 A JP H11251897A JP 10314285 A JP10314285 A JP 10314285A JP 31428598 A JP31428598 A JP 31428598A JP H11251897 A JPH11251897 A JP H11251897A
Authority
JP
Japan
Prior art keywords
driving
output
steepness
drive
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10314285A
Other languages
English (en)
Inventor
Johan Gabriel A Verkinderen
ヨハン・ガブリエル・アウグスト・ベルキンデレン
Joannes Mathilda J Sevenhans
ジヨアンヌ・マチルダ・ジヨセフ・セベンハンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Alcatel CIT SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA filed Critical Alcatel CIT SA
Publication of JPH11251897A publication Critical patent/JPH11251897A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 外部負荷静電容量から大幅に独立した出力パ
ルスを発生できるディジタル集積回路装置用の出力回路
を提供すること。 【解決手段】 出力パルス(OS)を発生させる調整可
能な駆動能力を有する駆動装置と、出力パルス(OS)
の峻度をモニタする手段(SENS)と、モニタされた
峻度と所定の峻度の差を最小にするように駆動装置の駆
動能力を調整する手段(SEL)とを含む。駆動装置
は、相互に独立して起動できる複数の駆動段(PM1−
NM1、PM2−NM2、PM3−NM3、PM4−N
M4、PM5−NM5)を備え、駆動能力を調整する手
段(SEL)は、複数の駆動段(PM1−NM1、PM
2−NM2、PM3−NM3、PM4−NM4、PM5
−NM5)の内の一つ以上の駆動段を起動する手段を備
える。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、高速ディジタル集
積回路装置用の出力回路に関する。これらのディジタル
集積回路装置は、数十MHzまでの典型的周波数を有す
るディジタルパルスを発生させる。
【従来の技術】それらのディジタル集積回路装置によっ
て発生されるディジタルパルスの鋭い立上がりおよび立
下がりエッジは、高周波ひずみ、漏話、電圧供給変化、
ピーク電流などの、いわゆるスイッチング雑音を誘発す
る。一方で、このスイッチング雑音は、回路の内部動作
に、入力と内部回路の接地線および電力供給線上での雑
音のパルス化、または擬似データ信号を発生させる高お
よび低電位データ信号に対する基準電圧におけるローカ
ルしきい値のシフトなど、いくつかの破壊的影響を及ぼ
す。他方で、雑音は、ホストシステムと干渉する可能性
のある無線周波数放射干渉や電磁誘導干渉雑音などのE
MC(電磁界適合性)問題を起こす。現在、ディジタル
集積回路装置に対するEMC要件は、欧州基準で決定さ
れており、販売されるいずれの装置も尊重しなければな
らない。これらのEMC要件を満たすためには、ディジ
タル回路の環境との干渉が低減されなければならず、そ
れは出信号の立上がりエッジおよび立下がりエッジの峻
度が低減されなければならないことを意味する。上述の
問題の一つの解決方法は、欧州特許出願EP−A−04
43435に開示されている。それは、調整可能な駆動
能力を有する駆動装置を含む集積ディジタル装置用の出
力緩衝回路に関する。この目的のために、駆動装置は、
異なる駆動能力をもつ第一および第二の出力駆動段を含
む。これら二つの駆動段は、並列に接続され、外部負荷
静電容量の充電または放電電流を制限するために、順次
作動する。出力緩衝器の入力が低から高へ移行する間、
小さな駆動能力を有する第一駆動段のみが第一ステップ
で作動し、それによって外部負荷静電容量は、第一駆動
段によって発生する小さな充電/放電電流によって充電
される。この第一充電ステップの間、緩衝回路の出力電
圧は常時検出され、出力電圧が所定のしきい値を超える
場合、大きな駆動能力を有する第二駆動段が起動され
る。充電電流は次に、この第二ステップの間、相当に上
がり、それによって外部負荷静電容量の充電を急速に完
了させる。したがって、入力が高から低へ移行する間、
駆動段は、二つのステップで作動する。第一ステップで
は、外部負荷静電容量は、第一駆動段で発生する小さな
放電電流によって放電される。出力電圧が、ある種のし
きい値よりも落ちた後には、駆動装置の駆動能力は、第
二駆動段を起動することによって調整され、それによっ
て外部負荷の放電が急速に完了する。緩衝回路の出力電
圧が、所定のしきい値を通りすぎるたびに駆動装置の駆
動能力を調整し、それによって外部負荷静電容量を前述
のように二つのステップで充電または放電することによ
り、欧州特許出願EP−A−0443435の出力緩衝
回路は、単一駆動段などの、固定駆動能力を有する駆動
装置に比べて出力信号の峻度を全体的に低減する。欧州
特許出願EP−A−0443435の出力緩衝回路の一
つの短所は、出力パルスの峻度が外部負荷静電容量に大
きく依存していることである。実際に、大きな負荷静電
容量の存在下で、第一ステップの時に充電/放電電流が
小さく、また第二ステップの時に充電/放電電流が大き
いと、出力電圧の立上がり/立下がりは緩慢になり、小
さな負荷静電容量の存在下では、電流が同様であると、
出力電圧の立上がり/立下がりはずっと速くなる。つま
り、欧州特許出願EP−A−0443435に記述され
た出力緩衝回路の出力パルスの峻度は、ディジタル集積
回路によって駆動される回路の出力容量に大きく依存し
ている。
【発明が解決しようとする課題】本発明の目的は、外部
負荷静電容量から大幅に独立した出力パルスを発生させ
ることが可能なディジタル集積回路装置用の出力回路を
提供することである。
【課題を解決するための手段】本発明は、出力パルスを
発生させるための調整可能な駆動能力を有する駆動装置
と、前記出力パルスの峻度をモニタするための手段と、
モニタされた峻度と所定の峻度の差に基づいて前記駆動
装置の駆動能力を調整するための手段とを含む、ディジ
タル集積回路装置用の出力回路を提供することによって
この問題に対処する。この出力回路で出力パルスが生成
されている間、出力パルスの実際の峻度がモニタされ、
所定の目標の峻度と比較される。前記の実際の峻度と前
記の目標峻度の差に基づいて、その後に駆動能力が、前
記の差を低減するように調整される。つまり、実際の峻
度が所定の目標の峻度よりも小さい場合、駆動装置の駆
動能力は上げられる。他方、実際の峻度が所定の目標の
峻度よりも高い場合、駆動装置の駆動能力は下げられ
る。したがって、本発明に基づく回路は、出力電圧の勾
配に影響を及ぼすかもしれない他のパラメータに関わり
なく、出力パルスの峻度を目標値にできるだけ近く維持
する制御回路として作動する。駆動装置の所与の駆動能
力については、出信号の峻度は、外部負荷静電容量に大
きく依存するはずである。つまり、大きな外部負荷で
は、出信号の勾配は、小さな外部負荷の場合よりもずっ
と低くなる。したがって、パルスの峻度が所定の値とほ
ぼ同等になるように駆動能力を調整することにより、本
発明の回路は、駆動装置の駆動能力を外部負荷静電容量
に適応させる。その結果、出力信号の形は、もはや外部
負荷に影響されなくなる。外部負荷静電容量から独立し
た出力勾配を得ることの他に、出力パルスのエッジの峻
度は、温度変化から独立になり、ディジタル集積回路の
処理パラメータに対して敏感でなくなる。これは、温度
上昇が出力回路の(MOSFET/金属酸化膜半導体電
界効果トランジシスタからの電流など)駆動強度を、し
たがってパルスエッジの峻度をも低減させる効果を有す
る、従来の技術の解決法に勝る相当な利点である。出力
回路を実施するには、前記駆動装置は、相互に独立して
起動されることが可能な複数の駆動段を備え、駆動能力
を調整するための前記手段は、前記複数の駆動段から一
つ以上の駆動段を起動するための手段を備えることが好
ましい。この文脈での「起動する」という用語は、たい
へん一般的な意味で理解されなければならないことに、
留意されたい。実際、「駆動段を起動する」という用語
は「作動しているが、以前には接続されていなかった駆
動段を出力回路に接続する」を意味することが可能であ
り、したがって必要な充電/放電電流の発生に貢献す
る。あるいは、「起動する」は「以前に接続されていた
駆動段の動作を開始する」という意味を有することもで
きる。第一の実施形態では、駆動段は、同一の駆動能力
を有し、駆動能力を調整するための前記手段は、十分な
数の前記駆動段を起動するための手段を備える。この場
合、駆動能力の調整は、起動される駆動段の数を変える
ことによって実現される。起動された駆動段は、並列に
接続され、その結果、外部負荷静電容量を充電/放電す
るのに必要な充電/放電電流を形成するためにそれぞれ
の充電電流が追加される。結果として生じるパルスの峻
度が、目標峻度に比べて高すぎる場合、起動される駆動
段の数は削減される。他の場合では、結果として生じる
信号のエッジが平滑すぎる場合、起動される駆動段の数
は、駆動装置の全駆動能力を増大させるために増加され
る。所定の目標峻度よりも小さいかまたはそれに等しい
峻度を有する出力信号を、予期される最小負荷静電容量
の存在下で、かつ単一の起動された駆動段で、発生する
ように駆動段の駆動能力を選択することが好ましいこと
に留意されたい。所定の目標峻度よりも高いかまたはそ
れに等しい峻度を有する出力信号を、予期される最大負
荷静電容量の存在下で、かつ全駆動段を起動させて、発
生するように全駆動段を選択することが好ましい。結果
として生じる出力回路は、負荷可能出力の広い範囲にわ
たって要求されたパルス形を発生させることができる。
第二の実施形態では、前記駆動段は、異なる駆動能力を
有し、駆動能力を調整するための前記手段は、前記駆動
段のうちの一つを選択し起動するための手段を備える。
前記の選択された駆動段は十分な駆動能力を有する。こ
の場合、駆動能力の調整は、要求された出力パルス形を
発生させるもっとも十分な駆動能力を有する、特定の駆
動段を選択起動することによって実現される。結果とし
て生じるパルスの峻度が、目標の峻度に比べて高すぎる
場合、次に低い駆動能力を有する駆動段が後続のパルス
のために選択される。他方、結果として生じる信号のエ
ッジが平滑すぎる場合、次に高い駆動能力を有する駆動
段が後続のパルスを発生させるために選択される。この
場合、各駆動段の個々の駆動能力は、外部負荷静電容量
の予期される範囲にわたって十分なパルスを発生させる
ために要求される駆動能力の範囲にわたって、最善の滑
らかさをもたらすように選択されることが好ましい。二
つの実施形態について、以下の規則が有効であることが
注意されるべきである。つまり、要求値の範囲をカバー
するために、駆動段の数が大きくなればなるほど、駆動
装置の二つの連続する駆動能力間の差がより小さくな
り、所定の峻度によりよくマッチできる。ただし、経済
的理由のために、駆動段の全数は妥当な範囲内に維持さ
れる。前記二つの実施形態を組み合わせることも可能で
あることにさらに留意されたい。この場合、駆動装置
は、異なる個々の駆動能力を有する複数の駆動段を含
み、駆動装置の全駆動能力は、複数の駆動段を同時に起
動することによって、それらの段の個々の駆動能力を組
み合わせることにより、調整される。出力パルスの峻度
をモニタするための前記手段は、所定の時間間隔の後の
出力電圧を基準電圧と比較するための手段を含むことが
好ましく、前記時間間隔はパルス開始とともに始まり、
前記基準電圧は前記時間間隔の後に、前記の所定の目標
峻度を有するパルスの電圧レベルに一致する。本回路の
可能な実施態様は、第一入力が基準電圧源に接続され、
第二入力が前記出力回路の出力に接続されている比較器
を含む。比較器は、所定の時間間隔の後に、目標電圧
と、前記時間間隔後の出力電圧との差に特有の差信号を
発生するためのトリガ信号によってクロックされる。比
較器によって発生する差信号は、次に起動された駆動段
の数を増やすか減らす目的か、または、次に高い駆動能
力もしくは次に低い駆動能力を有する駆動段を起動する
目的のセレクタにおいて使用されることができる。複数
の出力端子および複数の出力回路を含むディジタル集積
回路装置では、一つの出力回路が各出力端子と結合され
ており、前記各出力回路が出力パルスを発生させるため
の調整可能な駆動能力を有する駆動装置を含んでいて、
各出力回路に個々の制御回路を必ずしも設ける必要がな
いことに留意されたい。この場合、少なくとも一つの前
記出力回路からの出力パルスの峻度をモニタするための
手段と、モニタされた峻度と所定の峻度の差に基づいて
各駆動装置の駆動能力を調整するための手段とを設けれ
ば十分である。これは、一つの単一駆動装置のパルス
か、複数の駆動装置のパルスかをモニタできる一つのマ
スタ制御回路を設けることによって実施できる。駆動能
力を調整するための手段の出力における選択信号を複製
し、各出力端子で各出力駆動装置に印加することができ
る。
【発明の実施の形態】本発明は、添付の図面を参照しな
がら、非限定的実施形態についての以下の説明を読め
ば、より明らかになるであろう。図1を参照すると、新
しい出力回路の実施形態は、検出装置SENS、セレク
タSEL、および、並列結合されている出力駆動段の列
を含む。出力駆動段は、一対の相反するタイプのトラン
ジスタを含んでいると有利である。図1に示す実施態様
では、駆動段は、P−MOSFET−N−MOSFET
Tの対、PM1−NM1、PM2−NM2、PM3−N
M3、PM4−NM4、PM5−NM5を備える。これ
らの異なる駆動段は、並列に結合されている。これは、
ドレーンD1’、D2’、D3’、D4’、D5’、D
1、D2、D3、D4、D5が相互接続され、ソースS
1、S2、S3、S4、S5が相互接続(接地GND)
され、ソースS1’、S2’、S3’、S4’、S5’
が相互に接続(電圧供給VDD)されていることを意味
する。出力駆動MOSFETPM1−NM1、PM2−
NM2、PM3−NM3、PM4−NM4、PM5−N
M5のゲートノードG1、G1’、G2、G2’、G
3、G3’、G4、G4’、G5、G5’はセレクタS
ELの異なる出力端に接続されており、その結果、それ
らのゲートノードはセレクタSELから独立した選択信
号を受取り、それによって、異なるトランジスタは前記
セレクタSELによって個々に活動化されることが可能
である。つまり、出力駆動段PM1−NM1、PM2−
NM2、PM3−NM3、PM4−NM4、およびPM
5−NM5は、セレクタSELのこれらの選択信号を介
して個々に動作可能または使用不可能にされる。第一の
実施形態では、出力駆動段PM1−NM1、PM2−N
M2、PM3−NM3、PM4−NM4、PM5−NM
5の駆動能力はまったく同じである。これらの全駆動段
が動作可能にされると、それらの個々の駆動能力が合成
されて、もっとも鋭いエッジを備える出力信号OSが生
成される。一つを除いたすべての出力駆動装置が使用不
可能にされると、もっとも平滑なエッジを備える出力パ
ルスOSが生成される。より多くの出力駆動段を動作可
能または使用不可能にすることによって、ソース出力パ
ルスOSのエッジの峻度を段階的に制御できる。通常、
出力回路はエッジができるだけなめらかな安全モードで
起動する。検出装置SENSの出力に基づいて、パルス
のエッジの峻度が目標値TVを超えるまで、より多くの
出力駆動段が動作可能にされる(図2参照)。検出装置
SENSは次にさらに出力パルスOSをモニタし、ま
た、モニタされたパルスOSのエッジが、各々あまりに
平滑な、またはあまりに鋭い場合に、出力装置を動作可
能にするかまたは使用不可能にすることによってエッジ
の峻度を調整する。第二の実施形態では、駆動段PM1
−NM1、PM2−NM2、PM3−NM3、PM4−
NM4、PM5−NM5の個々の駆動能力は、互いに異
なり、予想される負荷容量に適応するように選択され
る。たとえば、駆動段PM1−NM1は、小さい外部負
荷に適応する最小駆動能力を有し、駆動段PM5−NM
5は、大きい外部負荷に適応する最大駆動能力を有す
る。これは、所与の外部負荷に対して、駆動段PM1−
NM1がもっとも平滑なエッジを備える出力パルスOS
を発生させるのに対して、駆動段PM5−NM5がもっ
とも鋭いエッジを備える出力パルスOSを発生させるこ
とを意味する。次に高いまたは低い駆動能力を有する駆
動段を動作可能にするかまたは使用不可能にすることに
よって、ソース出力パルスOSのエッジの峻度を段階的
に制御できる。通常、出力回路は、駆動段PM1−NM
1を活動化することによって、エッジができるだけなめ
らかな安全モードで起動する。検出装置SENSの出力
に基づいて、パルスのエッジの峻度が目標値TVを超え
るまで、次に高い駆動能力を有する出力駆動段が動作可
能にされる。検出装置SENSは次にさらに出力パルス
OSをモニタし、モニタされたパルスOSのエッジが各
々あまりに平滑な、またはあまりに鋭い場合に、別の駆
動段を動作可能にすることによってエッジの峻度を調節
する。検出装置SENSは、実は、出力パルスOSの立
上がり勾配を、所定の目標勾配と比較する一種の比較器
COMPである。検出装置SENSは、それに対して、
所定の時間間隔TIが、パルス間隔Pの開始から経過し
た後に、出力信号レベルSVを測定する。これは図2に
示されている。検出装置SENSは、移相されたクロッ
ク信号CL’によって制御される。移相は、所定の時間
間隔TIに等しい。検出回路SENSは、そのクロック
入力時にパルスを受取ると、出力信号レベルSVをモニ
タし、このレベルを基準値発生器REFから受取った目
標値TVと比較する。したがって、目標値TVは、所定
の峻度を有するパルスの時間間隔TIの後の電圧レベル
を表す。モニタされた出力信号レベルSVは、ある立上
がり勾配(SV/TI)に対応する。この立上がり勾配
は目標勾配(TV/TI)と比較される。この立上がり
勾配(SV/TI)がその値(TV/TI)よりも高い
場合、検出装置SENSはセレクタSELに出力駆動装
置を使用不能にさせる。他方、モニタされた出力信号値
SVが、それ(TV/TI)よりも低い立上がり勾配
(SV/TI)に一致する場合、検出装置SENSはセ
レクタSELに命令して追加の出力駆動装置を動作可能
にさせる。時間間隔TIの後の信号レベルSVが各パル
スごとに比較されるので、出力回路は連続的に出力パル
スの峻度をモニタする。出力パルスの有効峻度と目標峻
度との間に相違が発生すると、回路はその全駆動能力を
調節することで反応し、その結果、後続パルスの形が所
定のパルス形により良く合致する。いくつかの入力/出
力端子を有するディジタル集積回路では、入力/出力端
子ごとに制御回路(検出装置SENSとセレクタSE
L)を備える必要はないが、一つのマスタ制御回路を含
むことができ、セレクタSELの出力時の選択信号が複
製されて、各入力/出力端子における各出力駆動装置列
に印加されることが留意される。
【図面の簡単な説明】
【図1】出力回路の実施形態の図である。
【図2】出力電圧対時間のグラフである。
【符号の説明】
CL’ 移相されたクロック信号 COMP 比較器 D1、D2、D3、D4、D5、D1’、D2’、D
3’、D4’、D5’ドレーン GND 接地 G1、G2、G3、G4、G5、G1’、G2’、G
3’、G4’、G5’ゲートノード OS 出力パルス P パルス間隔 PM1−NM1、PM2−NM2、PM3−NM3、P
M4−NM4、PM5−NM5 出力駆動MOSFET REF 基準値発生器 S1、S2、S3、S4、S5、S1’、S2’、S
3’、S4’、S5’ソース SEL セレクタ SENS 検出装置 SV 出力信号レベル TI 所定の時間間隔 TV 目標値 VDD 供給電圧

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 a.出力パルスを発生させるための調整
    可能な駆動能力を有する駆動装置を備えるディジタル集
    積回路装置用の出力回路であって、 b.出力パルス(OS)の峻度をモニタするための手段
    (SENS)と、 c.モニタされた峻度と、所定の峻度の差を最小にする
    ように駆動装置の駆動能力を調整するための手段(SE
    L)とを特徴とする出力回路。
  2. 【請求項2】 前記駆動装置が、相互に独立して起動さ
    れることが可能な複数の駆動段(PM1−NM1、PM
    2−NM2、PM3−NM3、PM4−NM4、PM5
    −NM5)を備えることと、駆動能力を調整するための
    前記手段が、前記複数の駆動段(PM1−NM1、PM
    2−NM2、PM3−NM3、PM4−NM4、PM5
    −NM5)の内の一つ以上の駆動段を起動するための手
    段(SEL)を備えることとを特徴とする請求項1に記
    載の出力回路。
  3. 【請求項3】 駆動段(PM1−NM1、PM2−NM
    2、PM3−NM3、PM4−NM4、PM5−NM
    5)が、同一の駆動能力を有することと、駆動能力を調
    整するための前記手段(SEL)が、十分な数の前記駆
    動段(PM1−NM1、PM2−NM2、PM3−NM
    3、PM4−NM4、PM5−NM5)を起動するため
    の手段を備えることとを特徴とする請求項2に記載の出
    力回路。
  4. 【請求項4】 前記駆動段(PM1−NM1、PM2−
    NM2、PM3−NM3、PM4−NM4、PM5−N
    M5)が、異なる駆動能力を有することと、駆動能力を
    調整するための前記手段(SEL)が、前記駆動段(P
    M1−NM1、PM2−NM2、PM3−NM3、PM
    4−NM4、PM5−NM5)の内の一つを選択し起動
    するための手段を備え、前記の選択された駆動段が十分
    な駆動能力を有することとを特徴とする請求項2に記載
    の出力回路。
  5. 【請求項5】 出力パルスの峻度をモニタするための前
    記手段(SENS)が、所定の時間間隔(TI)の後の
    出力電圧(SV)を基準電圧(TV)と比較するための
    手段(COMP)を含み、前記時間間隔(TI)がパル
    スの開始とともに始まり、前記基準電圧(TV)が前記
    時間間隔(TI)の後に、前記所定の目標峻度を有する
    パルスの電圧レベルに一致することを特徴とする請求項
    1から4のいずれか一項に記載の出力回路。
  6. 【請求項6】 出力パルス(OS)の峻度をモニタする
    ための手段(SENS)が、比較器(COMP)を含
    み、前記比較器(COMP)の第一入力が基準電圧源
    (REF)に接続され、前記比較器(COMP)の第二
    入力が前記出力回路の出力(OS)に接続され、前記比
    較器(COMP)が、所定の時間間隔(TI)の後に、
    目標電圧(TV)と、前記時間間隔(TI)後の出力電
    圧(SV)との差に特有の差信号を発生するためにトリ
    ガ信号(CL’)によってクロックされることを特徴と
    する請求項5に記載の出力回路。
  7. 【請求項7】 出力回路が調整可能な駆動能力を有する
    駆動装置を備える、ディジタル集積回路装置の出力回路
    においてパルスを発生させるための方法であって、 a.目標の峻度を設定するステップと、 b.出力パルス(OS)の峻度をモニタするステップ
    と、 c.モニタされた峻度と、目標の峻度の差が最小になる
    ように前記駆動装置の駆動能力を調整するステップとを
    特徴とする方法。
  8. 【請求項8】 前記駆動装置が、複数の駆動段(PM1
    −NM1、PM2−NM2、PM3−NM3、PM4−
    NM4、PM5−NM5)を含むことを特徴とし、前記
    駆動装置の駆動能力を調整するための前記ステップが、
    前記複数駆動段(PM1−NM1、PM2−NM2、P
    M3−NM3、PM4−NM4、PM5−NM5)の内
    の十分な数の駆動段を起動するステップを備えることを
    特徴とする請求項7に記載の方法。
  9. 【請求項9】 前記駆動装置が、異なる駆動能力を有す
    る複数の駆動段(PM1−NM1、PM2−NM2、P
    M3−NM3、PM4−NM4、PM5−NM5)を備
    えることを特徴とし、前記駆動装置の駆動能力を調整す
    る前記ステップが、前記複数駆動段(PM1−NM1、
    PM2−NM2、PM3−NM3、PM4−NM4、P
    M5−NM5)の内から選択された駆動段を起動するス
    テップを備え、前記の選択された駆動段が十分な駆動能
    力を有することを特徴とする請求項7に記載の方法。
  10. 【請求項10】 峻度をモニタする前記ステップが、所
    定の時間間隔(TI)の後の前記出力回路の出力電圧
    (SV)を基準電圧(TV)と比較するステップを含
    み、前記時間間隔(TI)がパルスの開始とともに始ま
    り、前記基準電圧(TV)が前記時間間隔(TI)の後
    に、前記所定の目標の峻度を有するパルスの電圧レベル
    に一致することを特徴とする請求項7から9のいずれか
    一項に記載の方法。
  11. 【請求項11】 請求項1から6のいずれか一項に記載
    の出力回路を含むディジタル集積回路装置。
  12. 【請求項12】 a.一つの出力回路が各出力端子と結
    合されており、前記各出力回路が出力パルスを発生させ
    るための調整可能な駆動能力を有する駆動装置を含んで
    いる、複数の出力端子および複数の出力回路を備えるデ
    ィジタル集積回路装置であって、 b.少なくとも一つの前記出力回路からの出力パルスの
    峻度をモニタするための手段(SENS)と、 c.モニタされた峻度と所定の峻度との差を最小にする
    ように各駆動装置の駆動能力を調整するための手段(S
    EL)とを特徴とする回路装置。
JP10314285A 1997-12-22 1998-11-05 ディジタル集積回路装置用の出力回路 Pending JPH11251897A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97403124A EP0926829A1 (en) 1997-12-22 1997-12-22 Output circuit for digital integrated circuit devices
FR97403124.7 1997-12-22

Publications (1)

Publication Number Publication Date
JPH11251897A true JPH11251897A (ja) 1999-09-17

Family

ID=8229932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10314285A Pending JPH11251897A (ja) 1997-12-22 1998-11-05 ディジタル集積回路装置用の出力回路

Country Status (3)

Country Link
US (1) US6194913B1 (ja)
EP (1) EP0926829A1 (ja)
JP (1) JPH11251897A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053660B2 (en) 2000-03-30 2006-05-30 Fujitsu Limited Output buffer circuit and control method therefor
JP2008015456A (ja) * 2006-06-30 2008-01-24 Lg Philips Lcd Co Ltd 基準電圧発生回路及びそれを利用した液晶表示装置
JP2010512081A (ja) * 2006-12-04 2010-04-15 アトメル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング 信号のエッジ形成の方法、及びバスシステムの送信機/受信機構成部品

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304121B1 (en) * 2000-04-05 2001-10-16 Entridia Corporation Process strength indicator
JP3531621B2 (ja) * 2001-04-12 2004-05-31 日本電気株式会社 携帯型無線利用機器
DE10142679A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Treiberschaltung
JP4675008B2 (ja) 2001-09-17 2011-04-20 ルネサスエレクトロニクス株式会社 半導体回路装置
FR2838888B1 (fr) * 2002-04-22 2005-07-29 St Microelectronics Sa Procede de controle de l'impedance d'un dispositif semiconducteur d'amplification de sortie, et dispositif amplificateur de sortie correspondant
JP2003337640A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp バス制御装置
US7948272B2 (en) * 2003-11-27 2011-05-24 Samsung Electronics Co., Ltd. Input buffer for detecting an input signal
DE102004030728A1 (de) * 2004-06-25 2006-01-19 Hella Kgaa Hueck & Co. Vorrichtung und Verfahren zur Reduzierung von Störungen bei der Übertragung von Signalen oder Leistung
KR100890386B1 (ko) * 2007-06-26 2009-03-25 주식회사 하이닉스반도체 데이터 출력장치 및 이를 포함하는 반도체 메모리장치
GB2467172A (en) * 2009-01-27 2010-07-28 Nokia Corp Interface control

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3677986D1 (de) * 1986-10-21 1991-04-11 Ibm Verfahren zur digitalen regelung der flankensteilheit der ausgangssignale von leistungsverstaerkern der fuer einen computer bestimmten halbleiterchips mit hochintegrierten schaltungen.
US5036222A (en) * 1990-02-22 1991-07-30 National Semiconductor Corporation Output buffer circuit with output voltage sensing for reducing switching induced noise
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
DE4034043A1 (de) * 1990-10-26 1992-04-30 Standard Elektrik Lorenz Ag Schaltungsanordnung zur bereitstellung eines ausgangsstromes fuer einen datentreiber
US5677639A (en) * 1994-12-08 1997-10-14 Seagate Technology, Inc. Autonomous selection of output buffer characteristics as determined by load matching
US5621335A (en) * 1995-04-03 1997-04-15 Texas Instruments Incorporated Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
JP3547854B2 (ja) * 1995-06-08 2004-07-28 株式会社ルネサステクノロジ 駆動電流調整機能付きバッファ回路
US5783963A (en) * 1996-02-29 1998-07-21 Lexmark International, Inc. ASIC with selectable output drivers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053660B2 (en) 2000-03-30 2006-05-30 Fujitsu Limited Output buffer circuit and control method therefor
JP2008015456A (ja) * 2006-06-30 2008-01-24 Lg Philips Lcd Co Ltd 基準電圧発生回路及びそれを利用した液晶表示装置
JP4707649B2 (ja) * 2006-06-30 2011-06-22 エルジー ディスプレイ カンパニー リミテッド 基準電圧発生回路及びそれを利用した液晶表示装置
KR101418115B1 (ko) * 2006-06-30 2014-07-09 엘지디스플레이 주식회사 공통 전압 발생 회로 및 그를 이용한 액정표시장치
JP2010512081A (ja) * 2006-12-04 2010-04-15 アトメル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング 信号のエッジ形成の方法、及びバスシステムの送信機/受信機構成部品
US8054911B2 (en) 2006-12-04 2011-11-08 Atmel Corporation Method for edge formation of signals and transmitter/receiver component for a bus system

Also Published As

Publication number Publication date
EP0926829A1 (en) 1999-06-30
US6194913B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
JP4279888B2 (ja) プログラム可能時間遅延装置
JPH11251897A (ja) ディジタル集積回路装置用の出力回路
US5497263A (en) Variable delay circuit and clock signal supply unit using the same
US6181184B1 (en) Variable delay circuit and semiconductor intergrated circuit device
GB2420237A (en) A leakage-tolerant wide-NOR dynamic logic circuit with a strong keeper
US5049763A (en) Anti-noise circuits
KR100403810B1 (ko) 혼합형 전원 공급회로와 상기 혼합형 전원 공급 회로를이용한 논리 회로의 충/방전 방법
US6262607B1 (en) Output buffer circuit
WO2005038548A2 (en) Power control system startup method and circuit
US6064327A (en) Constant voltage generation circuit
EP0433724B1 (en) Voltage regulator with power boost system
US5204558A (en) Output buffer circuit and method of operation thereof with reduced power consumption
US8334715B1 (en) Method to achieve constant slew rate (over process corners) for an output buffer
US5691887A (en) Self-timing power-up circuit
US5838803A (en) Muting circuit
KR100295053B1 (ko) 부하적응형저잡음출력버퍼
JP2988387B2 (ja) 半導体装置
US8031548B2 (en) Voltage stabilization circuit and semiconductor memory apparatus using the same
JP7206062B2 (ja) 発振回路および発振回路の制御方法
CN114978134B (zh) 开关缓冲电路以及温度补偿控制电路和压控振荡器
US8710917B2 (en) Method and apparatus for controlling power supply
JP3613095B2 (ja) 電源制御装置
KR100360792B1 (ko) 파워온리셋회로및이것을이용한제어장치
JPH04160519A (ja) 電源制御回路
JPH09245475A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term