KR101415827B1 - 나노기공을 갖는 커패시터 및 그의 제조방법 - Google Patents

나노기공을 갖는 커패시터 및 그의 제조방법 Download PDF

Info

Publication number
KR101415827B1
KR101415827B1 KR1020120105862A KR20120105862A KR101415827B1 KR 101415827 B1 KR101415827 B1 KR 101415827B1 KR 1020120105862 A KR1020120105862 A KR 1020120105862A KR 20120105862 A KR20120105862 A KR 20120105862A KR 101415827 B1 KR101415827 B1 KR 101415827B1
Authority
KR
South Korea
Prior art keywords
metal
oxide film
nano pores
metal oxide
metal sheet
Prior art date
Application number
KR1020120105862A
Other languages
English (en)
Other versions
KR20140039558A (ko
Inventor
오영주
윤중락
이경민
이병관
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020120105862A priority Critical patent/KR101415827B1/ko
Publication of KR20140039558A publication Critical patent/KR20140039558A/ko
Application granted granted Critical
Publication of KR101415827B1 publication Critical patent/KR101415827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers

Abstract

본 발명은 나노기공을 갖는 커패시터 및 그의 제조방법에 관한 것으로, 본 발명은 나노기공을 갖는 커패시터는 상측면과 하측면에 각각 다수개의 나노기공이 배열되도록 형성되는 금속시트와, 금속시트의 전면에 컨포멀(conformal)하게 형성되는 금속산화막과, 금속시트의 상측면이나 하측면에 각각 형성되는 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 형성되는 다수개의 도전성 충진부재와, 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 도전성 충진부재와 금속산화막의 노출면에 형성되는 한 쌍의 금속 전극층으로 구성되는 것을 특징으로 한다.

Description

나노기공을 갖는 커패시터 및 그의 제조방법{Capacitor with nano pore and manufacturing method thereof}
본 발명은 나노기공을 갖는 커패시터 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 금속시트에 형성된 다수개의 나노기공에 탄소나노튜브나 그래핀을 충진하여 기계적인 강도를 개선한 나노기공을 갖는 커패시터 및 그의 제조방법에 관한 것이다.
금속 커패시터는 내열성이나 낮은 ESR(등가직렬저항)의 특성을 위해 개발되고 있다. 금속 커패시터는 금속포일에 다수개의 홈을 형성한 후 금속산화막 및 금속전극부재를 순차적으로 형성하여 제조된다.
한국등록특허 제7779263호(특허문헌 1)는 무극성 금속 전해 커패시터 및 그의 제조방법에 관한 것이다. 특허문헌 1의 무극성 금속 전해 커패시터 및 그의 제조방법 중 무극성 금속 전해 커패시터는 금속포일, 금속산화막, 시드전극층, 메인전극층, 리드단자 및 몰딩부재로 구비된다. 금속포일은 양면에 각각 다수개의 홈이 배열되어 형성되며, 금속산화막은 금속포일에 배열되어 형성되는 다수개의 홈에 형성된다. 시드전극층은 금속산화막에 형성되며, 메인전극층은 다수개의 홈이 채워지도록 시드전극층에 형성된다. 리드단자는 메인전극층에 설치되며, 몰딩부재는 리드단자가 외부로 돌출되며 금속포일과 금속산화막과 시드전극층과 메인전극층이 밀봉되도록 설치된다.
특허문헌 1의 무극성 금속 전해 커패시터는 다수개의 홈에 금속 재질의 시드전극층과 메인전극층을 충진함에 의해 내열성이나 저 ESR을 구현할 수 있으나 다수개의 홈이 형성된 금속 포일에 금속산화막이 형성된 후 홈에 다시 금속으로 채워짐에 의해 기계적인 강도가 약해 쉽게 부러지거나 깨지는 문제점이 있다.
한국등록특허 제7779263호(등록일: 2007.11.19)
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 금속시트에 형성된 다수개의 나노기공에 탄소나노튜브나 그래핀을 충진하여 기계적인 강도를 개선한 나노기공을 갖는 커패시터 및 그의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 금속시트에 형성된 다수개의 나노기공에 탄소나노튜브와 그래핀 중 하나 이상을 이용하여 충진함에 의해 기계적, 열적 및 전기적인 특성을 개선한 나노기공을 갖는 커패시터 및 그의 제조방법을 제공함에 있다.
본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터는 상측면과 하측면에 각각 다수개의 나노기공이 배열되도록 형성되는 금속시트와; 상기 금속시트의 전면에 컨포멀(conformal)하게 형성되는 금속산화막과; 상기 금속시트의 상측면이나 하측면에 각각 형성되는 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 형성되는 다수개의 도전성 충진부재와; 상기 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 형성되는 한 쌍의 금속 전극층으로 구성되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터는 적층체와; 상기 적층체의 상측면과 하측면에 각각 연결되도록 설치되는 한 쌍의 리드단자와; 상기 한 쌍의 리드단자가 부분적으로 노출되도록 상기 적층체를 몰딩하는 몰딩부재로 구성되며, 상기 적층체는 상측면과 하측면에 각각 다수개의 나노기공이 배열되도록 형성되며 서로 적층되는 다수개의 금속시트와, 상기 다수개의 금속시트의 전면에 각각 컨포멀(conformal)하게 형성되는 금속산화막과, 상기 다수개의 금속시트의 상측면이나 하측면에 각각 형성되는 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 형성되는 다수개의 도전성 충진부재와, 상기 다수개의 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 형성되는 한 쌍의 금속 전극층으로 이루어지는 것을 특징으로 한다.
본 발명의 나노기공을 갖는 커패시터의 제조방법은 금속시트의 상측면과 하측면에 각각 전해 에칭을 이용해 다수개의 나노기공이 배열되도록 형성하는 단계와; 상기 다수개의 나노기공이 배열되도록 형성된 금속시트의 전면에 양극산화를 이용하여 컨포멀(conformal)하게 금속산화막을 형성하는 단계와; 상기 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 다수개의 도전성 충진부재를 전기도금으로 형성하는 단계와; 상기 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 한 쌍의 금속 전극층을 전기도금이나 화학도금 중 하나를 이용하여 형성하는 단계로 구성되며, 상기 다수개의 도전성 충진부재를 전기도금으로 형성하는 단계에서 도전성 충진부재는 탄소나노튜브와 그래핀 중 하나 이상과 양이온성 계면활성제와 첨가된 도금용액을 이용한 전기도금으로 형성되며, 상기 금속 전극층을 형성하는 단계에서 금속 전극층은 구리(Cu)나 니켈(Ni)을 중 하나를 선택해 전기도금이나 화학도금을 이용해 형성되는 것을 특징으로 한다.
본 발명의 나노기공을 갖는 커패시터 및 그의 제조방법은 금속시트에 형성된 다수개의 나노기공에 탄소나노튜브와 그래핀과 금속 중 하나 이상을 선택하여 충진함에 의해 기계적, 열적 및 전기적인 특성을 개선시킬 수 있는 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터의 단면도,
도 2 내지 도 4는 본 발명의 나노기공을 갖는 커패시터의 제조과정을 나타낸 단면도,
도 5 및 도 6은 본 발명의 나노기공을 갖는 커패시터의 제조과정을 나타낸 부분 확대도,
도 7은 본 발명의 다른 실시예에 따른 나노기공을 갖는 커패시터의 단면도.
이하, 본 발명의 나노기공을 갖는 커패시터 및 그의 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 3에서와 같이 본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터는 금속시트(11), 금속산화막(12), 다수개의 도전성 충진부재(13) 및 한 쌍의 금속전극층(14) 및 한 쌍의 리드단자(15)로 구성된다.
금속시트(11)는 상측면(11b)과 하측면(11c)에 각각 다수개의 나노기공(nano pore)(11a)이 배열되도록 형성되며, 금속산화막(12)은 금속시트(11)의 전면에 컨포멀(conformal)하게 형성된다. 다수개의 도전성 충진부재(13)는 금속시트(11)의 상측면(11b)이나 하측면(11c)에 각각 형성되는 나노기공(11a)에 충진되도록 나노기공(11a)의 내측 표면에 형성된 금속산화막(12)에 형성되며, 한 쌍의 금속 전극층(14)은 금속시트(11)의 상측면(11b)이나 하측면(11c)에 각각 위치되어 서로 전기적으로 분리되도록 도전성 충진부재(13)와 금속산화막(12)의 노출면(12a,13d: 도 4 및 도 5에 도시됨)에 형성된다. 한 쌍의 리드단자(15)는 각각 한 쌍의 금속 전극층(14)에 연결되어 본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터가 인쇄회로기판(도시 않음)에 실장되어 외부 전자부품(도시 않음)과 전기적으로 연결되도록 한다.
상기 구성을 갖는 본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터를 보다 상세히 설명하면 다음과 같다.
금속시트(11)는 도 2 및 도 3에서와 같이 포일이나 시트 형상으로 제조되며, 재질은 알루미늄(Al), 니오븀(Nb), 탄탈(Ta), 티탄늄(Ti) 및 지르코늄(Zr) 중 하나가 선택되어 사용된다. 금속시트(11)는 상측면(11b)과 하측면(11c)의 표면적 증대를 위해 상측면(11b)과 하측면(11c)에 각각 다수개의 나노기공(11a)이 배열되도록 형성되며, 나노기공(11a)은 금속시트(11)의 상측면(11b)과 하측면(11c)에 각각 n개씩 형성되며, 다수개의 탄소나노튜브(13a)나 다수개의 그래핀(13b)이 충진되도록 평균 직경(D1)이 100 내지 10,000㎚가 되도록 형성되며, 평균 깊이(D2)는 1,000 내지 50,000㎚가 되도록 형성된다. 여기서, n은 10 이상의 자연수가 사용된다.
금속산화막(12)은 유전체 작용하며, 양극산화, CVD(Chemical Vaphor Deposition)나 ALD(Atomic Layer Deposition) 중 하나를 이용하여 도 1 및 도 3에서와 같이 금속시트(11)의 전면에 컨포멀(conformal)하게 형성된다. 금속산화막(12)의 재질은 금속시트(11)와의 접착력과 제조의 용이성을 위해 금속시트(11)의 재질에 따라 선택되어 형성되며, 알루미나(Al2O3), 산화 니오븀(Nb2O5), 일산화 니오븀(NbO), 산화 탄탈(Ta2O5), 산화 티탄늄(TiO2) 및 산화 지르코늄(ZrO2) 중 하나가 선택되어 사용된다. 예를 들어, 금속시트(11)의 재질이 알루미늄(Al)이 사용되는 경우에 금속산화막(12)의 재질은 알루미나(Al2O3)가 사용된다.
다수개의 도전성 충진부재(13)는 도 1, 도 5 및 도 6에서와 같이 나노기공(11a)의 평균깊이(D2)의 50 내지 80％가 충진되도록 다수개의 나노기공(11a)의 내측 표면에 형성된 금속산화막(12)에 다수개의 탄소나노튜브(13a)나 다수개의 그래핀(13b)을 선택하여 전기도금으로 형성된다. 예를 들어, 다수개의 도전성 충진부재(13)는 충진높이(D3)가 나노기공(11a)의 평균깊이(D2)의 50 내지 80％가 충진되도록 다수개의 탄소나노튜브(13a)를 선택하여 나노기공(11a)에 부분 충진하거나 다수개의 탄소나노튜브(13a)와 다수개의 그래핀(13b)을 선택하여 나노기공(11a)에 부분 충진되도록 나노기공(11a)의 내측 표면에 형성된 금속산화막(12)에 형성된다.
다수개의 도전성 충진부재(13)로 사용되는 탄소나노튜브(13a)는 직경(L1)이 1 내지 10㎚이며 길이(L2)가 5 내지 30㎚인 것이 사용되며, 그래핀(13b)은 가로나 세로길이(L3,L4)가 각각 5 내지 30㎚인 것을 사용하여 하나의 나노기공(11a)에 다수개의 탄소나노튜브(13a)나 다수개의 그래핀(13b)이 부분 충진되도록 한다. 이러한 도전성 충진부재(13)는 나노기공(11a)이 금속시트(11)의 상측면(11b)과 하측면(11c)에 각각 n개가 형성되며, 각각의 나노기공(11a)에 충진되도록 2n개가 구비된다. 여기서, n은 10 이상의 자연수가 사용된다.
나노기공(11a)의 개수와 동일하게 형성되어 나노기공(11a)에 충진되는 다수개의 도전성 충진부재(13)는 전기도금을 이용하여 형성 시 전기도금에 의해 탄소나노튜브(13a)나 그래핀(13b)이 나노기공(11a)에 형성된 금속산화막(12)에 보다 용이하게 접착되어 충진되도록 탄소나노튜브(13a)나 그래핀(13b)이 첨가된 도금용액에 구리(Cu)나 니켈(Ni) 같은 금속(13c)을 첨가하여 형성된다.
한 쌍의 금속 전극층(14)은 각각 도 1 및 도 6에서와 같이 상기 금속시트(11)의 상측면(11b)이나 하측면(11c)의 전면에 각각 위치되어 서로 전기적으로 분리되도록 도전성 충진부재(13)와 금속산화막(12)의 노출면(12a,13d)에 구리(Cu)나 니켈(Ni)을 중 하나를 선택하여 전기도금이나 화학도금으로 형성된다. 즉, 한 쌍의 금속 전극층(14)은 각각 도전성 충진부재(13)가 부분 충진된 나노기공(11a)에 충진되도록 도전성 충진부재(13)와 금속산화막(12)의 노출면(12a,13d)에 형성된다.
한 쌍의 리드단자(15)는 한 쌍의 금속 전극층(14) 중 하나와 금속시트(11)에 연결되도록 형성하거나 도 1에서와 같이 한 쌍의 금속 전극층(14)에 각각 연결되도록 형성하여 본 발명의 일 실시예에 따른 나노기공을 갖는 커패시터가 인쇄회로기판(도시 않음)에 실장되어 외부 전자부품(도시 않음)과 전기적으로 연결되도록 한다.
본 발명의 다른 실시예에 따른 나노기공을 갖는 커패시터는 도 7에서와 같이 적층체(10), 한 쌍의 리드단자(15) 및 몰딩부재(16)로 구성된다.
적층체(10)는 도 7에서와 같이 다수개의 금속시트(11), 금속산화막(12), 다수개의 도전성 충진부재(13) 및 한 쌍의 금속전극층(14)로 이루어진다.
다수개의 금속시트(11)는 각각 상측면(11b)과 하측면(11c)에 다수개의 나노기공(11a)이 배열되도록 형성되며 서로 순차적으로 적층되며, 금속산화막(12)은 다수개의 금속시트(11)의 전면에 각각 컨포멀(conformal)하게 형성된다. 다수개의 도전성 충진부재(13)는 다수개의 금속시트(11)의 상측면(11b)이나 하측면(11c)에 각각 형성되는 나노기공(11a)에 충진되도록 나노기공(11a)의 내측 표면에 형성된 금속산화막(12)에 형성된다. 한 쌍의 금속 전극층(14)은 다수개의 금속시트(11)의 상측면(11b)이나 하측면(11c)에 각각 위치되어 서로 전기적으로 분리되도록 도전성 충진부재(13)와 금속산화막(12)의 노출면(12a,13d)에 형성된다.
이러한 적층체(10)는 다수개의 금속시트(11)의 상측면(11b)과 하측면(11c)에 각각 n개의 나노기공(11a)이 형성되며, n개의 나노기공(11a)의 평균깊이에 50 내지 80％로 부분 충진되도록 2n개의 도전성 충진부재(13)가 구비되며, n은 10 이상의 자연수가 사용된다.
한 쌍의 리드단자(15)는 도 7에서와 같이 적층체(10)의 상측면(10a)과 하측면(10b)에 각각 연결되도록 설치된다. 즉, 한 쌍의 리드단자(15)는 도 7에서와 같이 적층체(10) 중 가장 상측에 위치된 금속 전극층(14)과 가장 하측에 위치된 금속 전극층(14)에 각각 연결되어 본 발명의 다른 실시예에 따른 나노기공을 갖는 커패시터가 인쇄회로기판(도시 않음)에 실장되어 외부 전자부품(도시 않음)과 전기적으로 연결되도록 한다.
몰딩부재(16)는 도 7에서와 같이 한 쌍의 리드단자(15)가 부분적으로 노출되도록 EMC(Epoxy Molding Compound)와 같은 몰딩재질을 이용해 적층체(10)를 몰딩하여 본 발명의 나노기공을 갖는 커패시터를 습도나 충격 등의 외부 환경으로부터 보호한다.
상기 구성을 갖는 본 발명의 나노기공을 갖는 커패시터의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명의 나노기공을 갖는 커패시터의 제조방법은 먼저 도 2에 도시된 금속시트(11)를 준비한다. 금속시트(11)는 포일 형태나 시트 형상으로 제조되어 롤 투 롤(roll to roll) 공정이 적용될 수 있도록 한다. 금속시트(11)가 준비되면 도 3에서와 같이 금속시트(11)의 상측면(11b)과 하측면(11c)에 각각 전해 에칭을 이용해 다수개의 나노기공(11a)이 배열되도록 형성한다.
전해 에칭은 70 내지 90℃에서 황산, 인산 및 알루미늄 등이 혼합된 혼합물에서 2분 정도 1차 에칭을 진행하며, 전해 에칭 시 전류밀도는 100 내지 400mA/cm2 가 되도록 한다. 1차 에칭이 완료되면 약 80℃ 근처에서 질산, 인산 및 알루미늄 등이 혼합된 혼합물에서 10분 정도 2차 에칭을 하며, 전해 에칭 시 전류밀도는 10 내지 100mA/cm2가 된다. 1 및 2차 에칭들이 완료되면, 금속시트(11)를 60 내지 70℃에서 질산 30~70 g/l 용액에서 10분 정도 화학적 세정을 실시한다.
전해 에칭에 의해 금속시트(11)의 상측면(11b)과 하측면(11c)에 각각 다수개의 나노기공(11a)이 형성되면 도 4에서와 같이 다수개의 나노기공(11a)이 배열되도록 형성된 금속시트(11)의 전면에 양극산화를 이용하여 컨포멀(conformal)하게 금속산화막(12)을 형성한다. 금속산화막(12)을 형성하기 위한 양극산화는 먼저 금속시트(11)를 100℃에서 5분동안 가열(Boiling)한 후 붕산과 붕산암모늄의 혼합물에서 전압 150V로 1차 산화를 실시한다. 1차 산화 처리 시 혼합물의 농도와 전압을 변화시키면서 수차례(2~3차) 산화를 진행시키며, 금속시트(11)를 ± 550℃에서 열처리를 진행한 후 다시 재화성 처리한다. 이러한 처리 시 발생된 인산을 제거하기 위하여 인산 제거처리를 진행한 후 다시 재화성과 열처리를 반복 수행하여 금속산화막(12)이 금속시트(11)의 표면에 컨포멀하게 형성되도록 한다.
금속시트(11)에 금속산화막(12)이 형성되면 도 5 및 도 6에서와 같이 나노기공(11a)에 충진되도록 나노기공(11a)의 내측 표면에 형성된 금속산화막(12)에 다수개의 도전성 충진부재(13)를 전기도금으로 형성한다. 이러한 다수개의 도전성 충진부재(13)는 탄소나노튜브(13a)와 그래핀(13b) 중 하나 이상과 양이온성 계면활성제가 첨가된 도금용액을 이용한 전기도금으로 형성된다. 다수개의 도전성 충진부재(13)를 형성하기 위한 전기도금의 다른 실시예는 탄소나노튜브(13a)와 그래핀(13b) 중 하나 이상과 양이온성 계면활성제와 구리(Cu)나 니겔(Ni) 중 하나의 금속(13d)이 혼합된 금속도금용액을 이용함에 의해 나노기공(11a)에 탄소나노튜브(13a)와 그래핀(13b)가 보다 용이하게 충진되도록 한다. 도전성 충진부재(13)를 형성하기 위해 탄소나노튜브(13a)와 그래핀(13b)이 첨가되는 도금용액이나 전기도금용액은 공지된 기술이 적용됨으로 상세한 설명을 생략한다.
전기도금을 이용하여 다수개의 도전성 충진부재(13)를 형성하는 방법은 도금용액에 음극과 양극을 설치한 후 전류를 흘려 하여 음극에 연결된 금속산화막(12)이 형성된 금속시트(11)의 다수개의 나노기공(11a)에 도전성 충진부재(13)이 충진되어 형성되도록 한다. 여기서, 도금용액에 첨가되어 혼합되는 양이온성 계면활성제는 탄소나노튜브(11a)나 그래핀(11b)의 표면에 흡착되어 각각이 도금용액에서 분리된 상태로 첨가되며, 폴리(다이알릴다이메틸암모니움클로라이드(poly(diallyldimethylammonium chrolide), PDMA), 세틸트리메틸암모니움클로라이드(cetyltrimethylammonium chloride, CTAC) 및 세틸트리메틸아모니움브로마이드(cetyltrimethylammonium bromide, CTAB) 중 하나가 선택되어 사용된다.
다수개의 도전성 충진부재(13)는 전기도금을 이용해 나노기공(11a)에만 선택적으로 부분 충진시키기 위해 먼저 금속시트(11)에서 나노기공(11)이 형성된 영역을 제외하고 마스킹 패턴을 형성한 후 전기도금을 실시하는 사진시각공정을 이용해 형성하며, 이와 같인 형성된 도전성 충진부재(13)는 금속시트(11)의 기계적인 강도나 내열 및 전기적인 특성을 개선시킨다.
다수개의 도전성 충진부재(13)가 형성되면 도 6에서와 같이 금속시트(11)의 상측면(11b)이나 하측면(11c)에 각각 위치되어 서로 전기적으로 분리되도록 도전성 충진부재(13)와 금속산화막(12)의 노출면(12a,13d)에 한 쌍의 금속 전극층(14)을 전기도금이나 화학도금 중 하나를 이용하여 형성한다. 금속 전극층(14)은 구리(Cu)나 니켈(Ni)을 중 하나를 선택해 전기도금이나 화학도금을 이용해 형성되며, 구리(Cu)나 니켈(Ni)로 이루어지는 금속 전극층(14)을 전기도금이나 화학도금을 이용하는 방법은 공지된 전기도금이나 화학도금을 사용함으로 상세한 설명을 생략한다.
한 쌍의 금속 전극층(14)이 형성되면 금속 전극층(14)에 리드단자(15)를 연결한 후 몰징하여 본 발명의 나노기공을 갖는 커패시터의 제조를 완료한다. 이와 같이 제조된 본 발명의 나노기공을 갖는 커패시터 및 그의 제조방법은 금속시트에 형성된 다수개의 나노기공에 탄소나노튜브와 그래핀 중 하나 이상을 선택하여 전기도금을 이용하여 충진함에 의해 기계적, 열적 및 전기적인 특성을 개선시킬 수 있는 이점이 있다.
본 발명의 나노기공을 갖는 커패시터 및 그의 제조방법은 커패시터 제조 산업 분야에 적용할 수 있다.
10: 적층체 11: 금속시트
12: 금속산화막 13: 도전성 충진부재
14: 금속 전극층 15: 리드단자
16: 몰딩부재

Claims (10)

  1. 상측면과 하측면에 각각 다수개의 나노기공이 배열되도록 형성되는 금속시트와;
    상기 금속시트의 전면에 컨포멀(conformal)하게 형성되는 금속산화막과;
    상기 금속시트의 상측면이나 하측면에 각각 형성되는 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 형성되는 다수개의 도전성 충진부재와;
    상기 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 형성되는 한 쌍의 금속 전극층으로 구성되며,
    상기 다수개의 도전성 충진부재는 나노기공의 평균깊이의 50 내지 80％가 충진되도록 다수개의 탄소나노튜브나 다수개의 그래핀을 선택하여 전기도금으로 형성되며, 상기 탄소나노튜브는 직경이 1 내지 10㎚이며 길이는 5 내지 30㎚인 것이 사용되며, 상기 그래핀은 가로나 세로 길이가 각각 5 내지 30㎚인 것이 사용되는 것을 특징으로 하는 나노기공을 갖는 커패시터.
  2. 제1항에 있어서, 상기 금속시트의 상측면과 하측면에 각각 형성되는 다수개의 나노기공의 평균 직경은 100 내지 10,000㎚이며, 평균깊이는 1,000 내지 50,000㎚인 것을 특징으로 하는 나노기공을 갖는 커패시터.
  3. 삭제
  4. 제1항에 있어서, 상기 한 쌍의 금속 전극층은 각각 상기 금속시트의 상측면이나 하측면의 전면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 구리(Cu)나 니켈(Ni)을 중 하나를 선택하여 전기도금이나 화학도금으로 형성되는 것을 특징으로 하는 나노기공을 갖는 커패시터.
  5. 제1항에 있어서, 상기 한 쌍의 금속 전극층에 각각 연결되는 리드단자가 구비되는 것을 특징으로 하는 나노기공을 갖는 커패시터.
  6. 적층체와;
    상기 적층체의 상측면과 하측면에 각각 연결되도록 설치되는 한 쌍의 리드단자와;
    상기 한 쌍의 리드단자가 부분적으로 노출되도록 상기 적층체를 몰딩하는 몰딩부재로 구성되며,
    상기 적층체는 상측면과 하측면에 각각 다수개의 나노기공이 배열되도록 형성되며 서로 적층되는 다수개의 금속시트와, 상기 다수개의 금속시트의 전면에 각각 컨포멀(conformal)하게 형성되는 금속산화막과, 상기 다수개의 금속시트의 상측면이나 하측면에 각각 형성되는 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 형성되는 다수개의 도전성 충진부재와, 상기 다수개의 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 형성되는 한 쌍의 금속 전극층으로 이루어지며,
    상기 다수개의 금속시트는 상측면과 하측면에 각각 n개의 나노기공이 형성되며, 상기 n개의 나노기공에 각각 충진되도록 2n개의 도전성 충진부재가 구비되며, 상기 n은 10 이상의 자연수인 것을 특징으로 하는 나노기공을 갖는 커패시터.
  7. 삭제
  8. 금속시트의 상측면과 하측면에 각각 전해 에칭을 이용해 다수개의 나노기공이 배열되도록 형성하는 단계와;
    상기 다수개의 나노기공이 배열되도록 형성된 금속시트의 전면에 양극산화를 이용하여 컨포멀(conformal)하게 금속산화막을 형성하는 단계와;
    상기 나노기공에 충진되도록 나노기공의 내측 표면에 형성된 금속산화막에 다수개의 도전성 충진부재를 전기도금으로 형성하는 단계와;
    상기 금속시트의 상측면이나 하측면에 각각 위치되어 서로 전기적으로 분리되도록 상기 도전성 충진부재와 금속산화막의 노출면에 한 쌍의 금속 전극층을 전기도금이나 화학도금 중 하나를 이용하여 형성하는 단계로 구성되며,
    상기 다수개의 도전성 충진부재를 전기도금으로 형성하는 단계에서 도전성 충진부재는 탄소나노튜브와 그래핀 중 하나 이상과 양이온성 계면활성제가 첨가된 도금용액을 이용한 전기도금으로 형성되고, 금속시트의 상측면이나 하측면에 각각 배열되도록 형성되는 다수개의 나노기공에 각각 부분적으로 충진되도록 형성되며, 상기 금속 전극층을 형성하는 단계에서 금속 전극층은 구리(Cu)나 니켈(Ni)을 중 하나를 선택해 전기도금이나 화학도금을 이용해 형성되는 것을 특징으로 하는 나노기공을 갖는 커패시터의 제조방법.
  9. 제8항에 있어서, 상기 다수개의 도전성 충진부재를 전기도금으로 형성하는 단계에서 전기도금은 탄소나노튜브와 그래핀 중 하나 이상과 양이온성 계면활성제와 금속이 혼합된 도금용액에 음극과 양극을 설치한 후 전류를 흘려 하여 음극에 연결된 금속산화막이 형성된 금속시트의 다수개의 나노기공에 도전성 충진부재이 충진되어 형성되도록 하며,
    상기 금속은 구리(Cu)나 니겔(Ni)이 사용되며, 상기 양이온성 계면활성제는 폴리(다이알릴다이메틸암모니움클로라이드(poly(diallyldimethylammonium chrolide), PDMA), 세틸트리메틸암모니움클로라이드(cetyltrimethylammonium chloride, CTAC) 및 세틸트리메틸아모니움브로마이드(cetyltrimethylammonium bromide, CTAB) 중 하나가 선택되어 사용되는 것을 특징으로 하는 나노기공을 갖는 커패시터의 제조방법.
  10. 삭제
KR1020120105862A 2012-09-24 2012-09-24 나노기공을 갖는 커패시터 및 그의 제조방법 KR101415827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120105862A KR101415827B1 (ko) 2012-09-24 2012-09-24 나노기공을 갖는 커패시터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120105862A KR101415827B1 (ko) 2012-09-24 2012-09-24 나노기공을 갖는 커패시터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20140039558A KR20140039558A (ko) 2014-04-02
KR101415827B1 true KR101415827B1 (ko) 2014-07-08

Family

ID=50650153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105862A KR101415827B1 (ko) 2012-09-24 2012-09-24 나노기공을 갖는 커패시터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101415827B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079898A (ko) * 2005-01-03 2006-07-07 삼성전기주식회사 전계방출 에미터 어레이의 제조 방법
KR100779263B1 (ko) * 2007-02-06 2007-11-27 오영주 무극성 금속 전해 커패시터 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079898A (ko) * 2005-01-03 2006-07-07 삼성전기주식회사 전계방출 에미터 어레이의 제조 방법
KR100779263B1 (ko) * 2007-02-06 2007-11-27 오영주 무극성 금속 전해 커패시터 및 그의 제조방법

Also Published As

Publication number Publication date
KR20140039558A (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
JPWO2018074408A1 (ja) 固体電解コンデンサ
Mirvakili et al. Vertically Aligned Niobium Nanowire Arrays for Fast‐Charging Micro‐Supercapacitors
JP5416840B2 (ja) コンデンサ及びその製造方法
JP4757698B2 (ja) 固体電解コンデンサ
EP3226270B1 (en) Solid electrolytic capacitor
JP2023027349A (ja) 電解コンデンサの製造方法及び電解コンデンサ
WO2009125620A1 (ja) コンデンサおよびその製造方法
JP2011071559A (ja) 固体電解コンデンサ
JP5333674B2 (ja) 固体電解コンデンサ
CN114424308A (zh) 电解电容器
JP5570864B2 (ja) 固体電解コンデンサおよびその製造方法
JP2009105370A (ja) 金属キャパシタ及びその製造方法
KR101415827B1 (ko) 나노기공을 갖는 커패시터 및 그의 제조방법
JP2010098163A (ja) 固体電解コンデンサ
JP2008270464A (ja) 固体電解コンデンサ
JPWO2019176723A1 (ja) 固体電解コンデンサおよび固体電解コンデンサの製造方法
JP2009105372A (ja) 金属キャパシタ及びその製造方法
JP5429392B2 (ja) 固体電解コンデンサ及びその製造方法
US9023186B1 (en) High performance titania capacitor with a scalable processing method
JP7200912B2 (ja) 電解コンデンサ
JP6774745B2 (ja) 固体電解コンデンサおよびその製造方法
JP2008235771A (ja) 固体電解コンデンサの製造方法
WO2012066853A1 (ja) 固体電解コンデンサの製造方法および固体電解コンデンサ
JP5411047B2 (ja) 積層固体電解コンデンサ及びその製造方法
KR101222436B1 (ko) 얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190605

Year of fee payment: 6