KR101412398B1 - 분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템 - Google Patents

분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템 Download PDF

Info

Publication number
KR101412398B1
KR101412398B1 KR1020097001016A KR20097001016A KR101412398B1 KR 101412398 B1 KR101412398 B1 KR 101412398B1 KR 1020097001016 A KR1020097001016 A KR 1020097001016A KR 20097001016 A KR20097001016 A KR 20097001016A KR 101412398 B1 KR101412398 B1 KR 101412398B1
Authority
KR
South Korea
Prior art keywords
processing
substrate
metal layer
site
insulator layer
Prior art date
Application number
KR1020097001016A
Other languages
English (en)
Other versions
KR20090060261A (ko
Inventor
토니 피 장
리차드 알 엔도
제임스 청
Original Assignee
인터몰레큘러 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/672,478 external-priority patent/US7867904B2/en
Application filed by 인터몰레큘러 인코퍼레이티드 filed Critical 인터몰레큘러 인코퍼레이티드
Publication of KR20090060261A publication Critical patent/KR20090060261A/ko
Application granted granted Critical
Publication of KR101412398B1 publication Critical patent/KR101412398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 기판을 프로세싱하기 위한 시스템이 제공된다. 시스템은 복수의 모듈들이 부착된 메인 프레임을 포함한다. 모듈들은 프로세싱 모듈들, 저장 모듈들, 및 이송 메커니즘들을 포함한다. 프로세싱 모듈들은 표면 준비, 열처리, 에치 및 증착 모듈들과 같은 통상적인 프로세싱 모듈들 및 통합적 프로세싱 모듈들을 포함할 수도 있다. 일 실시형태에서, 모듈들 중 적어도 하나는 다수의 마스크들을 저장한다. 다수의 마스크들은 모듈들 중 또 다른 하나에서 프로세싱되는 기판의 프로세스들의 시퀀스 및/또는 다중 레이어들에 걸쳐 공간적 위치 및 기하학의 인-시츄 변화를 가능하게 한다. 기판을 프로세싱하는 방법이 또한 제공된다.
HPC, 반도체 기판, 프로세싱 모듈, 프로세스 시퀀스

Description

분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템{METHOD AND SYSTEM FOR ISOLATED AND DISCRETIZED PROCESS SEQUENCE INTEGRATION}
배경
반도체 제조 프로세스들은 더욱 복잡해지고, 개선을 위한 연구는 더욱더 어려워지고 있다. 연구될 수 있는 재료들이 상이할 뿐만 아니라, 프로세스들 및 프로세스 시퀀스들이 재료들에 따라 수정될 필요가 있을 수도 있다. 이들 변화들의 평가를 관리하기 위해, 지나치게 많은 양의 테스트들이 수행되어야만 하고, 데이터가 평가되어야 한다. 재료들을 평가하는 그라디언트 변화 (gradient variation) 를 위한 현재 기술들은 필요한 방대한 양의 테스트들을 효율적으로 수행하기에 최적화되어 있지 않다. 그라디언트 변화 기술의 한 가지 제약은 프로세스 시퀀스들이 재료 평가와 함께 평가될 수도 있도록 다수의 단계들에 걸친 변화를 수용할 수 있는 능력의 결여이다. 예를 들어, 현재의 그라디언트 변화 기술들은 단일 기판 상의 상이한 재료들과 동시성을 갖는 상이한 프로세스들 및 프로세스 시퀀스들을 평가하는 능력을 결여하고 있다.
따라서, 단일 기판 상의 프로세스들, 프로세스 시퀀스들, 및 재료들을 테스트하는 향상된 기술들 및 관련된 시스템들이 필요하다.
요약
본 발명의 실시형태들은 반도체 기판을 프로세싱하는 방법 및 시스템을 제공 한다. 본 발명의 몇몇 창의적인 실시형태들이 이하 설명된다.
본 발명의 일 양태에서, 반도체 기판을 프로세싱하는 시스템이 제공된다. 시스템은 복수의 모듈들이 부착된 메인 프레임을 포함한다. 모듈들은 프로세싱 모듈들, 저장 모듈들, 및 이송 메커니즘들을 포함한다. 프로세싱 모듈들은 표면 준비, 열처리, 에치 및 증착 모듈들과 같은 통상적인 프로세싱 모듈들 및 통합적 (combinatorial) 프로세싱 모듈들을 포함할 수도 있다. 일 실시형태에서, 모듈들 중 적어도 하나의 모듈은 다수의 마스크들을 저장한다. 다수의 마스크들은, 모듈들 중 또 다른 하나의 모듈에서 프로세싱되는 프로세스들의 시퀀스 및/또는 기판의 다중 레이어들에 걸쳐 공간 위치 및 기하학 (geometry) 의 인-시츄 (in-situ) 변화를 가능하게 한다. 각각의 프로세스가 하나의 레이어를 형성할 필요는 없고, 각각의 프로세스가 모든 구역 (region) 들에 대해 공간적 위치에서 반드시 중첩 (overlap) 되는 것은 아니라는 것을 인식하여야 한다. 또 다른 실시형태에서, 시스템은, 기판 표면의 제 1 레벨의 사이트 분리된 (site isolated) 구역들을 프로세싱하고, 제어 환경을 유지하면서 그 기판 표면 상의 서로에 대해 배치된 다중 레벨들에 걸쳐 피쳐 사이즈들을 변경하도록 구성되는 프로세싱 모듈을 포함한다. 이 실시형태에서, 제어된 환경은 복수의 프로세싱 모듈들을 둘러싸는 프레임 영역 내에서 유지된다.
본 발명의 또 다른 양태에서, 기판을 프로세싱하는 방법이 제공된다. 본 방법은 기판을 수용하는 단계로 시작한다. 기판의 다중 구역들이, 연속적인 프로세싱 사이에 마스크를 공간적으로 변화시키면서 직렬 방식들과 병렬 방식들의 조 합으로 프로세싱되며, 여기서, 연속적인 프로세싱은 클러스터 툴 (cluster tool) 내에서 일어나고, 그에 의해, 부정적인 환경을 회피할 수 있다. 회피되는 부정적인 환경으로는, 공기, 습기 및 미립자 오염물들을 포함할 수도 있다. 일 실시형태에서, 연속적인 프로세싱은 진공 파괴를 유발하지 않으면서 일어난다. 또 다른 실시형태에서, 진공 파괴 없이 클러스터 툴 내에서 기판을 프로세싱하는 방법이 제공된다. 본 방법은 제 1 피쳐 (feature) 셋트를 갖는 마스크를 이용하여 챔버 내의 기판을 프로세싱하는 단계로 시작한다. 그 다음, 기판은 제 2 피쳐 셋트를 갖는 마스크를 이용하여 챔버 내에서 프로세싱된다. 일 실시형태에서, 제 1 피쳐 셋트를 갖는 마스크가 초기 프로세싱 동작에 이용되고, 그 다음, 그 마스크는 챔버로부터 제거되며, 제 2 피쳐 셋트를 갖는 마스크와 교체된다. 또 다른 실시형태에서, 기판의 통합적 프로세싱을 위한 방법이 제공된다. 본 방법은 통상적인 방식으로 기판을 프로세싱하는 단계로 시작한다. 기판의 이산 구역 (discrete region) 에 대한 제 1 사이트 분리된 증착이 진공 하에서 수행된다. 기판의 이산 구역에 대한 제 2 사이트 분리된 증착이 진공 파괴 없이 수행된다. 제 2 사이트 분리된 증착은 제 1 사이트 분리된 증착에 의해 덮여진 영역보다 더 큰 영역을 덮는다. 그 다음, 진공 파괴 없이 기판의 이산 구역에 대한 제 3 사이트 분리된 증착이 수행된다. 제 3 사이트 분리된 증착은 제 2 사이트 분리된 증착에 의해 덮이는 영역보다 더 작은 영역을 덮는다. 이 실시형태는, 사이트 분리된 증착 구역들 간의 사이즈 관계가, 제 2 사이트 분리된 구역이 제 1 구역보다 더 큰 영역을 덮고, 제 3 사이트 분리된 구역이 제 2 구역보다 더 작은 영역을 덮는 것과 같이 특정되는 일 예를 제공한다. 하지만, 대안적인 실시형태들에서는, 제 2 사이트 분리된 구역이 제 1 사이트 분리된 구역과 상이한 사이즈이거나, 또는, 제 1, 제 2, 및 제 3 사이트 분리된 구역들이 모두 상이한 사이즈이다. 사이트 분리된 구역들은 상이한 기하학 및/또는 사이즈를 가질 수도 있다는 것에 유의하여야 한다.
본 발명의 다른 양태들은, 본 발명의 원리들을 예시적 방식으로 도시하는 첨부 도면들과 함께 설명된 이하의 상세한 설명으로부터 명백하게 될 것이다.
도면의 간단한 설명
본 발명은 동일 참조부호는 동일 요소를 지정하는 첨부 도면들과 함께 설명된 이하의 상세한 설명에 의해 쉽게 이해될 것이다.
도 1 은 본 발명의 일 실시형태에 따른 통합적 프로세스 시퀀스 통합을 위한 방법을 도시하는 흐름도이다.
도 2 는 본 발명의 일 실시형태에 따른 통합된 고생산성 통합적 (high productivity combinatorial; HPC) 증착 시스템을 도시하는 개략도이다.
도 3 은 도 2 에 도시된 통합된 고생산성 통합적 (HPC) 증착 시스템에 대한 대안적인 실시형태이다.
도 4 는 본 발명의 일 실시형태에 따른 라이브러리 모듈을 도시하는 개략도이다.
도 5a 의 A-1 내지 A-3 및 도 5b 의 B-1 내지 B-3 은 도 4 의 라이브러리 모듈들 내에 저장될 수도 있는 예시적인 마스크 패턴들을 도시한다.
도 5c 는 본 발명의 일 실시형태에 따른, 피쳐가 기판의 다중 레이어들에 걸쳐 변화하는 공간적 정의를 가지는, 사이트 분리 프로세싱 동안 정의될 수 있는 피쳐의 개략도이다.
도 6a 및 도 6b 는 본 발명의 일 실시형태에 따른, 셔터 수납부들 (shutter garages) 을 갖는 HPC 모듈들을 도시한다.
도 7a 내지 도 7d 는 본 발명의 일 실시형태에 따른, 도 6a 및 도 6b 의 셔터 수납부들의 셔터들의 방위결정을 통해 적용될 수도 있는 다양한 구성들을 도시한다.
도 8 은 본 발명의 일 실시형태에 따른, 기판의 통합적 프로세싱을 위한 방법 동작들을 도시하는 흐름도이다.
상세한 설명
본원에 설명된 실시형태들은 단일 기판 상의 다수의 재료들 및 다수의 프로세스 단계들을 평가하기 위해 이용될 수 있는 통상적 및 통합적 프로세싱을 수행할 수 있는 능력을 갖는 방법 및 시스템을 제공한다. 하지만, 본 발명은 이들 특정 상세한 내용들의 일부 또는 전부가 없이 실시될 수도 있다는 것은 당업자에게 있어 자명할 것이다. 다른 견지에서, 주지의 프로세스 동작들은 본 발명을 불필요하게 모호하게 하지 않기 위해 상세하게 설명하지 않았다.
본원에 설명된 툴들은, 단일 기판에 대해 통합적 방식으로 프로세스들, 프로세스 시퀀스들, 및 재료들을 분석하기 위해 활용될 수도 있다. 본원에 설명된 실시형태들은, 소정의 프로세싱 레이어 내에서 변화하는 기하학을 이용하여 원하는 재료들 및 프로세스들의 공간적 정의를 가능하게 하고, 소정의 기판의 프로세싱 동안 또는 그 프로세싱 사이에 열악한 환경에 기판을 노출시키지 않고 그 소정 기판의 다중의 프로세싱 레이어들에 걸친 시퀀싱을 가능하게 한다. 일 실시형태에서, 열악한 환경의 회피는, 진공을 파괴하지 않음으로써 달성된다, 즉, 기판이 노출되는 환경은, 진공 상태를 유지하는 것을 포함하여, 제어된 환경적 조건들 하에 유지된다. 물론, 진공 상태의 유지는 진공이 변화할 수도 있는 조건을 포함하지만, 진공은 파괴되지 않는다, 즉, 압력은 진공 상태로부터, 클러스터 툴을 포함하는 실내에서 분명하게 나타날 수 있는 것과 같은 양의 압력 (positive pressure) 으로 천이되지 않는다. 이러한 식으로, 반도체 제조 프로세스를 최적화하기 위해 통합적 프로세스 시퀀스 통합이 이용될 수 있다. 프로세스 시퀀스 통합은 단독 재료 평가와 대조적으로, 구별된 프로세스들 및 수반되는 재료들이 평가되는 것을 허용한다. 아래에서 더 자세히 논의되는 바와 같이, 복수의 모듈들을 가지며 그 복수의 모듈들 중 하나는 사이트 분리된 프로세싱 단계들을 수행하도록 구성된 통합적 프로세싱 챔버인, 클러스터 툴이 제공된다. 사이트 분리된 프로세싱은 기판의 하나의 사이트가 한 번에 프로세싱되는 직렬적 방식으로 수행될 수도 있다. 또 다른 실시형태에서, 기판 상의 하나 이상의 그룹(들)의 사이트들이 병렬적 방식으로 프로세싱될 수도 있다. 사이트들의 각각의 이러한 그룹은 번갈아 직렬적으로, 즉, 순차적인 방식으로 프로세싱될 수 있다. 또한, 통상적인 프로세싱 모듈 (예를 들어, 증착 챔버) 이 클러스터 툴 내에 포함될 수도 있고, 이 클러스터 툴 내에서 기판의 전부 또는 실질적으로 전부가 병령적으로 프로세싱되 고, 이는 본원에 설명된 몇몇 실시형태들에서 통상적 방식의 프로세싱으로 지칭될 수도 있다. 통합적 및 통상적 프로세싱 모듈들의 결합된 능력들이 고려될 때, 프로세스 재료들, 프로세스들, 및/또는 프로세스 시퀀스들의 임의의 수의 조합들/치환들이 평가될 수도 있다. 또한, 기판의 구역들은 소정의 기판 레이어 내에서 또는 기판 레이어들 사이에서, 직렬적으로 프로세싱될 수도 있고, 병렬적으로 프로세싱될 수도 있으며, 또는, 직렬 프로세싱과 병렬 프로세싱의 몇몇 조합으로 프로세싱될 수도 있다. 따라서, 프로세싱 동작들의 순서 및 재료 조합들은 본원에 개시된 실시형태들 하에 평가될 수 있다.
본원에 설명된 툴들은 또한 부정적인 환경에 대한 기판의 노출을 회피한다. 부정적인 환경으로는 공기, 산소, 습기, 미립자 오염물 등을 포함할 수도 있다. 기본적으로, 프로세싱 동작에서의 프로세스 또는 재료에 악영향을 미치는 임의의 환경적 조건은 부정적 환경의 일 구성요소로 고려될 수도 있다. 챔버들 및 모듈들 내의 환경 및 프로세싱 조건들, 그리고 챔버들 및 모듈들의 밖이지만 클러스터 툴 프레임 환경 내부의 환경 및 프로세싱 조건들을 제어함으로써, 프로세스 시퀀스 통합이 상이한 재료들과 함께 평가될 수도 있다. 일 실시형태에서, 프레임 영역 환경이라고도 불릴 수도 있는 프레임 환경은, 프로세싱 챔버의 마스크들을 전환할 때 또는 챔버들 사이에 기판을 이송할 때 진공 파괴가 회피되도록, 진공 조건들 하에서 유지된다. 또한, 실시형태들은 각각의 프로세싱 단계 후에 인-시츄로 구축되고 있는 구조를 테스트하는 능력을 포함한다. 따라서, 구조 및/또는 구조를 구축하기 위한 단계들의 시퀀스에 이용되는 상이한 재료들의 영향이 최적의 프로세스 및 구조를 결정하기 위해 평가될 수 있다. 바꾸어 말하면, 이하의 실시형태들은 재료 라이브러리와 함께 프로세스 통합 라이브러리를 고려할 수 있게 하는, 또는, 재료 라이브러리와 함께 프로세스 통합 라이브러리의 조합을 가능하게 하는 시스템 및 방법을 설명한다. 실시형태들은 단계들 사이에 진공 파괴를 회피하며, 프로세스 동작들 사이에 변화하기 위해 필요한 기하학을 수용한다. 변화하는 기하학으로는, 단계들 사이에서 또는 단계들 내에서 변화하는 피쳐 사이즈, 형상, 위치, 분포, 방위, 수 등을 포함하지만, 이에 한정되는 것은 아니다. 프로세스 모듈들 내부의 및 외부의 제어된 환경은 부정적인 환경에 대한 임의의 노출을 회피한다.
도 1 은 본 발명의 일 실시형태에 따른 통합적 프로세스 시퀀스 통합을 위한 방법을 나타내는 흐름도이다. 동작 100 에서, 기판이 제공된다. 동작 100 으로부터의 기판은 동작 120 에서 구체화되는 바와 같은 통상적은 방식으로 프로세싱될 수도 있고, 동작 110 에서 구체화되는 바와 같이 이산화된 방식으로 프로세싱될 수도 있다. 이산화된 프로세싱은 본 발명의 일 실시형태에 따른, 도 2 및 도 3 을 참조하여 보다 상세히 설명되는 고생산성 통합적 (HPC) 증착 시스템을 통해 발생한다. 전술한 통합적 방식으로 프로세싱되는 기판은 선택적으로 동작 120 에서 나타낸 바와 같은 통상적인 방식으로 미리 프로세싱될 수 있고, 또는, 후속적으로 동작 130 에서 나타낸 바와 같은 통상적인 방식으로 프로세싱될 수 있다. 또한, 다수의 이산화된 프로세싱 동작들이 임의의 통상적인 프로세싱 동작들 이전에 또는 후속하여 발생할 수도 있다는 것에 유의하여야 한다. 통상적인 프로 세싱 동작들이란 기판 또는 기판의 상당한 부분이 상업적으로 이용가능한 증착, 에치, 세정, 및 반도체 칩의 제조에서 이용되는 다른 반도체 프로세싱 툴들을 통해 수행되는 것과 같이 균일한 방식으로 프로세싱되는 프로세스 동작들을 지칭한다는 것을 당업자라면 알 것이다. 따라서, 본원에서 설명된 동작들은 통합적 프로세싱 및 통합적 프로세스 시퀀스 통합 접근 방식이 목적 디바이스 (예를 들어, 집적 회로 등) 를 구축하기 위해 필요한 프로세스 플로우의 원하는 세그먼트들에서 채용될 수 있도록 한다. 그 다음, 형성되는 디바이스들 또는 디바이스들의 부분들과 같은 프로세스 구역들은 동작 140 에서 구체화되는 바와 같이 분석을 위한 통상적인 방법들을 이용하여 관심 대상의 특성에 대해 테스트될 수 있다. 동작 140 의 테스팅 프로세스는 도 1 의 흐름도 내의 수많은 단계들에서 일어날 수 있다는 것을 인식하여야 한다. 즉, 각각의 통상적인 프로세싱 기술 및/또는 각각의 이산화된 프로세싱 기술 후에, 개별 프로세스 시퀀스들 및 시퀀스 통합에 대한 정보를 수집하기 위해 테스트가 발생할 수 있다. 또한, 테스트는 프로세스들의 시퀀스 후에 발생할 수도 있다. 테스트는 일 실시형태에서 인-시츄로 발생한다. 물론, 테스트는 도 1 의 동작들의 각각 사이에 선택적이고, 일어날 수도 있고 일어나지 않을 수도 있다. 실시형태들의 설명 전체를 통해 이해될 수 있는 바와 같이, 많은 대안적인 조합들/치환들이 본원에 설명된 설계/시스템을 통해 달성가능하다. 따라서, 구체적으로 언급된 예시적인 실시형태들이 한정적으로 의미되지 않는다.
도 2 는 본 발명의 일 실시형태에 따른, 통합된 고생산성 통합적 (HPC) 증착 시스템을 나타내는 개략도이다. HPC 증착 시스템은 복수의 프로세싱 모듈들을 지지하는 프레임 (400) 을 포함한다. 프레임 (400) 은 일 실시형태에 따라 단일 프레임일 수도 있다는 것을 인식하여야 한다. 하지만, 본원에 설명된 모듈들을 지지하고, 복수의 모듈들 사이에 기판들의 이송을 허용하도록 구성된 임의의 적합한 구조가 본원에 설명된 실시형태들과 함께 이용될 수도 있다. 예를 들어, 프레임 (400) 은 함께 통합된 복수의 분리된 피스 (piece) 들일 수도 있다. 로드 록/팩토리 인터페이스 (load lock/factory interface; 402) 는 HPC 증착 시스템의 복수의 모듈들로의 접근을 제공한다. 일 실시형태에 따라, 로드 록/팩토리 인터페이스 (402) 는 FOUP 를 포함할 수도 있다. 로봇 (414) 은 모듈들 사이의 기판들 (및 마스크들) 의 이동을 제공하고, 로드 록 (402) 내로 및 밖으로의 이동을 제공한다. 모듈 (404) 은 일 실시형태에 따라 방위결정/가스제거 모듈일 수도 있다. 즉, 모듈 (404) 은 일 실시형태에서 기판을 정렬할 수도 있다. 기판 상의 노치 (notch) 들 또는 다른 마킹들을 통해, 모듈 (404) 은 복수의 모듈들에 기판을 일관되게 놓기 위해 이 정렬 기능을 수행할 수도 있다는 것을 인식하여야 한다. 또한, 모듈 (404) 은 가스제거 모듈로서 기능할 수도 있고, 여기서, 본원에 설명된 증착 프로세스들과 같은 임의의 프로세싱 전에 (또는 후에) 기판이 모듈 (404) 에서 가스제거될 수도 있다. 모듈 (406) 은 본 발명의 일 실시형태에 따른 세정 모듈일 수도 있다. 모듈 (406) 에 의해 수행되는 세정은 플라즈마 기반 또는 비플라즈마 기반 프로세스일 수도 있다. 일 실시형태에서, 세정은 증기 기반 프로세스일 수 있다. 세정은 건식 프로세스일 수도 있지만, 건식 세정 프로세스들에 한정되는 것은 아니며, 반도체 프로세싱에서 이용되는 습식 세정 프로세스들이 또한 통합될 수도 있다. 반도체 제조 동작들에서 통상적으로 사용되는 임의의 알려진 세정 프로세스들이 모듈 (406) 에서 수행될 수도 있다. 예를 들어, 아르곤 함유 스퍼터 세정 또는 수소 함유 반응 세정이 모듈 (406) 을 통해 일어날 수 있다. 모듈 (408) 은 본 발명의 일 실시형태에 따른 라이브러리 모듈로서 지칭된다. 모듈 (408) 에, 프로세싱 마스크라고도 지칭되는 복수의 마스크들이 저장된다. 마스크들은 통합적 프로세싱 모듈들에서 프로세싱되는 기판에 소정의 패턴을 적용하기 위해 통합적 프로세싱 모듈들에서 이용될 수도 있다. 라이브러리 모듈 (408) 의 더 상세한 내용들은 도 4 를 참조하여 제공된다. 라이브러리 모듈 (408) 및 거기에 포함된 마스크들은 피쳐들이 프로세싱되는 기판의 레이어들에 걸쳐 공간적으로 변화할 수 있도록 한다. 또한, 사이트 분리 프로세싱은, 본원에 설명된 고생산성 통합적 (HPC) 증착 시스템에서의 프로세싱 동안 진공 파괴를 야기하지 않고 다중 레이어들에 걸친 공간적 정의를 이용하여 수행될 수 있다. 상이한 마스크들을 통해 피쳐 셋트들을 공간적으로 변화시키는 능력은, HPC 증착 모듈의 제어된 환경 프로세싱과 함께, 다양한 프로세스 시퀀스들과 동시적으로 또는 독립적으로 다양한 재료 구성요소들을 평가하기 위한 강력한 툴을 제공한다. 바꾸어 말하면, 모듈 (408) 은 HPC 모듈과 결합하여 재료들 및 프로세스 라이브러리들과 함께 프로세스 시퀀스들의 평가 및 커플링을 가능하게 한다.
모듈 (410) 은 본 발명의 일 실시형태에 따른 HPC 물리적 기상 증착 모듈을 포함한다. 모듈 (410) 은 셔터 수납부들 (410a 및 410b) 을 포함한다. 셔터 수납부들 (410a 및 410b) 내의 가동 셔터들은 모듈 (408) 로부터 모듈 (410) 로 공급되는 마스크를 부분적으로 폐색 (block) 하기 위해 평면 방향으로 이동할 수 있다. 즉, 라이브러리 모듈 (408) 로부터의 마스크가 로봇 (414) 에 의해 모듈 (410) 에 공급된다. 셔터 수납부들 (410a 및 410b) 은 모듈 (410) 에 제공되는 마스크의 일부분을 덮기 위해 평면 방향으로 이동할 수 있는 셔터들을 포함한다. 물론, 전체 프로세스 마스크가 노출될 수도 있다. 셔터 수납부들 (410a 및 410b) 의 기능은 도 5 내지 도 7 과 관련하여 이후 더욱 자세히 설명된다. 셔터들은 그라디언트 프로세싱을 가능하게 할 수 있고, 프로세싱 동안 노출 패턴들을 변경하기 위해 이용될 수 있다. 또한, 라이브러리 모듈 (408) 을 통해 가능해진 피쳐들을 공간적으로 변화시키는 능력과 결합될 때, 고유연성 통합적/비통합적 프로세스 통합 툴이 제공된다.
일 실시형태에서, HPC 모듈 (410) 은, 동시적, 병렬적, 또는 급속 직렬적 (ⅰ) 설계, (ⅱ) 합성, (ⅲ) 프로세싱, (ⅳ)프로세스 시퀀싱, (ⅴ) 프로세스 통합, (ⅵ) 디바이스 통합, (ⅶ) 분석, 또는 (ⅷ) 2 개를 초과하는 화합물들, 조성물들, 혼합물들, 프로세스들, 또는 합성 조건들, 또는 이로부터 도출되는 구조들의 특성화에 이용되는, 기술들, 방법들, 프로세스들, 테스트 매개물들 (test vehicles), 합성 절차들, 과학 기술, 또는 이들의 조합들을 실행할 수 있다. 테스트 매개물들로는, 집적 회로 디바이스들의 설계, 프로세스 개발, 제조 프로세스 자격부여, 및 제조 프로세스 제어에 이용되는, 테스트 구조들 또는 칩들과 같은 물리적, 전기 적, 광분해의, 및/또는 자기적 특성화 디바이스들을 포함하며, 하지만, 이에 한정되는 것은 아니다.
모듈 (412) 은 본 발명의 일 실시형태에 따른 통상적인 증착 모듈이다. 모듈 (412) 은 통상적인 물리적 기상 증착 (PVD), 화학적 기상 증착 (CVD), 원자층 증착 (ALD), 플라즈마를 이용한 원자층 증착 (PEALD), 급속 열처리 (RTP) 등의 본 발명의 일 실시형태에 따른 프로세스들을 수행하도록 구성된 모듈을 포함할 수도 있다. 따라서, HPC 모듈 (410) 이 사이트 분리된 프로세싱을 수행할 수도 있는 반면, 모듈 (412) 은 통상적 기술들 하에서 전체 기판 (예를 들어, 웨이퍼) 에 걸쳐 병렬적 프로세싱을 수행할 것이다. 도 2 는 모듈들의 특정 구성을 도시하였지만, 이 구성은 한정적으로 의미되지 않는다는 것을 인식하여야 한다. 즉, 모듈 (410) 과 같은 HPC 증착 모듈이 포함되는 한, 모듈들의 임의의 조합이 HPC 증착 시스템에 통합될 수도 있다. 따라서, 도 2 의 프로세싱 시스템의 수많은 구성들이 가능하다. 일 실시형태에서, 라이브러리 모듈 (408) 에 의해 제공된 기능이 프로세스 마스크들의 저장에 전용되는 로드 록 모듈을 통해 제공될 수도 있다는 것에 유의하여야 한다.
당업자라면 제어기가 본원에서 언급된 동작들 및 프로세스들을 제어할 수도 있다는 것을 알 것이다. 즉, 소정의 프로세스를 위한 레시피 (recipe) 가 제어기의 메모리 내로 프로그래밍되고, 제어기가 원하는 기능을 달성하기 위해 밸브들, 전원들, 로봇들, 및 클러스터 툴의 모듈들의 다른 물리적 디바이스들을 조작함으로써 레시피를 실행한다. 제어기는 프로세스, 인-시츄 테스트의 프로세스 결과들 을 보여주기 위한, 그리고, 레시피를 수정하기 위한 GUI (그래픽 기능을 활용한 사용자 중심의 인터페이스) 를 갖는 컴퓨팅 시스템의 일부일 수도 있다. 컴퓨팅 디바이스는 중앙 처리 유닛 (CPU), 메모리, 메모리와 CPU 간의 통신을 위한 버스, 및 입력/출력 성능과 디스플레이를 포함할 것이다. 일 실시형태에서, 중앙 집중화된 제어기, 즉, 컴퓨팅 디바이스 (411) 는 HPC 시스템의 프로세스들을 제어할 수도 있다. 다르게는, 각각의 모듈이 중앙 집중화된 컴퓨팅 디바이스 (411) 와 통신하는 제어기를 가질 수도 있다. 물론, 제어기들은 몇몇 모듈들에 대해 로컬적일 수도 있는 한편 다른 모듈들은 중앙 집중화된 컴퓨팅 디바이스 (411) 를 통해 제어될 수도 있다.
프레임 (400) 내의 환경은 수행되는 프로세싱 동작에 해롭지 않은 환경을 제공하도록 제어된다. 일 실시형태에서, 환경은 제어된 불활성 환경에서 동작할 수도 있다. 예를 들어, 산소가 환경의 밖으로 펌핑되고 불활성 기체로 대체될 수도 있다. 산소를 대체하기 위해 안으로 펌핑될 수 있는 기체들의 예로는, 아르곤, 질소, 및 기판 프로세싱 동작들과 부정적으로 반응하지 않을 다른 불활성 기체들일 수도 있다. 이 실시형태에서, 산소는 후속 프로세싱 전에 및/또는 그 사이에 프로세싱되는 기판들의 임의의 산화를 회피하기에 충분한 레벨까지 제거된다. 또 다른 실시형태에서, 프레임 (400) 내의 환경은 진공으로 유지된다. 이 실시형태에서, 모듈의 압력은 약 1토르 내지 약 10- 10토르 사이에서 유지될 수도 있다. 환경은 처음에 소정의 진공 레벨까지 펌핑 다운 (pumping down) 될 수도 있고, 그 다음, 프로세스 가스들이 각각의 챔버들 내로 분사되면서 진공 상태가 유지된다. 또한, 처음에 약 10-6토르 내지 10- 10토르와 같은 낮은 압력까지 펌핑 다운됨으로써, 존재하는 임의의 오염물들이 본질적으로 제거된다. 일 실시형태에서 단일의 메인 프레임이 기밀 (氣密) 이기 때문에, 환경은 프레임 환경을 침해하는 임의의 오염물들로부터 관리되고 보호된다.
물론, 또 다른 실시형태에서, 환경은 양의 압력으로 유지될 수도 있으며, 환경의 제어는 수행되는 프로세싱 동작들에 따라 유지되므로, 제공된 실제 범위들은 예시적인 것이며 한정적으로 의미되지 않는다는 것을 인식하여야 한다. 당업자라면, 임의의 해로운 영향들을 기판들, 마스크들, 기판들에 대해 수행되는 프로세스들, 및/또는 이들 프로세스들에 의해 정의되는 구조들에 도입하지 않으면서, 모듈들 사이 및 프레임 환경을 통한 기판들 및 마스크들의 이동을 가능하게 하기 위해, 수많은 기술들이 습기, 습도, 미립자 물질, 온도, 압력, 및 환경의 임의의 다른 특성을 제어하도록 활용될 수도 있다는 것을 알 것이다.
도 3 은 도 2 에 나타낸 통합된 고생산성 통합적 (HPC) 증착 시스템에 대한 대안적 실시형태이다. 도 3 에서는, 본 발명의 일 실시형태에 따라 복수의 프로세싱 모듈들을 갖는 툴을 제공하기 위해, 2 개의 메인 프레임들 (400-1 및 400-2) 이 함께 커플링된다 (2 개의 메인 모듈들을 갖는 단일 클러스터 툴로도 알려져 있다, 미국 특허 제 5,186,718 호 및 제 6,977,014 호 참조). 일 예시적인 실시형태에서, 메인 프레임 (400-1) 은 그 주위로 로드 록 (402), 방위결정/가스제거 모듈 (404), 세정 모듈 (406), 라이브러리 모듈 (408-1), 및 HPC 모듈 (410-1) 을 클러스터링하고 있다. 로봇 (414-1) 은 프로세싱 모듈들 사이에 기판들 및/또는 마스크들의 천이 및 이동을 제공하고, 클러스터 툴로의 반입/반출을 제공한다. 모듈들 (500-1 및 500-2) 은 메인 프레임 (400-1) 및 메인 프레임 (400-2) 과 연관된 시스템들 사이의 통과 능력을 제공한다. 또한, 모듈들 (500-1 및 500-2) 은 2 개의 프레임들 (400-1 및 400-2) 사이에 이송되는 기판들 및/또는 마스크들에 대해 방위결정 능력을 제공할 수도 있다. 메인 프레임 (400-2) 은 그 주위에 클러스터링된 복수의 프로세싱 모듈들을 갖는다. 모듈들은 통상적인 프로세싱 (예를 들어, 증착, 표면 준비, 처리 등) 모듈 (412-1) 및 통상적인 프로세싱 모듈 (412-2) 을 포함한다. HPC 모듈 (410-2) 및 HPC 모듈 (410-3) 이 또한 프로세싱 모듈들로서 제공된다. 모듈 (408-2) 은 본 발명의 일 실시형태에 따른, 복수의 프로세싱 마스크들을 유지하는 라이브러리 모듈이다.
통상의 프로세싱 모듈들은 물리적 기상 증착 (PVD), 화학적 기상 증착 (CVD), 플라즈마를 이용한 화학적 기상 증착 (PECVD), 원자층 증착 (ALD), 플라즈마를 이용한 원자층 증착 (PEALD), 이온 유도 원자층 증착 (II-ALD), 라디칼을 이용한 원자층 증착 (REALD) 등 및 관련된 모듈들을 포함할 수 있다. 통상적 프로세싱 모듈들은 또한 열, 레이저, UV, IR, 마이크로웨이브, 전자 빔, 이온, 및 당해 기술분야에서 알려진 처리 모듈들의 다른 형태들을 포함할 수 있다.
일 실시형태에서, HPC 모듈들 중 적어도 하나는 물리적 기상 증착 (PVD) 을 수행하도록 구성된다. 다른 실시형태들에서, HPC 모듈들 중 적어도 하나는 화 학적 기상 증착 (CVD), 플라즈마를 이용한 화학적 기상 증착 (PECVD), 원자층 증착 (ALD), 플라즈마를 이용한 원자층 증착 (PEALD), 이온 유도 원자층 증착 (II-ALD), 라디칼을 이용한 원자층 증착 (REALD), 열 처리, 레이저 처리, UV 처리, IR 처리, 마이크로웨이브 처리, 전자 빔 처리, 및 이온 처리 중 적어도 하나를 수행하도록 구성된다.
도 3 은 추가적인 프로세싱 조합 및 치환을 제공하기 위해 복수의 메인 프레임들이 통합된 대안적인 실시형태를 보여주기 위해 제공된다. 프로세싱 동작들의 변화된 양을 지원하기 위한 추가적인 프로세싱 모듈들을 제공하기 위해 임의의 수의 메인 프레임들이 통합될 수도 있다는 것을 인식하여야 한다. 라이브러리 모듈들 (408-1 및 408-2) 내에서, 거기에 제공된 마스크들은 피쳐들이 진공을 파괴할 필요 없이 기판들의 프로세싱 동안 레이어들에 걸쳐 정의될 수도 있도록 상이한 기하학들의 수용을 가능하게 한다. 다르게는, 하나의 라이브러리 모듈은 챔버들에 대한 통로로서 모듈들 (500-1 및 500-2) 을 이용하여 전체 증착 시스템에 마스크 셋트들을 제공할 수 있을 것이다. 따라서, 본원에 설명된 실시형태들은, 다수의 재료들이 테스트될 수 있도록 허용할 뿐만 아니라, 단계들의 시퀀스, 즉, 프로세스 시퀀스가 또한 테스트 매트릭스에 포함될 수도 있다. 즉, 본원에 설명된 시스템은, 상이한 재료들이 통합 및 평가될 수도 있을 뿐만 아니라, 프로세스들 및 프로세스 시퀀스가 최적의 프로세스 시퀀스를 결정하기 위해 수정될 수도 있도록, 기판의 레이어들에 걸쳐 통합적 프로세싱 및 비통합적 프로세싱을 허용한다. 프로세스 시퀀스는 프로세싱 단계들의 순서 및 이들 단계들의 대응하는 동작 조 건들 (예를 들어, 물리적 기상 증착 (PVD) 의 경우 온도, 압력, 가스 흐름, 가스 종들, 가스 비율들, 전력, 시간, 듀티 사이클, 주파수 등 및 반도체 프로세싱 동작들과 연관된 임의의 다른 프로세싱 파라미터) 을 포함할 수도 있다. 라이브러리 모듈들 (408-1 및 408-2) 에 의해 제공된 마스크들이 라이브러리 모듈들 그 자체 내에서 또는 방위결정 모듈들 (500-1 또는 500-2) 내에서 방위결정될 수도 있다. 다시 한 번 말하지만, 도 3 은 본원에서 설명된 실시형태들의 모듈들의 조합을 통해 제공되는 수많은 구성들 중 일 예시적인 구성이다.
도 4 는 본 발명의 일 실시형태에 따른 라이브러리 모듈을 나타내는 개략도이다. 라이브러리 모듈 (408) 은 거기에 저장된 복수의 마스크들 (600) 을 포함한다. 마스크들 (600) 은 본 발명의 일 실시형태에 따라 대응하는 선반들 (602) 상에 놓일 수도 있다. 하지만, 마스크들 (600) 은 본 발명의 일 실시형태에 따라 라이브러리 모듈 내에 마스크를 지지하도록 구성된 수많은 다른 구조들 상에 놓일 수도 있다. 즉, 마스크들은 로봇이 마스크들 (600) 에 액세스할 수 있게 하는 임의의 적합한 구조 상에 놓일 수도 있다. 물론, 구조는 청정 환경에 적합하고, 마스크 재료와 호환 가능하다. 모듈 (408) 은 본 발명의 일 실시형태에 따라 회전 이동 및 수직 이동이 가능하다. 당업자라면 임의의 적합한 모터가 수직 높이 제어 및 샤프트 (604) 주위로의 회전을 제공할 수 있다는 것을 알 것이다. 라이브러리 모듈 (408) 내에 저장된 마스크들 (600) 은 통합적 프로세싱 모듈과 같은 모듈들 내로 및 밖으로 이동된다. 마스크들 (600) 은 예를 들어 도 5a 의 A-1 내지 A-3 및 도 5b 의 B-1 내지 B-3 에서 나타낸 바와 같이 그 마스크들 상에 포함된 다양한 패턴 및 피쳐 사이즈들을 갖는다. 전술한 바와 같이, 일 실시형태에서, 로드 록 모듈이 라이브러리 모듈을 대체할 수도 있다.
도 5a 의 A-1 내지 A-3 및 도 5b 의 B-1 내지 B-3 은 도 4 의 라이브러리 모듈들 내에 저장될 수도 있는 예시적인 마스크 패턴들을 나타낸다. 프로세스 요구에 따라 기하학적 및/또는 피쳐 사이즈 성능을 변화시키는 임의의 수의 상이한 마스크 패턴들이 채용될 수도 있으므로, 도시된 마스크 패턴들은 예시적인 것이며, 한정적으로 의미되지 않는다는 것을 인식하여야 한다. 마스크 패턴들은 개구들의 수, 개구 사이즈, 개구 형상, 개구 방위, 개구 위치, 및 개구 분포 등에서의 변화들을 포함하며, 하지만, 이에 한정되는 것은 아니다.
도 5a 의 A-1 에서, 다수의 행들을 갖는 마스크 패턴이 제공된다. 도 5a 의 A-2 를 위한 패턴은 기판에 걸쳐 다수의 열들을 갖는 패턴을 포함한다. 도 5a 의 A-3 의 패턴은 마스크에 두루 다수의 원들을 포함한다. 또한, 전술한 셔터 수납부의 셔터들의 조작이 도 5a 의 A-1 내지 A-3 에 도시된 마스크의 일부분을 노출시키기 위해 이용될 수도 있다는 것을 인식하여야 한다. 예를 들어, 도 5a 의 A-3 와 관련하여, 셔터는 마스크가 셔터 위치를 통해 변경 가능할 수도 있도록 원들의 일부분을 폐색할 수도 있다. 수많은 다른 패턴들 및 형상들/기하학들이 마스크 상에 포착될 수 있으며, 도 5a 의 A-1 내지 A-3 에서 도시된 3 가지 패턴들은 예시적인 것이며 한정적으로 의미되지 않는다는 것을 인식하여야 한다. 일 실시형태에서, 단일 마스크 상의 피쳐의 패턴은 마스크의 상이한 부분들 상에서 사이즈 면에서 변화할 수도 있다.
도 5b 의 B-1 내지 B-3 은 본 발명의 일 실시형태에 따른 전사가능한 마스크들의 조합을 나타낸다. 도 5b 의 B-1 내지 B-3 에서, 도 5c 의 제 1 금속 레이어 (620) 를 정의하기 위해 금속 마스크가 처음에 사용된다. 그 다음, 도 5c 의 절연체 레이어 (622) 를 정의하기 위해 도 5b 의 B-2 의 절연체 마스크가 사용된다. 마지막으로, 도 5c 의 상부 금속 레이어 (624) 를 정의하기 위해 도 5b 의 B-3 의 금속 마스크가 사용된다. 이는 기능적 금속-절연체-금속 캐패시터 구조를 정의하기 위해 도 5c 에 나타낸 바와 같이 프로세싱되는 기판의 레이어들에 걸친 패턴을 초래한다. 전사가능한 마스크들을 채용함으로써, 금속 1 영역과 금속 2 영역 사이에 적절한 전기적 절연이 존재하도록 보장하기 위해, 절연체 레이어 영역 (622) 은 금속 1 레이어 영역 (620) 에 비해 더 크게 만들어지고, 금속 2 레이어 영역 (624) 은 절연체 레이어 영역 (622) 에 비해 더 작게 만들어진다는 것을 인식하여야 한다.
도 5c 는 본 발명의 일 실시형태에 따른, 사이트 분리 프로세싱 동안 정의될 수 있는 피쳐의 개략도이며, 여기서, 피쳐는 기판의 다중 레이어들 또는 기판 상에서 수행되는 다수의 프로세스 단계들에 걸쳐 변화하는 공간적 정의를 갖는다. 도 5c 는 메모리 요소로서 기능할 수도 있는 금속-절연체-금속 구조를 나타낸다. 금속 레이어 (624) 는 절연체 레이어 (622) 위에 배치되고, 이 절연체 레이어 (622) 는 다시 금속 레이어 (620) 위에 배치된다. 도시된 바와 같이, 임의의 단락 회로를 방지하기 위해 상부 전극과 하부 전극 사이에 그리고 각각의 레이어 사이에 절연을 제공하기 위해 레이어들의 각 사이 (620 과 622 사이 및 622 와 624 사이) 에 제공된 공간적 변화가 존재한다. 당업자라면 그라디언트 접근법이 이러한 기하학을 달성할 수 없다는 것을 알 것이다. 도 5b 의 B-1 내지 B-3 의 마스크 패턴들은 도 5c 의 구조를 달성하며, 마스크들을 HPC 모듈 내로 및 밖으로 이동시키는 능력이 이러한 프로세싱을 가능하게 한다. 또한, 레이어들 (620, 622, 및 624) 에 의해 정의되는 구조 사이의 인터페이스들은, 평가가 불가능한 그라디언트 기술들에 반해, 평가될 수도 있다.
전술한 바와 같이, 마스크들은 라이브러리 모듈로부터 통합적 모듈 내로 및 밖으로 이동될 수 있고, 프레임 영역 내의 환경은, 프로세스 시퀀스가 물리적, 기계적, 화학적, 전기적, 광학적, 자기적, 및/또는 이들의 임의의 조합들의 해로운 섭동들 없이 관심 대상의 특성들이 평가될 수 있도록, 임의의 진공 파괴 또는 부정적 환경에 대한 노출을 회피한다. 라이브러리 모듈 내의 상이한 마스크들 및 이들 마스크들을 프로세싱 챔버들 내로 및 밖으로 이동시키는 능력은, 집적 회로의 실제 구조들을 정의하는 동안 프로세스 시퀀스 내로 도입되는 변화들을 가능하게 한다. 즉, 도 5c 의 MIM, 또는, 트렌치, 비아, 트랜지스터, 캡핑 레이어들, 배리어 레이어들, 접착 레이어들 등과 같은 임의의 반도체 구조가 평가 달성가능하다. 이송가능한 마스크들을 갖는 시스템을 통해 허용되는 몇몇 변화들로는, 주기성, 피쳐 사이즈, 피쳐 형상, 피쳐 분포, 퍼센트 오픈, 방위, 및/또는 이들의 임의의 조합들을 포함하는 것을 인식하여야 한다. 또한, 프로세싱 동작들은 통합적 프로세싱과 통상적 프로세싱 및 이 둘의 조합들을 결합할 수도 있다. 예를 들어, 기판 영역의 일부를 순차적 방식으로 프로세싱하기 위해 단일 마스크가 이용 될 수도 있다. 일 예시적인 실시형태에서, 기판의 1/4 구역들이 동일한 마스크로 순차적으로 프로세싱될 수도 있다. 따라서, 일 양태로부터, 4 개의 1/4 구역들이 직렬로 프로세싱되지만, 각각의 1/4 구역을 정의하는 서브-구역들은 병렬적으로 프로세싱된다.
도 6a 및 도 6b 는 본 발명의 일 실시형태에 따라 셔터 수납부들을 갖는 HPC 모듈들을 나타낸다. 도 6a 에서, 프로세싱 모듈 (410) 은 셔터 수납부 (410a) 를 포함한다. 셔터 수납부 (410a) 는 고정 또는 가동 셔터를 포함할 수도 있다. 즉, 셔터 수납부 (410a) 는 프로세싱 모듈 (410) 내의 마스크 (또는 기판) 의 절반 또는 일부 다른 고정된 부분을 폐색하기 위해 고정된 셔터를 유지 또는 수납하도록 구성될 수도 있다. 다르게는, 셔터 수납부 (410a) 는 프로세싱 모듈 (410) 내의 마스크 (또는 기판) 의 임의의 부분을 폐색하거나 아무 부분도 폐색하지 않도록 가동 셔터를 유지하도록 구성될 수도 있다. 프로세싱 모듈 (410) 은 본 발명의 일 실시형태에 따라, 전술한 고생산성 통합적 증착 모듈이다. 도 6a 에서, 프로세싱 모듈 (410) 은 단일 셔터 수납부 (410a) 를 갖는다. 다르게는, 도 6b 는 복수의 셔터 수납부들 (410a 및 410b) 을 갖는 프로세싱 모듈 (410) 을 나타낸다. 셔터 수납부들 (410a 및 410b) 은 도 6a 를 참조하여 언급한 바와 같이 고정된 또는 가동의 셔터들을 저장할 수도 있다.
또한, 도 6b 의 셔터 수납부들은 서로 대향하여 위치되지만, 본 발명의 일 실시형태에서, 하나의 셔터 수납부는 또 다른 셔터 수납부에 대해 90도의 각을 이룰 수도 있다. 물론, 셔터 수납부들은 프로세싱 모듈로부터 임의의 방위 또는 방위들의 조합으로 배치될 수도 있다. 또한, 고정된 마스크들은 예를 들어 라이브러리 모듈로부터 HPC 모듈들 내로 이송될 수도 있다. 다르게는, 마스크는 셔터 수납부 내에 상주할 수 있고, 이에 의해, 프로세스가 라이브러리 모듈을 허용하는 일 실시형태에서 라이브러리 모듈에 대한 필요를 제거한다. 마스크가 셔터 수납부 내에 상주하는 실시형태에서, 다수의 패턴들 및 기하학들이 마스크 상에서, 그리고 마스크의 회전을 통해 정의될 수도 있으며, 레이어들에 걸친 공간적 변화를 이용한 사이트 분리된 프로세싱이 달성가능하다. 예를 들어, 도 5b 의 B-1 내지 B-3 을 참조하면, 단일 마스크는 도 5b 의 B-1 의 패턴의 절반 및 도 5b 의 B-2 의 패턴의 절반을 포함할 수도 있다. 그 다음, 회전 및 셔터들의 사용을 통해, 도 5c 에서 구현된 바와 같이 공간적 변화를 이용한 사이트 분리된 프로세싱이 달성된다. 물론, 마스크의 회전은 로봇 또는 셔터 수납부 내에 배치된 적합한 메커니즘을 통해 일어날 수도 있다. 기판은 공간적 변화를 이용한 사이트 분리된 프로세싱을 또한 달성하기 위해 마스크들과는 독립적으로 회전 또는 이동될 수도 있다는 것을 인식하여야 한다.
도 7a 내지 도 7d 는 본 발명의 일 실시형태에 따라, 도 6a 및 도 6b 의 셔터 수납부 내에 수납된 셔터들의 방위결정을 통해 적용될 수도 있는 다양한 구성들을 나타낸다. 도 7a 에서, 가동 셔터 (900) 는 기판 (902) 의 일부분을 폐색한다. 가동 셔터 (900) 는 기판 (902) 의 평면에 대해 실질적으로 평행한 평면 방향으로 이동할 수도 있다. 이 평면 방향은 화살표 (904) 에 의해 나타내어진다. 도 7b 에서, 기판 (902) 의 다수의 부분들을 폐색하기 위해 2 개의 셔터들 이 사용된다. 셔터들 (900-1 및 900-2) 은 각각 기판 (902) 의 대응하는 단부를 폐색하고, 그에 의해, 기판 (902) 의 중간 부분은 노출된 채로 남긴다. 셔터들 (900-1 및 900-2) 은 또한 화살표 (904) 에 의해 나타내어진 방향으로 이동한다. 당업자라면 셔터들 (900-1 및 900-2) 을 위한 이동을 제공하기 위해 수많은 기술들이 사용될 수도 있다는 것을 알 것이다. 예를 들어, 셔터들의 일 단부는 제어기에 따라 소정량을 이동 또는 스텝이동하는 확장 암에 고정될 수도 있다. 또 다른 실시형태에서, 셔터들 (900-1 및 900-2) 은 그 위치들이 고정될 수도 있다.
도 7a 및 도 7b 는 기판의 노출을 한정하기 위한 셔터들의 이동을 나타내지만, 셔터들은 또한 기판 위에 배치된 마스크의 노출을 한정하기 위해서 이용될 수도 있다. 도 7c 및 도 7d 는 기판 위에 배치된 마스크의 일부분을 폐색하도록 구성된 셔터를 나타낸다. 도 7c 에서, 셔터 (900) 는 마스크 (906) 의 일부분을 폐색한다. 따라서, 마스크 (906) 아래에 배치된 기판은 마스크 (906) 의 노출된 부분을 통해서만 프로세스를 경험할 것이다. 도 7d 에서, 셔터들 (900-1 및 900-2) 은 마스크 (906) 의 부분들을 폐색한다. 본 발명의 일 실시형태에 따라, 마스크 (906) 는 프로세싱 모듈 내에서 회전할 수도 있으며, 만약 마스크가 그 위에 정의된 다양한 패턴들을 가진다면, 마스크의 회전을 통해 다양한 패턴들이 적용될 수도 있다. 또 다른 실시형태에서, 예를 들어 기판이 놓인 받침대 또는 기판 지지대를 회전시킴으로써 기판 자체가 회전될 수 있다.
도 8 은 본 발명의 일 실시형태에 따른, 기판의 통합적 프로세싱을 위한 방 법 동작들을 나타내는 흐름도이다. 동작 950 에서, 상업적으로 이용가능한 장비를 통해 기판 상에서 통상적으로 수행되는 표면 준비, 표면 처리, 증착 또는 에치 기술과 같은 통상적인 프로세싱 기술이 여기에서 수행될 수도 있다. 동작 950 은 선택적이라는 것에 유의하여야 한다. 일 실시형태에서, 기판에는 미리 수행되는 블랭킷 (blanket) 증착, 또는 임의의 다른 프로세싱 동작이 제공될 수 있다. 그 다음, 방법은 동작 952 로 진행하고, 이 동작 952 에서, 기판의 이산 구역에 대한 제 1 사이트 분리된 증착이 진공 조건들 하에서 수행된다. 제 1 사이트 분리된 증착은 기판의 제 1 영역을 덮는다. 여기서, 도 2 및 도 3 과 관련하여 설명된 HPC 증착 시스템이 이 사이트 분리된 프로세싱을 달성할 수도 있다. 그 다음, 본 방법은 동작 954 로 진행하고, 이 동작 954 에서, 진공의 파괴 없이 기판의 이산 구역에 대해 제 2 사이트 분리된 증착이 수행된다. 제 2 사이트 분리된 증착은 제 1 영역보다 더 큰 제 2 영역을 덮는다. 동작 954 에서, 프로세스 시퀀스 통합은, 동작 952 가 제 1 레이어를 부설하고 동작 954 가 그 제 1 레이어 위에 제 2 레이어를 놓는 곳에서 일어난다. 하지만, 마스크들을 변경하고 진공 조건들을 유지하는 능력 때문에, 제 2 사이트 분리된 증착은 제 1 영역 전체 및 제 1 영역을 지나서 일부 추가적인 영역까지 덮는다. 일 실시형태에서, 동작 954 에서 블랭킷 증착 동작이 수행될 수도 있고, 이 동작은 공간적 변화를 이용하여 절연 레이어를 제공할 것이다.
도 8 의 방법은 그 다음 동작 956 으로 진행하며, 이 동작 956 에서, 진공의 파괴 없이 기판의 이산 구역에 대해 제 3 사이트 분리된 증착이 수행된다. 제 3 사이트 분리된 증착은, 제 3 사이트 분리된 증착이 제 2 사이트 분리된 증착에 의해 제 1 사이트 분리된 증착으로부터 분리되도록, 제 2 영역보다 더 작은 제 3 영역을 덮는다. 진공을 유지함으로써 기판은 임의의 산화 조건들에 노출되지 않고, 프로세싱은 동일한 시스템에서 일어난다는 것을 인식하여야 한다. 도 8 의 실시형태는 일 실시형태에서 도 5c 의 구조를 산출한다. 이 실시형태에서, 금속 레이어와 절연체 레이어 사이의 분리, 및 상부 금속 전극과 하부 금속 전극 사이의 분리가 존재한다. 재료들 및 프로세스 시퀀스의 테스트는 전술한 방법 동작들의 각각 사이에서 수행될 수도 있다는 것을 인식하여야 한다. 또한, 도 8 에서 논의된 동작들의 순서는 한정적으로 의미되지 않는다는 것을 인식하여야 한다. 따라서, 블랭킷 단계는 선택적일 수 있고, 심지어 블랭킷 웨이퍼들이 매도인으로부터 구입될 수도 있는 등 다르게 수행될 수도 있을 것이다. 또한, 블랭킷 증착 프로세스들은 전술한 임의의 동작들 사이에서 일어날 수 있고, 이는 다시 공간적 변화를 이용하여 절연 레이어를 제공하는 또 다른 기술을 가능하게 한다. 전술한 바와 같이, 도 8 의 실시형태는 예시적인 것이며, 한정적으로 의미되지 않는다. 또 다른 실시형태에서, 하나의 레이어에 걸친 2 개의 피쳐들의 구성은 상이하다.
따라서, 본원에 설명된 실시형태들은 프로세싱 동안 도입되는 진공 파괴에 대한 필요 없이 다중 레이어들에 걸친 조정가능한 공간적 정의를 이용한 통합적 웨이퍼 프로세싱 및 사이트 분리 프로세싱을 제공한다. 다수의 마스크들, 및 해로운 환경에 프로세스 구성요소들을 노출시키지 않고 전술한 바와 같이 프로세싱 모듈에서 마스크들을 제거 및 대체하는, 또는 마스크들 또는 웨이퍼들을 회전시키는 능력은, 프로세싱되는 기판의 프로세스들의 시퀀스에 걸쳐 공간적 위치 및 기하학의 변화를 가능하게 한다. 진공 파괴에 대한 필요의 제거는 산화, 공기, 습기, 오염물에 대한 노출, 또는 비청정 또는 그외의 해로운 환경에 대한 노출을 회피한다. 전술한 실시형태들은 또한 기판의 다중 레이어들에 걸쳐 피쳐 기하학 및 위치의 인-시츄 변화를 가능하게 한다. 따라서, 최적의 전체 프로세스 시퀀스 통합에 더욱 효율적으로 도달하기 위해 그 시퀀스에 이용된 재료들 및 프로세스들 뿐만 아니라 프로세스 시퀀스에 걸친 변화도 테스트될 수도 있다. 프로세스 시퀀스의 테스트는 상대적으로 큰 그룹의 재료들, 프로세스들 및 프로세스 시퀀스 통합 후보들이 체계적으로 상대적으로 작은 그룹의 재료들, 프로세스들 및 프로세스 시퀀스 통합 후보들로 협소화되는 단계들에서 발생할 수도 있다. 그 다음, 재료들, 프로세스들 및 프로세스 시퀀스 통합 후보들의 작은 그룹은, 재료들, 프로세스들 및 프로세스 시퀀스 통합 후보들의 최상의 가능한 조합들의 상대적으로 작은 그룹을 식별하기 위해, 큰 스케일의 프로세싱 조건들을 모방하면서 작은 스케일 프로세싱 환경 (예를 들어, 단일 웨이퍼의 통합적 프로세싱) 에서 평가된다.
아래의 번호가 붙은 청구항들에서 구체적으로 언급되지 않은 추가적인 청구항들은 진공 파괴 없이 클러스터 툴 내에서 기판을 프로세싱하는 방법을 포함하며, 이 방법은, 제 1 피쳐 셋트를 갖는 마스크를 이용하여 챔버에서 기판을 프로세싱하는 단계; 챔버로부터 제 1 피쳐 셋트를 갖는 마스크를 제거하는 단계; 제 2 피쳐 셋트를 갖는 마스크를 챔버에 제공하는 단계; 및 제 2 피쳐 셋트를 갖는 마스크를 이용하여 챔버에서 기판을 프로세싱하는 단계의 방법 동작들을 포함한다. 일 실시형태에서, 제 1 피쳐 셋트와 제 2 피쳐 셋트들은 상이하다. 또 다른 실시형태에서, 제 1 피쳐 셋트와 제 2 피쳐 셋트들은, 개구 사이즈, 개구 형상, 개구 방위, 개구 수, 개구 위치, 및 개구 분포로 이루어지는 그룹으로부터 선택된다. 본 방법은 또한 제 1 피쳐 셋트와 제 2 피쳐 셋트 간에 전환하기 위해 셔터를 천이시키는 단계를 포함할 수도 있다. 제 1 피쳐 셋트를 갖는 마스크를 이용하여 챔버에서 기판을 프로세싱하는 방법 동작은, 제 1 피쳐 셋트를 갖는 마스크를 이용하여 기판의 부분들의 사이트 분리된 프로세싱을 연속적으로 수행하는 단계를 포함하며, 여기서, 연속적으로 수행하는 단계는, 직렬 프로세싱, 병렬 프로세싱, 및 직렬 및 병렬 프로세싱의 몇몇 조합으로 이루어진 그룹으로부터 선택된 프로세싱 시퀀스를 포함하고, 이 프로세싱 시퀀스는 통합적 프로세스 동작 및 통상적 프로세스 동작을 포함한다. 본 방법은 또한, 프로세싱으로부터 초래되는 기능적 구조를 인-시츄로 테스트하는 단계; 제 1 피쳐 셋트를 갖는 마스크를 이용하여 챔버에서 기판을 프로세싱할 때 챔버의 외부에 제 2 피쳐 셋트를 갖는 마스크를 저장하는 단계; 제 2 피쳐 셋트를 갖는 마스크를 이용하여 챔버에서 기판을 프로세싱할 때 챔버의 외부에 제 1 피쳐 셋트를 갖는 마스크를 저장하는 단계를 포함한다.
추가적인 청구항들은 기판을 프로세싱하는 시스템을 포함하며, 시스템은, 복수의 모듈들이 부착된 단일의 메인 프레임; 및 그 단일의 메인 프레임 내에 배치되어 복수의 모듈들 사이에 기판을 이송하도록 구성된 이송 메커니즘을 포함하며, 여기서, 복수의 모듈들 중 적어도 하나는 다수의 마스크들을 저장하고, 다수의 마스 크들은 기판의 다중 레이어들에 걸쳐 피쳐 사이즈들의 인-시츄 변화를 가능하게 하며, 이 다수의 마스크들은 또한 기판에 적용되는 프로세스들의 시퀀스에 걸쳐 공간적 위치 및 기하학의 인-시츄 변화를 가능하게 한다. 일 실시형태에서, 다수의 마스크들의 각각은 상이한 기하학적 패턴들을 정의한다. 또 다른 실시형태에서, 다수의 마스크들 중 하나는 제 1 패턴을 정의하는 제 1 구역 및 제 2 패턴을 정의하는 제 2 구역을 포함한다. 여기서, 셔터와 함께 다수의 마스크들 중 하나의 회전은, 제 1 구역이 노출될지 아니면 제 2 구역이 노출될지를 정의한다. 본 시스템은 복수의 프로세싱 모듈들 중 적어도 하나에서 다수의 마스크들 중 하나에 대한 지지 구조를 포함하며, 이 지지 구조는 축 주위로 회전가능하고, 지지 구조는 수직으로 조정가능하다. 일 실시형태에서, 복수의 모듈들 중 나머지 것은 기판의 사이트 분리된 프로세싱을 수행하도록 구성된 통합적 모듈이다. 통합적 모듈은 그 통합적 모듈 내에 배치된 다수의 마스크들 중 하나의 일부분을 폐색하도록 구성된 가동 셔터들을 포함한다. 본 시스템은 기판의 표면 상에 통상적 증착 동작을 수행하도록 구성된 증착 모듈을 포함하며, 이송 메커니즘은 진공 파괴를 회피하면서 증착 모듈과 복수의 모듈들 중 나머지 것 사이에 기판을 이송하도록 구성된다. 시스템에서, 프로세스 시퀀스 통합이 제어된 환경을 유지하면서 수행된다. 또 다른 실시형태에서, 다중 통합적 모듈들이 제공된다.
또 다른 셋트의 청구항들은 프레임 주위에 클러스터링된 복수의 프로세싱 모듈들을 갖는 반도체 프로세싱 시스템을 포함하며, 복수의 프로세싱 모듈들 중 적어도 하나는 복수의 마스크들을 저장하도록 구성되고, 복수의 마스크들의 각각은 그 위에 정의된 대응하는 마스크 패턴들을 가지며, 복수의 프로세싱 모듈들은 기판의 연속적 평면 레벨들 상에서 프로세싱 동작들을 수행하기 위해 복수의 마스크들 사이에 순환시키도록 구성된 통합적 프로세싱 모듈을 포함하고, 여기서, 복수의 마스크들과 기판은 프레임 영역 내에서 정의된 제어된 환경에 유지된다. 통합적 프로세싱 모듈은 통합적 프로세싱 모듈 내로 놓이는 마스크의 일부분을 폐색하도록 구성된 가동 셔터들을 포함한다. 또 다른 실시형태에서, 통합적 프로세싱 모듈은 복수의 프로세싱 모듈들 중 적어도 하나와 통합적 프로세싱 모듈 사이에 마스크들을 교환함으로써 복수의 마스크들 사이에 순환시키도록 구성된다. 또 다른 실시형태에서, 제어된 환경은 산소량, 습기량, 및 미립자 오염물량 중 하나 이상을 제어하며, 여기서, 프레임 영역은 복수의 프로세싱 모듈들을 둘러싼다. 복수의 프로세싱 모듈들은 기판의 표면에 걸쳐 재료의 레이어를 증착하도록 구성된 통상적 증착 모듈을 포함할 수도 있으며, 여기서, 시스템은 프레임의 중앙 영역 내에 위치된 이송 메커니즘을 포함하며, 이송 메커니즘은 복수의 프로세싱 모듈들의 각각에 대한 액세스를 갖는다. 일 실시형태에서, 시스템은 프레임 주위에 클러스터링된 또 다른 복수의 프로세싱 모듈들을 갖는 또 다른 시스템과 통합되며, 이 또 다른 복수의 프로세싱 모듈들은 또 다른 통합적 프로세싱 모듈을 포함한다. 일 실시형태에서, 통합적 프로세싱 모듈은 물리적 기상 증착 (PVD), 화학적 기상 증착 (CVD), 플라즈마를 이용한 화학적 기상 증착 (PECVD), 원자층 증착 (ALD), 플라즈마를 이용한 원자층 증착 (PEALD), 이온 유도 원자층 증착 (II-ALD), 라디칼을 이용한 원자층 증착 (REALD), 열 처리, 레이저 처리, 자외선 (UV) 처리, 적외선 (IR) 처리, 마이크로웨이브 처리, 전자 빔 처리, 및 이온 처리로 이루어지는 그룹으로부터 선택되는 프로세싱 동작을 수행하도록 구성된다.
또 다른 셋트의 청구항들은, 적어도 하나의 기판을 수용하도록 구성된 단일의 메인 프레임; 그 단일의 메인 프레임에 커플링되고, 또한, 프로세싱 마스크들을 저장하는 라이브러리 모듈, 및 증착들 사이에 진공 파괴 없이 기판 상으로 재료의 적어도 2 개의 레이어들의 사이트 분리된 증착을 수행하기 위해 상이한 피쳐 셋트들을 갖는 프로세싱 마스크들을 이용하도록 구성된 통합적 증착 모듈을 포함하는 복수의 프로세싱 모듈들; 및 단일의 메인 프레임에 배치되어, 복수의 프로세싱 모듈들 사이에 적어도 하나의 기판을 이동시키고, 라이브러리 모듈과 통합적 증착 모듈 사이에 프로세싱 마스크들을 이동시키도록 구성된 핸들러를 포함하는, 통합적 프로세싱을 위한 증착 시스템을 포함한다. 일 실시형태에서, 복수의 프로세싱 모듈들 및 핸들러는 프레임 영역 내에 둘러싸이고, 그 프레임 영역 내에 제어된 환경이 제공된다. 제어된 환경은 산소량, 습기량, 및 미립자 오염물량 중 하나 이상을 제어하는 것을 포함한다. 또 다른 실시형태에서, 라이브러리 모듈은 축 주위로 회전하고, 수직 방향으로 이동하도록 구성된다.
본 발명의 일부를 형성하는 본원에 설명된 임의의 동작들은 유용한 머신 동작들이다. 본 발명은 또한 이들 동작들을 수행하는 디바이스 또는 장치에 관한 것이다. 장치는 필요한 목적을 위해 특별히 구성될 수 있고, 또는, 장치는 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 기동되거나 구성되는 범용 컴퓨터일 수 있다. 특히, 다양한 범용 머신들이 본원의 교시들에 따라 쓰여진 컴퓨 터 프로그램들과 함께 이용될 수 있고, 또는, 필요한 동작들을 수행하기 위해 더욱 특수화된 장치를 구성하는 것이 더 편리할 수도 있다.
전술한 발명이 이해의 명확함을 위해 다소 상세히 설명되었지만, 첨부된 청구범위의 범위 내에서 소정의 변화 및 수정이 실시될 수 있다는 것은 자명할 것이다. 따라서, 본 실시형태들은 예시적인 것으로 간주되고, 한정적인 것으로 의미되지는 않으며, 본 발명은 본원에서 주어진 상세한 내용들에 한정되지 아니하고, 첨부된 청구범위의 범위 및 균등물 내에서 수정될 수도 있다. 청구범위에서, 요소들 및/또는 단계들은 청구범위에서 명확하게 언급되지 않는다면 동작의 임의의 특정 순서를 의미하지 않는다.

Claims (20)

  1. 통합적 프로세싱 (combinatorial processing) 방법으로서,
    진공 하에서 제 1 금속 레이어를 포함하는 기판을 프로세싱하여 상기 제 1 금속 레이어 상에 사이트 분리된 구역들을 포함하는 절연체 레이어를 형성하는 단계로서, 상기 프로세싱은 상기 제 1 금속 레이어와 상기 절연체 레이어 사이의 사이즈 관계를 변화시킴으로써 상기 제 1 금속 레이어에 대해서 상기 절연체를 공간적으로 변화시키는, 상기 절연체 레이어를 형성하는 단계;
    진공 하에서 상기 기판을 프로세싱하여 상기 절연체 레이어 상에 제 2 금속 레이어를 형성하는 단계로서, 복수의 전기적으로 분리된 금속-절연체-금속 (MIM) 구조들을 정의하도록 상기 제 2 금속 레이어는 상기 절연체 레이어와 다양한 사이즈 관계를 가지며, 상기 MIM 구조들은 통합적으로 변화되는, 상기 제 2 금속 레이어를 형성하는 단계를 포함하는, 통합적 프로세싱 방법.
  2. 제 1 항에 있어서,
    상기 기판을 프로세싱하여, ALD, PVD 및 CVD 로 구성되는 그룹으로부터 선택된 증착 방법에 의해 수행되는 블랭킷 (blanket) 증착에 의해 상기 제 1 금속 레이어를 형성하는 단계를 더 포함하는, 통합적 프로세싱 방법.
  3. 제 1 항에 있어서,
    상기 제 1 금속 레이어를 포함하는 상기 기판을 수용하는 단계를 더 포함하는, 통합적 프로세싱 방법.
  4. 제 1 항에 있어서,
    상기 절연체 레이어의 상기 사이트-분리된 구역들을 프로세싱하는 것은 통합적 ALD 를 이용하여 부분적 구역들을 순차적으로 증착하는 것을 포함하는, 통합적 프로세싱 방법.
  5. 제 1 항에 있어서,
    상기 절연체 레이어의 상기 사이트-분리된 구역들을 프로세싱하는 것은 통합적 PVD 를 이용하여 상기 사이트-분리된 구역들을 직렬로 증착하는 것을 포함하는, 통합적 프로세싱 방법.
  6. 제 1 항에 있어서,
    상기 기판을 프로세싱하는 것은 서로로부터 전기적으로 분리된 상기 제 2 금속 레이어의 사이트-분리된 구역들을 형성하는 것을 포함하는, 통합적 프로세싱 방법.
  7. 제 1 항에 있어서,
    상기 기판에 대해 열처리를 적용하는 단계를 더 포함하는, 통합적 프로세싱 방법.
  8. 제 1 항에 있어서,
    상기 기판을 프로세싱하여 상기 절연체 레이어 상에 상기 제 2 금속 레이어를 형성하는 단계로서, 상기 제 2 금속 레이어가 상기 절연체 레이어와 다양한 사이즈 관계를 갖는 것은,
    블랭킷 증착에 의해 상기 제 2 금속 레이어를 증착하는 단계; 및
    상기 제 2 금속 레이어를 에칭하여, 상기 절연체 레이어의 상기 사이트-분리된 구역들보다 작은 상기 제 2 금속 레이어의 사이트-분리된 구역들을 형성하는 단계를 포함하는, 통합적 프로세싱 방법.
  9. 제 1 항에 있어서,
    상기 기판을 프로세싱하여 상기 절연체 레이어를 형성하는 단계는, 마스크를 통해 PVD 에 의해 상기 절연체 레이어를 증착하여, 상기 제 1 금속 레이어보다 사이즈가 작은 상기 절연체 레이어의 사이트-분리된 구역들을 형성하는 단계를 포함하고,
    상기 기판을 프로세싱하여 상기 제 2 금속 레이어를 형성하는 단계는, 마스크를 통해 PVD 에 의해 상기 제 2 금속 레이어를 증착하여, 상기 절연체 레이어보다 사이즈가 작은 상기 제 2 금속 레이어의 사이트-분리된 구역들을 형성하는 단계를 포함하는, 통합적 프로세싱 방법.
  10. 제 1 항에 있어서,
    상기 기판을 프로세싱하여 상기 절연체 레이어를 형성하는 단계는, ALD 에 의해 상기 절연체 레이어의 1/4 구역들을 연속적으로 증착하여, 상기 제 1 금속 레이어보다 사이즈가 작은 상기 절연체 레이어의 사이트-분리된 구역들을 형성하는 단계를 포함하고,
    상기 기판을 프로세싱하여 상기 제 2 금속 레이어를 형성하는 단계는, 마스크를 통해 PVD 에 의해 상기 제 2 금속 레이어를 증착하여, 상기 절연체 레이어보다 사이즈가 작은 상기 제 2 금속 레이어의 사이트-분리된 구역들을 형성하는 단계를 포함하는, 통합적 프로세싱 방법.
  11. 제 1 항에 있어서,
    상기 기판을 프로세싱하여 상기 절연체 레이어를 형성하는 단계는, 마스크를 통해 PVD 에 의해 상기 절연체 레이어를 증착하여, 상기 제 1 금속 레이어보다 사이즈가 큰 상기 절연체 레이어의 사이트-분리된 구역들을 형성하는 단계를 포함하는, 통합적 프로세싱 방법.
  12. 제 1 항에 있어서,
    상기 제 1 금속 레이어, 상기 절연체 레이어 또는 상기 제 2 금속 레이어 중 적어도 하나를 프로세싱한 이후에, 상기 기판을 인-시츄 (in-situ) 로 테스트하는 단계를 더 포함하는, 통합적 프로세싱 방법.
  13. 제 1 항에 있어서,
    상기 기판을 프로세싱하여 상기 제 1 금속 레이어의 사이트-분리된 구역들을 증착함으로써 상기 제 1 금속 레이어를 형성하는 단계를 더 포함하는, 통합적 프로세싱 방법.
  14. 제 13 항에 있어서,
    상기 제 1 금속 레이어의 사이트-분리된 구역들을 증착하는 것은, ALD 에 의해 부분적 구역들을 순차적으로 증착하는 것을 포함하는, 통합적 프로세싱 방법.
  15. 제 1 항에 있어서,
    상기 기판은, 상기 제 1 금속 레이어, 상기 절연체 레이어 및 상기 제 2 금속 레이어 사이에서 가변적인 공간적 정의를 제공하기 위해, 상기 레이어들의 각각의 사이 및 첫번째와 세번째 레이어의 사이에서 전기적 분리를 생성하도록 프로세싱되는, 통합적 프로세싱 방법.
  16. 제 15 항에 있어서,
    상기 기판을 프로세싱하여 상기 레이어들 사이에서 가변적인 공간적 정의를 제공하는 것은,
    상기 절연체 레이어를 상기 제 1 금속 레이어보다 사이즈가 작도록 형성하는 것, 및
    상기 제 2 금속 레이어를 상기 절연체 레이어보다 사이즈가 작도록 형성하는 것을 포함하는, 통합적 프로세싱 방법.
  17. 제 15 항에 있어서,
    상기 기판을 프로세싱하여 상기 레이어들 사이에서 가변적인 공간적 정의를 제공하는 것은,
    상기 절연체 레이어를 상기 제 1 금속 레이어보다 사이즈가 크도록 형성하는 것, 및
    상기 제 2 금속 레이어를 상기 절연체 레이어보다 사이즈가 크도록 형성하는 것을 포함하는, 통합적 프로세싱 방법.
  18. 기판을 통합적으로 프로세싱하는 방법으로서,
    클러스터 툴 내에 기판을 수용하는 단계로서, 상기 클러스터 툴은 제 1 통합 프로세싱 챔버 및 제 2 통합 프로세싱 챔버를 포함하는, 상기 수용하는 단계;
    상기 제 1 통합 프로세싱 챔버 내에서 상기 기판을 프로세싱하여 상기 기판 상에 복수의 사이트-분리된 구역들을 증착하는 단계; 및
    상기 제 2 통합 프로세싱 챔버 내에서 상기 기판을 프로세싱하여 각각이 통합적으로 변화된 복수의 디바이스들을 형성하도록 사이트-분리된 구역들과의 관계에서 공간적으로 변화된 레이어를 증착하는 단계를 포함하며,
    상기 수용하는 단계, 상기 제 1 통합 프로세싱 챔버 내에서 상기 기판을 프로세싱하는 단계 및 상기 제 2 통합 프로세싱 챔버 내에서 상기 기판을 프로세싱하는 단계들은 진공을 파괴하지 않고 수행되는, 기판을 통합적으로 프로세싱하는 방법.
  19. 제 18 항에 있어서,
    상기 클러스터 툴 내의 통상적인 프로세싱 챔버 내에서 상기 기판을 프로세싱하는 단계를 더 포함하는, 기판을 통합적으로 프로세싱하는 방법.
  20. 제 18 항에 있어서,
    상기 제 1 통합 프로세싱 챔버 내에서 상기 기판을 프로세싱하는 단계는, 통상적인 PVD 챔버 내에서 프로세싱하는 단계를 포함하고,
    상기 제 2 통합 프로세싱 챔버 내에서 상기 기판을 프로세싱하는 단계는, 통상적인 ALD 챔버 내에서 프로세싱하는 단계를 포함하는, 기판을 통합적으로 프로세싱하는 방법.
KR1020097001016A 2006-07-19 2007-07-12 분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템 KR101412398B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US83224806P 2006-07-19 2006-07-19
US60/832,248 2006-07-19
US11/672,478 2007-02-07
US11/672,473 2007-02-07
US11/672,478 US7867904B2 (en) 2006-07-19 2007-02-07 Method and system for isolated and discretized process sequence integration
US11/672,473 US8815013B2 (en) 2006-07-19 2007-02-07 Method and system for isolated and discretized process sequence integration
PCT/US2007/073368 WO2008011329A2 (en) 2006-07-19 2007-07-12 Method and system for isolated and discretized process sequence integration

Publications (2)

Publication Number Publication Date
KR20090060261A KR20090060261A (ko) 2009-06-11
KR101412398B1 true KR101412398B1 (ko) 2014-06-25

Family

ID=38957500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001016A KR101412398B1 (ko) 2006-07-19 2007-07-12 분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템

Country Status (5)

Country Link
EP (1) EP2044623A4 (ko)
JP (1) JP5389645B2 (ko)
KR (1) KR101412398B1 (ko)
CN (1) CN101490834A (ko)
WO (1) WO2008011329A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075528B1 (ko) * 2013-05-16 2020-03-03 삼성디스플레이 주식회사 증착장치, 유기발광 디스플레이 장치 제조방법 및 유기발광 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613981A (en) * 1984-01-24 1986-09-23 Varian Associates, Inc. Method and apparatus for lithographic rotate and repeat processing
US20050029089A1 (en) * 1999-01-26 2005-02-10 Symyx Technologies, Inc. Method and apparatus for creating radial profiles on a substrate
US20060134347A1 (en) * 2004-12-20 2006-06-22 Shivkumar Chiruvolu Dense coating formation by reactive deposition
US20060134330A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Cluster tool architecture for processing a substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7462372B2 (en) * 2000-09-08 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and thin film forming apparatus
US8900366B2 (en) * 2002-04-15 2014-12-02 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
JP2004349508A (ja) * 2003-05-22 2004-12-09 Applied Materials Inc 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法
JP2005294584A (ja) * 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
KR20060007211A (ko) * 2004-07-19 2006-01-24 삼성전자주식회사 노광 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613981A (en) * 1984-01-24 1986-09-23 Varian Associates, Inc. Method and apparatus for lithographic rotate and repeat processing
US20050029089A1 (en) * 1999-01-26 2005-02-10 Symyx Technologies, Inc. Method and apparatus for creating radial profiles on a substrate
US20060134347A1 (en) * 2004-12-20 2006-06-22 Shivkumar Chiruvolu Dense coating formation by reactive deposition
US20060134330A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Cluster tool architecture for processing a substrate

Also Published As

Publication number Publication date
KR20090060261A (ko) 2009-06-11
WO2008011329A2 (en) 2008-01-24
JP2009544173A (ja) 2009-12-10
WO2008011329A3 (en) 2008-03-20
CN101490834A (zh) 2009-07-22
EP2044623A2 (en) 2009-04-08
JP5389645B2 (ja) 2014-01-15
EP2044623A4 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
TWI411038B (zh) 孤立與個別製程順序的整合用之方法與系統
KR101534886B1 (ko) 다중-영역 프로세싱 시스템 및 헤드
US20150184287A1 (en) Systems and Methods for Parallel Combinatorial Vapor Deposition Processing
US6073501A (en) Apparatus and method for semiconductor wafer processing which facilitate determination of a source of contaminants or defects
US8647466B2 (en) Combinatorial evaluation of dry semiconductor processes
US9318306B2 (en) Interchangeable sputter gun head
US20130168231A1 (en) Method For Sputter Deposition And RF Plasma Sputter Etch Combinatorial Processing
US20140162384A1 (en) PVD-ALD-CVD hybrid HPC for work function material screening
US20120285819A1 (en) Combinatorial and Full Substrate Sputter Deposition Tool and Method
KR101412398B1 (ko) 분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템
US20150179487A1 (en) Multipurpose Combinatorial Vapor Phase Deposition Chamber
US8974649B2 (en) Combinatorial RF bias method for PVD
US20130130509A1 (en) Combinatorial spot rastering for film uniformity and film tuning in sputtered films
US20140174911A1 (en) Methods and Systems for Reducing Particles During Physical Vapor Deposition
US20130149868A1 (en) Masking Method and Apparatus
US20140183161A1 (en) Methods and Systems for Site-Isolated Combinatorial Substrate Processing Using a Mask
US11220747B2 (en) Complementary pattern station designs
JP2023516065A (ja) 基板処理ツール用の直線配置
US20140178583A1 (en) Combinatorial Methods and Systems for Developing Thermochromic Materials and Devices
JP2007251014A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant