TWI411038B - 孤立與個別製程順序的整合用之方法與系統 - Google Patents

孤立與個別製程順序的整合用之方法與系統 Download PDF

Info

Publication number
TWI411038B
TWI411038B TW096126343A TW96126343A TWI411038B TW I411038 B TWI411038 B TW I411038B TW 096126343 A TW096126343 A TW 096126343A TW 96126343 A TW96126343 A TW 96126343A TW I411038 B TWI411038 B TW I411038B
Authority
TW
Taiwan
Prior art keywords
processing
substrate
combined
metal layer
module
Prior art date
Application number
TW096126343A
Other languages
English (en)
Other versions
TW200828435A (en
Inventor
Tony P Chiang
Richard R Endo
James Tsung
Original Assignee
Intermolecular Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intermolecular Inc filed Critical Intermolecular Inc
Publication of TW200828435A publication Critical patent/TW200828435A/zh
Application granted granted Critical
Publication of TWI411038B publication Critical patent/TWI411038B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Description

孤立與個別製程順序的整合用之方法與系統
本發明係關於半導體基板之處理系統與方法。
隨著半導體製程變得更複雜，改良之研究變得更難以控制管理。不僅要能夠研究不同的材料，且製程及製程順序可能也需要隨著材料改變。為了處理此些變數的評估，必須進行過多的測試及數據評估。目前評估材料之梯度變化(gradient variation)技術並未針對有效地施行大量所需測試而被最佳化。梯度變化技術的一限制為，其無法配合跨越複數步驟之變化俾結合製程順序之評估與材料評估。例如，目前之梯度變化技術缺乏同時評估單一基板上之不同材料的不同製程與製程順序的能力。
因此，需要針對測試製程、製程順序及單一基板上之材料的較佳技術及相關系統。
本發明之實施例提供一種半導體基板的處理方法及系統。下列將敘述本發明之數個發明實施例。
在本發明之一實施例中，提供一種半導體基板的處理系統。此系統包含一主框架，此主框架具有複數模組連接至此主框架。該些模組包含處理模組、儲存模組及傳輸機構。該處理模組可包含組合式的處理模組及傳統的處理模組如表面備製、熱處理、蝕刻及沈積模組。在一實施例中，該些模組中的至少一者儲存複數遮罩。該複數遮罩致使跨越一系列製程及/或另一模組中待處理之基板之複數膜層的空間位置與幾何形狀的原位變化。應注意：每一製程毋需形成一膜層，且每一製程毋需所有區域的空間位置皆重疊。在另一實施例中，該系統包含一處理模組，此處理模組係用以在維持一控制環境的同時，處理一基板表面之第一高度(first level)的位址孤立區域(site isolated regions)，並改變基板表面上跨越設置於彼此上方之複數高度的特徵尺寸。在此實施例中，該控制環境被維持在包圍複數處理模組的一框架區域內。
在本發明之另一態樣中，提供一種基板的處理方法。該方法開始於接收該基板。當空間上地改變串行處理間之遮罩時，以串行及並行的組合方式處理基板的複數區域，其中該連續處理在叢集(cluster)設備內進行以避免不利的環境(negative environment)。所避免的不利的環境可能會包含空氣、水氣及微粒污染。在一實施例中，連續的處理在未中斷真空(vacuum break)的情況下進行。在另一實施例中，提供一種在未中斷真空之叢集(cluster)設備內的基板處理方法。該方法開始於，在一處理室中利用具有第一組特徵部的遮罩來處理基板。接著，在該處理室中利用具有第二組特徵部的遮罩來處理基板。在一實施例中，具有第一組特徵部的遮罩係用於初始處理操作，接著自該處理室移出遮罩並以具有第二組特徵部的遮罩替換之。在另一實施例中，提供一種基板的組合處理方法。該方法開始於，以習知的方式來處理基板。在真空下，於基板的一個別區域上施行第一位址孤立沈積(first site－isolated deposition)。在未中斷真空的情況下，於基板的該個別區域上施行第二位址孤立沈積。第二位址孤立沈積所覆蓋的面積係大於第一位址孤立沈積所覆蓋的面積。接著，在未中斷真空的情況下於基板的該個別區域上施行第三位址孤立沈積。第三位址孤立沈積所覆蓋的面積係小於第二位址孤立沈積所覆蓋的面積。此實施例提供了一實例，在此實例中位址孤立沈積區域間的尺寸關係具體指定了第二位址孤立區域所覆蓋的面積係大於第一區域且第三位址孤立區域所覆蓋的面積係小於第二區域。然而在其他實施例中，第二位址孤立區域與第一位址孤立區域具有不同尺寸，或第一、第二及第三位址孤立區域皆具有不同尺寸。應注意：位址孤立區域可具有不同的幾何形狀及/或尺寸。
自下列結合了附圖並以本發明之原理實例的方式所說明的詳細敘述，本發明之其他態樣將變得更清晰。
此文中所述之實施例提供了能夠施行傳統及組合製程的方法及系統，此些傳統及組合製程可用以評估單一基板上的複數材料及複數處理步驟。然而，熟知此項技藝者將清楚瞭解，在不利用部分或全部此些特定細節的情況下亦可施行本發明。在其他的情況下，並未詳細敘述習知的處理操作以免不必要地模糊本發明之焦點。
本文中所述之設備可用以分析製程、製程順序及單一基板上之組合式材料。本文中所述之實施例在下列製程之間不使基板暴露於有害環境的情況下，達成所欲材料的空間定義、特定處理膜層內具有變化幾何形狀的製程、及其跨越一特定基板之複數處理膜層的製程順序。在一實施例中，避免有害環境係藉由未中斷真空來達到，即，將基板所暴露的環境維持在受控制的環境條件下，此條件包含維持真空狀態。當然，維持真空狀態包含真空可改變但未中斷真空的條件，即，壓力不會自真空狀態轉變為正壓，例如顯然在包含叢集設備的室內。在此情況下，組合式的製程順序整合可用以最佳化半導體製程。製程順序整合允許不同的製程及伴隨的材料受到評估而非僅單一材料評估。如下列更詳細地討論，提供具有複數模組的叢集設備，其中此些模組中的一者為用以施行位址孤立處理步驟的組合式處理室。位址孤立製程可以連續的方式施行，在此方式中一次處理基板的一位址。在另一實施例中，可以並行方式處理基板上的一或多個位址群組。因此，每一此類群組可串行處理，即，以連續方式處理。又，傳統的處理模組如沈積室可被包含於所有或實質上所有基板皆並行處理的叢集設備中，其在某些本文所述之實施例中可被稱為傳統方式之製程。當考慮到組合及傳統之處理模組的組合能力時，可評估製程材料、製程及/或製程順序的任何數目組合/變化。又，可在特定的基板膜層或複數基板膜層間連續地、平行地或以串行處理及並行處理的某種組合處理基板之區域。因此，在本文中所述的實施例下能夠評估處理操作之順序及材料組合。
本文中所述之設備亦避免基板暴露至不利的環境。不利的環境可包含空氣、氧、水氣、微粒污染等。基本上，不利地影響處理操作中之製程或材料的任何環境條件都會被視為是不利的環境的元素。藉由控制處理室及模組內及處理室及模組外但位於叢集設備框架環境內的環境及製程條件，可隨著不同材料來評估製程順序整合。在一實施例中，框架環境(亦可被稱為框架區環境)被維持在真空條件，以在切換處理室之遮罩或處理室間傳送基板時避免真空中斷。此外，實施例包含在每一處理步驟後測試原位建立之結構的能力。因此，用於該結構之不同材料及/或建立該結構之步驟序列的影響可受到評估，以決定最佳的製程及結構。換言之，下列的實施例敘述了能夠考慮或結合製程整合資料庫與材料資料庫的系統與方法。該些實施例避免了步驟間的真空中斷並提供了在處理操作間必須改變的幾何形狀。變化幾何形狀包含但不限制於，在步驟之間或之內改變特徵部之尺寸、形狀、位置、分佈、位向、數目等。處理模組內部及外部的受控制環境避免了暴露至不利的環境的任何機會。
圖1之流程圖顯示了根據本發明之一實施例之組合式製程順序整合的方法。在操作100中，提供基板。來自操作100的基板可以操作120中所指定的傳統方式來加以處理，或可在操作110中所指定的個別方式加以處理。個別製程係經由高產量組合式(HPC)沈積系統進行，下列將根據本發明之一實施例之圖2與3而更詳細地敘述此沈積系統。以前述組合方式處理之基板可選擇性地先以操作120中所述之傳統方式加以處理或接續地以操作130所述之傳統方式加以處理。此外，應注意：複數個別處理操作可在任何傳統處理操作之後或之前進行。熟知此項技藝者應注意，傳統之處理操作係指基板或基板之實質部分以均勻方式受到處理的處理操作，例如經由市售之沈積、蝕刻、清理及半導體晶片製造時所用的其他半導體製程設備所施行者。因此，本文中所述之操作致使了建立終端裝置如積體電路等所需之處理流程之所欲部分中欲使用的組合式製程及組合製程順序整合方法。接著，可利用操作140中所指定之傳統分析方法，針對有興趣的特性測試處理區域如裝置或已製造之裝置的複數部分。應注意，操作140之測試製程可在圖1之流程圖中的複數步驟處進行。即，在每一傳統處理技術及/或每一個別處理技術後，可進行測試以收集獨立製程順序與序列整合的資訊。此外，可在製程順序後進行測試。在一實施例中測試原位進行。當然，在圖1之每一操作間，測試是選擇性地，其可進行或不進行。經由所有實施例之敘述應瞭解，經由本文中所述之設計/系統可達成許多其他的組合/變化。因此，特別敘述之例示性實施例意不在限制本發明。
圖2之簡化示意圖顯示了根據本發明之一實施例之整合性高產量組合(HPC)沈積系統。HPC沈積系統包含支撐複數處理模組的框架400。應瞭解，根據一實施例之框架400可為單一框架。然而，用以支撐本文所述之模組並允許基板在複數模組間傳送的任何合適結構皆可與本文所述之實施例一起使用。例如，框架400可為整合在一起的複數分離件。真空預備室(load lock)/工廠介面402提供進入HPC沈積系統之複數模組的接取。根據一實施例，真空預備室(load lock)/工廠介面402可包含一晶圓傳送盒(FOUP，front opening unified pod)。機械手臂414提供基板(及遮罩)在模組間及載入與載出真空預備室(load lock)402的移動。根據一實施例，模組404可為定位/除氣模組。即，在一實施例中模組404可對準基板。應注意，經由基板上之槽口或其他記號，模組404可施行此對準功能以將基板一致性地放置到複數模組中。此外，模組404可具有除氣模組的功能，其中基板在任何製程如本文中所述之沈積製程之前(或之後)，可在模組404中進行除氣。根據本發明之一實施例，模組406可為清理模組。模組406所施行之清理可為電漿系或非電漿系製程。在一實施例中，該清理可為蒸氣系製程。該清理可為乾式製程，但不限於乾式清理製程，亦可包含半導體製程中所用之濕式清理製程。在模組406中可施行半導體製造操作中所常用的任何習知清理製程。例如，可經由模組406進行含氬之濺射清理或含氫之反應性清理。根據本發明之一實施例，模組408被稱為資料庫模組。在模組408中，儲存了複數遮罩(亦被稱為處理遮罩)。在組合式處理模組中可使用此些遮罩，以將某些圖案施加至正在該些模組中接受處理的基板。以下將參照圖4來提供資料庫模組408之更進一步細節。應注意：資料庫408及其中所包含的遮罩使圖案能夠跨越正受到處理之基板的膜層而作空間上的變化。又，在本文中所述之高產量組合式(HPC)沈積系統中的處理期間，能夠在未中斷真空的情況下利用跨越複數膜層之空間定義來施行位址孤立製程。經由不同遮罩來在空間上變化特徵部組的能力結合了HPC沈積模組之受控制環境製程，提供了能夠利用各種製程順序分別或同時評估各種材料成分的強大設備。換言之，模組408與HPC模組之結合致使了製程順序與材料及製程資料庫的評估及耦合。
根據本發明之一實施例，模組410包含了HPC物理氣相沈積模組。模組410包含遮板庫410a及410b。在遮板庫410a及410b中之可移動遮板可在平面方向移動，以部分地遮蔽自模組408供應至模組410的遮罩。即，來自資料庫模組408的遮罩係由機械手臂414而被供給至模組410。遮板庫410a及410b包含遮板，遮板能夠在平面方向上移動以覆蓋提供至模組410之遮罩之一部分。當然，可暴露整個處理遮罩。以下圖5至圖7更詳細地敘述了遮板庫410a及410b的功能。應注意：遮板可致使梯度處理(gradient processing)或可用以在處理期間改變曝光圖案。又，當結合了資料庫模組408所致使之空間上改變圖案的能力時，提供了具有高度彈性之組合/非組合製程整合設備。
在一實施例中，HPC模組410能夠執行技術、方法、製程、測試載件(test vehicle)、合成之序列、科技或其組合，用以同時、並行或快速連續地：(i)設計，(ii)合成，(iii)製程，(iv)製程順序，(v)製程整合，(vi)裝置整合，(vii)分析，或(viii)特徵化大於兩化合物、成分、混合物、製程、或合成條件、或自上述者所衍生出之結構。應注意，測試載件包含但不限制於，用於積體電路裝置之設計、製程建構、製程認證(qualification)、及製程控制的物理、電性、光解及/或磁特性裝置如測試結構或晶片。
根據本發明之一實施例，模組412為傳統的沈積模組。根據本發明之一實施例，模組412可包含用以施行傳統物理氣相沈積(PVD)、化學氣相沈積(CVD)、原子層沈積(ALD)、電漿增強原子層沈積(PEALD)、快速熱處理(RTP)等製程。因此，當HPC模組410可施行位址孤立製程時，模組412將在傳統技術下施行跨越基板(例如，晶圓)之並行處理。應注意：雖然圖2顯示了模組的特定結構，但此結構旨不在限制本發明。即，只要包含HPC沈積模組如模組410，模組之任何組合皆可被包含於HPC沈積系統中。因此，圖2之處理系統有許多可行結構。應注意：在一實施例中，資料庫模組408所提供之功能性可經由處理遮罩之儲存所專屬的真空預備室(load lock)模組所提供。
熟知此項技藝者應瞭解，控制器可控制本文中所指之操作及製程。即，某製程之配方係程式化至控制器的記憶體中，且控制器藉由操控閥件、電源、機械手臂及叢集設備之模組的其他實體裝置來達到所欲的功能性，以執行該配方。控制器可為計算系統的一部分，計算系統具有用以檢視製程、原位測試之製程結果及修改配方的圖形使用者介面。計算裝置將包含中央處理單元(CPU)、記憶體、記憶體與CPU間溝通用且具有輸入/輸出能力之匯流排及顯示器。在一實施例中，中央化之控制器即計算裝置411可控制HPC系統之製程。或者，每一模組可具有與中央化計算裝置411溝通的控制器。當然，某些模組可具有局部控制器但其他模組經由中央化之計算裝置411來加以控制。
框架400內的環境係受到控制，以提供不會損害正在施行之處理操作的環境。在一實施例中，該環境可在受控制的惰性環境中操作。例如，可將氧泵抽出環境並以惰性氣體代替之。例如，可被泵抽入以代替氧氣的氣體可為氬氣、氮氣及不會與基板處理操作進行負面反應的其他惰性氣體。在此實施例中，在接續之製程之前及/或之間，氧氣被移除至能夠充分避免已處理之基板產生任何氧化的位準。在另一實施例中，框架400內的環境係維持在一真空。在此實施例中，模組內的壓力可被維持在介於約1托至約10－10 托之間。應注意，可在一開始時將環境泵抽至某一真空位準，接著將處理氣體注射至各個處理室中以維持一真空狀態。又，藉由在一開始泵抽至一低壓如約10－6 至10－10 托，基本上可移除任何存在的污染物。當在一實施例中單一框架為氣密時，環境受到控制及保護而不會有任何污染物突破框架環境。
當然，在另一實施例中可將環境維持在一正壓，應注意，當根據正在施行之處理操作來維持環境的控制時所提供之實際範圍為例示性且旨不在限制本發明。熟知此項技藝者應瞭解，可利用各種技巧來控制水氣、濕度、微粒物質、溫度、壓力及任何其他的環境特性，俾以致使基板與遮罩在模組間及經由框架環境移動，卻不會將有害的影響導入基板、遮罩、正施行於基板上的製程及/或由此些製程所形成的結構。
圖3為圖2中所示之整合性高產量組合式(HPC)沈積系統的另一實施例。在圖3中，兩主框架400－1及400－2係連接在一起(見例如美國專利5,186,718及6,977,014，亦已知為具有兩主模組之單一叢集設備)，以提供根據本發明之一實施例之具有複數處理模組之設備。在一例示性實施例中，主框架40－1週圍具有叢集的真空預備室(load lock)402、定位/除氣模組404、清理模組406、資料庫模組408－1及HPC模組410－1。機械手臂414－1提供基板及/或遮罩在處理模組間的傳輸及移動，以及進入及離開叢集設備。模組500－1及500－2提供與主框架400－1及主框架400－2相關之系統間的穿越能力。又，模組500－1及500－2可提供正在兩主框架400－1及400－2間傳送之基板及/或遮罩的定位能力。主框架400－2週圍具有叢集的複數處理模組。模組包含傳統製程(例如，沈積、表面備製、製程等)模組412－1及傳統處理模組412－2。HPC模組410－2及HPC模組410－3亦被提供作為處理模組。根據本發明之一實施例，模組408－2為容納複數處理遮罩的資料庫模組。
傳統處理模組可包含物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿增強原子層沈積(PEALD)、原子層沈積(ALD)、電漿增強原子層沈積(PEALD)、離子誘發原子層沈積(II－ALD)、自由基增強原子層沈積(REALD)等及相關之模組。傳統處理模組亦可包含本領域中廣為人知的熱、雷射、UV、IR、微波、電子束、離子及其他形式的處理模組。
在一實施例中，HPC模組中的至少一者係用以施行物理氣相沈積(PVD)。在其他實施例中，HPC模組中的至少一者係用以施行下列的至少一者：化學氣相沈積(CVD)、電漿增強原子層沈積(PEALD)、原子層沈積(ALD)、電漿增強原子層沈積(PEALD)、離子誘發原子層沈積(II－ALD)、自由基增強原子層沈積(REALD)、熱處理、雷射製程、UV製程、IR製程、微波製程、電子束製程及離子製程。
圖3係提供以顯示另一實施例，其中複數主框架係整合在一起，以提供更進一步的組合及變化。應注意，可將任何數目的主框架整合在一起以提供能夠支持不同處理操作數目的額外處理模組。在資料庫408－1及408－2內，其中所提供的遮罩能夠提供不同的幾何形狀，俾使在基板處理期間於未中斷真空的情況下可跨越膜層定義特徵部。或者，一資料庫模組可利用模組500－1及500－2作為穿越室以將提供遮罩組提供予整個沈積系統。因此，本文中所述之實施例不僅僅允許複數材料受到測試，更允許步驟序列(sequence of steps)即製程順序亦可被包含在測試矩陣中。即，本文中所述之系統允許跨越基板複數膜層之組合式製程及非組合式製程，俾使不僅僅是不同材料可被包含及評估，且製程及製程順序亦可被更改以決定出最佳的製程順序。製程順序可包含處理步驟之順序及此些步驟之對應操作條件如在物理氣相沈積(PVD)的情況下為溫度、壓力、氣體流量、氣體物種、氣體比例、功率、時間、佔空率(duty cycle)、頻率等以及與半導體處理操作相關之任何其他製程參數。應注意，資料庫模組408－1及408－2所提供的遮罩可在資料庫模組本身中進行定位，或在定位模組500－1或500－2中進行定位。又，圖3為經由本文中所述之實施例之模組組合所提供之各種結構的例示圖。
圖4之簡化圖顯示了根據本發明之一實施例之資料庫模組。資料庫模組408包含儲存於其中的複數遮罩600。根據本發明之一實施例，遮罩600可擱放在對應的擱架602上。然而根據本發明之一實施例，遮罩600可擱放在用以支撐資料庫模組內之遮罩的各種其他結構上。即，遮罩可擱放在能使機械手臂接取遮罩600的任何適當結構上。當然，該結構係適合用於潔淨之環境且與遮罩材料相匹配。根據本發明之一實施例，模組408能夠旋轉移動及垂直移動。熟知此項技藝者當注意，任何適當的機械手臂皆能提供垂直高度控制及繞著軸604之旋轉。儲存在資料庫模組408中的遮罩係移入及移出模組如組合式處理模組。遮罩600上具有各種圖案及特徵部尺寸，例如圖5A－1至5A－3及5B－1至5B－3中所示者。如上所述，在一實施例中真空預備室模組可代替資料庫模組。
圖5A－1至5A－3及5B－1至5B－3顯示了可被儲存於圖4之資料庫模組內的例示性遮罩圖案。應注意，所示之遮罩圖案為例示性而旨不在限制本發明，根據製程需求可使用任何數目的幾何形狀及/或特徵部尺寸性能不同之不同遮罩圖案。遮罩圖案可包含但不限制於，開口數目、開口尺寸、開口形狀、開口位向、開口位置及開口分佈等不同的圖案。
在圖5A－1中，提供具有複數行的遮罩圖案。圖5A－2的圖案包含具有橫跨基板之複數行的圖案。圖5A3的圖案包含遍佈整個遮罩的複數圓形。又，應注意，可利用操控上述遮板庫中之遮板，以暴露圖5A－1至5A－3所示之遮罩的一部分。例如，關於圖5A－3，遮板可遮蔽該些圓形的一部分俾使遮罩可經由遮板位置來加以改變。應注意，各種其他圖案及形狀/幾何形狀可被記錄於遮罩上，且圖5A－1至5A－3中所示的三種圖案僅為例示性而旨不在限制本發明。在一實施例中，單一遮罩上之特徵部的圖案可隨著遮罩的不同部分而改變尺寸。
根據本發明之一實施例，圖5B－1至5B－3顯示了可轉移之遮罩的組合。在圖5B－1至5B－3中，一開始利用金屬遮罩來定義圖5C的第一金屬層620。接著利用圖5B－2之絕緣體遮罩來定義圖5C之絕緣體層622。最後利用圖5B－3之金屬遮罩來定義圖5C之上金屬層624。此產生出圖5C中所示跨越正被處理中之基板之複數膜層的圖案，而定義出功能性的金屬－絕緣體－金屬電容結構。應注意，藉由使用可轉移之遮罩會使得膜層622之絕緣體面積相對地大於膜層620之金屬1面積，且會使得膜層624之金屬2面積相對地小於膜層622之絕緣體面積，俾以保證金屬1與金屬2面積之間有適當的電絕緣。
圖5C為根據本發明之一實施例之位址孤立處理期間能夠被形成之圖型的簡化示意圖，其中該圖型具有跨越基板上之複數膜層或跨越在基板上施行之複數處理步驟的可變空間定義。圖5C顯示了可具有記憶體元件功能的金屬－絕緣體－金屬結構。金屬層624係設置於絕緣體層622上方，因此設在金屬層620上方。如所示，在複數膜層的每一者之間(620至622及622至624)設有空間變化，以每一層之間及上與下電極之間的絕緣，以避免任何短路。熟知此項技藝者應瞭解，梯度方法無法達成此幾何形狀。圖5B－1至5B－3之遮罩圖型達成了圖5C的結構，且將遮罩送入及送出HPC模組的能力致使了此製程。又，相對於梯度技術無法評估，在此方法中膜層620、622及624所定義之結構間的介面可受到評估。
如上所述，遮罩可自資料庫模組而送入及送出組合式模組，且框架區域內的環境避免了任何真空中斷或暴露至不利的環境，因此可在無有害之物理、機械、化學、電性、光學、磁性等利害性質之擾動及/或任何其組合的情況下，評估製程順序。在形成積體電路之實際結構時，資料庫模組內的不同遮罩及將此些遮罩送入及送出處理室的能力能夠將變異導入至製程順序中。即，可達成任何半導體結構如圖6C之MIM、或溝槽、通孔、電晶體、罩蓋層、阻障層、黏著層等之評估。應注意，經由具有可轉移之遮罩的系統所允許的變異包含了：週期性、特徵部尺寸、特徵部形狀、特徵部分佈、開口百分率、位向及/或其任何組合。又，處理操作可結合組合式製程及傳統製程及兩者之組合。例如，可利用單一遮罩以接續的方式來處理基板面積的一部分。在本發明之一實施例中，可利用相同的遮罩來接續地處理基板的四分之一區域。因此，自一態樣，依序地處理四個四分之一區域，但定義每一四分之一區域的子區域係以並行方式處理。
圖6A及6B顯示具有根據本發明之一實施例之遮板庫的HPC模組。在圖6A中，處理模組410包含遮板庫410a。遮板庫410a可包含固定式或可移動式的遮板。即，遮板庫410a可用以支撐或容納固定式遮板，此固定式遮板係用以遮蔽處理模組410內之遮罩(或基板)的半部或某一其他固定部分。或者，遮板庫410a可用以支撐可移動式之遮板，此可移動式遮板係用以遮蔽處理模組410內之遮罩(或基板)的任何部分或不遮蔽。應注意，處理模組410為根據本發明一實施例之上述高產量之組合式沈積模組。在圖6A中，處理模組410具有單一遮板庫410a。或者，圖6B顯示具有複數遮板庫410a及410b之處理模組410。應注意，如參照圖6A所述，遮板庫410a及410b可儲存固定式或可移動式遮板。
此外，雖然圖6B之遮板庫係以彼此對向之方式設置，但在本發明之一實施例中，一遮板庫相對於另一遮板庫可為90度。當然，遮板庫可以任何位向或組合位向偏離處理模組。又，例如固定式遮罩可自資料庫模組傳送至HPC模組中。或者在允許此類情況的實施例中，遮罩可留在遮板庫中以消除對於資料庫模組之需求。在遮罩留在遮板庫中的實施例中，可在遮罩上定義複數圖型及幾何形狀，且經由遮罩之旋轉可達成具有跨越複數膜層之空間變化的位址孤立製程。例如，參考圖5B－1至5B－3，單一遮罩可包含圖5B－1之圖型的一半以及圖5B－2之圖型的一半。接著，藉由遮板之旋轉及使用，可達成如圖5C中所施行之具有空間變化的位址孤立製程。當然，遮罩之旋轉可經由機械手臂或設置在遮板庫內的適當機構來進行。應注意，基板可旋轉或獨立於遮罩作移動，而仍達到具有空間變化的位址孤立製程。
圖7A至7D顯示可經由容納於根據本發明實施例之圖6A與6B之遮板庫內之遮板的位向所施加的各種結構。在圖7A中，可移動遮板900遮蔽了基板902的部分。可移動遮板900可在平面方向上移動，此平面係實質上平行於基板902的平面。此平面方向係由箭頭904所顯示。在圖7B中使用兩遮板以遮蔽基板902的複數部分。遮板900－1及900－2每一者遮蔽了基板902的對應端部，藉此使基板902的中央部分裸露。遮板900－1及900－2再次在箭頭904所示的方向中移動。熟知此項技藝者應瞭解，可使用多種技術來提供遮板900－1及900－2之移動。例如，遮板的一端可固至一延伸臂，此延伸臂根據控制器而移動或步進特定的量。在另一實施例中，遮板900－1及900－2的位置可固定。
雖然圖7A及7B顯示了遮板為了限制基板裸露所作的移動，但遮板亦可用以限制設置在基板上方之遮罩的裸露。圖7C及7D顯示了用以遮蔽設置在基板上方之遮罩之一部分的遮板。在圖7C中，遮板900遮蔽了遮罩906的一部分。因此，設置在遮罩906下方的基板僅會受到經由遮罩906之裸露部分的製程。在圖7D中，遮板900－1及900－2遮蔽了遮罩906的複數部分。應注意，遮罩906可在處理模組內旋轉，且若遮罩上定義了各種圖型，則經由根據本發明之一實施例之遮罩的旋可施加該各種圖型。在另一實施例中，藉由例如旋轉將基板支撐於其上的座臺或基板支撐件，可旋轉基板本身。
圖8之流程圖顯示了根據本發明一實施例之基板之組合製程用的步驟。在操作905中，可經由市售的設備施行在基板上常進行的傳統處理技術如表面備製、表面製程、沈積或蝕刻技術。應注意，操作950為選擇性的。在一實施例中，可對基板提供全面性的沈積(blanket deposition)或任何先前已施行過之其他處理操作。接著，此方法進行至操作952，在此操作中於真空條件下在基板的一個別區域上施行第一位址孤立沈積。第一位址孤立沈積覆蓋了基板的第一區域。在此處，依圖2及3所述之HPC沈積系統可達成此位址孤立製程。接著此方法進行至操作954，在操作954中在未中斷真空的情況下於基板的一個別區域上方施行第二位址孤立沈積。第二位址孤立沈積覆蓋了大於第一面積的第二面積。在操作954中，進行了製程順序整合，其中操作952鋪設下第一膜層，而操作954將第二膜層鋪設於第一膜層上方。然而，由於改變遮罩及維持真空條件的能力，第二位址孤立沈積覆蓋了整個第一面積及超過第一面積之某額外面積。在一實施例中，可在操作954中施行全面性的沈積操作，且此操作可提供具有空間變化的絕緣膜層。
接著圖8之方法進行至操作956，在操作956中於未中斷真空的情況下在基板的該個別區域上方施行第三位址孤立沈積。第三位址孤立沈積覆蓋了小於第二面積的第三面積，俾使第三位址孤立沈積係藉由第二位址孤立沈積而與第一位址孤立沈積絕緣。應注意，藉由維持真空，基板不會暴露至任何氧化條件，且製程係於相同的系統中進行。圖8之實施例產生了在一實施例中圖5C的結構。在此實施例中，金屬與絕緣體膜層間具有絕緣，且上與下金屬電極間具有絕緣。應注意，在上述之每一步驟之間可施行材料及製程順序的測試。更應注意，圖8所討論的操作順序旨不在限制本發明。因此，全面性的步驟可為選擇性的，且甚至在其他時機施行，例如，可自供應商採購具有全面性膜層的晶圓(blanket wafer)。此外，全面性沈積製程可在上述的任何製程之間進行，因此致使了提供具有空間變化之絕緣膜層的其他技術。如上所述，圖8之實施例為例示性且旨不在限制本發明。在另一實施例中，兩跨越單一膜層之兩圖型的結構是不同的。
因此，本文中所述之實施例提供了在處理期間毋需真空中斷、具有跨越複數膜層之可調整空間定義的組合式晶圓製程及位址孤立製程。複數遮罩及在不將製程元件暴露至有害環境的情況下在處理模組中移動與置換遮罩或旋轉遮罩或晶圓，致使了跨越正在處理中之基板之複數製程順序的空間位置及幾何形狀變化。消除真空中斷的需要可避免氧化、暴露至空氣、水氣、污染物或暴露至非潔淨或其他有害環境。上述實施例更致使了跨越基板複數膜層的特徵部幾何形狀與位置的原位變化。因此，可使製程順序上的變化及此序列所用之材料與製程的測試更有效率地達到一最佳的總製程順序總合。製程順序的測試可以階段性的方式進行，其中系統化地將相對大群的材料、製程及製程順序整合候選者限縮至相對小群的材料、製程及製程順序整合候選者。接著，以小規模的製程環境評估該小群的材料、製程及製程順序整合候選者(如仿造大規模製程條件時單一晶圓的組合式製程)，以辨識出材料、製程及製程順序整合候選者中之相對小群的最佳可能組合。
在下列許多申請專利範圍中未特別敘述的額外申請專利範圍包含了，在未中斷真空的情況下於叢集設備中處理基板的方法，此方法包含了下列步驟：在具有一遮罩的處理室中處理基板，此遮罩具有第一組特徵部；自該處理室移出具有該第一組特徵部的該遮罩；提供具有第二組特徵部的遮罩予該處理室；及在具有一遮罩的處理室中處理基板，此遮罩具有第二組特徵部。在一實施例中，第一組特徵部與第二組特徵部不同。在另一實施例中，第一組特徵部與第二組特徵部係選自於包含下列者之族群：開口尺寸、開口位向、開口數目、開口位置及開口分佈。該方法亦可包含：變化遮板以在第一組特徵部與第二組特徵部之間切換。在具有第一組特徵部之遮罩之處理室中處理基板的步驟包含：利用具有該第一組特徵部的遮罩來連續地施行基板之複數部分的位址孤立製程，其中該連續地施行包含一製程順序，此製程順序係選自包含串行處理、並行處理及連續與並行處理之某組合的族群，其中該製程順序包含組合式處理操作與傳統處理操作兩者。該方法亦包含：測試自該製程所原位產生之功能結構；當利用具有第一組特徵部之遮罩而於處理室中處理基板時，將具有第二組特徵部的遮罩存放於處理室外部；及當利用具有第二組特徵部之遮罩而於處理室中處理基板時，將具有第一組特徵部的遮罩存放於處理室外部。
本發明之額外主張包含了一種基板處理系統，其中該系統包含：單一主框架，具有連接至其之複數模組；及設於該單一主框架內的傳送機構，該傳送機構係用以在複數模組間傳送基板，其中該複數模組中的至少一模組儲存複數遮罩，該複數遮罩致使跨越基板複數膜層之特徵部尺寸的原位變化，該複數遮罩更致使跨越了施加至基板之製程順序的空間位置與幾何形狀的原位變化。在一實施例中，複數遮罩中的每一者定義了不同的幾何圖案。在另一實施例中，複數遮罩中的一者包含了定義第一圖案的第一區域及定義第二圖案之第二區域。在此處，複數遮罩中之一者的旋轉與遮板之結合定義了受到暴露的第一區域或第二區域。該系統在複數處理模組中的至少一模組中包含了複數遮罩中之一遮罩所用的支撐結構，其中該支撐結構可沿著一軸旋轉，其中該支撐結構可垂直調整。在一實施例中，複數模組中的剩餘一者為用以施行基板之孤立製程的組合式模組。該組合式模組包含了可移動之遮板，該遮板係用以遮蔽放置在該組合式模組內之複數遮罩中之一遮罩的一部分。該系統包含用以在基板表面上施行傳統沈積操作之沈積模組，其中該傳送機構係用以在未中斷真空的情況下，於該複數模組之沈積模組與該剩餘模組之間傳送基板。在此系統中，製程順序整合施行時，同時維持一受到控制之環境。在另一實施例中，提供複數組合式模組。
本發明之其他組主張包含了一半導體處理系統，其具有以叢集方式圍繞著一框架的複數處理模組，其中該複數處理模組中的至少一者係用以儲存複數遮罩，該複數遮罩中的每一者具有定義於其上的遮罩圖案，該複數處理模組包含用以在複數遮罩間循環以在基板之連續平面層次上施行處理操作的一組合式處理模組，其中該複數遮罩與該基板係持續停留在框架區域內所定義的受控制環境中。該組合式處理模組包含了可移動之遮板，遮板係用以遮蔽被放置到組合式處理模組中之遮罩的一部分。在另一實施例中，組合式處理模組係藉由在複數處理模組之至少一者與該組合式模組間交換遮罩而在複數遮罩間循環。在另一實施例中，該受控制之環境控制了氧氣量、水氣量及微粒量中之一或多者，其中該框架區域包圍了該複數處理模組。複數處理模組可包含用以沈積跨越基板表面之材料層的傳統沈積模組，其中該系統包含位於框架之中央區域內的傳送機構，該傳送機構能接取該複數處理模組中的每一者。在一實施例中，該系統係與另一系統整合，該另一系統具有以叢集方式圍繞著框架的其他複數處理模組，該其他複數處理模組包含另一組合式處理模組。該組合式處理模組係用以施行選自包含下列者之族群的處理操作：物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿增強化學氣相沈積(PECVD)、原子層沈積(ALD)、電漿增強原子層沈積(PEALD)、離子誘發原子層沈積(II－ALD)、自由基誘發原子層沈積(REALD)、熱處理,電射製程,紫外光(UV)製程、紅外光(IR)製程,微波製程、電子束製程及在另一實施例中的離子製程。
本發明之仍另一主張包含了一種組合製程用之沈積系統，其包含：用以接收至少一基板的單一主框架；連接至該單一主框架的複數處理模組，該複數處理模組包含一資料庫模組與一組合式沈積模組，該資料庫模組儲存處理遮罩，而該組合式沈積模組係利用具有不同組特徵部的處理遮罩來在沈積之間未中斷真空的情況下將至少兩層材料以位址孤立之方式沈積至基板上；及設置於該單一主框架中的搬運機，該搬運機係用以在複數處理模組之間移動至少一基板並資料庫模組與組合式沈積模組之間移動處理遮罩。複數處理模組及搬運機係被包圍於框架區域中，其中在一實施例中，框架區域提供了受控制之環境。受控制之環境包含控制氧氣量、水氣量及微粒污染量中之一或多者。在另一實施例中，資料庫模組係用以沿著一軸旋轉並在垂直方向移動。
本文中所述之構成本發明之部分的任何操作為有用的機台操作。本發明亦關於施行此些操作的一種裝置或設備。為了所需之目的可特別建構設備，或該設置可為藉由儲存於電腦中之電腦程式所選擇性活化或致動的通用電腦。尤其，可使用各種內部具有根據本發明教示所撰寫之電腦程式的通用機台，或更方便地是建構更特製化的設備，以施行所需的操作。
雖然為了使本發明能被更清楚地瞭解已詳細地敘述了本發明，但應明白，在隨附申請專利範圍的範疇內可施行某些變化及修改。因此，本發明之實施例應被視為說明性而非限制性者，且本發明並不受限於此文中所給之細節，在隨附之申請專利範圍的範疇及等效物內可修改本發明。除非在申請專利範圍中有明確地指出，否則元件及/或步驟並不意味著操作的任何特定順序。
100．．．提供基板
120．．．整片基板的傳統處理
110．．．複數區域的個別處理
130．．．整片基板的傳統處理
140．．．決定已處理區域的特性
400．．．框架
400－1及400－2．．．主框架
402．．．介面
404．．．模組
406．．．模組
408．．．資料庫模組
408－1．．．資料庫模組
410．．．模組
410－1、410－2及410－3．．．HPC模組
412．．．模組
410a及410b．．．遮板庫
411．．．計算裝置
412－2及412－1．．．傳統處理模組
414．．．機械手臂
414－1．．．機械手臂
500－1及500－2．．．模組
600．．．遮罩
602．．．擱架
604．．．軸
620．．．第一金屬層
622．．．絕緣體層
624．．．上金屬層
900．．．可移動遮板
900－1及900－2．．．遮板
902．．．基板
904．．．平面方向
906．．．遮罩
950．．．施行至少一處理操作，此處理操作以傳統方式處理基板之表面
952．．．在真空下於基板的一個別區域上施行第一位址孤立沈積，此第一位址孤立沈積覆蓋第一面積
954．．．在未中斷真空的情況下於基板的該別區域上施行第二位址孤立沈積，此第二位址孤立沈積覆蓋大於該第一面積的第二面積
956．．．在未中斷真空的情況下於基板的該別區域上施行第三位址孤立沈積，此第三位址孤立沈積所覆蓋之面積係小於該第二面積，俾使該第三位址孤立沈積係藉由該第二位址孤立沈積而與該第一位址孤立沈積隔離
藉由下列結合了附圖之詳細敘述，本發明將更容易瞭解；類似的參考標號代表類似的結構元件。
圖1之流程圖顯示了根據本發明之一實施例之組合製程順序整合的方法。
圖2之簡化示意圖顯示了根據本發明之一實施例之整合式高產量組合沈積系統(high productivity combinatorial，HPC)。
圖3為圖2中之整合式高產量組合沈積系統(high productivity combinatorial，HPC)的另一實施例。
圖4之簡化示意圖顯示了根據本發明之一實施例之資料庫模組(library module)。
圖5A－1至5A－3及5B－1至5B－3顯示了可被儲存於圖4之資料庫模組內的例示性遮罩圖案。
圖5C為根據本發明之一實施例之能夠在位址孤立處理期間被形成之圖案的簡化示意圖，其中此圖案具有跨越基板之複數膜層的不同空間定義。
圖6A及6B顯示了根據本發明之一實施例之具有遮板庫(shutter garage)的HPC模組。
圖7A至7D顯示了根據本發明之一實施例之可經由圖6A及6B之遮板庫的遮板位向而施加的各種結構。
圖8之流程圖顯示了根據本發明之一實施例之基板組合製程的步驟。
950．．．施行至少一處理操作，此處理操作以傳統方式處理基板之表面
952．．．在真空下於基板的一個別區域上施行第一位址孤立沈積，此第一位址孤立沈積覆蓋第一面積
954．．．在未中斷真空的情況下於基板的該別區域上施行第二位址孤立沈積，此第二位址孤立沈積覆蓋大於該第一面積的第二面積
956．．．在未中斷真空的情況下於基板的該別區域上施行第三位址孤立沈積，此第三位址孤立沈積所覆蓋之面積係小於該第二面積，俾使該第三位址孤立沈積係藉由該第二位址孤立沈積而與該第一位址孤立沈積隔離

Claims (25)

  1. 一種組合式基板處理方法，包含下列步驟：在真空下處理包含一第一金屬層之一基板，以在該第一金屬層上形成包含位址孤立區域之絕緣體層，其中該處理步驟藉由改變該第一金屬層與該絕緣體層之間的尺寸關係，來相對於該第一金屬層在空間上改變該絕緣體層；及在真空下處理該基板，以在該絕緣體層上形成一第二金屬層，其中該第二金屬層具有經改變的與該絕緣體層之尺寸關係，用以定義複數個電絕緣之金屬-絕緣體-金屬(metal-insulator-metal,MIM)結構，其中該MIM結構係被組合式地改變。
  2. 如申請專利範圍第1項之組合式基板處理方法，更包含藉由全面性的沉積(blanket deposition)而處理該基板，以形成該第一金屬層，該全面性地沉積係利用選自於由ALD、PVD及CVD所組成之群組的沉積方法來進行。
  3. 如申請專利範圍第1項之組合式基板處理方法，更包含接收具有該第一金屬層之該基板。
  4. 如申請專利範圍第1項之組合式基板處理方法，更包含藉由沉積該第一金屬層之位址孤立區域而處理該基板，以形成該第一金屬層。
  5. 如申請專利範圍第4項之組合式基板處理方法，其中沉積該第一金屬層之位址孤立區域包含利用ALD依序地沉積部分區域。
  6. 如申請專利範圍第1項之組合式基板處理方法，其中處理該絕緣體層之位址孤立區域包含使用組合式ALD依序地沉積位址孤立區域。
  7. 如申請專利範圍第1項之組合式基板處理方法，其中處理該絕緣體層之位址孤立區域包含使用組合式PVD連續地沉積位址孤立區域。
  8. 如申請專利範圍第1項之組合式基板處理方法，其中對該基板進行處理以在該第一金屬層、該絕緣體層及該第二金屬層之間提供可變空間定義，用以在該等疊層之每一者之間及第一與第三層之間產生電絕緣。
  9. 如申請專利範圍第8項之組合式基板處理方法，其中對該基板進行處理以在疊層之間提供可變空間定義的步驟包含：形成尺寸小於該第一金屬層之該絕緣體層；及形成尺寸小於該絕緣體層之該第二金屬層。
  10. 如申請專利範圍第8項之組合式基板處理方法，其中對該基板進行處理以在疊層之間提供可變空間定義的步驟包含：形成尺寸大於該第一金屬層之該絕緣體層；及形成尺寸大於該絕緣體層之該第二金屬層。
  11. 如申請專利範圍第1項之組合式基板處理方法，其中處理該基板包含形成該第二金屬層的互相電絕緣之位址孤立區域。
  12. 如申請專利範圍第1項之組合式基板處理方法，更包含對該基板施行熱處理。
  13. 如申請專利範圍第1項之組合式基板處理方法，其中以下步驟「處理該基板以在該絕緣體層上形成該第二金屬層，其中該第二金屬層具有經改變的與該絕緣體層之尺寸關係」包含：藉由全面性沉積的方式來沉積該第二金屬層；及 蝕刻該第二金屬層，用以形成小於該絕緣層之位址孤立區域的該第二金屬層之位址孤立區域。
  14. 如申請專利範圍第1項之組合式基板處理方法，其中處理該基板以形成該絕緣體層之步驟包含：利用PVD透過一遮罩來沉積該絕緣體層，以形成尺寸小於該第一金屬層的該絕緣體層之位址孤立區域，且其中處理該基板以形成該第二金屬層的步驟包含：利用PVD透過一遮罩來沉積該第二金屬層，以形成尺寸小於該絕緣體層的該第二金屬層之位址孤立區域。
  15. 如申請專利範圍第1項之組合式基板處理方法，其中處理該基板以形成該絕緣體層之步驟包含：利用ALD依序沉積該絕緣體層的四分之一區域，以形成尺寸小於該第一金屬層的該絕緣體層之位址孤立區域，且其中處理該基板以形成該第二金屬層的步驟包含：利用PVD透過一遮罩來沉積該第二金屬層，以形成尺寸小於該絕緣體層的該第二金屬層之位址孤立區域。
  16. 如申請專利範圍第1項之組合式基板處理方法，其中處理該基板以形成該絕緣體層之步驟包含：利用PVD透過一遮罩來沉積該絕緣體層，以形成尺寸大於該第一金屬層的該絕緣體層之位址孤立區域，且其中處理該基板以形成該第二金屬層的步驟包含：利用PVD透過一遮罩來沉積該第二金屬層，以形成尺寸小於該絕緣體層且與該第一金屬層電絕緣的該第二金屬層之位址孤立區域。
  17. 如申請專利範圍第1項之組合式基板處理方法，更包含在處理該第一金屬層、該絕緣體層、或該第二金屬層之至少一者之後，於原處測試該基板。
  18. 一種基板的組合式處理方法，包含： 接收叢集設備中之一基板，其中該叢集設備包含一第一組合式處理室及一第二組合式處理室；處理該第一組合式處理室中之該基板，以在該基板上沉積複數個位址孤立區域；及處理該第二組合式處理室中之該基板，以沉積相關於該位址孤立區域經過空間上改變的一疊層，而形成複數個單獨之組合式改變裝置，其中接收、處理該第一組合式處理室中之該基板、及處理該第二組合式處理室中之該基板的操作係在不中斷真空之情況下進行。
  19. 如申請專利範圍第18項之基板的組合式處理方法，更包含處理該叢集設備中之一習知處理室內之該基板。
  20. 如申請專利範圍第18項之基板的組合式處理方法，其中處理該第一組合式處理室中之該基板的步驟包含在一組合式PVD室中進行處理，且處理該第二組合式處理室中之該基板的步驟包含在一組合式ALD室中進行處理。
  21. 一種半導體處理系統，包含：以叢集方式圍繞一框架的複數處理模組，其中該複數模組中的至少一模組係用以處理基板表面之第一高度的位址孤立區域並用以改變跨越該基板表面上彼此交疊配置之複數高度的特徵部尺寸，且同時在跨越該複數高度的處理期間維持圍繞該複數處理模組之框架區域內的一受控制環境。
  22. 如申請專利範圍第21項之半導體處理系統，更包含：傳送機構，用以在該複數處理模組之間移動該基板。
  23. 如申請專利範圍第21項之半導體處理系統，其中該複數處理 模組中的該至少一模組為內部設有可移除遮罩的一組合式處理模組，該可移除遮罩係經由用以在該複數處理模組之間移動該基板的傳送機構而被送入及送出該組合式處理模組。
  24. 如申請專利範圍第21項之半導體處理系統，其中該複數處理模組包含儲存了複數處理遮罩的一模組，該複數處理遮罩上具有不同的特徵部組。
  25. 如申請專利範圍第22項之半導體處理系統，其中該傳送機構係設於該框架區域內。
TW096126343A 2006-07-19 2007-07-19 孤立與個別製程順序的整合用之方法與系統 TWI411038B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83224806P 2006-07-19 2006-07-19
US11/672,478 US7867904B2 (en) 2006-07-19 2007-02-07 Method and system for isolated and discretized process sequence integration
US11/672,473 US8815013B2 (en) 2006-07-19 2007-02-07 Method and system for isolated and discretized process sequence integration

Publications (2)

Publication Number Publication Date
TW200828435A TW200828435A (en) 2008-07-01
TWI411038B true TWI411038B (zh) 2013-10-01

Family

ID=38971984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126343A TWI411038B (zh) 2006-07-19 2007-07-19 孤立與個別製程順序的整合用之方法與系統

Country Status (3)

Country Link
US (5) US7867904B2 (zh)
CN (1) CN102148134A (zh)
TW (1) TWI411038B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867904B2 (en) * 2006-07-19 2011-01-11 Intermolecular, Inc. Method and system for isolated and discretized process sequence integration
US8882917B1 (en) 2009-12-31 2014-11-11 Intermolecular, Inc. Substrate processing including correction for deposition location
US7824935B2 (en) * 2008-07-02 2010-11-02 Intermolecular, Inc. Methods of combinatorial processing for screening multiple samples on a semiconductor substrate
US7947531B1 (en) 2008-08-28 2011-05-24 Intermolecular, Inc. Combinatorial evaluation of dry semiconductor processes
US8632690B2 (en) 2011-11-29 2014-01-21 Intermolecular, Inc. Method and apparatus for preventing native oxide regrowth
US8709270B2 (en) 2011-12-13 2014-04-29 Intermolecular, Inc. Masking method and apparatus
US8575027B1 (en) 2012-06-26 2013-11-05 Intermolecular, Inc. Sputtering and aligning multiple layers having different boundaries
US20140041587A1 (en) * 2012-08-10 2014-02-13 Shenzhen China Star Optoelectronics Technology Co. Ltd. Masking Device for Vapor Deposition of Organic Material of Organic Electroluminescent Diode
CN102776473B (zh) * 2012-08-10 2014-10-29 深圳市华星光电技术有限公司 有机电致发光二极管有机材料蒸镀用掩模装置
US8663397B1 (en) * 2012-10-22 2014-03-04 Intermolecular, Inc. Processing and cleaning substrates
US20150064361A1 (en) * 2013-09-04 2015-03-05 Intermolecular Inc. UV treatment for ALD film densification
WO2015063103A1 (de) * 2013-10-29 2015-05-07 Leybold Optics Gmbh Vakuumkammer und verfahren zum betrieb einer vakuumkammer
US9318306B2 (en) 2013-12-20 2016-04-19 Intermolecular, Inc. Interchangeable sputter gun head
US9297775B2 (en) 2014-05-23 2016-03-29 Intermolecular, Inc. Combinatorial screening of metallic diffusion barriers
JP6373150B2 (ja) * 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
KR102426712B1 (ko) * 2015-02-16 2022-07-29 삼성디스플레이 주식회사 표시 장치 제조 장치 및 표시 장치 제조 방법
KR102334409B1 (ko) * 2015-03-03 2021-12-03 삼성디스플레이 주식회사 마스크 스택 및 그 제어방법
US10520914B2 (en) * 2016-09-19 2019-12-31 Macau University Of Science And Technology Multi cluster tool system and a method of controlling a multi tool cluster system
CN111479947A (zh) * 2017-12-29 2020-07-31 微软技术许可有限责任公司 使用通过被定位的阴影掩模进行气相沉积的制造工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050166850A1 (en) * 2000-05-08 2005-08-04 Intematix Corporation Combinatorial synthesis of material chips

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1251283B (de) 1967-10-05 Siemens Aktiengesellschaft, Berlin und München, München Vorrichtung zum gleichzeitigen Herstellen einer Vielzahl von einkristallinen Halbleiterkörpern
DE2307649B2 (de) * 1973-02-16 1980-07-31 Robert Bosch Gmbh, 7000 Stuttgart Anordnung zum Aufstäuben verschiedener Materialien auf einem Substrat
JPS54103552A (en) * 1978-02-01 1979-08-15 Hitachi Electronics Pattern formation method
US4613981A (en) 1984-01-24 1986-09-23 Varian Associates, Inc. Method and apparatus for lithographic rotate and repeat processing
US6045671A (en) 1994-10-18 2000-04-04 Symyx Technologies, Inc. Systems and methods for the combinatorial synthesis of novel materials
US6004617A (en) * 1994-10-18 1999-12-21 The Regents Of The University Of California Combinatorial synthesis of novel materials
US5985356A (en) 1994-10-18 1999-11-16 The Regents Of The University Of California Combinatorial synthesis of novel materials
US7767627B1 (en) * 1994-10-18 2010-08-03 Symyx Solutions, Inc. Combinatorial synthesis of inorganic or composite materials
TW359849B (en) * 1994-12-08 1999-06-01 Tokyo Electron Ltd Sputtering apparatus having an on board service module
US6468806B1 (en) * 1996-10-02 2002-10-22 Symyx Technologies, Inc. Potential masking systems and methods for combinatorial library synthesis
US6576906B1 (en) * 1999-10-08 2003-06-10 Symyx Technologies, Inc. Method and apparatus for screening combinatorial libraries for semiconducting properties
US7282240B1 (en) * 1998-04-21 2007-10-16 President And Fellows Of Harvard College Elastomeric mask and use in fabrication of devices
US6344084B1 (en) 1998-09-11 2002-02-05 Japan Science And Technology Corporation Combinatorial molecular layer epitaxy device
US6364956B1 (en) * 1999-01-26 2002-04-02 Symyx Technologies, Inc. Programmable flux gradient apparatus for co-deposition of materials onto a substrate
US6830663B2 (en) * 1999-01-26 2004-12-14 Symyx Technologies, Inc. Method for creating radial profiles on a substrate
JP2002537202A (ja) 1999-02-17 2002-11-05 オクセル オキサイド エレクトロニクス テクノロジー， インコーポレイテッド 組み合わせ分子線エピタキシー（ｃｏｍｂｅ）装置を使用するライブラリの調製方法
TW446858B (en) * 1999-04-21 2001-07-21 Asm Lithography Bv Lithographic projection apparatus, method of manufacturing a device using such a lithographic projection apparatus, and device made by such a method of manufacturing
US6675469B1 (en) 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6491759B1 (en) * 2000-03-14 2002-12-10 Neocera, Inc. Combinatorial synthesis system
SG125891A1 (en) * 2000-09-08 2006-10-30 Semiconductor Energy Lab Light emitting device, method of manufacturing thesame, and thin film forming apparatus
CA2431066C (en) 2000-12-15 2007-05-15 Youqi Wang Methods and apparatus for designing high-dimensional combinatorial experiments
US20020137346A1 (en) 2001-03-12 2002-09-26 Applied Materials. Inc. Workpiece distribution and processing in a high throughput stacked frame
JP3811943B2 (ja) * 2001-07-06 2006-08-23 日本精機株式会社 有機ｅｌパネルの製造方法。
WO2003058671A2 (en) 2002-01-14 2003-07-17 Universität Augsburg Target end station for the combinatory ion implantation and method of ion implantation
US7247346B1 (en) * 2002-08-28 2007-07-24 Nanosolar, Inc. Combinatorial fabrication and high-throughput screening of optoelectronic devices
WO2004035854A2 (en) * 2002-10-15 2004-04-29 Unaxis Balzers Ag Method and apparatus for processing substrates
JP4773955B2 (ja) 2003-06-30 2011-09-14 ロウステック プロプライエタリー リミテッド 空間選択的堆積によるミクロスケール及びナノスケールの加工及び製造
KR100559792B1 (ko) * 2003-08-29 2006-03-15 한국과학기술원 액적화학증착법을 이용한 박막 또는 분말 어레이 제조 방법
GB2406860A (en) 2003-10-09 2005-04-13 Univ Southampton Vapour deposition method
US8944002B2 (en) * 2004-01-14 2015-02-03 Honda Motor Co., Ltd. High throughput physical vapor deposition system for material combinatorial studies
JP2005294584A (ja) 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
KR20060007211A (ko) * 2004-07-19 2006-01-24 삼성전자주식회사 노광 시스템
US7491431B2 (en) 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition
US20060130767A1 (en) 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US20060258128A1 (en) 2005-03-09 2006-11-16 Peter Nunan Methods and apparatus for enabling multiple process steps on a single substrate
US7686885B2 (en) * 2005-06-01 2010-03-30 General Electric Company Patterned nanorod arrays and methods of making same
US7871933B2 (en) * 2005-12-01 2011-01-18 International Business Machines Corporation Combined stepper and deposition tool
US7615779B2 (en) * 2006-03-23 2009-11-10 Alcatel-Lucent Usa Inc. Forming electrodes to small electronic devices having self-assembled organic layers
US7867904B2 (en) * 2006-07-19 2011-01-11 Intermolecular, Inc. Method and system for isolated and discretized process sequence integration
US7824935B2 (en) * 2008-07-02 2010-11-02 Intermolecular, Inc. Methods of combinatorial processing for screening multiple samples on a semiconductor substrate
US7947531B1 (en) * 2008-08-28 2011-05-24 Intermolecular, Inc. Combinatorial evaluation of dry semiconductor processes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050166850A1 (en) * 2000-05-08 2005-08-04 Intematix Corporation Combinatorial synthesis of material chips

Also Published As

Publication number Publication date
US20140318450A1 (en) 2014-10-30
US20080020589A1 (en) 2008-01-24
US20120322173A1 (en) 2012-12-20
TW200828435A (en) 2008-07-01
US8815013B2 (en) 2014-08-26
US20080017109A1 (en) 2008-01-24
US7867904B2 (en) 2011-01-11
US8486844B2 (en) 2013-07-16
US20110065284A1 (en) 2011-03-17
US8283264B2 (en) 2012-10-09
CN102148134A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
TWI411038B (zh) 孤立與個別製程順序的整合用之方法與系統
US9023438B2 (en) Methods and apparatus for combinatorial PECVD or PEALD
US20150184287A1 (en) Systems and Methods for Parallel Combinatorial Vapor Deposition Processing
US8647466B2 (en) Combinatorial evaluation of dry semiconductor processes
US8962354B2 (en) Methods for forming templated materials
US20140162384A1 (en) PVD-ALD-CVD hybrid HPC for work function material screening
US9087864B2 (en) Multipurpose combinatorial vapor phase deposition chamber
US20120285819A1 (en) Combinatorial and Full Substrate Sputter Deposition Tool and Method
US20130149469A1 (en) Combinatorial rf bias method for pvd
KR101412398B1 (ko) 분리 및 이산화된 프로세스 시퀀스 통합을 위한 방법 및 시스템
US8709270B2 (en) Masking method and apparatus
US20140174911A1 (en) Methods and Systems for Reducing Particles During Physical Vapor Deposition
US20130130509A1 (en) Combinatorial spot rastering for film uniformity and film tuning in sputtered films
US9023739B2 (en) Site-isolated rapid thermal processing methods and apparatus
US20140183161A1 (en) Methods and Systems for Site-Isolated Combinatorial Substrate Processing Using a Mask
JP2023516065A (ja) 基板処理ツール用の直線配置
KR20080040070A (ko) 스퍼터링을 이용한 반도체 제조장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees