KR101403049B1 - 워페이지 현상을 방지하는 반도체 패키지 테스트용 소켓 - Google Patents

Abstract

본 발명은 반도체 패키지 테스트용 소켓에 있어서,
테스트하고자 하는 반도체 패키지의 워페이지(warpage)를 방지하기 위하여 베이스의 탑재실을 형성하는 세개 이상의 측면에 패키지 상면을 가압하기 위한 래치가 적어도 1개 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓을 제공한다.

Description

워페이지 현상을 방지하는 반도체 패키지 테스트용 소켓{TEST SOCKET PREVENTING WARPAGE OF SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지 테스트용 소켓에 관한 것으로, 보다 상세하게는 래치가 반도체 패키지 상면의 적어도 3측면을 가압하게 되어 양측면에 가압에 의해 아래로 휘게 되는 워페이지(warpage) 현상을 방지할 수 있어 정교한 테스트를 수행할 수 있을 뿐 아니라, 패키지 손상을 방지할 수 있는 반도체 패키지 테스트용 소켓에 관한 것이다.

일반적으로, IC 장치나 IC 패키지 등과 같은 표면 실장형 반도체 장치는 LGA(Land Grid Array), BGA(Ball Grid Array), CSP(Chip Sized Package) 타입 등으로 이루어져 있으며, 이들은 고객에게 출하되기 전에 신뢰성 확인을 위해 번인 테스트(burn-in test)를 거치게 된다.

번인 테스트는 전술한 바와 같은 반도체 장치가 해당 전자기기에 적용되기 전에 해당 반도체 장치에 대해 평상시의 작동조건보다 높은 온도와 전압을 가했을 경우 해당 반도체 장치가 그러한 조건을 만족시키는 지의 여부를 가리는 과정을 말한다. 전술한 바와 같은 반도체 장치는 고객에게 출하되기 전에 번인 테스트용 소켓에 장착되어 번인 테스트를 거친다.

기존의 번인 테스트 장치의 경우 도 1에 도시된 바와 같이 반도체 패키지 탑재실(10a)이 장착된 베이스(10); 탄성부재(20)를 사이에 두고 상기 베이스(10)에 상하이동 가능하게 결합하는 커버(30); 상기 베이스(10)의 개구부(10a)에 삽입되고, 복수의 콘택트핀(41)을 가지는 콘택트 지지부재(40); 및 상기 커버(30)의 상하이동에 따라 개방 및 지지 위치로 이동하는 래치(50)를 포함하고 있다.

번인 테스트는 상기 콘택트 지지부재(40)에 지지되는 콘택트핀(41)의 말단을 테스트보드(미도시)에 솔더본딩을 통해 전기적으로 접속시켜 반도체 패키지의 성능을 테스트하게 된다.

하지만, 도 2에 도시한 바와 같이 반도체 패키지(100)를 테스트 소켓의 탑재실(10a)에 로딩하고 테스트 수행을 위해 래치(50)가 탑재실내에서 테스트 대상인 반도체 패키지(100)를 가압하여 고정하는 과정에서 한쌍의 래치가 직선상에서 대칭이 되는 위치에서 양측면(①, ②)을 가압하게 되면, 이 곳에 무리한 힘이 가해져 양측면이 아래로 휘게 되는 워페이지(warpage) 현상이 발생하게 된다.

워페이지(warpage) 현상이 발생하게 되면, 반도체 패키지의 하부 접촉단자와 컨택핀간 접촉이 휨에 의해 정렬되지 못하여 전기적인 접촉이 원활하게 이루어지지 않아 테스트 결과를 신뢰할 수 없고, 심한 경우 반도체 패키지 자체가 파손되어지는 문제가 발생하게 된다.

본 발명은 상기한 바와 같이 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 래치가 반도체 패키지 상면의 적어도 3측면을 가압하게 되어 양측면에 가압에 의해 아래로 휘게 되는 워페이지(warpage) 현상을 방지할 수 있어 정교한 테스트를 수행할 수 있을 뿐 아니라, 패키지 손상을 방지할 수 있는 반도체 패키지 테스트용 소켓을 제공함에 있다.

상기한 바와 같은 본 발명의 기술적 과제는 다음과 같은 수단에 의해 달성되어진다.

(1) 반도체 패키지 테스트용 소켓에 있어서,

테스트하고자 하는 반도체 패키지의 워페이지(warpage)를 방지하기 위하여 베이스의 탑재실을 형성하는 세개 이상의 측면에 패키지 상면을 가압하기 위한 래치가 적어도 1개 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

(2) 제 1항에 있어서,

베이스의 탑재실을 형성하는 측면 중심에 패키지 상면을 가압하기 위한 래치가 1개씩 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

(3) 제 1항에 있어서,

베이스의 탑재실을 형성하는 대향하는 한쌍의 측면 중 적어도 어느 하나에 상호 이격된 두개 이상의 래치가 일렬로 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

(4) 제 1항에 있어서,

베이스의 탑재실을 형성하는 대향하는 한쌍의 측면에 수평바로 이루어지는 래치가 각각 장착되고, 이와 수직을 이루는 대향하는 한쌍의 측면에 상기 한쌍의 수평바의 양 단부를 가압하는 래치가 각각 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

본 발명에 의하면, 래치가 반도체 패키지 상면의 적어도 세개의 측면을 가압하게 되어 양측면에 가압에 의해 아래로 휘게 되는 워페이지(warpage) 현상을 방지할 수 있어 정교한 테스트를 수행할 수 있을 뿐 아니라, 패키지 손상을 방지할 수 있는 효과를 제공한다.

도 1은 종래 기술에 따른 반도체 패키지 테스트용 소켓의 구성도이다.
도 2는 워페이지 현상을 이해하기 위한 참고도
도 3은 본 발명의 제1실시예에 따른 반도체 패키지 테스트용 소켓의 구성도이다.
도 4a, 도 4b는 각각 본 발명의 제2실시예에 따른 반도체 패키지 테스트용 소켓의 구성도 및 동작설명도이다.
도 5는 본 발명의 제3실시예에 따른 반도체 패키지 테스트용 소켓의 구성도이다.

본 발명은 테스트하고자 하는 반도체 패키지의 워페이지(warpage)를 방지하기 위하여 테스트 소켓의 탑재실을 형성하는 세개 이상의 측면 각각에 패키지 상면을 가압하기 위한 래치가 적어도 1개 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓을 제공한다.

이하, 본 발명의 내용을 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.

도 2를 참조하면, 먼저, 이해의 편의를 위해 테스트대상인 반도체 패키지(100)의 상면을 4개의 사각형으로 사분하는 가상의 수평축(x축)과 수직축(y축)을 설정한다.

본 발명에 따른 테스트 소켓은 바람직하게는 테스트하고자 하는 반도체 패키지(100)의 양면을 x축 방향에서 대칭이 되는 위치에서 가압하는 한쌍의 래치(50)를 두고, 이들 한쌍의 래치와 90°위치가 되도록 y축상에서 반도체 패키지의 상면을 가압하는 적어도 1개의 래치(미도시)가 배치되어진다.

상기 구성에 의하면, x축 상에서 대칭이 되는 위치에서 반도체 패키지의 양면(①, ②)을 가압하는 한쌍의 래치에 의해 반도체 패키지의 양측면이 휘게 되는 워페이지(warpage) 현상이 발생할 수 있고, 이를 방지하기 위해 그 중앙영역인 ③을 가압하는 적어도 1개의 래치(52)가 y축상에 배치되어진다(도 3).

본 발명에 의하면, 바람직하게는 사각형 형상의 반도체 패키지 탑재실(10a)을 형성하는 각 측면 중앙에 패키지 상면을 가압하기 위한 래치가 1개씩 장착되어진다.

상기와 같은 구성에 의하면 도 4a에 도시된 바와 같이, 먼저 수평축인 x축에 대칭이 되게 배치된 한쌍의 래치(51a, 51b)가 반도체 패키지 상면을 동시에 가압하고, 이후 수직축인 y축에 배치된 한쌍의 대향하는 래치(52a, 52b)가 반도체 패키지를 y축 상에서 대칭이 되도록 가압하여 전체적으로 반도체 패키지가 무게중심을 기준으로 4방향에서 가압되어지므로 워페이지(warpage) 현상을 방지할 수 있게 된다.

바람직하게는, 패키지 탑재실(10a)을 형성하는 대향하는 한쌍의 측면에 가압부가 수평한 바(bar)로 이루어지는 래치(52a,52b)가 각각 장착되고, 이와 수직을 이루는 대향하는 한쌍의 측면에 상기 한쌍의 수평바의 양 단부(54a,54b)를 가압하는 가압부(53)가 구비된 래치(51a,51b)가 각각 장착되어진다.

상기와 같은 구성에 의하면, 도 4b에 도시한 바와 같이 먼저, y 축상에 대향하게 배치된 한쌍의 제2래치(52a,52b)가 가압부인 수평한 바를 이용하여 반도체 패키지의 상면을 가압하게 되고, 이후, x축 상에 대향하게 배치된 한쌍의 제1래치(51a,51b)가 가압부(53)를 이용하여 제2래치의 가압부 양단(54a,54b)을 동시에 가압하게 되면 워페이지(warpage) 현상을 보다 효과적으로 방지할 수 있게 된다.

또, 본 발명에 따른 테스트 소켓은 도 5에 도시된 바와 같이, 본 발명에 따른 사각형 형상의 반도체 패키지 탑재실을 형성하는 대향하는 한쌍의 측면 중 적어도 어느 하나에 상호 이격된 두개 이상의 래치(52a,52b 및 52c,52d)가 일렬로 장착되어질 수 있다.

즉, 하나의 측면에 두 개의 래치가 반도체 패키지를 가압하도록 함으로써 한개의 래치가 수행하던 것에 비해 작용점을 분산시켜 보다 적은 힘으로도 균등한 힘의 분배를 통해 보다 효과적으로 반도체 패키지 상면을 가압할 수 있도록 한다.

상기와 같은 구성의 본 발명에 의하면 반도체 패키지의 양면에 대한 가압에 의해 발생되어지는 워페이지 현상을 수직한 위치의 또 다른 래치를 이용하여 그 중앙영역을 가압하는 것에 의해 방지할 수 있어 양측면에 가압에 의해 아래로 휘게 되는 워페이지(warpage) 현상을 방지할 수 있어 정교한 테스트를 수행할 수 있을 뿐 아니라, 패키지 손상을 방지할 수 있다.

10: 베이스
10a: 반도체 패키지 탑재실
51a,51b: 제1래치
52a,52b: 제2래치
53: 가압부
100: 반도체 패키지

Claims (4)

1. 테스트하고자 하는 반도체 패키지의 워페이지(warpage)를 방지하기 위하여 베이스의 탑재실을 형성하는 세개 이상의 측면에 패키지 상면을 가압하기 위한 래치가 적어도 1개 장착된 반도체 패키지 테스트용 소켓에 있어서,
   상기 베이스의 탑재실을 형성하는 대향하는 한쌍의 측면 중 적어도 어느 하나에 상호 이격된 두개 이상의 래치가 일렬로 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.
2. 삭제
3. 삭제
4. 테스트하고자 하는 반도체 패키지의 워페이지(warpage)를 방지하기 위하여 베이스의 탑재실을 형성하는 세개 이상의 측면에 패키지 상면을 가압하기 위한 래치가 적어도 1개 장착된 반도체 패키지 테스트용 소켓에 있어서,
   베이스의 탑재실을 형성하는 대향하는 한쌍의 측면에 수평바로 이루어지는 래치가 각각 장착되고, 이와 수직을 이루는 대향하는 한쌍의 측면에 상기 한쌍의 수평바의 양 단부를 가압하는 래치가 각각 장착된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

Images