KR101390315B1 - LCD including Discharging circuit and driving method of the same - Google Patents
LCD including Discharging circuit and driving method of the same Download PDFInfo
- Publication number
- KR101390315B1 KR101390315B1 KR1020070048798A KR20070048798A KR101390315B1 KR 101390315 B1 KR101390315 B1 KR 101390315B1 KR 1020070048798 A KR1020070048798 A KR 1020070048798A KR 20070048798 A KR20070048798 A KR 20070048798A KR 101390315 B1 KR101390315 B1 KR 101390315B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- liquid crystal
- voltage
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로서, 전원-오프(power-off)시에 발생하는 화면잔상 불량을 개선한 방전회로를 포함하는 액정표시장치의 구동장치 및 이의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a driving device of a liquid crystal display device and a driving method thereof, including a discharge circuit which improves an afterimage defect occurring during power-off.
본 발명의 실시예에 의하면, 액정표시장치의 전원-오프(power-off)시에 액정패널의 각 게이트배선을 통하여 게이트하이신호와 근접한 전위의 방전신호를 공급함으로써, 박막트랜지스터와 연결된 액정캐패시터 및 저장캐패시터에 충전된 전하를 보다 빠르게 방전하게 된다.According to an embodiment of the present invention, a liquid crystal capacitor connected to a thin film transistor by supplying a discharge signal of a potential close to the gate high signal through each gate wiring of the liquid crystal panel at the time of power-off of the liquid crystal display device; The charge charged in the storage capacitor is discharged more quickly.
따라서, 액정표시장치의 전원-오프시에 화면에 잔상이 남는 현상을 방지할 수 있다.Therefore, it is possible to prevent a phenomenon that an afterimage remains on the screen when the LCD is turned off.
전원전압(VCC), 게이트하이신호(VGH), 게이트로우신호(VGL) Power supply voltage VCC, gate high signal VGH, gate low signal VGL
Description
도 1a는 종래의 액정표시장치에서 한 화소의 등가회로도이다.1A is an equivalent circuit diagram of one pixel in a conventional liquid crystal display device.
도 1b는 도 1a의 화소를 포함하는 액정패널과, 구동회로와, 전원부의 신호흐름을 개략적으로 도시한 블록도이다.FIG. 1B is a block diagram schematically illustrating a signal flow of a liquid crystal panel including a pixel of FIG. 1A, a driving circuit, and a power supply unit.
도 2는 박막트랜지스터의 구동특성을 도시한 그래프이다.2 is a graph showing driving characteristics of a thin film transistor.
도 3은 종래에 제안된 액정표시장치에 구비되는 방전회로의 일 예를 도시한 도면이다.3 is a diagram illustrating an example of a discharge circuit provided in a conventionally proposed liquid crystal display device.
도 4는 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.4 is a diagram schematically showing the structure of a liquid crystal display according to a first embodiment of the present invention.
도 5는 도 4에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.FIG. 5 is a view showing an example of a preferable structure of the discharge circuit shown in FIG. 4 and a configuration part connected thereto.
도 6은 본 발명의 제2 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.6 is a diagram schematically showing the structure of a liquid crystal display according to a second embodiment of the present invention.
도 7은 도 6에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.FIG. 7 is a view showing an example of a preferable structure of the discharge circuit shown in FIG. 6 and a configuration part connected thereto.
도 8은 도 7에 도시한 방전회로와 다른 형태의 일 예를 도시한 도면이다.FIG. 8 is a diagram illustrating an example of a form different from the discharge circuit illustrated in FIG. 7.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 액정패널 120 : 구동회로부100: liquid crystal panel 120: drive circuit
130 : 타이밍컨트롤러 140 : 게이트구동회로130: timing controller 140: gate drive circuit
150 : 소스구동회로 160 : 전원공급부150: source driving circuit 160: power supply
180 : 방전회로180: discharge circuit
본 발명은 액정표시장치에 관한 것으로서, 전원-오프(power-off)시에 발생하는 화면잔상 불량을 개선한 방전회로를 포함하는 액정표시장치 및 이의 구동방법에 관한 것이다.BACKGROUND OF THE
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용한 화상구현원리를 갖는 바, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열방향에 따라 굴절율이 다른 광학적 이방성과 전기장 내에 놓일 경우 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다.The liquid crystal display device has an image realization principle using optical anisotropy and polarization property of liquid crystal. As is well known, liquid crystal has a thin and long molecular structure, and when it is placed in an electric field with optical anisotropy having different refractive indices according to the arrangement direction, It has a polarization property in which the direction of arrangement changes.
이에, 액정표시장치는 상술한 액정을 사이에 두고 서로 마주보는 면에 투명 전계생성전극이 형성된 한 쌍의 기판을 대면 합착시킨 액정패널(Liquid crystal panel)과, 구비되는 구동회로를 통해 액정패널의 두 전계생성전극 사이의 전기장 크기에 따라 액정의 배열방향을 인위적으로 조절한다.Accordingly, the liquid crystal display device includes a liquid crystal panel in which a pair of substrates on which a transparent field generating electrode is formed to face each other with the liquid crystal interposed therebetween and a driving circuit provided thereon are connected to each other. The arrangement direction of the liquid crystals is artificially adjusted according to the electric field size between the two field generating electrodes.
상기 액정패널은, 복수개의 X 배선과 Y 배선을 매트릭스 형태로 교차시켜서 화상의 계조를 표현하는 최소의 단위인 화소를 구성하고, 상기 X,Y 배선에 각각 공통전압 및 데이터전압을 순차적으로 공급하여 화상을 표시하는 수동형 매트릭스(Passive Matrix; PM)방식과, 상기 화소에 스위칭 소자를 구비하여 각 화소를 각각 개별적으로 제어할 수 있는 능동형 매트릭스(Active Matrix; AM)방식이 있으며, 현재는 능동형 매트릭스 방식이 주류를 이루고 있다. The liquid crystal panel cross-links a plurality of X wires and Y wires in a matrix to form a pixel that is a minimum unit for expressing gray levels of an image, and sequentially supplies common voltages and data voltages to the X and Y wires, respectively. There is a passive matrix (PM) method for displaying an image, and an active matrix (AM) method for controlling each pixel individually by including a switching element in the pixel, and is currently an active matrix method. This is mainstream.
상기 능동형 매트릭스 방식에서는 상기 X, Y 배선이 상기 스위칭소자의 게이트단 및 소스단과 연결되기 때문에, 이하의 설명에서는 각각을 게이트배선 및 소스배선이라 하도록 한다.In the active matrix method, since the X and Y wirings are connected to the gate terminal and the source terminal of the switching element, the following description will be referred to as gate wiring and source wiring.
또한, 상기 스위칭소자의 드레인단은 액정캐패시터 및 저장캐패시터와 연결된다.In addition, the drain terminal of the switching device is connected to the liquid crystal capacitor and the storage capacitor.
도 1a는 종래의 액정표시장치에서 한 화소의 등가회로도이고, 도 1b는 도 1a의 화소를 포함하는 액정패널과, 구동회로와, 전원부의 신호흐름을 개략적으로 도시한 블록도이다.FIG. 1A is an equivalent circuit diagram of one pixel in a conventional LCD, and FIG. 1B is a block diagram schematically illustrating a signal flow of a liquid crystal panel including a pixel of FIG. 1A, a driving circuit, and a power supply unit.
액정패널(1)은 다수의 화소(P)를 포함하며, 상기 화소(P)는, 서로 교차하는 게이트배선(GL) 및 소스배선(DL)과, 공통전압(Vcom)을 인가받는 액정캐패시터(Clc) 및 저장캐패시터(Cst)와, 게이트단 및 소스단이 상기 게이트 및 소스배선(GL, DL)과 각각 연결되고, 드레인단이 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)와 연결되는 박막트랜지스터(TFT)로 구성된다.The
또한, 게이트 및 소스구동회로(4, 5)는 외부시스템의 제어에 따라 액정패널(1)을 구동하기 위한 게이트하이신호, 공급되는 비디오(Video)신호를 시간적, 공간적으로 변환하여 다수의 신호배선을 통하여 개개의 화소(P)에 해당하는 데이터전압을 공급한다.In addition, the gate and
전원부(6)는 게이트 및 소스구동회로(4, 5)에 구동을 위한 다수의 동작전압을 생성하여 각 장치에 공급하며, 특히 액정패널(1)에는 상기 화소에 공급되는 공통전압(Vcom)을 생성하여 공급한다.The
이하, 도면을 참조하여 종래의 액정표시장치의 신호흐름에 따른 구동형태를 보다 상세하게 설명하면 다음과 같다.Hereinafter, a driving mode according to a signal flow of a conventional liquid crystal display device will be described in detail with reference to the accompanying drawings.
먼저 전원부(6)는, 공통전압(Vcom)을 생성하여 액정패널(1)에 공급하며, 전원전압(VCC), 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 생성하여 게이트구동회로(4)에 공급하고, 전원전압(VCC), 구동전압(VDD) 및 상기 데이터신호(Vdata)의 변환기준신호인 감마전압(GMA)을 생성하여 소스구동회로(5)에 공급한다.First, the
이후, 게이트구동회로(4)로부터 게이트배선(GL)을 통해 게이트하이신호(VGH)가 액정패널(1)에 인가되면, 게이트단이 상기 게이트배선(GL)과 연결되는 박막트랜지스터(TFT)는 턴-온된다. 또한, 소스구동회로(5)로부터 소스배선(DL)을 통해 데이터신호(Vdata)가 액정패널(1)에 인가되면, 각 박막트랜지스터(TFT)의 소스단에 데이터신호(Vdata)가 인가되고, 이에 따라 상기 턴-온된 박막트랜지스터(TFT)의 드레인단과 연결된 액정캐패시터(Clc)의 양단간 전압차가 변화되어 액정의 빛 굴절율이 달라짐으로서 영상의 계조를 표시하게 된다.Subsequently, when the gate high signal VGH is applied to the
여기서, 액정캐패시터(Clc)의 일단에는 데이터신호(Vdata)가 인가되고, 다른단에는 전원부(6)로부터 생성되는 공통전압(Vcom)이 인가된다.Here, the data signal Vdata is applied to one end of the liquid crystal capacitor Clc, and the common voltage Vcom generated from the
이후, 상기 게이트구동회로(4)로부터 게이트배선(GL)을 통해 게이트로우신호(VGL)가 액정패널(1)에 인가되어 박막트랜지스터(TFT)는 턴-오프하게 되고, 이에 따라 액정캐패시터(Clc)에 저장된 전하가 박막트랜지스터(TFT)를 통해 빠져나가지 못하게 되어 한 프레임동안 액정캐패시터(Clc)의 양단간 전압차를 유지한다. 이때, 저장캐패시터(Cst)는 액정캐패시터(Clc)와 동시에 충전되어 박막트랜지스터(TFT)가 턴-오프시에 누설전류(leakage current)로 의한 액정캐패시터(Clc)의 전압강하를 줄이는 역할을 함으로써 한 프레임동안 안정적으로 계조 표현을 하게 된다.Subsequently, the gate low signal VGL is applied to the
이러한 구동은 박막트랜지스터(TFT)의 구동특성에 기인한 것이다.This driving is due to the driving characteristics of the thin film transistor (TFT).
도 2는 박막트랜지스터의 구동특성을 도시한 그래프로서, 게이트-소스간 전압차(VGS)에 따른 드레인-소스간 전류(IDS)량을 도시한 그래프이다.FIG. 2 is a graph illustrating driving characteristics of a thin film transistor and illustrates a drain-source current I DS according to a gate-source voltage difference V GS .
도시한 바와 같이, 박막트랜지스터(TFT)는 게이트단에 턴-온전압(VON)이 인가되었을 때, 이에 대응하는 턴-온전류(ION)가 드레인-소스단에 흐르게 되어 액정 캐패시터(Clc)에 인가되도록 한다.As shown in the drawing, when the turn-on voltage V ON is applied to the gate terminal, the corresponding turn-on current I ON flows to the drain-source terminal so that the liquid crystal capacitor Clc is applied. To be applied).
또한, 게이트단에 턴-오프전압(VOFF)이 인가되면, 0에 가까운 턴-오프전류(IOFF)만을 흐르게 함으로써 저장 캐패시터(Cst)에 인가된 전하가 빠져나가지 못하도록 한다.In addition, when the turn-off voltage V OFF is applied to the gate terminal, only the turn-off current I OFF close to zero flows to prevent the charge applied to the storage capacitor Cst from escaping.
이러한 액정표시장치는 전원-오프(power-off)시에 잔상이 남는 문제점이 있다. 즉, 구동중인 액정표시장치의 전원전압이 차단되게 되면, 대부분의 게이트배선(GL1 내지 GLn)에는 게이트로우신호(VGL)가 인가되어 있는 상태로서 박막트랜지스터(TFT)는 턴-오프상태이므로, 결국 저장캐패시터(Cst)에 잔류전하가 남아있게 된다.Such a liquid crystal display has a problem in that an afterimage remains during power-off. That is, when the power supply voltage of the driving liquid crystal display device is cut off, since the gate low signal VGL is applied to most of the gate lines GL1 to GLn, the thin film transistor TFT is turned off. Residual charges remain in the storage capacitor Cst.
이러한 문제점을 극복하기 위하여, 게이트구동회로의 출력단에 방전회로를 구비하여 전원-오프시 액정캐패시터(Clc)에 충전된 전하를 방전하는 방법이 제안되었다.In order to overcome this problem, a method of discharging the charge charged in the liquid crystal capacitor (Clc) at the time of power-off by providing a discharge circuit at the output terminal of the gate driving circuit.
도 3은 종래에 제안된 액정표시장치에 구비되는 방전회로의 일 예를 도시한 도면이다.3 is a diagram illustrating an example of a discharge circuit provided in a conventionally proposed liquid crystal display device.
도시한 바와 같이, 종래의 방전회로(38)는 캐패시터(C1), 다이오드(D1) 및, PMOS(P-channel Metal Oxide Silicon)트랜지스터로 구성된다. 여기서, 캐패시터(C1) 및 다이오드(D1)를 통해 전원-오프(power-off) 여부를 감지하고, PMOS 트랜지스터(T1)를 통해 게이트배선으로 접지전압(GND)을 인가하여 저장캐패시터(도 1의 Cst)에 충전된 전하를 방전하는 구조이다.As shown, the
이는, 전원-오프시에 액정패널의 박막트랜지스터의 게이트전극을 접지전압(GND) 전위로 만들어서 드레인-소스전류를 크게 하는 것으로서, 이는 박막트랜지스터가 완전히 턴-온되기 위한 게이트구동신호(VGH)가 인가될 때보다 드레인-소스전류의 크기가 작아서 방전속도가 느리며, 이에 따라 잔상제거 속도도 느리다는 단점이 있다.This increases the drain-source current by making the gate electrode of the thin film transistor of the liquid crystal panel to the ground voltage (GND) potential during power-off. This means that the gate driving signal (VGH) for turning on the thin film transistor is turned on. The discharge speed is low because the drain-source current is smaller than when it is applied, and thus the afterimage removal rate is also slow.
본 발명은 액정표시장치의 전원-오프시에 발생하는 잔상을 제거하기 위한 방전회로를 포함하는 액정표시장치 및 이의 구동방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device including a discharge circuit for removing an afterimage generated when the liquid crystal display device is turned off and a driving method thereof.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 방전회로는, 제1 내지 제3 전압단을 통해 제1 내지 제3 전압을 각각 공급하는 전원공급부와 연결되는 구동회로로서, 입력단이 상기 제1 전압단과 연결되는 인버터와; 게이트가 상기 인버터의 출력단과 연결되고, 소스가 접지되는 제1 스위칭소자와; 게이트가 상기 제1 스위칭소자의 드레인과 연결되고, 소스 및 드레인이 각각 상기 제2 및 제3 전압단과 연결되는 제2 스위칭소자와; 제1 단이 상기 제2 전압단 및 상기 제2 스위칭소자의 소스와 연결되고, 제2 단이 상기 제1 스위칭소자의 드레인 및 상기 제2 스위칭소자의 게이트와 연결되는 제1 저항을 포함하는 것을 특징으로 한다.In order to achieve the above object, the discharge circuit of the liquid crystal display according to the preferred embodiment of the present invention is a driving circuit connected to a power supply unit for supplying first to third voltages through first to third voltage terminals, respectively. An inverter having an input terminal coupled to the first voltage terminal; A first switching device connected to an output terminal of the inverter and having a source grounded; A second switching device having a gate connected to the drain of the first switching device, and a source and a drain connected to the second and third voltage terminals, respectively; A first stage is connected to the second voltage terminal and a source of the second switching element, and the second stage includes a first resistor connected to the drain of the first switching element and the gate of the second switching element. It features.
상기 제1 스위칭소자는 NMOS(N-channel Metal Oxide Transistor)인 것을 특징으로 한다.The first switching device is characterized in that the N-channel metal oxide transistor (NMOS).
상기 제2 스위칭소자는 PMOS(P-channel Metal Oxide Transistor)인 것을 특징으로 한다.The second switching device is characterized in that the P-channel metal oxide transistor (PMOS).
상기 제1 전압은 액정표시장치의 전원전압이고, 상기 제2 전압 및 제3 전압 은 각각 액정표시장치에 구비되는 박막트랜지스터의 턴-온 및 턴-오프 전압인 것을 특징으로 한다.The first voltage may be a power supply voltage of the liquid crystal display, and the second voltage and the third voltage may be turn-on and turn-off voltages of the thin film transistor provided in the liquid crystal display, respectively.
상기 제2 스위칭소자는, 소스와 일 전극이 연결되는 캐패시터를 더욱 포함하고, 상기 캐패시터는 타 전극이 접지되는 것을 특징으로 한다.The second switching device may further include a capacitor to which a source and one electrode are connected, and the capacitor may include another electrode grounded.
제1 스위칭소자의 드레인단 및 제2 스위칭소자의 게이트 사이에 연결되는 제2 저항을 더욱 구비하는 것을 특징으로 한다.And a second resistor connected between the drain terminal of the first switching device and the gate of the second switching device.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 액정표시장치는, 게이트배선 및 데이터배선이 교차하는 지점에 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 액정캐패시터 및 저장캐패시터를 포함하는 액정패널과; 상기 박막트랜지스터의 턴-온 및 오프신호인 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 공급하는 게이트구동회로와; 상기 액정캐패시터 및 저장캐패시터에 데이터전압을 인가하는 소스구동회로와; 상기 전원전압(VCC)에 대응하여, 상기 박막트랜지스터를 턴-온하여 상기 데이터전압을 방전시키는 방전회로와; 상기 전원전압(VCC), 게이트하이신호(VGH), 게이트로우신호(VGL)를 생성하는 전원공급부를 포함하는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display device according to a preferred embodiment of the present invention, a liquid crystal including a thin film transistor, a liquid crystal capacitor and a storage capacitor connected to the thin film transistor at the intersection of the gate wiring and the data wiring. A panel; A gate driving circuit for supplying a gate high signal VGH and a gate low signal VGL which are turn-on and off signals of the thin film transistor; A source driving circuit for applying a data voltage to the liquid crystal capacitor and the storage capacitor; A discharge circuit configured to discharge the data voltage by turning on the thin film transistor in response to the power supply voltage VCC; And a power supply configured to generate the power supply voltage VCC, the gate high signal VGH, and the gate low signal VGL.
상기 방전회로는, 상기 게이트배선과 연결되고, 상기 전원전압(VCC)이 차단될 경우에 방전신호를 생성하여 상기 박막트랜지스터에 공급하는 것을 특징으로 한다.The discharge circuit is connected to the gate wiring and generates a discharge signal and supplies the thin film transistor when the power supply voltage VCC is cut off.
상기 방전회로는, 상기 게이트구동회로의 게이트하이신호(VGH) 입력단과 연결되어 상기 전원전압(VCC)이 차단될 경우에, 상기 박막트랜지스터에 방전신호를 생성하여 공급하는 것을 특징으로 한다.The discharge circuit may generate and supply a discharge signal to the thin film transistor when the power supply voltage VCC is cut off by being connected to the gate high signal VGH input terminal of the gate driving circuit.
상기 방전신호는 상기 게이트하이신호(VGH)보다 작고, 접지전압보다 큰 전위의 신호인 것을 특징으로 한다.The discharge signal is a signal having a potential smaller than the gate high signal VGH and larger than the ground voltage.
상기 방전회로는, 상기 전원전압(VCC)이 차단될 경우에 상기 게이트하이신호(VGH)의 전위저하를 지연하는 지연수단을 더욱 구비하는 것을 특징으로 한다.The discharge circuit may further include delay means for delaying the potential drop of the gate high signal VGH when the power supply voltage VCC is cut off.
상기 지연수단은, 일 전극이 접지되고 다른 전극이 상기 방전회로의 게이트하이신호(VGH) 입력단과 연결되는 캐패시터인 것을 특징으로 한다.The delay means may be a capacitor in which one electrode is grounded and the other electrode is connected to the gate high signal VGH input terminal of the discharge circuit.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 구동방법은, 게이트배선 및 데이터배선이 교차하는 지점에 구비되는 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 액정캐패시터 및 저장캐패시터를 포함하는 액정패널과, 상기 박막트랜지스터의 턴-온신호인 게이트하이신호(VGH) 및, 턴-오프신호인 게이트로우신호(VGL)를 공급하는 게이트구동회로와, 전원전압에 대응하여, 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전하는 방전회로를 포함하는 액정표시장치의 구동방법에 있어서, 상기 전원전압의 인가여부를 판단하는 단계와; 상기 전원전압이 인가될 경우, 상기 게이트배선을 통해 상기 박막트랜지스터에 상기 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 순차적으로 공급하는 단계와; 상기 전원전압이 차단될 경우, 상기 게이트하이신호(VGH)를 통해 방전신호를 생성하여 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of driving a liquid crystal display according to an exemplary embodiment of the present invention includes a thin film transistor provided at a point where a gate wiring and a data wiring cross, a liquid crystal capacitor connected to the thin film transistor, and storage. A liquid crystal panel including a capacitor, a gate driving circuit for supplying a gate high signal VGH as a turn-on signal and a gate low signal VGL as a turn-off signal, and a power supply voltage, A driving method of a liquid crystal display device comprising a discharge circuit for discharging a voltage charged in the liquid crystal capacitor and the storage capacitor, the method comprising: determining whether the power supply voltage is applied; Sequentially applying the gate high signal (VGH) and the gate low signal (VGL) to the thin film transistor through the gate wiring when the power supply voltage is applied; When the power supply voltage is cut off, generating a discharge signal through the gate high signal VGH to discharge the voltage charged in the liquid crystal capacitor and the storage capacitor.
상기 전원전압이 차단될 경우, 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전시키는 단계는, 상기 게이트배선을 통해 상기 방전신호를 공급하는 단계와; 상기 방전신호에 의해 상기 박막트랜지스터를 턴-온시키는 단계와; 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 상기 박막트랜지스터와 상기 데이터배선을 통해 방전하는 단계인 것을 특징으로 한다.When the power supply voltage is cut off, discharging the voltage charged in the liquid crystal capacitor and the storage capacitor may include: supplying the discharge signal through the gate wiring; Turning on the thin film transistor by the discharge signal; And discharging the voltages charged in the liquid crystal capacitor and the storage capacitor through the thin film transistor and the data wiring.
상기 방전신호는 상기 게이트하이신호(VGH)보다 작고, 접지전압보다 큰 전위를 가지는 것을 특징으로 한다.The discharge signal is smaller than the gate high signal VGH and has a potential higher than the ground voltage.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 의한 방전회로를 포함하는 액정표시장치 및 이의 구동방법을 설명한다.Hereinafter, a liquid crystal display and a driving method thereof including a discharge circuit according to a preferred embodiment of the present invention with reference to the drawings.
도 4는 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.4 is a diagram schematically showing the structure of a liquid crystal display according to a first embodiment of the present invention.
도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치는 크게 화상을 표시하는 액정패널(100)과, 외부시스템으로부터 공급되는 비디오(Video)신호를 시간적, 공간적으로 변환하여 각각의 신호배선을 통해 개개의 화소에 해당하는 데이터전압을 공급하는 구동회로부(120)와, 상기 액정패널(100) 및 구동회로부(120)에 구동전원을 공급하는 전원공급부(160)와, 전원-오프(power-off)시에 화소를 방전하는 방전회로(180)를 포함한다.As shown in the drawing, the liquid crystal display device according to an exemplary embodiment of the present invention converts each signal wiring by converting the
여기서, 상기 구동회로부(120)는 외부시스템(미도시)으로부터 비디오(video)신호를 입력받아, 다수의 제어신호를 생성하고, 화상에 대한 정보를 가지는 데이터신호를 생성하는 타이밍컨트롤러(130)와, 액정패널(100)을 수평라인단위로 인에이블하는 게이트구동회로(140)와, 상기 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 액정패널(100)에 공급하는 소스구동회로(150)로 구성된다.Here, the driving
이하, 도면을 참조하여 본 발명의 실시예에 의한 액정표시장치의 구조 및 동작에 대하여 보다 상세하게 설명하면 다음과 같다.Hereinafter, the structure and operation of a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
액정패널(100)은 기판상에 일 방향으로 형성되는 게이트배선(GL1 내지 GLn)과, 이와 교차되는 소스배선(DL1 내지 DLm)이 매트릭스 형태로 배치되고, 이 교차되는 지점마다 액정캐패시터(Clc) 및 저장캐패시터(Cst)와 연결되는 스위칭소자인 박막트랜지스터(Thin Film Transistor; TFT)가 구비된다. 여기서, 상기 배선들이 교차되는 지점은 화소로 정의된다. In the
구동회로부(120)는 다수의 게이트배선(GL1 내지 GLn)을 통해 상기 박막트랜지스터(TFT)를 턴-온/오프하는 게이트구동회로(140)와, 타이밍컨트롤러(130)로부터 데이터신호를 입력받아 감마전압(GMA)에 대응하여 데이터전압(Vdata)을 생성하고, 이를 소스배선(DL1 내지 DLm)을 통해 상기 박막트랜지스터(TFT)의 소스전극에 공급하는 소스구동회로(150)로 구성된다.The driving
타이밍컨트롤러(130)는 입력되는 비디오신호에 따라 상기 게이트구동회로(140) 및 소스구동회로(150)를 제어하기 위한 제어신호를 생성하는 제어신호생성수단(미도시)과, 액정패널(100)의 구동방법 및 구조에 맞게 데이터신호를 만들어내는 데이터처리수단(미도시)으로 구성된다.The
전원공급부(160)는 상기 구동회로(120)를 동작하기 위한 다수의 구동전압과 상기 데이터전압의 대향전압인 공통전압신호(Vcom)를 생성하는 다수의 회로로 구성 된다.The
특히, 게이트구동회로(140)에는 전원전압(VCC), 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 공급하며, 소스구동회로(150)에는 전원전압(VCC), 구동전압(VDD) 및 감마전압(GMA)을 공급한다.In particular, the
방전회로(180)는 전원공급부(160)의 출력되는 일부의 신호를 공급받아 시스템의 전원-온/오프 상태를 감지하고, 이에 따라 액정패널(100)에 방전신호를 공급하며, 이를 위해 상기 전원공급부(160)의 출력단 및 게이트배선(GL1 내지 GLn)과 연결된다.The
여기서, 상기 방전회로(180)는 다수개가 게이트배선(GL1 내지 GLn)에 각각 연결된다.Here, a plurality of
이와 같이 구성된 본 발명의 실시예에 의한 액정표시장치의 동작을 설명하면 다음과 같다.The operation of the liquid crystal display according to the exemplary embodiment of the present invention configured as described above is as follows.
먼저, 외부시스템(미도시)로부터 비디오신호가 타이밍컨트롤러(130)에 입력되면, 이에 동기하여 타이밍컨트롤러(130)는 상기 비디오신호에 대응하여 제어신호 및 데이터신호를 생성하고, 이를 게이트 및 소스구동회로(140, 150)에 공급한다. First, when a video signal is input to the
게이트구동회로(140)는 상기 제어신호에 대응하여 게이트배선(GL1 내지 GLn)각각에 순차적으로 게이트하이신호(VGH)를 인가하여 동일 수평라인상의 박막트랜지스터(TFT)를 턴-온한다.The
소스구동회로(150)는, 상기 게이트하이신호(VGH)가 인가되어 턴-온된 박막트랜지스터(TFT)에 해당하는 데이터전압(Vdata)을 데이터배선(DL1 내지 DLl)을 통해 동시에 인가하여 상기 턴-온된 박막트랜지스터(TFT)의 소스단자와 연결된 액정캐패시터(Cst)에 공급한다.The
따라서, 액정캐패시터(Cst)에는 상기 데이터전압(Vdata)에 해당하는 전하가 충전된다.Therefore, the liquid crystal capacitor Cst is charged with the charge corresponding to the data voltage Vdata.
다시 말하면, 상기 액정캐패시터(Cst)에는 전원공급부(160)로부터 인가된 공통전압(Vcom)과 상기 데이터전압(Vdata)의 전압차에 의한 전계가 형성되고, 이에 따라 액정의 굴절율이 영상의 계조에 해당하는 크기로 변화하게 된다.In other words, an electric field is formed in the liquid crystal capacitor Cst by a voltage difference between the common voltage Vcom applied from the
이후, 게이트구동회로(140)는 게이트배선(GL1 내지 GLn)을 통해 순차적으로 게이트로우신호(VGL)를 인가하여 박막트랜지스터(TFT)를 턴-오프하고, 이에 따라 액정캐패시터(Clc)에 충전되어 있는 전하가 유지되게 되어 한 프레임동안 영상의 계조표시를 하게 된다. 이때, 저장캐패시터(Cst)는 액정캐패시터(Clc)와 동시에 충전되어 박막트랜지스터(TFT)가 턴-오프시에 누설전류(leakage current)에 의한 액정캐패시터(Clc)의 전압강하를 줄이는 역할을 한다.Thereafter, the
방전회로(180)는 전원전압(VCC)의 크기를 감지하여 시스템의 전원-온/오프 상태를 파악한다.The
여기서, 전원-오프 상태는 전원공급부(160)에서 출력되는 다수의 전압이 공급되지 않게 되어 일정한 시간의 경과후에 접지전압의 수준으로 전위가 변하는 것을 의미한다.Here, the power-off state means that a plurality of voltages output from the
방전회로(180)의 동작을 보다 상세하게 설명하면, 시스템이 전원-온 상태일 경우에는 방전회로(180)는 동작하지 않으며, 전원-오프상태일 경우에는 전원공급 부(160)로부터 공급되는 게이트하이신호(VGH)에 의하여 생성되는 방전신호를 액정패널(100)에 공급한다.Referring to the operation of the
이에 따라, 상기 방전신호가 게이트배선(GL1 내지 GLn)을 통해 액정패널(100)에 공급되고 박막트랜지스터(TFT)는 턴-온된다.Accordingly, the discharge signal is supplied to the
따라서, 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장된 전하는 방전경로로서 데이터배선(DL1 내지 DLm)을 통해 방전되어 보다 빠른 시간에 액정패널(100)에 표시된 잔상이 제거되게 된다.Accordingly, the charges stored in the liquid crystal capacitor Clc and the storage capacitor Cst are discharged through the data wirings DL1 to DLm as discharge paths so that the afterimage displayed on the
이하, 상기 방전회로의 일 예를 상세하게 도시한 도면을 통해 전원-오프시에 본 발명의 실시예에 의한 액정표시장치의 동작을 보다 상세하게 설명하도록 한다.Hereinafter, the operation of the liquid crystal display according to the exemplary embodiment of the present invention at the time of power-off will be described in detail with reference to the drawings showing an example of the discharge circuit in detail.
도 5는 도 4에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.FIG. 5 is a view showing an example of a preferable structure of the discharge circuit shown in FIG. 4 and a configuration part connected thereto.
도시한 바와 같이, 본 발명의 실시예에 의한 방전회로(180)는, 액정패널(100)의 게이트배선(GL1 내지 GLn) 및 전원공급부(160)의 출력단과 연결된다.As shown, the
여기서, 상기 방전회로(180)는 입력단이 전원공급부(160)와 연결되고, 출력단이 게이트배선(GL1 내지 GLn)과 연결되며, 이의 구성소자는 인버터(I1)와, 제1 및 제2 트랜지스터(T1, T2)와, 저항(R1)으로 이루어져 있다.Here, the
보다 상세하게는, 인버터(I1)는 입력단이 전원공급부(160)의 전원전압(VCC)단과 연결되고, 출력단이 제1 트랜지스터(T1)의 게이트와 연결된다.More specifically, the inverter I1 has an input terminal connected to a power supply voltage VCC terminal of the
제1 트랜지스터(T1)는 소스가 접지되며, 드레인이 제1 노드(N1)와 연결된다. 이러한 제1 트랜지스터(T1)는 NMOS(N-channel Metal Oxide Transistor)인 것이 바 람직하다.The source of the first transistor T1 is grounded, and the drain thereof is connected to the first node N1. The first transistor T1 is preferably an N-channel metal oxide transistor (NMOS).
제2 트랜지스터(T2)는 게이트가 제1 노드(N1)와 연결되며, 소스가 전원공급부(160)의 게이트하이신호(VGH)단과 연결되고, 드레인이 제2 노드(N2)와 연결된다. 이러한 제2 트랜지스터(T1)는 PMOS(P-channel Metal Oxide Transistor)인 것이 바람직하다.In the second transistor T2, a gate is connected to the first node N1, a source is connected to the gate high signal VGH terminal of the
저항(R1)은 제2 트랜지스터(T2)의 드레인단과 제1 노드(N1)의 사이에 연결된다.The resistor R1 is connected between the drain terminal of the second transistor T2 and the first node N1.
여기서, 제1 노드(N1)는 상기 제1 트랜지스터(T1)의 드레인과, 제2 트랜지스터(T2)의 게이트와 저항(R1)의 일 단과 연결되는 지점으로 정의되며, 제2 노드(N2)는 제2 트랜지스터(T2)의 드레인과, 게이트배선(GL1 내지 GLn)과 연결되는 지점으로 정의된다.Here, the first node N1 is defined as a point connected to the drain of the first transistor T1, the gate of the second transistor T2, and one end of the resistor R1, and the second node N2 is The drain of the second transistor T2 and a point connected to the gate wirings GL1 to GLn are defined.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 방전회로 동작을 설명하면 다음과 같다.Hereinafter, the operation of the discharge circuit of the liquid crystal display according to the preferred embodiment of the present invention with reference to the drawings.
전원-온(power-on)시에는, 전원공급부(160)로부터 전원전압(VCC)이 논리적으로 하이레벨(High-level)로서 방전회로(180)의 인버터(I1)로 입력되며, 이는 반전되어 로우레벨(Low-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-오프상태가 되고 제1 노드(N1)는 플로팅(Floating) 상태가 된다. At power-on, the power supply voltage VCC is input from the
그리고, 제1 노드(N1)가 플로팅 상태가 되어 제2 트랜지스터(T2) 또한 동작하지 않는다.In addition, since the first node N1 is in a floating state, the second transistor T2 also does not operate.
이후, 전원-오프(power-off)시에는, 전원공급부(160)로부터 전원전압(VCC)이 논리적으로 로우레벨(Low-level)로서 방전회로(180)의 인버터(I1)로 입력되며, 이는 반전되어 하이레벨(High-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-온상태가 되고 제1 노드(N1)는 접지전압(GND)의 전위를 가지게 된다.Subsequently, during power-off, the power supply voltage VCC is logically input from the
따라서, 제2 트랜지스터(T2)는, 게이트와 소스에 각각 접지전압(GND) 및 게이트하이신호(VGH)가 인가되어 턴-온된다. 이에 따라 제2 트랜지스터(T2)의 드레인과 연결된 제2 노드(N2)에는 제2 트랜지스터(T2)의 문턱전압(VTH)을 감한 방전신호(VGH′)가 인가된다.Accordingly, the second transistor T2 is turned on by applying the ground voltage GND and the gate high signal VGH to the gate and the source, respectively. Accordingly, the discharge signal VGH ′ is obtained by subtracting the threshold voltage V TH of the second transistor T2 from the second node N2 connected to the drain of the second transistor T2.
여기서, 제2 노드(N2)는 게이트배선(GL1 내지 GLn)과 연결되어 있으며, 이에 따라 모든 게이트배선(GL1 내지 GLn)에는 상기 방전신호(VGH′)가 인가되게 된다.Here, the second node N2 is connected to the gate lines GL1 to GLn, and thus the discharge signal VGH ′ is applied to all the gate lines GL1 to GLn.
따라서, 액정패널(100)의 모든 박막트랜지스터(TFT)는 턴-온 되어 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장되어 있던 전하는 상기 데이터배선(DL1 내지 DLm) 통해 방전되게 된다.Accordingly, all the thin film transistors TFT of the
이는, 접지전압(GND)레벨의 신호를 게이트배선에 공급하는 종래의 액정표시장치보다 더 높은 전위의 신호를 공급하여 박막트랜지스터(TFT)의 드레인-소스간 전류의 양이 보다 커지게 됨으로서, 보다 신속하게 방전구동을 하게 된다.This is because the amount of drain-source current of the thin film transistor TFT is increased by supplying a signal having a higher potential than a conventional liquid crystal display device which supplies a signal having a ground voltage (GND) level to the gate wiring. The discharge drive is performed quickly.
도 6은 본 발명의 제2 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.6 is a diagram schematically showing the structure of a liquid crystal display according to a second embodiment of the present invention.
도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치는 크게 화상을 표시하는 액정패널(200)과, 외부시스템으로부터 공급되는 비디오(Video)신호를 시간적, 공간적으로 변환하여 각각의 신호배선을 통해 개개의 화소에 해당하는 데이터전압을 공급하는 구동회로부(220)와, 상기 액정패널(200) 및 구동회로부(220)에 구동전원을 공급하는 전원공급부(260)와, 전원-오프(power-off)시에 화소를 방전하는 방전회로(280)를 포함한다.As shown in the drawing, the liquid crystal display device according to an exemplary embodiment of the present invention converts each signal wiring by converting the
여기서, 상기 구동회로부(220)는 외부시스템(미도시)으로부터 비디오(video)신호를 입력받아, 다수의 제어신호를 생성하고, 화상에 대한 정보를 가지는 데이터신호를 생성하는 타이밍컨트롤러(230)와, 액정패널(200)을 수평라인단위로 인에이블하는 게이트구동회로(240)와, 상기 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 액정패널(200)에 공급하는 소스구동회로(250)로 구성된다.Here, the driving
이러한 구조의 본 발명의 제2 실시예에 의한 액정표시장치는, 동작에 있어 상술한 제1 실시예와 동일하며, 이하의 설명에서는 전원-오프시 방전회로(280)의 동작을 중점적으로 설명하도록 한다.The liquid crystal display device according to the second embodiment of the present invention having such a structure is the same as the first embodiment described above in operation, and the following description focuses on the operation of the
방전회로(280)는 시스템이 전원-온 상태일 경우에는 동작하지 않으며, 전원-오프상태일 경우에는 전원공급부(260)로부터 게이트구동회로(240)에 공급되는 게이트로우신호(VGL)를 게이트하이신호(VGH)와 근접한 전위로 변환하여 게이트구동회로(240)에 공급한다.The
이에 따라, 게이트구동회로(240)의 출력신호는 게이트하이신호(VGH) 및 이와 근접한 전위의 게이트로우신호(VGL)로서 게이트배선(GL1 내지 GLn)을 통해 액정패널(200)에 공급되고 박막트랜지스터(TFT)는 턴-온된다.Accordingly, the output signal of the
따라서, 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장된 전하는 방전경로로서 데이터배선(DL1 내지 DLm)을 통해 방전되어 보다 빠른 시간에 액정패널(200)에 표시된 잔상이 제거되게 된다.Accordingly, the charges stored in the liquid crystal capacitor Clc and the storage capacitor Cst are discharged through the data wirings DL1 to DLm as discharge paths so that the afterimages displayed on the
이하, 상기 방전회로의 일 예를 상세하게 도시한 도면을 통해 전원-오프시에 본 발명의 실시예에 의한 액정표시장치의 동작을 보다 상세하게 설명하도록 한다.Hereinafter, the operation of the liquid crystal display according to the exemplary embodiment of the present invention at the time of power-off will be described in detail with reference to the drawings showing an example of the discharge circuit in detail.
도 7은 도 6에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.FIG. 7 is a view showing an example of a preferable structure of the discharge circuit shown in FIG. 6 and a configuration part connected thereto.
도시한 바와 같이, 본 발명의 실시예에 의한 방전회로(280)는, 게이트배선(GL1 내지 GLn)을 통해 액정패널(200)과 연결된 게이트구동회로(240)의 입력단 및 전원공급부(260)의 출력단과 연결된다.As shown, the
여기서, 상기 방전회로(280)는 입력단이 전원공급부(260)와 연결되고, 출력단이 게이트구동회로(240)와 연결되며, 이의 구성소자는 인버터(I1)와, 제1 및 제2 트랜지스터(T1, T2)와, 저항(R1)으로 이루어져 있다.Here, the
보다 상세하게는, 인버터(I1)는 입력단이 전원공급부(260)의 전원전압(VCC)단과 연결되고, 출력단이 제1 트랜지스터(T1)의 게이트와 연결된다.In more detail, the inverter I1 has an input terminal connected to a power supply voltage VCC terminal of the
제1 트랜지스터(T1)는 소스가 접지되며, 드레인이 제1 노드(N1)와 연결된다. 이러한 제1 트랜지스터(T1)는 NMOS(N-channel Metal Oxide Transistor)인 것이 바람직하다.The source of the first transistor T1 is grounded, and the drain thereof is connected to the first node N1. The first transistor T1 is preferably an N-channel metal oxide transistor (NMOS).
제2 트랜지스터(T2)는 게이트가 제1 노드(N1)와 연결되며, 소스가 전원공급부(260)의 게이트하이신호(VGH)단과 연결되고, 드레인이 게이트구동회로(240)의 게이트로우신호(VGL)단과 연결된다. 이러한 제2 트랜지스터(T1)는 PMOS(P-channel Metal Oxide Transistor)인 것이 바람직하다.In the second transistor T2, a gate is connected to the first node N1, a source is connected to a gate high signal VGH terminal of the
저항(R1)은 제2 트랜지스터(T2)의 드레인단과 제1 노드(N1)의 사이에 연결된다.The resistor R1 is connected between the drain terminal of the second transistor T2 and the first node N1.
여기서, 제1 노드(N1)는 상기 제1 트랜지스터(T1)의 드레인과, 제2 트랜지스터(T2)의 게이트와 저항(R1)의 일 단과 연결되는 지점으로 정의되며, 제2 노드(N2)는 제2 트랜지스터(T2)의 드레인과, 게이트구동회로(240) 및 전원공급부(260)의 게이트로우신호(VGL)단과 연결되는 지점으로 정의된다.Here, the first node N1 is defined as a point connected to the drain of the first transistor T1, the gate of the second transistor T2, and one end of the resistor R1, and the second node N2 is It is defined as a point connected to the drain of the second transistor T2 and the gate low signal VGL terminal of the
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 방전회로 동작을 설명하면 다음과 같다.Hereinafter, the operation of the discharge circuit of the liquid crystal display according to the preferred embodiment of the present invention with reference to the drawings.
전원-온(power-on)시에는, 전원공급부(260)로부터 전원전압(VCC)이 논리적으로 하이레벨(High-level)로서 방전회로(280)의 인버터(I1)로 입력되며, 이는 반전되어 로우레벨(Low-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-오프상태가 되고 제1 노드(N1)는 플로팅(Floating) 상태가 된다. At power-on, the power supply voltage VCC is input from the
그리고, 제1 노드(N1)가 플로팅 상태가 되어 제2 트랜지스터(T2) 또한 동작하지 않는다.In addition, since the first node N1 is in a floating state, the second transistor T2 also does not operate.
이후, 전원-오프(power-off)시에는, 전원공급부(260)로부터 전원전압(VCC)이 논리적으로 로우레벨(Low-level)로서 방전회로(280)의 인버터(I1)로 입력되며, 이는 반전되어 하이레벨(High-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-온상태가 되고 제1 노드(N1)는 접지전압(GND)의 전위를 가지게 된다.Subsequently, during power-off, the power supply voltage VCC is logically inputted from the
따라서, 제2 트랜지스터(T2)는, 게이트와 소스에 각각 접지전압(GND) 및 게이트하이신호(VGH)가 인가되어 턴-온된다. 이에 따라 제2 트랜지스터(T2)의 드레인과 연결된 제2 노드(N2)에는 제2 트랜지스터(T2)의 문턱전압(VTH)을 감한 방전신호(VGH′)가 인가된다.Accordingly, the second transistor T2 is turned on by applying the ground voltage GND and the gate high signal VGH to the gate and the source, respectively. Accordingly, the discharge signal VGH ′ is obtained by subtracting the threshold voltage V TH of the second transistor T2 from the second node N2 connected to the drain of the second transistor T2.
여기서, 제2 노드(N2)는 게이트구동회로(240)의 게이트로우신호(VGL) 입력단과 연결되어 있으며, 이에 따라 게이트로우신호(VGL)가 인가된 상태의 게이트배선(GL1 내지 GLn)에 상기 방전신호(VGH′)가 인가되게 된다.Here, the second node N2 is connected to the gate low signal VGL input terminal of the
물론, 전원-오프 직전 게이트배선(GL1 내지 GLn) 중, 게이트하이신호(VGH)가 인가되고 있던 게이트배선에는 그대로 상기 게이트하이신호(VGH)가 인가됨은 당연하다.Of course, the gate high signal VGH is naturally applied to the gate line to which the gate high signal VGH is applied among the gate lines GL1 to GLn immediately before the power-off.
따라서, 액정패널(200)의 모든 박막트랜지스터(TFT)는 턴-온 되어 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장되어 있던 전하는 상기 데이터배선(DL1 내지 DLm) 통해 방전되게 된다.Accordingly, all the thin film transistors TFT of the
부가적으로, 도시하지는 않았지만 전원공급부와 방전회로 사이에 보다 안정적인 구동을 위해 게이트하이신호(VGH)의 지연수단을 더욱 구비할 수도 있다.In addition, although not shown, a delay means for the gate high signal VGH may be further provided for more stable driving between the power supply unit and the discharge circuit.
상기 지연수단이란, 액정표시장치의 전원-오프시에는 모든 전압 및 신호가 일정시간에 걸쳐 접지전압 전위로 떨어지게 되므로, 전원공급부에서 공급되는 게이트하이신호(VGH)도 시간이 갈수록 서서히 전위가 떨어지게 된다. The delay means means that all the voltages and signals drop to the ground voltage potential over a predetermined time during the power-off of the liquid crystal display, so that the potential of the gate high signal VGH supplied from the power supply unit gradually decreases with time. .
이에 따라, 상기 방전회로의 제2 트랜지스터의 소스단의 전위도 서서히 떨어지게 되므로, 제2 트랜지스터의 게이트-소스간 전압차도 적어지게 되어 결국 게이트배선에 인가되는 상기 방전신호(VGH′)의 전위도 떨어지게 되는 상황이 발생할 가능성이 있다.As a result, the potential of the source terminal of the second transistor of the discharge circuit gradually decreases, so that the voltage difference between the gate and the source of the second transistor also decreases, so that the potential of the discharge signal VGH ′ applied to the gate wiring also decreases. There is a possibility that a situation arises.
이를 극복하기 위해, 상기 전원공급부와 방전회로 사이에 지연수단을 구비하여, 상기 게이트하이신호(VGH)의 신호변화를 지연시키는 것이 좋다.In order to overcome this, it is preferable to provide a delay means between the power supply and the discharge circuit to delay the signal change of the gate high signal VGH.
상기 지연수단은 다양한 방법으로 구현될 수 있겠으나, 제안하는 방법으로는 상기 전원공급부와 방전회로사이에 캐패시터를 구비하는 것이다.The delay means may be implemented in various ways, but the proposed method includes a capacitor between the power supply and the discharge circuit.
즉, 방전회로의 제2 트랜지스터 소스단에 일 전극이 접지된 캐패시터를 구비하게 되면, 전원-오프시에 방전하여 게이트하이신호(VGH)의 전위저하를 지연시킬 수 있다.That is, when a capacitor having one electrode grounded at the second transistor source terminal of the discharge circuit is provided, the capacitor can be discharged at power-off to delay the potential drop of the gate high signal VGH.
도 8은 도 7에 도시한 방전회로와 다른 형태의 일 예를 도시한 도면이다.FIG. 8 is a diagram illustrating an example of a form different from the discharge circuit illustrated in FIG. 7.
도시한 바와 같이, 본 발명의 다른 실시예에 의한 방전회로(280)는, 도시하지는 않았지만, 게이트구동회로(도 7의 240)와 전원공급부(도 7의 260) 사이에 구비된다.As shown, the
여기서, 방전회로(380)는 전원공급부(도 5의 360)로부터 전원전압(VCC) 및 게이트하이신호(VGH)를 인가받고, 상기 전원전압(VCC)의 차단여부에 따라 게이트구 동회로(도 7의 240)의 게이트로우신호(VGL)입력단에 방전신호를 인가하게 된다.Here, the
방전회로(380)의 구성을 살펴보면, 인버터(I1)와, 제1 및 제2 트랜지스터(T1, T2)와, 제1 및 제2 저항(R1, R2)으로 이루어져 있다. 여기서, 구성소자의 연결형태는 상술한 제2 실시예의 방전회로(도 7의 280)와 동일하고 다만, 제1 트랜지스터(T1)의 드레인단과 제1 노드(N1)사이에 제2 저항(R2)이 더 구비된다.The configuration of the
이는, 제2 트랜지스터(T2)의 게이트단에 인가되는 전압을 제어하기 위한 것으로서 제1 노드(N1)에 인가되는 전압은 상기 제1 및 제2 저항(R1, R2)의 저항값의 비로서 결정된다. 따라서, 제1 및 제2 저항(R1, R2)의 저항값을 조절하는 것만으로 보다 손쉽게 제2 트랜지스터(T2)의 출력전류를 제어할 수 있다.This is to control the voltage applied to the gate terminal of the second transistor T2, and the voltage applied to the first node N1 is determined as the ratio of the resistance values of the first and second resistors R1 and R2. do. Therefore, the output current of the second transistor T2 can be controlled more easily only by adjusting the resistance values of the first and second resistors R1 and R2.
또한, 이러한 형태의 방전회로(380)는 상술한 제1 실시예의 방전회로에도 그대로 적용될 수 있다.In addition, the
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that
상술한 바와 같이, 본 발명의 바람직한 실시예에 의한 방전회로를 포함하는 액정표시장치 및 이의 구동방법은, 액정표시장치의 전원-오프시에 액정패널의 각 게이트배선을 통하여, 게이트하이신호와 근접한 전위의 방전신호를 공급함으로써, 박막트랜지스터와 연결된 액정캐패시터 및 저장캐패시터에 충전된 전하를 보다 빠르게 방전하게 된다.As described above, the liquid crystal display device including the discharge circuit and the driving method thereof according to the preferred embodiment of the present invention are close to the gate high signal through each gate wiring of the liquid crystal panel when the liquid crystal display device is turned off. By supplying the discharge signal of the potential, the charges charged in the liquid crystal capacitor and the storage capacitor connected to the thin film transistor are discharged more quickly.
따라서, 액정표시장치의 전원-오프시에 화면에 잔상이 남는 현상을 방지할 수 있다.Therefore, it is possible to prevent a phenomenon that an afterimage remains on the screen when the LCD is turned off.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070048798A KR101390315B1 (en) | 2007-05-18 | 2007-05-18 | LCD including Discharging circuit and driving method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070048798A KR101390315B1 (en) | 2007-05-18 | 2007-05-18 | LCD including Discharging circuit and driving method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080101556A KR20080101556A (en) | 2008-11-21 |
KR101390315B1 true KR101390315B1 (en) | 2014-04-29 |
Family
ID=40287798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070048798A Active KR101390315B1 (en) | 2007-05-18 | 2007-05-18 | LCD including Discharging circuit and driving method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101390315B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11657763B2 (en) | 2020-10-05 | 2023-05-23 | Lg Display Co., Ltd. | Display device and method of driving the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101925993B1 (en) * | 2011-12-13 | 2018-12-07 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device having Discharge Circuit and Method of driving thereof |
KR102009892B1 (en) * | 2012-11-06 | 2019-08-12 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device |
KR102045342B1 (en) * | 2012-12-28 | 2019-11-15 | 엘지디스플레이 주식회사 | Display device including discharging control divice and driving method the same |
KR102050317B1 (en) * | 2013-01-18 | 2019-11-29 | 엘지디스플레이 주식회사 | Gate draving circuit and liquiud crystal display device inculding the same |
KR102031364B1 (en) * | 2013-09-11 | 2019-10-11 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device |
KR102175790B1 (en) * | 2014-06-30 | 2020-11-09 | 엘지디스플레이 주식회사 | Driving circuit for liquid crystal display device and method for driving the same |
KR102276243B1 (en) * | 2014-12-24 | 2021-07-13 | 엘지디스플레이 주식회사 | Display Device and Driving Method thereof |
CN110599976B (en) * | 2019-09-18 | 2024-03-26 | 广东长虹电子有限公司 | Quick power-down circuit |
CN114694612B (en) * | 2022-03-23 | 2023-10-17 | Tcl华星光电技术有限公司 | Shutdown discharge circuit and shutdown discharge method |
CN117275431B (en) * | 2023-11-14 | 2024-02-23 | 惠科股份有限公司 | Driving circuit and display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030075343A (en) * | 2002-03-18 | 2003-09-26 | 삼성전자주식회사 | Circuit for driving liquid crystal display panel and method for driving thereof |
KR20060100878A (en) * | 2005-03-18 | 2006-09-21 | 엘지.필립스 엘시디 주식회사 | LCD and its driving method |
KR20060133202A (en) * | 2005-06-20 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | LCD and its driving method |
KR20070000198A (en) * | 2005-06-27 | 2007-01-02 | 삼성전자주식회사 | Display device and driving apparatus therefor |
-
2007
- 2007-05-18 KR KR1020070048798A patent/KR101390315B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030075343A (en) * | 2002-03-18 | 2003-09-26 | 삼성전자주식회사 | Circuit for driving liquid crystal display panel and method for driving thereof |
KR20060100878A (en) * | 2005-03-18 | 2006-09-21 | 엘지.필립스 엘시디 주식회사 | LCD and its driving method |
KR20060133202A (en) * | 2005-06-20 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | LCD and its driving method |
KR20070000198A (en) * | 2005-06-27 | 2007-01-02 | 삼성전자주식회사 | Display device and driving apparatus therefor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11657763B2 (en) | 2020-10-05 | 2023-05-23 | Lg Display Co., Ltd. | Display device and method of driving the same |
Also Published As
Publication number | Publication date |
---|---|
KR20080101556A (en) | 2008-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101390315B1 (en) | LCD including Discharging circuit and driving method of the same | |
US9159267B2 (en) | Liquid crystal display device | |
US6064360A (en) | Liquid crystal display | |
US20080165109A1 (en) | Liquid crystal display and method for eliminating afterimage thereof | |
US20120242630A1 (en) | Shift register | |
KR20080064928A (en) | Afterimage removal method of a liquid crystal display and a liquid crystal display | |
WO2018030226A1 (en) | Display device | |
KR20080048325A (en) | Power supply voltage generation circuit of image display device | |
KR20170030714A (en) | Display apparatus having gate driving circuit and driving method thereof | |
KR20150030541A (en) | Liquid crystal display device incuding gate driver | |
KR101493487B1 (en) | Driving device and liquid crystal display device including the same and method of driving the same | |
KR102015848B1 (en) | Liquid crystal display device | |
US20100007591A1 (en) | Pixel unit for a display device and driving method thereof | |
JP4984391B2 (en) | Display drive device, display device, and drive control method thereof | |
KR102045342B1 (en) | Display device including discharging control divice and driving method the same | |
KR20100074858A (en) | Liquid crystal display device | |
KR20060134758A (en) | Shift register and liquid crystal display device using the same | |
JP2009003207A (en) | Display device and driving circuit for the same | |
KR101352108B1 (en) | Shift register, liquid crystal display device having the same, and method of driving the same | |
JP2011048225A (en) | Liquid crystal display device | |
KR20060023138A (en) | Active Matrix Display Devices and Column Address Circuits | |
KR101222948B1 (en) | Shift register and liquid crystal display using the same | |
KR101862609B1 (en) | Liquid crystal display device | |
KR102175790B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
KR101217158B1 (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070518 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20120430 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20070518 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130831 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140228 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140423 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20140423 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20170320 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20190318 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20200319 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20210315 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20220314 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20230315 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20240315 Start annual number: 11 End annual number: 11 |