KR20080048325A - Power generation unit for liquid crystal display device - Google Patents

Power generation unit for liquid crystal display device Download PDF

Info

Publication number
KR20080048325A
KR20080048325A KR1020060118581A KR20060118581A KR20080048325A KR 20080048325 A KR20080048325 A KR 20080048325A KR 1020060118581 A KR1020060118581 A KR 1020060118581A KR 20060118581 A KR20060118581 A KR 20060118581A KR 20080048325 A KR20080048325 A KR 20080048325A
Authority
KR
South Korea
Prior art keywords
gate
voltage generation
high voltage
signal
display device
Prior art date
Application number
KR1020060118581A
Other languages
Korean (ko)
Other versions
KR101327491B1 (en
Inventor
이성민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118581A priority Critical patent/KR101327491B1/en
Priority to CN200710128226XA priority patent/CN101191927B/en
Priority to US11/827,208 priority patent/US8253721B2/en
Publication of KR20080048325A publication Critical patent/KR20080048325A/en
Application granted granted Critical
Publication of KR101327491B1 publication Critical patent/KR101327491B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

A circuit for generating source voltages of an LCD device is provided to convert immediately an abnormal display state due to static electricity into a normal display state by executing sequentially the turn on /off of a source voltage. A circuit for generating source voltages of an LCD(Liquid Crystal Display) device includes a power control IC(Integrated Circuit)(31), a gate high voltage generator(33), a gate low voltage generator(34), a shut down controller(35), and a reset driving unit(36). The power control IC stops supplying source voltages to plural circuit units when a shut down signal is inputted to a shut down signal terminal. The gate high voltage generator receives the source voltage from the power control IC and generates a high voltage of a gate scanning signal. The gate low voltage generator receives the source voltage from the power control IC(Integrated Circuit) and generates a gate low voltage of the gate scanning signal. The shut down controller receives a stabilization signal from external and outputs the shut down signal. The reset driving unit, formed between a high voltage output terminal of the gate high voltage generator and the ground, controls the shut down controller to output the shut down signal when static electricity is inputted to the gate high voltage generator.

Description

영상표시장치의 전원전압생성회로{Power generation unit for liquid crystal display device}Power generation unit for image display device {Power generation unit for liquid crystal display device}

도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도1 is a block diagram showing the basic configuration of a general liquid crystal display device

도 2는 도 1의 구성 중 액정패널의 구성을 간략히 도시한 도면FIG. 2 is a view schematically illustrating a configuration of a liquid crystal panel among the components of FIG. 1.

도 3은 일반적인 액정표시장치의 구성 중 전원전압생성부의 구성을 도시한 블록구성도3 is a block diagram showing the configuration of a power supply voltage generation unit in the configuration of a general liquid crystal display device;

도 4는 본 발명에 따른 영상표시장치의 전원전압생성회로의 구성을 도시한 블록구성도 4 is a block diagram showing the configuration of a power supply voltage generation circuit of an image display device according to the present invention;

도 5는 본 발명에 따른 영상표시장치의 전원전압생성회로 중 리셋구동부의 구성을 상세하게 도시한 회로도 5 is a circuit diagram showing in detail the configuration of the reset driver of the power supply voltage generation circuit of the image display device according to the present invention;

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

30 : 전원전압생성회로 31 : 파워제어IC30: power supply voltage generation circuit 31: power control IC

32 : 구동전압생성부 33 : 게이트하이전압생성부32: driving voltage generator 33: gate high voltage generator

34 : 게이트로우전압생성부 35 : 셧다운제어부34: gate low voltage generation unit 35: shutdown control unit

36 : 리셋구동부 DPM : 안정화신호36: reset drive unit DPM: stabilization signal

본 발명은 구동회로에 관한 것으로서, 특히 액정 또는 유기 EL과 같은 표시장치에서 게이트구동부로 유입된 정전기에 의한 비정상적 화면표시를 개선하는 영상표시장치의 전원전압생성회로에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit, and more particularly, to a power supply voltage generation circuit of an image display device that improves abnormal screen display by static electricity introduced into a gate driver in a display device such as a liquid crystal or an organic EL.

디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.Among the display devices, in particular, liquid crystal displays have advantages of small size, thinness, and low power consumption, and are used as notebook computers, office automation devices, and audio / video devices. In particular, an active matrix liquid crystal display device using a thin film transistor (hereinafter referred to as "TFT") as a switch element is suitable for displaying a dynamic image.

도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도로서, 크게 액정패널(2)과 LCM구동회로부(26)로 구분된다.FIG. 1 is a block diagram showing a basic configuration of a general liquid crystal display device, and is largely divided into a liquid crystal panel 2 and an LCM driving circuit unit 26.

각 구성을 보면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 LCM구동회로부(26)로 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.In each configuration, the interface 10 includes data (RGB Data) and control signals (input clock, horizontal synchronizing signal, vertical synchronizing signal, data enable) input to the LCM driving circuit unit 26 from a driving system such as a personal computer. Signals) and the like are supplied to the timing controller 12. Low voltage differential signal (LVDS) interface and TTL interface are mainly used for data and control signal transmission from the drive system. In addition, the interface function may be collected and used together with the timing controller 12 in a single chip.

액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.As illustrated in FIG. 2, the liquid crystal panel 2 forms a plurality of pixel regions by crossing a plurality of data lines DL1 to DLm and a plurality of gate lines GL1 to GLn on a glass substrate. In the region, a thin film transistor TFT and a liquid crystal LC are configured to display a screen.

타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 소스드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한 인터페이스(10)를 통해 입력되는 데이터들을 소스드라이버(18)로 전송한다.The timing controller 12 drives a source driver 18 composed of a plurality of drive integrated circuits and a gate driver 20 composed of a plurality of gate driver integrated circuits using a control signal input through the interface 10. Generate a control signal for In addition, the data input through the interface 10 is transmitted to the source driver 18.

기준전압생성부(16)는 소스드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 감마기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.The reference voltage generator 16 generates gamma reference voltages of a digital to analog converter (DAC) used in the source driver 18. Reference voltages are set by the producer based on the transmittance-voltage characteristics of the panel.

소스드라이버(18)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.The source driver 18 selects reference voltages of the input data in response to control signals input from the timing controller 12, and supplies the selected reference voltage to the liquid crystal panel 2 to control the rotation angle of the liquid crystal molecules.

게이트드라이버(20)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프(on/off) 제어를 수행하는데, 액정패널(2) 상의 게이트라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블(enable) 시킴으로써 액정패널(2) 상의 박막트랜지스터들(TFT)을 1 라 인 분씩 순차적으로 구동시켜 소스드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.The gate driver 20 performs on / off control of thin film transistors TFTs arranged on the liquid crystal panel 2 in response to control signals input from the timing controller 12. The thin film transistors TFT on the liquid crystal panel 2 are sequentially driven by one line by sequentially enabling the gate lines GL1 to GLn by one horizontal synchronizing time, so that the source driver 18 The analog image signals supplied from the N-th transistors are applied to the pixels connected to the respective TFTs.

전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.The power supply voltage generator 14 supplies operating power of each component and generates and supplies a common electrode voltage of the liquid crystal panel 2.

또한 도시되지는 않았지만 하나 이상의 램프(lamp)를 구비하여 상기 액정패널(2)로 광(light)을 공급하는 백라이트 유닛(Backlight unit)을 더욱 포함한다.Although not shown, the apparatus further includes a backlight unit having one or more lamps to supply light to the liquid crystal panel 2.

상기한 구성과 같이, 통상의 액정표시장치는 전술한 전원전압생성부(14)와 같은 전원공급유닛(Power Management Unit)을 구비하여 각 구성부로 구동에 필요한 전원을 공급하고 있는데, 이를 도 3의 블록구성도를 참조하여 좀더 상세히 설명하면 다음과 같다.As described above, the conventional liquid crystal display device is provided with a power management unit (power management unit), such as the power supply voltage generation unit 14 described above, and supplies the power required for driving to each component, as shown in FIG. Referring to the block diagram in more detail as follows.

통상 상기 전원전압생성부(14)는 도시되지 않은 시스템 전원부로부터 입력되는 공급전압(Vcc)을 이용하여 액정표시장치의 구동에 필요한 구동전압들, 예를 들어 게이트하이전압(Vgh), 게이트로우전압(Vgl), 감마기준전압(Vγ), 공통전압(Vcom) 등을 생성하여 상기 타이밍컨트롤러(12), 소스 드라이버(18), 게이트 드라이버(20) 및 기준전압생성부(16) 등에 각각 공급한다. In general, the power supply voltage generation unit 14 uses driving voltages, for example, a gate high voltage Vgh and a gate low voltage, for driving the liquid crystal display using a supply voltage Vcc input from a system power supply unit (not shown). (Vgl), gamma reference voltage (Vγ), common voltage (Vcom), etc. are generated and supplied to the timing controller 12, the source driver 18, the gate driver 20, and the reference voltage generator 16, respectively. .

도 3은 상기와 같은 다양한 전원 공급을 수행하는 전원전압생성부(14)의 내부 구성을 간략하게 블록도시한 도면으로서, 파워제어IC(14a)와, 구동전압생성부(14b)와, 게이트하이전압생성부(14c)와, 게이트로우전압생성부(14d) 및 셧다운제어부(14e)를 구비한다. FIG. 3 is a block diagram illustrating an internal configuration of a power supply voltage generator 14 that performs various power supplies as described above. The power control IC 14a, the drive voltage generator 14b, and the gate high are shown in FIG. The voltage generation unit 14c, the gate low voltage generation unit 14d, and the shutdown control unit 14e are provided.

상기 파워제어IC(Power control IC:P-IC)(14a)는 일반적으로 다수의 회로소 자가 집적된 집적회로(IC)의 형태로 구성되며, 미도시된 시스템 전원부로부터 입력되는 0 ~ 3.3V의 저전위 공급전압(Vcc)을 이용하여 기타 구성부(14b 내지 14d)에서 다양한 레벨의 전원전압을 생성하는데 필요한 여러 레벨의 공급전압을 제공하며 또한 접지전위 및 스위칭, 리셋 등의 회로 기능을 제공한다. The power control IC (P-IC) 14a is generally configured in the form of an integrated circuit (IC) in which a plurality of circuit elements are integrated, and has a voltage of 0 to 3.3V input from a system power supply not shown. The low potential supply voltage (Vcc) is used to provide various levels of supply voltage for generating various levels of supply voltage in the other components 14b to 14d, and also provides circuit functions such as ground potential, switching, and reset. .

상기 구동전압생성부(14b)는 액정셀의 구동을 위한 공통전압(Vcom)을 생성할 수 있는 구동전압(Vdd)을 생성하는데, 상기 0 ~ 3.3V의 저전위 공급전압(Vcc)을 이용하여 액정셀을 구동하기 위한 약 15V 내외의 고전위 구동전압(Vdd)으로 변환하여 소스 드라이버(18)에 공급하며, 상기 고전위 구동전압(Vdd)은 분압저항에 의해 적절한 전압레벨의 공통전압(Vcom)으로 분압되고 상기 분압으로 생성된 공통전압(Vcom)은 상기 액정패널(2)의 패드부(미도시됨)를 경유하여 액정패널(2)에 형성된 공통전극에 공급된다. The driving voltage generation unit 14b generates a driving voltage Vdd capable of generating a common voltage Vcom for driving the liquid crystal cell, by using the low potential supply voltage Vcc of 0 to 3.3V. It converts into a high potential driving voltage (Vdd) of about 15V for driving the liquid crystal cell and supplies it to the source driver 18. The high potential driving voltage (Vdd) is a common voltage (Vcom) of an appropriate voltage level by a voltage divider resistor. And the common voltage Vcom generated by the divided voltage is supplied to the common electrode formed in the liquid crystal panel 2 via a pad portion (not shown) of the liquid crystal panel 2.

상기 게이트하이전압생성부(14c)는 상기 게이트드라이버(20)를 통해 액정패널(2)의 게이트라인(GL1~GLn)으로 인가되는 게이트 스캐닝 신호의 게이트 하이전압(Vgh)을 생성한다. 즉, 파워제어IC(14a)로 공급되는 0 ~ 3.3V의 저전위 입력전압(Vcc)으로 약 25~27V의 게이트 하이전압(Vgh)을 생성하여 상기 게이트드라이버(20)로 공급한다. The gate high voltage generation unit 14c generates a gate high voltage Vgh of the gate scanning signal applied to the gate lines GL1 to GLn of the liquid crystal panel 2 through the gate driver 20. That is, a gate high voltage Vgh of about 25 to 27V is generated by the low potential input voltage Vcc of 0 to 3.3V supplied to the power control IC 14a and supplied to the gate driver 20.

상기 게이트로우전압생성부(14d)는 상기 게이트드라이버(20)를 통해 액정패널(2)의 게이트라인(GL1~GLn)으로 인가되는 게이트라인 스캐닝 신호의 게이트 로우전압(Vgl)을 생성한다. 즉, 파워제어IC(14a)로 공급되는 0 ~ 3.3V의 저전위 입력전압(Vcc)으로 약 -5V 내외의 게이트 로우전압(Vgl)을 생성하여 역시 상기 게이트드 라이버(20)로 공급한다.The gate low voltage generation unit 14d generates the gate low voltage Vgl of the gate line scanning signal applied to the gate lines GL1 to GLn of the liquid crystal panel 2 through the gate driver 20. That is, the gate low voltage Vgl of about -5V is generated by the low potential input voltage Vcc of 0 to 3.3V supplied to the power control IC 14a, and is also supplied to the gate driver 20.

상기 셧다운제어부(14e)는 상기 타이밍컨트롤러(12)로부터 약 3.3V의 안정화신호(DPM)를 입력받으며, 상기 IC형태로 집적된 파워제어IC(14a)의 셧-다운(shut-down) 제어를 수행한다. 통상 상기 파워제어IC(14a)는 구동의 리셋을 위한 셧-다운 신호입력단자(미도시함)를 구비하고 있으며 0 ~ 0.7V 사이의 전압(IC의 종류에 따라 다를 수 있다)이 인가될 경우 상기 각 구성부로의 모든 전원공급을 오프(off) 시켜 상기 전원전압생성부(14)의 동작이 실질적으로 멈추도록 설계되어 있다. 물론 상기 전원전압생성부(14)의 동작이 멈추는 것은 표시장치의 전체 전원이 오프(off) 상태임을 나타낸다. The shutdown controller 14e receives a stabilization signal (DPM) of about 3.3V from the timing controller 12, and controls the shutdown of the power control IC 14a integrated in the IC form. Perform. Typically, the power control IC 14a includes a shut-down signal input terminal (not shown) for resetting the driving and when a voltage between 0 and 0.7V (which may vary depending on the type of the IC) is applied. It is designed so that the operation of the power supply voltage generator 14 is substantially stopped by turning off all power supply to the components. Of course, when the operation of the power supply voltage generator 14 is stopped, the entire power supply of the display device is turned off.

그런데, 상기와 같은 전원전압생성부(14)를 구비하는 액정표시장치는 상기 액정패널(2)에 유입된 정전기(ESD)가 상기 게이트드라이버(20)를 통해 상기 전원전압생성부(14)까지 전달될 경우 상기 게이트하이전압생성부(14c) 및 게이트로우전압생성부(14d)에서 생성되는 게이트하이전압(Vgh) 및 게이트로우전압(Vgl)에 영향을 미치게 된다. 특히 정전기에 의해 상기 게이트하이전압생성부(14c)로부터 약 25~27V의 게이트 하이전압(Vgh)을 생성하지 못하고 약 7V 내외로 급격히 떨어진 전압을 출력하는 등의 비정상적인 전압이 출력됨으로 인해 액정패널(2)에 가로줄무늬 등 비정상적인 화면이 표시되는 문제점이 발생한다. However, in the liquid crystal display device including the power supply voltage generator 14 as described above, the electrostatic discharge (ESD) introduced into the liquid crystal panel 2 extends to the power supply voltage generator 14 through the gate driver 20. When delivered, the gate high voltage generation unit 14c and the gate low voltage generation unit 14d affect the gate high voltage Vgh and the gate low voltage Vgl. In particular, the LCD panel may not be able to generate a gate high voltage Vgh of about 25 to 27V from the gate high voltage generation unit 14c and may output a voltage rapidly dropped to about 7V. 2) An abnormal screen such as a horizontal stripe is displayed.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 전원전압 생성부로 유입된 정전기에 의해 비정상적인 게이트하이전압이 출력되는 현상이 발생할 경우 이를 즉시 정상화함으로써 정상 품질의 영상 화질을 지속적으로 표시할 수 있는 표시장치의 전원전압생성부를 제공하는 것을 목적을 한다. The present invention has been made to solve the above problems, and when the phenomenon that the abnormal gate high voltage is output by the static electricity flowing into the power supply voltage generator occurs immediately by normalizing the image quality of the normal quality can be continuously displayed. An object of the present invention is to provide a power supply voltage generator of a display device.

상기 목적을 달성하기 위해 본 발명은, The present invention to achieve the above object,

외부회로로부터 입력되는 공급전압을 다수 회로부로 공급하는 것을 제어하며, 셧-다운 신호입력단자를 구비하여 상기 셧-다운 신호입력단자로 셧-다운 신호가 입력되면 상기 다수 회로부로의 전원공급을 중지하는 파워제어IC와; 상기 파위제어IC로부터 전원을 공급받아 게이트 스캐닝 신호의 게이트 하이전압(Vgh)을 생성하여 출력하는 게이트하이전압생성부와; 상기 파위제어IC로부터 전원을 공급받아 게이트 스캐닝 신호의 게이트 로우전압(Vgl)을 생성하여 출력하는 게이트로우전압생성부와; 외부회로로부터 안정화신호를 입력받으며 상기 셧-다운 신호를 출력하는 셧다운제어부와; 상기 게이트하이전압생성부의 게이트 하이전압출력단과 접지단 사이에 구성되며, 상기 게이트하이전압생성부로 정전기가 유입되면 상기 셧다운제어부가 상기 셧-다운 신호를 출력하도록 제어하는 리셋구동부를 포함하는 영상표시장치의 전원전압생성회로를 제안한다. Controls supply of the supply voltage input from an external circuit to the plurality of circuit parts, and includes a shut-down signal input terminal to stop supplying power to the plurality of circuit parts when a shut-down signal is input to the shut-down signal input terminal. A power control IC; A gate high voltage generation unit receiving power from the wave control IC to generate and output a gate high voltage Vgh of a gate scanning signal; A gate low voltage generation unit configured to receive power from the wave control IC and generate and output a gate low voltage Vgl of a gate scanning signal; A shutdown control unit receiving a stabilization signal from an external circuit and outputting the shutdown signal; The image display device includes a reset driver configured to be configured between the gate high voltage output terminal and the ground terminal of the gate high voltage generator, and to control the shutdown controller to output the shutdown signal when static electricity flows into the gate high voltage generator. A power supply voltage generation circuit is proposed.

상기 리셋구동부는, 상기 상기 게이트하이전압생성부의 게이트 하이전압출력단과 접지단 사이에 직렬 연결되어 구성되는 제1 및 제2저항과; 상기 셧다운제어부의 셧-다운 신호출력단과 접지단 사이에 구성되는 다이오드와; 상기 제1 및 제2저 항의 연결노드와 상기 셧-다운 신호출력단 사이에 구성되는 커패시터를 더욱 포함한다.The reset driver comprises: first and second resistors connected in series between the gate high voltage output terminal and the ground terminal of the gate high voltage generator; A diode configured between the shutdown signal output terminal and the ground terminal of the shutdown control unit; And a capacitor configured between the connection node of the first and second resistors and the shut-down signal output terminal.

상기 공급전압은 0 ~ 3.3V 사이의 전압인 것을 특징으로 한다. The supply voltage is characterized in that the voltage between 0 ~ 3.3V.

상기 셧-다운 신호는 0 ~ 0.7V 사이의 전압신호인 것을 특징으로 한다. The shut-down signal is characterized in that the voltage signal between 0 ~ 0.7V.

상기 게이트 하이전압은 25 ~ 27V 사이의 전압인 것을 특징으로 한다.The gate high voltage is characterized in that the voltage between 25 ~ 27V.

상기 게이트로우전압은 -5 ~ -7V 사이의 전압인 것을 특징으로 한다.The gate low voltage is characterized in that the voltage between -5 ~ -7V.

상기 외부회로는 타이밍컨트롤러인 것을 특징으로 한다. The external circuit is characterized in that the timing controller.

상기 안정화신호는 약 3.3V의 직류 전압신호인 것을 특징으로 한다. The stabilization signal is a DC voltage signal of about 3.3V.

상기 제1 및 제2저항의 저항값은 서로 3:1의 저항값 비율을 가지는 것을 특징으로 한다. The resistance values of the first and second resistors have a resistance value ratio of 3: 1 to each other.

상기 제1 및 제2저항은 각각 33 ㏀ 및 11 ㏀인 것을 특징으로 한다. The first and second resistors are characterized in that 33 Ω and 11 Ω, respectively.

상기 다이오드는 상기 셧-다운 신호출력단에 캐소드 단자가 연결되고 상기 접지단에 애노드 단자가 연결되는 것을 특징으로 한다. The diode is characterized in that the cathode terminal is connected to the shut-down signal output terminal and the anode terminal is connected to the ground terminal.

상기 커패시터는 4.7 ㎌ 이상의 용량을 가지는 것을 특징으로 한다. The capacitor is characterized in that it has a capacity of 4.7 kHz or more.

이하 첨부된 도면을 참조하여 본 발명에 따른 영상표시장치의 전원전압생성회로에 대해 설명한다.Hereinafter, a power supply voltage generation circuit of an image display device according to the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 따른 영상표시장치의 전원전압생성회로(30)의 구성을 간략하게 도시한 블록구성도로서, 파워제어IC(31)와, 구동전압생성부(32)와, 게이트하이전압생성부(33)와, 게이트로우전압생성부(34)와, 셧다운제어부(35) 및 리셋구동부(36)를 구비한다. 4 is a block diagram schematically showing the configuration of the power supply voltage generation circuit 30 of the image display device according to the present invention. The power control IC 31, the drive voltage generation unit 32, and the gate high voltage are shown in FIG. A generator 33, a gate low voltage generator 34, a shutdown controller 35, and a reset driver 36 are provided.

상기 파워제어IC(31)는 다수의 회로소자를 집적시킨 집적회로(IC)의 형태로 구성되며, 미도시된 시스템 전원부로부터 입력되는 0 ~ 3.3V의 저전위 공급전압(Vcc)을 이용하여 기타 구성부(32 내지 35)에서 다양한 레벨의 전원전압을 생성하는데 필요한 여러 레벨의 공급전압을 제공하며 또한 접지전위 및 스위칭, 리셋 등의 회로 기능을 제공한다. The power control IC 31 is configured in the form of an integrated circuit (IC) in which a plurality of circuit elements are integrated. The power control IC 31 uses a low potential supply voltage (Vcc) of 0 to 3.3V input from a system power supply not shown. The components 32 to 35 provide various levels of supply voltages necessary for generating various levels of supply voltages, and also provide circuit functions such as ground potential, switching, and reset.

상기 구동전압생성부(32)는 액정셀의 구동을 위한 공통전압(Vcom)을 생성할 수 있는 구동전압(Vdd)을 생성하는데, 상기 0 ~ 3.3V의 저전위 공급전압(Vcc)을 이용하여 액정셀을 구동하기 위한 약 15V 내외의 고전위 구동전압(Vdd)으로 변환하여 액정표시장치의 소스 드라이버에 공급하며, 상기 고전위 구동전압(Vdd)은 분압저항에 의해 적절한 전압레벨의 공통전압(Vcom)으로 분압되고 상기 분압으로 생성된 공통전압(Vcom)은 액정패널의 패드부(미도시됨)를 경유하여 상기 액정패널에 형성된 공통전극에 공급된다. The driving voltage generation unit 32 generates a driving voltage Vdd capable of generating a common voltage Vcom for driving the liquid crystal cell, by using the low potential supply voltage Vcc of 0 to 3.3V. It converts into a high potential driving voltage (Vdd) of about 15V for driving the liquid crystal cell and supplies it to the source driver of the liquid crystal display device, and the high potential driving voltage (Vdd) is a common voltage of an appropriate voltage level by a voltage divider resistor The common voltage Vcom divided by the divided voltage is supplied to the common electrode formed in the liquid crystal panel via a pad portion (not shown) of the liquid crystal panel.

상기 게이트하이전압생성부(33)는 게이트드라이버를 통해 액정패널의 게이트라인으로 인가되는 게이트 스캐닝 신호의 게이트 하이전압(Vgh)을 생성한다. 즉, 전원전압생성부(30)로 공급되는 0 ~ 3.3V의 저전위 입력전압(Vcc)으로 약 25 ~ 27V의 게이트 하이전압(Vgh)을 생성하여 상기 게이트드라이버로 공급한다. The gate high voltage generation unit 33 generates a gate high voltage Vgh of a gate scanning signal applied to a gate line of the liquid crystal panel through a gate driver. That is, the gate high voltage Vgh of about 25 to 27V is generated by the low potential input voltage Vcc of 0 to 3.3V supplied to the power supply voltage generation unit 30 and supplied to the gate driver.

상기 게이트로우전압생성부(34)는 게이트드라이버를 통해 액정패널의 게이트라인으로 인가되는 게이트라인 스캐닝 신호의 게이트 로우전압(Vgl)을 생성한다. 즉, 전원전압생성부(30)로 공급되는 0 ~ 3.3V의 저전위 입력전압(Vcc)으로 약 -5V 내외의 게이트 로우전압(Vgl)을 생성하여 역시 상기 게이트드라이버로 공급한다.The gate low voltage generation unit 34 generates a gate low voltage Vgl of a gate line scanning signal applied to a gate line of the liquid crystal panel through a gate driver. That is, the gate low voltage Vgl of about -5V is generated by the low potential input voltage Vcc of 0 to 3.3V supplied to the power supply voltage generator 30, and is also supplied to the gate driver.

상기 셧다운제어부(35)는 타이밍컨트롤러(Timing controller)로부터 약 DC 3.3V의 안정화신호(DPM)를 지속적으로 입력받으며, 상기 IC형태로 집적된 파워제어IC(31)의 셧-다운(shut-down) 제어를 수행한다. 통상 상기 파워제어IC(31)는 구동의 리셋을 위한 셧-다운 신호입력단자(미도시함)를 구비하고 있으며 0 ~ 0.7V 사이의 전압(IC의 종류에 따라 다를 수 있다)이 인가될 경우 상기 각 구성부(32 내지 35)로의 모든 전원공급을 오프(off)시켜 상기 전원전압생성부(30)의 동작이 실질적으로 멈추도록 설계되어 있다. 물론 상기 전원전압생성부(30)의 동작이 멈추는 것은 표시장치의 전원이 오프(off) 상태임을 나타낸다. The shutdown controller 35 continuously receives a stabilization signal (DPM) of about 3.3V from a timing controller, and shuts down the power control IC 31 integrated in the IC form. Perform control. Typically, the power control IC 31 has a shutdown signal input terminal (not shown) for resetting the drive and when a voltage between 0 and 0.7 V (which may vary depending on the type of the IC) is applied. All power supplies to the components 32 to 35 are turned off so that the operation of the power supply voltage generator 30 is substantially stopped. Of course, when the operation of the power supply voltage generator 30 is stopped, the power of the display device is turned off.

상기 리셋구동부(36)는 상기 게이트하이전압생성부(33)와 셧다운제어부(35)와 연계되어 구성되는 회로부로서, 액정패널로부터 상기 게이트하이전압생성부(33) 측으로 정전기(ESD)가 유입될 경우 상기 셧다운제어부(35)로부터 셧다운 신호를 출력하도록 하여 상기 파워제어IC(31)를 통해 표시장치의 전원을 리셋(reset)시켜주도록 하는 역할을 담당한다.The reset driver 36 is a circuit part configured to be connected to the gate high voltage generator 33 and the shutdown controller 35 to allow static electricity (ESD) to flow from the liquid crystal panel to the gate high voltage generator 33. In this case, the shutdown controller 35 outputs a shutdown signal to reset the power of the display device through the power control IC 31.

이를 도 5의 리셋구동부(36) 구성회로도를 참조하면, 상기 리셋구동부(36)는 상기 게이트하이전압생성부(33)의 게이트 하이전압출력단(N1)과 접지단(GND) 사이에 직렬 연결되어 구성되는 제1 및 제2저항(R1, R2)과, 상기 셧다운제어부(35)의 셧-다운 신호출력단(N3)과 접지단(GND) 사이에 구성되는 다이오드(D)와, 상기 제1 및 제2저항(R1, R2)의 연결노드(N2)와 상기 셧-다운 신호출력단(N3) 사이에 구성되는 커패시터(C)를 포함하여 구성된다. Referring to the circuit diagram of the reset driver 36 of FIG. 5, the reset driver 36 is connected in series between the gate high voltage output terminal N1 and the ground terminal GND of the gate high voltage generator 33. The first and second resistors R1 and R2 configured, the diode D configured between the shutdown signal output terminal N3 and the ground terminal GND of the shutdown control unit 35, and the first and second resistors R1 and R2. And a capacitor C configured between the connection node N2 of the second resistors R1 and R2 and the shut-down signal output terminal N3.

상기 제1저항(R1)과 제2저항(R2)의 저항비는 약 3:1인데 예를 들어 상기 제1 저항이 33㏀일 경우 상기 제2저항(R2)은 11㏀이 된다. 또한 상기 다이오드(D)는 캐소드(cathode) 단자가 상기 셧-다운 신호출력단(N3)에 연결되고, 상기 커패시터(C)의 용량은 4.7㎌ 이상인 것이 바람직하다. The resistance ratio between the first resistor R1 and the second resistor R2 is about 3: 1. For example, when the first resistor is 33 kW, the second resistor R2 is 11 kW. In addition, it is preferable that the cathode of the diode D is connected to the shut-down signal output terminal N3, and the capacitance of the capacitor C is 4.7 kΩ or more.

아울러, 상기 리셋구동부(36)는 상기 각 구성부(31~35)와는 별도로 회로부를 설계할 수 있으나, 상기 제1저항(R1)과 제2저항(R2)은 상기 게이트하이전압생성부(33)에 포함하여 설계할 수 있으며, 마찬가지로 상기 다이오드(D) 역시 상기 셧다운제어부(35)에 포함하여 설계할 수 있을 것이다. 물론 상기 커패시터(C) 역시 상기 게이트하이전압생성부(33) 또는 상기 셧다운제어부(35) 중 한 곳에 포함시켜 회로를 구성하여도 무방하다.In addition, the reset driver 36 may design a circuit unit separately from the components 31 to 35, but the first resistor R1 and the second resistor R2 are the gate high voltage generator 33. ), And likewise, the diode D may also be included in the shutdown control unit 35. Of course, the capacitor C may also be included in one of the gate high voltage generation unit 33 or the shutdown control unit 35 to configure a circuit.

이하 상기와 같은 구성을 가지는 본 발명에 따른 영상표시장치의 전원전압생성회로의 동작을 설명한다. 이때 설명의 도움을 위해 상기 제1 및 제2저항(R1, R2)은 각각 33㏀, 11㏀이라 하고, 상기 커패시터(C)는 약 10㎌ 의 용량을 가지며, 상기 DPM 신호는 약 3.3V로 설정한다. 아울러, 파워제어IC(31)의 도면번호 (31a)는 셧-다운 신호입력단자이다. Hereinafter, the operation of the power supply voltage generation circuit of the video display device according to the present invention having the above configuration will be described. In this case, for the purpose of explanation, the first and second resistors R1 and R2 are 33 ㏀ and 11 각각, respectively, and the capacitor C has a capacity of about 10 ㎌ and the DPM signal is about 3.3 V. Set it. Incidentally, reference numeral 31a of the power control IC 31 is a shut-down signal input terminal.

먼저, 노말 상태에서 상기 게이트하이전압생성부(33)는 약 25 ~ 27V의 게이트 하이전압(Vgh)을 생성하여 출력한다. First, in the normal state, the gate high voltage generation unit 33 generates and outputs a gate high voltage Vgh of about 25 to 27V.

그러나 액정패널로부터 정전기가 유입되게 되면 상기 게이트하이전압생성부(33)는 회로의 오동작에 의해 약 7V 정도의 전압을 게이트 하이전압(Vgh)으로 출력하게 된다. However, when static electricity flows from the liquid crystal panel, the gate high voltage generation unit 33 outputs a voltage of about 7 V as the gate high voltage Vgh due to a malfunction of the circuit.

즉, 정전기 유입이 없는 노말 상태에서 상기 제1저항(R1) 및 제2저항(R2)에 는 각각 약 19V와 약 6V 정도가 인가되므로 상기 연결노드(N2)에는 약 6V정도가 인가되는 상태를 유지한다. That is, since about 19V and about 6V are applied to the first and second resistors R1 and R2 in the normal state without the inflow of static electricity, about 6V is applied to the connection node N2. Keep it.

이때 상기 커패시터(C)에는 상기 약 3.3V의 DPM 신호와 상기 연결노드(N2)에 인가된 6V와의 차인 약 3V정도가 충전된다. At this time, the capacitor C is charged with about 3V, which is a difference between the DPM signal of about 3.3V and 6V applied to the connection node N2.

물론, 상기 셧-다운 신호출력단(N3)은 약 3.3V인 상기 DPM신호에 의해 약 3.3V의 전압을 상기 파워제어IC(31)의 셧-다운 신호입력단자(31a)로 인가하기 때문에 셧-다운 범위인 0 ~ 0.7V를 초과하므로 상기 파워제어IC(31)는 정상 동작을 지속적으로 수행하게 된다. Of course, the shut-down signal output terminal N3 applies a voltage of about 3.3V to the shut-down signal input terminal 31a of the power control IC 31 by the DPM signal of about 3.3V. Since the down range exceeds 0 to 0.7V, the power control IC 31 continuously performs normal operation.

그러나 액정패널로부터 정전기가 유입되어 상기 게이트하이전압생성부(33)가 오동작하게 되어 약 7V 내외의 전압을 게이트 하이전압(Vgh)으로 출력하게 될 경우, 상기 제1저항(R1) 및 제2저항(R2)에 의해 분압된 상기 연결노드(N2)에는 약 1V정도만 인가되는 상태로 전환된다. However, when the static electricity flows from the liquid crystal panel and the gate high voltage generation unit 33 malfunctions to output a voltage of about 7V to the gate high voltage Vgh, the first resistor R1 and the second resistor Only about 1 V is applied to the connection node N2 divided by R2.

이에 상기 커패시터(C)에는 약 3V 정도가 충전되어 있는 상태이므로 상기 셧-다운 신호출력단(N3)은 약 -2V 정도까지 전압하강하게 된다. 즉, 상기 커패시터(C)에 약 3V 정도가 충전되어 있으므로 그 양단 전압차는 상기 충전량만큼인 3V 정도의 전압차를 가져야 하기 때문에 상기 셧-다운 신호출력단(N3)이 약 -2V까지 하강하게 되는 것이다. As a result, about 3V is charged in the capacitor C, so that the shut-down signal output terminal N3 drops to about -2V. That is, since about 3V is charged in the capacitor C, the voltage difference between both ends should have a voltage difference of about 3V as much as the charging amount, so that the shut-down signal output terminal N3 drops to about -2V. .

상기 셧-다운 신호출력단(N3)이 약 -2V까지 하강하게 되면 상기 다이오드(D)가 턴-온되고 이에 상기 DPM 신호는 상기 다이오드(D)에 의해 접지단(GND)으로 방전되므로 상기 셧-다운 신호출력단(N3)은 결국 접지전위를 가지는 로우 레벨 전위 (즉 0V)가 된다. When the shut-down signal output terminal N3 drops to about -2V, the diode D is turned on and the DPM signal is discharged to the ground terminal GND by the diode D, thereby shutting down the shut-down signal. The down signal output terminal N3 eventually becomes a low level potential (ie 0V) having a ground potential.

따라서 상기 파워제어IC(31)의 셧-다운 신호입력단자(31a)로 상기 0V의 접지전위가 인가되고 이에 상기 파워제어IC(31)는 동작을 중지하여 실질적으로 상기 액정표시장치는 전원 오프 상태가 된다. Accordingly, the ground potential of 0V is applied to the shut-down signal input terminal 31a of the power control IC 31, and the power control IC 31 stops operating, so that the liquid crystal display is substantially in a power-off state. Becomes

상기 전원전압생성회로(30)는 전원 오프 상태에 따라 액정패널로는 게이트 하이전압(Vgh)과 게이트 로우전압(Vgl)이 인가되지 않기 때문에 액정패널 역시 화면이 표시되지 않는 오프 상태로 전환된다.Since the gate high voltage Vgh and the gate low voltage Vgl are not applied to the liquid crystal panel according to the power-off state, the power supply voltage generation circuit 30 is switched to the off state where the screen is not displayed.

이후 상기 커패시터(C)에 충전된 전하의 방전에 의해 상기 셧-다운 신호출력단(N3)의 전위는 서서히 상승하게 되고, 이윽고 상기 셧-다운 신호 레벨을 초과하게 되면 상기 다이오드(D)가 턴-오프되며 또한 상기 셧-다운 신호출력단(N3)의 전위는 하이 레벨 전위 상태로 전환되어 상기 파워제어IC(31)는 온(on) 상태로 전환되어 정상동작을 수행하게 되어 꺼졌던 액정패널이 다시 켜지게 된다. Thereafter, the potential of the shut-down signal output terminal N3 gradually rises due to the discharge of the charge charged in the capacitor C, and then, when the shut-down signal level is exceeded, the diode D is turned off. In addition, the potential of the shut-down signal output terminal N3 is switched to a high level potential state so that the power control IC 31 is turned on to perform a normal operation. It will turn on.

요약하면, 본 발명에 따른 전원전압생성회로(30)는 액정패널로부터 유입된 정전기에 의해 상기 게이트하이전압생성부(33)가 오동작하게 되어 비정상작인 게이트 하이 신호를 출력하게 되면, 그 즉시 액정표시장치의 전원을 오프(off)시켰다가 다시 온(on)시키는 동작을 수행하게 함으로써 정전기 유입에 의한 비정상적 화면 표시 상태를 정상적인 화면 표시 상태로 즉시 전환해주는 것이다. In summary, the power supply voltage generation circuit 30 according to the present invention causes the gate high voltage generation unit 33 to malfunction due to the static electricity flowing from the liquid crystal panel and outputs an abnormally high gate high signal. By turning off the device and then turning it on again, an abnormal screen display state caused by the inflow of static electricity is immediately switched to a normal screen display state.

물론, 상기 설명한 본 발명에 따른 전원전압생성회로(30)에 의한 전원 오프-온 과정은 수 내지 수십 ms 정도의 시간 이내에 수행되어지기 때문에 시청자는 거의 인식하지 못하는 정도이다. Of course, the power off-on process by the power supply voltage generation circuit 30 according to the present invention described above is performed within a few to several tens of ms, so that the viewer hardly recognizes it.

상기와 같이 설명한 본 발명에 따른 영상표시장치의 전원전압생성회로는 표시패널로부터 유입된 정전기로 인해 비정상적인 게이트 스캐닝 신호가 출력되어 비정상적인 화면이 표시될 경우, 그 즉시 영상표시장치의 전원을 오프(off)시켰다가 다시 온(on)시키는 동작을 수행하게 함으로써 정전기 유입에 의한 비정상적 화면 표시 상태를 즉시 정상적인 화면 표시 상태로 전환해주는 장점이 있다. The power voltage generation circuit of the image display device according to the present invention described above, when an abnormal gate scanning signal is output due to the static electricity flowing from the display panel and an abnormal screen is displayed, immediately turn off the power of the image display device. By performing the operation of turning on and then on again, there is an advantage in that the abnormal screen display state caused by the inflow of static electricity is immediately switched to the normal screen display state.

Claims (12)

외부회로로부터 입력되는 공급전압을 다수 회로부로 공급하는 것을 제어하며, 셧-다운 신호입력단자를 구비하여 상기 셧-다운 신호입력단자로 셧-다운 신호가 입력되면 상기 다수 회로부로의 전원공급을 중지하는 파워제어IC와;Controls supply of the supply voltage input from an external circuit to the plurality of circuit parts, and includes a shut-down signal input terminal to stop supplying power to the plurality of circuit parts when a shut-down signal is input to the shut-down signal input terminal. A power control IC; 상기 파위제어IC로부터 전원을 공급받아 게이트 스캐닝 신호의 게이트 하이전압(Vgh)을 생성하여 출력하는 게이트하이전압생성부와;A gate high voltage generation unit receiving power from the wave control IC to generate and output a gate high voltage Vgh of a gate scanning signal; 상기 파위제어IC로부터 전원을 공급받아 게이트 스캐닝 신호의 게이트 로우전압(Vgl)을 생성하여 출력하는 게이트로우전압생성부와;A gate low voltage generation unit configured to receive power from the wave control IC and generate and output a gate low voltage Vgl of a gate scanning signal; 외부회로로부터 안정화신호를 입력받으며 상기 셧-다운 신호를 출력하는 셧다운제어부와; A shutdown control unit receiving a stabilization signal from an external circuit and outputting the shutdown signal; 상기 게이트하이전압생성부의 게이트 하이전압출력단과 접지단 사이에 구성되며, 상기 게이트하이전압생성부로 정전기가 유입되면 상기 셧다운제어부가 상기 셧-다운 신호를 출력하도록 제어하는 리셋구동부A reset driver configured to be configured between the gate high voltage output terminal and the ground terminal of the gate high voltage generation unit and to control the shutdown control unit to output the shutdown signal when static electricity flows into the gate high voltage generation unit; 를 포함하는 영상표시장치의 전원전압생성회로Power supply voltage generation circuit of the image display device including a 청구항 제 1 항에 있어서,The method according to claim 1, 상기 리셋구동부는, The reset driving unit, 상기 상기 게이트하이전압생성부의 게이트 하이전압출력단과 접지단 사이에 직렬 연결되어 구성되는 제1 및 제2저항과; First and second resistors connected in series between the gate high voltage output terminal and the ground terminal of the gate high voltage generation unit; 상기 셧다운제어부의 셧-다운 신호출력단과 접지단 사이에 구성되는 다이오드와;A diode configured between the shutdown signal output terminal and the ground terminal of the shutdown control unit; 상기 제1 및 제2저항의 연결노드와 상기 셧-다운 신호출력단 사이에 구성되는 커패시터A capacitor configured between the connection node of the first and second resistors and the shut-down signal output terminal 를 더욱 포함하는 영상표시장치의 전원전압생성회로Supply voltage generation circuit of the image display device further comprising 청구항 제 1 항에 있어서,The method according to claim 1, 상기 공급전압은 0 ~ 3.3V 사이의 전압인 것을 특징으로 하는 영상표시장치의 전원전압생성회로The power supply voltage generation circuit of the video display device, characterized in that the supply voltage is a voltage between 0 ~ 3.3V 청구항 제 1 항에 있어서,The method according to claim 1, 상기 셧-다운 신호는 0 ~ 0.7V 사이의 전압신호인 것을 특징으로 하는 영상표시장치의 전원전압생성회로The shut-down signal is a voltage signal between 0 and 0.7V, the power supply voltage generation circuit of the image display device 청구항 제 1 항에 있어서,The method according to claim 1, 상기 게이트 하이전압은 25 ~ 27V 사이의 전압인 것을 특징으로 하는 영상표 시장치의 전원전압생성회로The gate high voltage is a voltage between 25 ~ 27V power supply voltage generation circuit of the table 청구항 제 1 항에 있어서,The method according to claim 1, 상기 게이트로우전압은 -5 ~ -7V 사이의 전압인 것을 특징으로 하는 영상표시장치의 전원전압생성회로The gate low voltage is a voltage between -5 and -7V, the power supply voltage generation circuit of the image display device 청구항 제 1 항에 있어서,The method according to claim 1, 상기 외부회로는 타이밍컨트롤러인 것을 특징으로 하는 영상표시장치의 전원전압생성회로Wherein the external circuit is a timing controller. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 안정화신호는 약 3.3V의 전압신호인 것을 특징으로 하는 영상표시장치의 전원전압생성회로The stabilization signal is a voltage signal of about 3.3V, the power supply voltage generation circuit of the video display device 청구항 제 2 항에 있어서,The method according to claim 2, 상기 제1 및 제2저항의 저항값은 서로 3:1의 저항값 비율을 가지는 것을 특 징으로 하는 영상표시장치의 전원전압생성회로The power supply voltage generation circuit of the image display device, wherein the resistance values of the first and second resistors have a resistance value ratio of 3: 1. 청구항 제 9 항에 있어서,The method of claim 9, 상기 제1 및 제2저항은 각각 33㏀ 및 11㏀인 것을 특징으로 하는 영상표시장치의 전원전압생성회로Wherein the first and second resistors are 33 kW and 11 kW, respectively. 청구항 제 2 항에 있어서,The method according to claim 2, 상기 다이오드는 상기 셧-다운 신호출력단에 캐소드 단자가 연결되고 상기 접지단에 애노드 단자가 연결되는 것을 특징으로 하는 영상표시장치의 전원전압생성회로The diode is a power supply voltage generation circuit of the image display device, characterized in that the cathode terminal is connected to the shut-down signal output terminal and the anode terminal is connected to the ground terminal 청구항 제 2 항에 있어서,The method according to claim 2, 상기 커패시터는 4.7 ㎌ 이상의 용량을 가지는 것을 특징으로 하는 영상표시장치의 전원전압생성회로The capacitor has a power supply voltage generation circuit of a video display device, characterized in that having a capacity of 4.7 GHz or more
KR1020060118581A 2006-11-28 2006-11-28 Power generation unit for liquid crystal display device KR101327491B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060118581A KR101327491B1 (en) 2006-11-28 2006-11-28 Power generation unit for liquid crystal display device
CN200710128226XA CN101191927B (en) 2006-11-28 2007-07-05 Drive circuit of display device, rearrangement method, source voltage generator
US11/827,208 US8253721B2 (en) 2006-11-28 2007-07-11 Liquid crystal display device including source voltage generator and method of driving liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118581A KR101327491B1 (en) 2006-11-28 2006-11-28 Power generation unit for liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20080048325A true KR20080048325A (en) 2008-06-02
KR101327491B1 KR101327491B1 (en) 2013-11-08

Family

ID=39487009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118581A KR101327491B1 (en) 2006-11-28 2006-11-28 Power generation unit for liquid crystal display device

Country Status (2)

Country Link
KR (1) KR101327491B1 (en)
CN (1) CN101191927B (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140082014A (en) * 2012-12-21 2014-07-02 엘지디스플레이 주식회사 Display device and driving method thereof
KR20140134941A (en) * 2013-05-15 2014-11-25 삼성디스플레이 주식회사 Display device able to prevent abnormal display caused by soft fail and driving method of the same
KR20160028585A (en) * 2014-09-03 2016-03-14 엘지디스플레이 주식회사 Display device and timing controller
KR20160043630A (en) * 2014-10-13 2016-04-22 매그나칩 반도체 유한회사 Apparatus and method for preventing of abnormal screen in image display device
KR20160066577A (en) * 2014-12-02 2016-06-13 엘지디스플레이 주식회사 Voltage supply unit and display device including the same
KR20160119355A (en) * 2015-04-03 2016-10-13 삼성디스플레이 주식회사 Power management driver and display device having the same
KR20170003847A (en) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 Power supply and display device using the same
CN113658556A (en) * 2021-08-18 2021-11-16 福州京东方光电科技有限公司 Voltage control circuit, control method and display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023154A (en) * 2011-09-22 2013-04-03 冠捷投资有限公司 Electronic device
CN102693704A (en) * 2012-05-04 2012-09-26 广东欧珀移动通信有限公司 Implementation method for solving electrostatic display abnormity of display screen
KR102151058B1 (en) * 2013-12-24 2020-09-02 엘지디스플레이 주식회사 Circuit for modulation gate pulse and display device including the same
KR102168790B1 (en) * 2014-09-15 2020-10-23 엘지디스플레이 주식회사 Display device and power supply
CN105185330B (en) 2015-09-02 2018-02-16 京东方科技集团股份有限公司 A kind of display device and driving method
CN106597768A (en) * 2016-12-27 2017-04-26 武汉华星光电技术有限公司 Electrostatic discharge protection circuit and liquid crystal display panel
CN111833782A (en) * 2019-04-23 2020-10-27 北京集创北方科技股份有限公司 Drive circuit detection method and device
CN110718177A (en) * 2019-11-15 2020-01-21 Tcl华星光电技术有限公司 Display device and screen recovery method thereof
CN110956914B (en) * 2019-12-05 2022-12-09 南京京东方显示技术有限公司 Panel display module and detection method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945970A (en) * 1996-09-06 1999-08-31 Samsung Electronics Co., Ltd. Liquid crystal display devices having improved screen clearing capability and methods of operating same
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
JP2003107507A (en) * 2001-07-27 2003-04-09 Casio Comput Co Ltd Liquid crystal display device and its manufacturing method
KR100400270B1 (en) 2001-10-15 2003-10-01 엘지전자 주식회사 Lock up prevention circuit of liquid crystal diplay in mobile phone and lock up prevention method thereof
KR100472360B1 (en) * 2001-12-08 2005-03-08 엘지.필립스 엘시디 주식회사 Liquid crystal display device and driving method thereof
CN1301555C (en) * 2002-11-12 2007-02-21 胜华科技股份有限公司 Tin indium oxide wiring method for electrostatic discharging of integrated circuit bearable high-voltage
JP4294311B2 (en) * 2002-12-27 2009-07-08 株式会社半導体エネルギー研究所 Display device manufacturing method and processed substrate of display device
CN100487532C (en) * 2004-07-29 2009-05-13 夏普株式会社 Capacitive load charge-discharge device and liquid crystal display device having the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140082014A (en) * 2012-12-21 2014-07-02 엘지디스플레이 주식회사 Display device and driving method thereof
KR20140134941A (en) * 2013-05-15 2014-11-25 삼성디스플레이 주식회사 Display device able to prevent abnormal display caused by soft fail and driving method of the same
KR20160028585A (en) * 2014-09-03 2016-03-14 엘지디스플레이 주식회사 Display device and timing controller
KR20160043630A (en) * 2014-10-13 2016-04-22 매그나칩 반도체 유한회사 Apparatus and method for preventing of abnormal screen in image display device
KR20160066577A (en) * 2014-12-02 2016-06-13 엘지디스플레이 주식회사 Voltage supply unit and display device including the same
KR20160119355A (en) * 2015-04-03 2016-10-13 삼성디스플레이 주식회사 Power management driver and display device having the same
KR20170003847A (en) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 Power supply and display device using the same
CN113658556A (en) * 2021-08-18 2021-11-16 福州京东方光电科技有限公司 Voltage control circuit, control method and display device

Also Published As

Publication number Publication date
CN101191927A (en) 2008-06-04
KR101327491B1 (en) 2013-11-08
CN101191927B (en) 2012-06-13

Similar Documents

Publication Publication Date Title
KR101327491B1 (en) Power generation unit for liquid crystal display device
TWI406240B (en) Liquid crystal display and its control method
US8253721B2 (en) Liquid crystal display device including source voltage generator and method of driving liquid crystal display device
KR101373861B1 (en) Liquid Crystal Display
US8754838B2 (en) Discharge circuit and display device with the same
KR20060136168A (en) Display device and driving apparatus therefor
KR20070000198A (en) Display device and driving apparatus therefor
US8253719B2 (en) Liquid crystal display device and method with a reduced number of delay devices for discharging remaining pixel charges
US8054262B2 (en) Circuit for stabilizing common voltage of a liquid crystal display device
KR20080056812A (en) Liquid crystal display
US8217876B2 (en) Liquid crystal display for reducing residual image phenomenon
US10283065B2 (en) Display device and driving method thereof
KR101237789B1 (en) LCD driving circuit and driving method thereof
KR20100074858A (en) Liquid crystal display device
KR20090005500A (en) Driving apparatus for liquid crystal display device and method for driving the same
US8018417B2 (en) Common voltage driving circuit of liquid crystal display
KR20070067969A (en) Liquid crystal display, and method of driving the same
KR101117983B1 (en) A liquid crystal display device and a method for driving the same
KR20060019791A (en) Voltage regulation circuit and lcd thereof
KR20140046930A (en) Liquid crystal display device including reset circuit
KR101030830B1 (en) Electro-optical device and electronic apparatus provided with the same
KR101119523B1 (en) Abnormal signal blocking circuit for LCD
KR20070040210A (en) Liquid crystal display
KR20100094816A (en) Driving circuit for liquid crystal display device
KR20160035191A (en) Power Supply Circuit of Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6