KR101117983B1 - A liquid crystal display device and a method for driving the same - Google Patents
A liquid crystal display device and a method for driving the same Download PDFInfo
- Publication number
- KR101117983B1 KR101117983B1 KR1020050022764A KR20050022764A KR101117983B1 KR 101117983 B1 KR101117983 B1 KR 101117983B1 KR 1020050022764 A KR1020050022764 A KR 1020050022764A KR 20050022764 A KR20050022764 A KR 20050022764A KR 101117983 B1 KR101117983 B1 KR 101117983B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- gate
- liquid crystal
- power supply
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 화면을 끌 때 발생하는 잔상을 빠르게 방전시켜 깨끗한 화상표시를 보여줄 수 있는 액정표시장치 및 이의 구동방법에 관한 것으로, 서로 수직교차하는 다수개의 게이트 라인들 및 데이터 라인들에 의해 정의된 다수개의 화소를 갖는 액정패널; 상기 각 화소의 화소전극과 상기 게이트 라인간에 형성된 보조용량 커패시터; 게이트 고전압 및 게이트 저전압으로 이루어진 스캔 펄스전압을 상기 액정패널의 게이트 라인들에 차례로 공급하여 상기 게이트 라인을 순차적으로 구동하는 게이트 드라이버; 및 상기 액정패널을 동작시키기 위한 전원전압에 따라, 상기 게이트 라인에 순간적으로 펄스전압을 공급하여 상기 게이트 라인의 전압이 접지전압으로 도달하도록 함으로써, 상기 보조용량 커패시터를 접지전압으로 방전시키는 방전부를 포함하여 구성됨을 그 특징으로 한다.
액정표시장치, 게이트 고전압(VGH), 게이트 저전압(VGL), 전단 게이트, 보조용량 커패시터, 게이트 라인, 방전, 잔상
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof capable of quickly discharging an afterimage generated when a screen is turned off, and to display a clean image display. A liquid crystal panel having three pixels; A storage capacitor formed between the pixel electrode of each pixel and the gate line; A gate driver sequentially driving the gate lines by sequentially supplying a scan pulse voltage having a gate high voltage and a gate low voltage to gate lines of the liquid crystal panel; And a discharge unit configured to discharge the auxiliary capacitor capacitor to the ground voltage by supplying a pulse voltage to the gate line instantaneously to reach the ground voltage according to a power supply voltage for operating the liquid crystal panel. It is characterized by the configuration.
Liquid crystal display, gate high voltage (VGH), gate low voltage (VGL), front gate, storage capacitor, gate line, discharge, afterimage
Description
도 1은 종래의 액정표시장치에서의 하나의 화소에 대한 등가회로도1 is an equivalent circuit diagram of one pixel in a conventional liquid crystal display device.
도 2는 박막트랜지스터의 전압-전류 특성을 나타낸 그래프2 is a graph showing voltage-current characteristics of a thin film transistor
도 3은 본 발명의 실시예에 따른 액정표시장치의 구성도 3 is a configuration diagram of a liquid crystal display device according to an exemplary embodiment of the present invention.
도 4는 도3의 전원전압에 대한 전송패스를 나타낸 도면4 is a diagram illustrating a transmission path with respect to the power supply voltage of FIG. 3.
도 5는 도 1의 방전부에 대한 제 1 구성도FIG. 5 is a first configuration diagram of the discharge unit of FIG. 1. FIG.
도 6은 액정표시장치가 꺼질 때의 전원전압, 게이트 고전압, 및 게이트 저전압 각각이 접지전압으로 떨어지는 시점을 설명하기 위한 도면 FIG. 6 is a view for explaining a time point when the power supply voltage, the gate high voltage, and the gate low voltage each fall to the ground voltage when the LCD is turned off.
도 7은 액정표시장치가 꺼질 때, 본 발명이 종래에 비하여 잔상효과를 더 줄일 수 있는 원리를 설명하기 위한 도면7 is a view for explaining the principle that the present invention can further reduce the afterimage effect compared to the prior art, when the liquid crystal display is turned off
도 8은 도 1의 방전부에 대한 제 2 구성도8 is a diagram illustrating a second configuration of the discharge unit of FIG. 1.
*도면의 주요부에 대한 부호 설명* Explanation of symbols on the main parts of the drawings
210 : 시스템 211 : 인터페이스회로210: system 211: interface circuit
212 : 타이밍 콘트롤러 213 : 데이터 드라이버212: Timing Controller 213: Data Driver
214 : 게이트 드라이버 215 : 방전부214: gate driver 215: discharge part
216 : 직류-직류 변환기 217 : 액정패널216: DC-DC converter 217: liquid crystal panel
본 발명은 액정표시장치 및 이의 구동방법에 관한 것으로, 특히 게이트 라인에 인가된 게이트 로우전압을 빠르게 방전시켜 화면의 잔상을 제거할 수 있는 액정표시장치 및 이의 구동방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display and a driving method thereof, and more particularly, to a liquid crystal display and a driving method thereof capable of quickly discharging a gate low voltage applied to a gate line to remove an afterimage on a screen.
본 발명은 액정표시장치에 관한 것으로, 특히, 화소전극과 다음단의 게이트 라인간에 보조용량 커패시터를 형성하여 킥백전압을 최소화할 수 있는 액정표시장치 및 이의 구동방법에 대한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of minimizing kickback voltage by forming a storage capacitor between a pixel electrode and a next gate line.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소들이 액티브 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.A conventional liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which pixels are arranged in an active matrix form, and a driving circuit for driving the liquid crystal panel.
상기 액정패널은 게이트 라인들과 데이터 라인들의 교차부마다 형성된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소를 구비한다. The liquid crystal panel includes a thin film transistor formed at each intersection of gate lines and data lines, and a pixel connected to the thin film transistor.
상기 박막트랜지스터의 게이트 전극은 수평라인 단위의 게이트 라인들 중 어느 하나와 접속되고, 소스 전극은 수직라인단위의 데이터 라인들 중 어느 하나와 접속된다. 이러한 박막트랜지스터는 상기 게이트 라인으로부터의 게이트 구동펄스에 응답하여 데이터 라인으로부터의 데이터 신호를 상기 화소에 공급한다. The gate electrode of the thin film transistor is connected to any one of the gate lines in the horizontal line unit, and the source electrode is connected to any one of the data lines in the vertical line unit. The thin film transistor supplies the data signal from the data line to the pixel in response to the gate driving pulse from the gate line.
상기 화소는 상기 박막트랜지스터의 드레인 전극과 접속된 화소전극과, 그 화소전극과 액정을 사이에 두고 대면하는 공통전극을 구비한다. 이러한 화소는 화 소전극에 공급되는 데이터 신호에 응답하여 액정을 구동함으로써 광투과율을 조절하게 된다.The pixel includes a pixel electrode connected to the drain electrode of the thin film transistor, and a common electrode facing the pixel electrode and the liquid crystal therebetween. Such a pixel adjusts the light transmittance by driving the liquid crystal in response to a data signal supplied to the pixel electrode.
이하, 첨부된 도면을 참조하여 종래의 액정표시장치를 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described in detail with reference to the accompanying drawings.
도 1은 종래의 액정표시장치에서의 하나의 화소에 대한 등가회로도이다.1 is an equivalent circuit diagram of one pixel in a conventional liquid crystal display.
즉, 도 1에 도시된 바와 같이, 액정표시장치의 각 화소는 서로 수직교차하는 다수개의 게이트 라인(GL)들과 데이터 라인(DL)들에 의해 정의되는데, 각 화소에는 박막트랜지스터(TFT) 및 화소전극이 구비되어 있다. 구체적으로, 상기 박막트랜지스터(TFT)는 상기 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부분에 형성되는데, 상기 박막트랜지스터(TFT)의 게이트단자는 상기 게이트 라인(GL)에 접속되고, 소스단자는 상기 데이터 라인(DL)에 접속되며, 드레인단자는 상기 화소전극에 접속된다.That is, as illustrated in FIG. 1, each pixel of the liquid crystal display is defined by a plurality of gate lines GL and data lines DL that cross each other. Each pixel includes a thin film transistor TFT and a pixel. A pixel electrode is provided. Specifically, the thin film transistor TFT is formed at a portion where the gate line GL and the data line DL cross each other, and a gate terminal of the thin film transistor TFT is connected to the gate line GL. A source terminal is connected to the data line DL, and a drain terminal is connected to the pixel electrode.
한편, 액정표시장치는 서로 대향하여 합착된 두 개의 유리 기판과, 상기 유리 기판 사이에 형성된 액정층을 포함하는데, 도 1은 상기 액정표시장치의 하부 유리기판, 즉 상기 박막트랜지스터(TFT) 어레이가 형성된 제 1 기판에서의 하나의 화소를 도시한 것이다. Meanwhile, the liquid crystal display includes two glass substrates bonded to each other and a liquid crystal layer formed between the glass substrates. FIG. 1 illustrates a bottom glass substrate of the liquid crystal display, that is, the thin film transistor array. One pixel in the formed first substrate is shown.
그리고, 도면에 도시하지 않았지만, 상기 액정층을 사이에 두고 상기 제 1 기판과 대향하는 상부 유리기판, 즉 제 2 기판에는 R, G, B 컬러필터층 및 화상을 표시하기 위한 공통전극(150)이 형성되어 있다. 여기서, 상술한 상기 제 1 기판의 화소전극은 상기 제 2 기판의 공통전극(150)과 액정층을 사이에 두고 마주보고 있 으며, 이 두 전극간에 발생되는 전계의 크기에 의해서 상기 액정층의 광투과율이 조절된다. 이때, 상기 액정층을 사이에 두고 마주보는 상기 화소전극과 상기 공통전극(150)은, 상기 액정층을 유전체로 하는 액정용량 커패시터(Clc)로 기능한다.Although not shown in the drawings, the
또한, 상기 각 화소에 구비된 화소전극의 일부는, 이웃하는 타 화소를 구동하기 위한 게이트 라인(GL)의 일부를 중첩하도록 설계되는데, 이때 서로 마주보는 상기 화소전극과 게이트 라인(GL)은, 절연체를 유전체로 하는 보조용량 커패시터(Cst)로 기능한다. 일반적으로, 상기와 같이 각 화소의 화소전극이 이웃하는 타 화소의 게이트 라인(GL)과 중첩되어 있는 구조를 전단 게이트 구조라고 부른다.In addition, a part of the pixel electrode included in each pixel is designed to overlap a part of the gate line GL for driving another neighboring pixel, wherein the pixel electrode and the gate line GL facing each other are It functions as a storage capacitor Cst with an insulator as a dielectric. In general, a structure in which the pixel electrode of each pixel overlaps with the gate line GL of another neighboring pixel as described above is called a front gate structure.
이와 같이 구성된 화소의 동작을 상세히 설명하면 다음과 같다.The operation of the pixel configured as described above will be described in detail as follows.
먼저, 게이트 라인(GL)에 게이트 고전압이 인가되어 액정 용량 커패시터(Clc)는 박막트랜지스터(TFT)가 턴-온(Turn On)되었을 때, 상기 턴-온된 박막트랜지스터(TFT)의 소스단자 및 드레인단자를 통해 상기 데이터 라인(DL)으로부터 인가되는 전압을 받아 계조를 표현하게 된다. 그리고, 상기 액정용량 커패시터(Clc)에 원하는 전압이 인가된 후에, 상기 게이트 라인(GL)에 게이트 저전압이 인가되어 한 프레임(Frame)동안 박막트랜지스터(TFT)가 턴-오프(Turn Off)되는데, 이와 같이 상기 게이트 저전압에 의해 상기 박막트랜지스터(TFT)가 턴-오프 됨으로써 상기 액정용량 커패시터(Clc)에 충전되어 있는 전하가 박막트랜지스터(TFT)를 통해 빠져나가지 않게 되며, 이에 의해 한 프레임의 계조 표시가 유지된다. 이때, 보조용량 커패시터(Cst)는 상기 액정용량 커패시터(Clc)와 같이 전하를 충전하여 박막트랜지스터(TFT)가 턴-오프되었을 때, 상기 박막트랜지스터(TFT)의 누설 전하량에 의한 액정 용량 커패시터(Clc)의 양단간의 전압강하를 줄여서 한 프레임 동안 안정된 계조 표현이 유지될 수 있도록 한다. First, when the gate high voltage is applied to the gate line GL and the liquid crystal capacitor Clc is turned on, the source terminal and the drain of the turned-on thin film transistor TFT are turned on. The gray level is represented by receiving a voltage applied from the data line DL through a terminal. After the desired voltage is applied to the liquid crystal capacitor Clc, a gate low voltage is applied to the gate line GL to turn off the thin film transistor TFT for one frame. As such, the thin film transistor TFT is turned off due to the gate low voltage, so that the charges charged in the liquid crystal capacitor Clc do not escape through the thin film transistor TFT, thereby displaying a gray scale of one frame. Is maintained. In this case, when the thin film transistor TFT is turned off by charging the charge like the liquid crystal capacitor Clc, the storage capacitor Cst is the liquid crystal capacitor Clc due to the leakage charge amount of the thin film transistor TFT. Reduce the voltage drop across both ends to ensure stable gradation representation for one frame.
이를 위한 박막트랜지스터(TFT)의 전압-전류 특성은 제2도와 같다.The voltage-current characteristics of the thin film transistor TFT are shown in FIG. 2.
도 2는 박막트랜지스터의 전압-전류 특성을 나타낸 그래프이다.2 is a graph illustrating voltage-current characteristics of a thin film transistor.
즉, 도 2에 도시되어 있듯이, 박막트랜지스터(TFT)의 게이트단자에 Von 전압, 즉 상기 게이트 고전압이 인가되었을 때, Ion 전류가 흐를 수 있는 상태가 되어, 이미 소스단자에 인가된 전압이 액정용량 커패시터(Clc)에 인가될 수 있도록 하고, Voff 전압, 즉 상기 게이트 저전압이 게이트단자에 인가되었을 때에는 Ioff수준으로 전류량을 극히 제한하여 Von시에 인가된 전압에 의하여 충전되었던 액정용량 커패시터(Clc)의 전하가 빠져나가지 못하도록 하게 된다.That is, as shown in FIG. 2, when the Von voltage, that is, the gate high voltage is applied to the gate terminal of the TFT, the Ion current flows, and the voltage already applied to the source terminal is the liquid crystal capacitance. When the Voff voltage, i.e., the gate low voltage, is applied to the gate terminal, the amount of current is extremely limited to the Ioff level so that the liquid crystal capacitor Clc charged by the voltage applied at Von. This will prevent the charge from escaping.
그러나 상기한 종래의 기술은 박막트랜지스터(TFT) 액정표시장치를 구동하고나서 전원전압을 차단하였을 때, 다음과 같은 문제점이 있다.However, the above-described conventional technology has the following problems when the power supply voltage is cut after driving the TFT liquid crystal display.
즉, 액정표시장치의 전원전압을 외부에서 차단하기 바로전에, 대부분의 게이트 라인(GL)들에는 게이트 저전압이 인가되어 있게 되므로, 결국, 대부분의 박막트랜지스터(TFT)의 게이트단자에는 게이트 저전압이 인가되어 있게 되는데, 전단 게이트 구조의 액정표시장치에서는 이 전압이 보조용량 커패시터(Cst)에 충전되어 있게 된다. 따라서, 상기 보조용량 커패시터(Cst)의 전압이 방전되기전까지는 박막트랜지스터(TFT)의 게이트단자에는 게이트 저전압이 항상 인가되게 되어 전원전압을 차단하였더라도 액정표시장치의 화면은 바로 꺼지지 않게 되는 것이다. That is, since the gate low voltage is applied to most of the gate lines GL just before the external power supply voltage of the liquid crystal display is blocked from outside, the gate low voltage is applied to the gate terminal of most TFTs. In the liquid crystal display of the front gate structure, this voltage is charged in the storage capacitor Cst. Therefore, the gate low voltage is always applied to the gate terminal of the thin film transistor TFT until the voltage of the storage capacitor Cst is discharged so that the screen of the liquid crystal display device does not turn off immediately even when the power supply voltage is cut off.
그리고, 상기 보조용량 커패시터(Cst)의 전압이 방전되기 위해서는 박막트랜 지스터(TFT)가 턴-오프 상태를 벗어나야 하는데 상기 보조용량 커패시터(Cst)가 게이트 저전압을 유지하고 있으므로, 상기 보조용량 커패시터(Cst)의 전압은 방전되기 어렵다. 이러한 이유로 종래의 전단 게이트 구조를 채용한 액정표시장치는 전원전압 차단시에도 화면이 빨리 사라지지 않게 되고, 이로 인해 화면에 잔상이 발생하는 문제점이 있었다.In order to discharge the voltage of the storage capacitor Cst, the thin film transistor TFT must be turned off. Since the storage capacitor Cst maintains the gate low voltage, the storage capacitor Cst ) Is difficult to discharge. For this reason, the liquid crystal display device employing the conventional front gate structure does not disappear quickly even when the power supply voltage is blocked, which causes a problem that an afterimage occurs on the screen.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 구동전원전압 차단시에 이를 감지하여, 이때 게이트 라인에 게이트 고전압을 인가하여 상기 구동전원전압 차단전에 게이트 라인에 인가되었던 게이트 저전압이 빠르게 접지전압으로 상승할 수 있도록 함으로써, 상기 게이트 라인을 빠르게 방전시킬 수 있는 액정표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and detects this when the driving power supply voltage is cut off, and at this time, by applying a gate high voltage to the gate line, the gate low voltage applied to the gate line before the driving power supply voltage blocking is quickly grounded. It is an object of the present invention to provide a liquid crystal display and a driving method thereof capable of rapidly discharging the gate line by allowing the voltage to rise to a voltage.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 수직교차하는 다수개의 게이트 라인들 및 데이터 라인들에 의해 정의된 다수개의 화소를 갖는 액정패널; 상기 각 화소의 화소전극과 상기 게이트 라인간에 형성된 보조용량 커패시터; 게이트 고전압 및 게이트 저전압으로 이루어진 스캔 펄스전압을 상기 액정패널의 게이트 라인들에 차례로 공급하여 상기 게이트 라인을 순차적으로 구동하는 게이트 드라이버; 및 상기 액정패널을 동작시키기 위한 전원전압에 따라, 상기 게이트 라인에 순간적으로 펄스전압을 공급하여 상기 게이트 라인의 전압이 접지전압으로 도달하도록 함으로써, 상기 보조용량 커패시터를 접지전압으로 방전 시키는 방전부를 포함하여 구성됨을 그 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a liquid crystal panel having a plurality of pixels defined by a plurality of gate lines and data lines perpendicular to each other; A storage capacitor formed between the pixel electrode of each pixel and the gate line; A gate driver sequentially driving the gate lines by sequentially supplying a scan pulse voltage having a gate high voltage and a gate low voltage to gate lines of the liquid crystal panel; And a discharge unit configured to discharge the auxiliary capacitor capacitor to the ground voltage by supplying a pulse voltage to the gate line instantaneously to reach the ground voltage according to a power supply voltage for operating the liquid crystal panel. It is characterized by the configuration.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 서로 수직교차하는 다수개의 게이트 라인들 및 데이터 라인들에 의해 정의된 다수개의 화소를 갖는 액정패널과, 상기 각 화소의 화소전극과 상기 게이트 라인간에 형성된 보조용량 커패시터와, 게이트 고전압 및 게이트 저전압으로 이루어진 스캔 펄스전압을 상기 액정패널의 게이트 라인들에 차례로 공급하여 상기 게이트 라인을 순차적으로 구동하는 게이트 드라이버를 포함한 액정표시장치의 구동방법에 있어서, 상기 액정패널을 동작시키기 위한 전원전압에 따라, 상기 게이트 라인에 순간적으로 펄스전압을 공급하여 상기 게이트 라인의 전압이 접지전압으로 도달하도록 함으로써, 상기 보조용량 커패시터를 접지전압으로 방전시키는 것을 그 특징으로 한다.In addition, the driving method of the liquid crystal display device according to the present invention for achieving the above object, the liquid crystal panel having a plurality of pixels defined by a plurality of gate lines and data lines perpendicular to each other, A liquid crystal including an auxiliary capacitance capacitor formed between the pixel electrode of the pixel and the gate line, and a gate driver sequentially driving the gate line by sequentially supplying a scan pulse voltage including a gate high voltage and a gate low voltage to the gate lines of the liquid crystal panel. In the method of driving a display device, the auxiliary capacitance capacitor is grounded by supplying a pulse voltage to the gate line instantaneously to reach the ground voltage according to a power supply voltage for operating the liquid crystal panel. It is characterized by discharging at a voltage.
이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시장치를 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구성도이고, 도 4는 도3의 전원전압에 대한 전송패스를 나타낸 도면이다.3 is a configuration diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 is a diagram illustrating a transmission path with respect to the power supply voltage of FIG. 3.
본 발명의 실시예에 따른 액정표시장치는, 도 3에 도시된 바와 같이, m×n 개의 화소가 매트릭스 타입으로 배열되고 m 개의 데이터 라인(DL)과 n 개의 게이트 라인(GL)이 수직교차되며 그 교차부에 박막트랜지스터(TFT)가 형성된 액정패널(217)과, 상기 액정패널(217)의 데이터 라인(DL)에 데이터 전압을 공급하기 위한 데이터 드라이버(213)와, 상기 게이트 라인(GL)에 스캔 펄스전압(게이트 저전압 (VGL) 및 게이트 고전압(VGH)으로 이루어짐)을 공급하기 위한 게이트 드라이버(214)와, 인터페이스회로(211)로부터의 동기신호를 이용하여 상기 데이터 드라이버(213) 및 게이트 드라이버(214)를 제어하기 위한 타이밍 콘트롤러(212)와, 시스템(210)으로부터 전원전압(VCC)을 인가받아 상기 액정패널(217)에 공급되는 전압들을 발생하기 위한 직류-직류 변환기(216)와, 상기 시스템(210)으로부터의 전원전압(VCC)의 출력여부를 감지함으로써 상기 액정표시장치의 꺼짐을 판단하고, 상기 액정표시장치가 꺼질 경우 상기 게이트 라인(GL)에 인가되었던 게이트 저전압(VGL)보다 더 높은 펄스전압을 상기 게이트 라인(GL)에 공급하여 상기 게이트 라인(GL)을 접지전압(GND)으로 방전시키는 방전부(215)를 포함하여 구성된다.In the liquid crystal display according to the exemplary embodiment of the present invention, as shown in FIG. 3, m × n pixels are arranged in a matrix type, and m data lines DL and n gate lines GL are vertically crossed. A
여기서, 상기 시스템(210)은 그래픽 콘트롤러의 LVDS(Low Voltage Differential Signaling) 송신기를 통하여 수직/수평 동기신호, 클럭신호 및 데이터(RGB)를 인터페이스회로(211)에 공급하고 전원으로부터 발생되는 3.3V의 전원전압(VCC)을 각 디지털 회로소자들(211, 212, 213, 214, 215)과 직류-직류 변환기(216)에 공급한다.The
한편, 상기 액정패널(217)의 각 화소는 서로 수직교차하는 다수개의 게이트 라인(GL)들과 데이터 라인(DL)들에 의해 정의되는데, 각 화소에는 박막트랜지스터(TFT) 및 화소전극이 구비되어 있다. 구체적으로, 상기 박막트랜지스터(TFT)는 상기 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부분에 형성되는데, 상기 박막트랜지스터(TFT)의 게이트단자는 상기 게이트 라인(GL)에 접속되고, 소스단자는 상기 데이터 라인(DL)에 접속되며, 드레인단자는 상기 화소전극에 접속된다.Meanwhile, each pixel of the
여기서, 상기 액정패널(217)은 서로 대향하여 합착된 두 개의 유리 기판과, 상기 유리 기판 사이에 형성된 액정층을 포함하는데, 도 3은 상기 액정표시장치의 하부 유리기판, 즉 상기 박막트랜지스터(TFT) 어레이가 형성된 제 1 기판을 도시한 것이다.Here, the
그리고, 도면에 도시하지 않았지만, 상기 액정층을 사이에 두고 상기 제 1 기판과 대향하는 상부 유리기판, 즉 제 2 기판에는 R, G, B 컬러필터층 및 화상을 표시하기 위한 공통전극(250)이 형성되어 있다. 여기서, 상술한 상기 제 1 기판의 화소전극은 상기 제 2 기판의 공통전극(250)과 액정층을 사이에 두고 마주보고 있으며, 이 두 전극간에 발생되는 전계의 크기에 의해서 상기 액정층의 광투과율이 조절된다. 이때, 상기 액정층을 사이에 두고 마주보는 상기 화소전극과 상기 공통전극(250)은, 상기 액정층을 유전체로 하는 액정용량 커패시터(Clc)로 기능한다.Although not shown in the drawings, the
또한, 상기 각 화소에 구비된 화소전극의 일부는, 이웃하는 타 화소를 구동하기 위한 게이트 라인(GL)의 일부를 중첩하도록 설계되는데, 이때 서로 마주보는 상기 화소전극과 게이트 라인(GL)은, 절연체를 유전체로 하는 보조용량 커패시터(Cst)로 기능한다. 일반적으로, 상기와 같이 각 화소의 화소전극이 이웃하는 타 화소의 게이트 라인(GL)과 중첩되어 있는 구조를 전단 게이트 구조라고 부른다.In addition, a part of the pixel electrode included in each pixel is designed to overlap a part of the gate line GL for driving another neighboring pixel, wherein the pixel electrode and the gate line GL facing each other are It functions as a storage capacitor Cst with an insulator as a dielectric. In general, a structure in which the pixel electrode of each pixel overlaps with the gate line GL of another neighboring pixel as described above is called a front gate structure.
그리고, 상기 데이터 드라이버(213)는 타이밍 콘트롤러(212)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그 감마전압으로 변환하고 그 아날로그 감마전압을 상기 데이터 라인(DL)에 공급한다. 상기 데이터 드라이버(213)가 집적화된 데이터 드라이브 집적회로에는 전원전 압(VCC)이 공급된다. The
한편, 상기 게이트 드라이버(214)는 상기 타이밍 콘트롤러(212)로부터의 게이트 제어신호(GDC)에 응답하여 스캔 펄스전압을 게이트 라인(GL)에 순차적으로 공급하여 데이터 전압이 공급되는 액정패널(217)의 수평라인을 선택한다. 상기 게이트 드라이버(214)가 집적회된 게이트 드라이브 집적회로에는 상기 전원전압(VCC)이 공급된다. The
상기 타이밍 콘트롤러(212)는 인터페이스회로(211)를 경유하여 시스템(210)의 그래픽 콘트롤러로부터 입력되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 드라이버(214)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 드라이버(213)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다.The
한편, 상기 직류-직류 변환기(216)는 커넥터(도시되지 않음)를 경유하여 시스템(210)으로부터 입력되는 상기 전원전압(VCC)을 승압 또는 감압하여 액정패널(217)에 공급되는 전압을 발생한다. 이를 위하여, 상기 직류-직류 변환기(216)는 출력 단에 출력전압을 절환하기 위한 출력 스위칭소자와, 상기 출력 스위칭소자의 제어신호의 듀티비나 주파수를 제어하여 출력전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator : PWM) 또는 펄스주파수 변조기(Pulse Frequency Modulator : PFM)를 포함한다. 상기 펄스폭 변조기는 상기 출력 스위칭소자의 제어신호 듀티비를 높여 상기 직류-직류 변환기(216)의 출력 전압을 높이거나, 상기 출력 스위칭소자의 제어신호의 듀티비를 낮추어 상기 직류-직류 변환기(216)의 출력 전압을 낮춘다.On the other hand, the DC-
또한, 상기 펄스주파수 변조기는 출력 스위칭소자의 제어신호 주파수를 높여 상기 직류-직류 변환기(216)의 출력 전압을 높이거나, 상기 출력 스위칭소자의 주파수를 낮추어 상기 직류-직류 변환기(216)의 출력 전압을 낮춘다. In addition, the pulse frequency modulator increases the control signal frequency of the output switching device to increase the output voltage of the DC-
여기서, 상기 직류-직류 변환기(216)의 출력 전압은 6V 이상의 기준전압(VDD), 10 단계 미만의 감마기준전압(GMA1~10), 2.5~3.3V의 공통전압(VCOM), 15V 이상의 게이트 고전압(VGH), -4V 이하의 게이트 저전압(VGL)이다. 상기 감마기준전압(GMA1~10)은 상기 기준전압(VDD)의 분압에 의해 발생된 전압이다. Here, the output voltage of the DC-
상기 기준전압(VDD)과 감마기준전압(GMA1~10)은 아날로그 감마전압으로써 데이터 드라이버(213)에 공급된다. 그리고, 상기 공통전압(VCOM)은 상기 데이터 드라이버(213)를 경유하여 상기 액정패널(217)에 형성된 공통전극(250)에 공급되는 전압이다. 여기서, 상기 게이트 고전압(VGH)은 박막트랜지스터(TFT)의 문턱전압 이상으로 설정된 스캔 펄스전압의 하이논리전압으로써 상기 게이트 드라이버(214)에 공급되고, 상기 게이트 저전압(VGL)은 상기 박막트랜지스터(TFT)의 오프전압으로 설정된 스캔 펄스전압의 로우논리전압으로써 게이트 드라이버(214)에 공급된다. 또한, 상기 직류-직류 변환기(216)로부터 출력된 상기 게이트 고전압(VGH) 및 게이트 저전압(VGL)은 상기 방전부(215)에도 공급된다.The reference voltage VDD and the gamma reference voltages GMA1 to 10 are supplied to the
한편, 상기 방전부(215)를 좀 더 구체적으로 설명하면 다음과 같다.Meanwhile, the
도 5는 도 1의 방전부에 대한 제 1 구성도이다.FIG. 5 is a first configuration diagram of the discharge unit of FIG. 1.
본 발명의 특징인 상기 방전부(215)는, 상기 전원전압(VCC)의 크기에 따라 게이트 고전압(VGH) 또는 게이트 저전압(VGL)을 출력하는 인버터(222)와, 상기 인 버터(222)로부터 게이트 저전압(VGL)에 응답하여 턴-오프되고, 상기 인버터(222)로부터의 게이트 고전압(VGH)에 응답하여 턴-온되어 게이트 고전압(VGH)을 게이트 라인(GL)에 인가하는 제 1 NMOS 트랜지스터(Tr501)를 포함한다.The
여기서, 상기 인버터(222)는, 상기 전원전압(VCC)이 인가되는 게이트단자, 및 상기 직류-직류 변환기(216)로부터의 게이트 고전압(VGH)이 인가되는 소스단자를 갖는 PMOS 트랜지스터(Tr502)와, 상기 PMOS 트랜지스터(Tr502)의 게이트단자에 접속된 게이트단자, 상기 PMOS 트랜지스터(Tr502)의 드레인단자에 접속된 소스단자, 및 상기 직류-직류 번환기(216)로부터 출력된 게이트 저전압(VGL)이 인가되는 드레인단자를 갖는 제 2 NMOS 트랜지스터(Tr503)를 포함한다. 한편, 상기 제 1 NMOS 트랜지스터(Tr501)는, 상기 PMOS 트랜지스터(502)의 드레인단자로부터 출력된 게이트 고전압(VGH) 또는, 상기 제 2 NMOS 트랜지스터(Tr503)의 드레인단자로부터 출력된 게이트 저전압(VGL)이 인가되는 게이트단자, 상기 직류-직류 변환기(216)로부터의 게이트 고전압(VGH)이 인가되는 드레인단자, 및 상기 게이트 라인(GL)에 접속된 소스단자를 갖는다.The
한편, 상기 게이트 라인(GL)에는 상기 게이트 드라이버(214)로부터 출력된 스캔 펄스전압이 인가되는데, 상기 스캔 펄스전압은 상기 게이트 고전압(VGH)과 게이트 저전압(VGL)으로 구성되어 있다. 즉, 상기 게이트 드라이버(214)는 상기 직류-직류 변환기(216)로부터의 게이트 고전압(VGH) 및 게이트 저전압(VGL)을 인가받는데, 이와 같은 게이트 드라이버(216)는 상기 타이밍 콘트롤러(212)로부터의 제어신호에 응답하여 특정 게이트 라인(GL)을 선택하고, 상기 선택된 게이트 라인(GL)에 게이트 고전압(VGH)을 출력함으로써, 상기 선택된 게이트 라인(GL)을 구동하게 된다. 그리고, 상기 게이트 드라이버(214)는 상기 선택된 게이트 라인(GL)을 제외한 나머지 게이트 라인(GL)들에는 게이트 저전압(VGL)을 공급하게 된다.The scan pulse voltage output from the
좀 더 구체적으로, 상기 게이트 드라이버(214)는 상기 게이트 라인(GL)들을 차례로 선택하고, 상기 선택된 게이트 라인(GL)에 상기 게이트 고전압(VGH)을 순차적으로 공급한다. 따라서, 상기 각 게이트 라인(GL)들에는 상기 게이트 고전압(VGH)이 시간을 두고 차례로 공급된다. 이때, 상술한 바와 같이, 상기 게이트 고전압(VGH)이 인가되지 않은 나머지 게이트 라인(GL)들에는 게이트 저전압(VGL)이 공급된다.More specifically, the
이와 같이 구성된 본 발명의 실시예에 따른 액정표시장치의 구동을 상세히 설명하면 다음과 같다.Hereinafter, the driving of the liquid crystal display according to the exemplary embodiment of the present invention configured as described above will be described in detail.
먼저, 사용자가 액정표시장치(예를 들어 모니터와 같은 표시장치)의 파워 스위치를 눌러, 상기 액정표시장치를 켜면 시스템(210)으로부터의 소정의 전압크기를 갖는 전원전압(VCC)이 직류-직류변환기(216) 및 방전부(215)에 인가된다. 일반적으로, 상기 전원전압(VCC)의 전압 크기는 3.3V이다.First, when a user presses a power switch of a liquid crystal display (for example, a monitor such as a monitor) to turn on the liquid crystal display, the power supply voltage VCC having a predetermined voltage magnitude from the
그러면, 상기 직류-직류 변환기(216)는 자신에게 인가된 전원전압(VCC)을 승압 또는 감압하여 상기 게이트 고전압(VGH) 및 게이트 저전압(VGL)을 포함한 각종 구동전압을 출력한다. 특히, 상기 직류-직류 변환기(216)로부터 출력된 상기 게이트 고전압(VGH) 및 게이트 저전압(VGL)은 게이트 드라이버(214) 및 방전부(215)에 입력된다. Then, the DC-
그러면, 상기 게이트 드라이버(214)는 상기 게이트 고전압(VGH) 및 게이트 저전압(VGL)을 PWM을 통해 스위칭하여 스캔 펄스전압을 생성하고, 이를 게이트 라인(GL)들에 차례로 공급함으로써 상기 게이트 라인(GL)들을 순차적으로 구동하게 된다. 즉, 상기 게이트 드라이버(214)는 상기 게이트 라인(GL)들에 게이트 고전압(VGH)을 차례로 공급하되, 임의의 하나의 게이트 라인(GL)에 게이트 고전압(VGH)을 공급하는 동안에 나머지 게이트 라인(GL)들에는 게이트 저전압(VGL)을 공급함으로써, 한번에 하나의 게이트 라인(GL)만이 구동되도록 한다.Then, the
이때, 상기 게이트 고전압(VGH)이 인가된 게이트 라인(GL)을 따라 배열된 한 수평라인분의 화소들에 화상이 표시된다.In this case, an image is displayed on pixels of one horizontal line arranged along the gate line GL to which the gate high voltage VGH is applied.
한편, 상기 시스템(210)으로부터의 전원전압(VCC)을 인가받은 방전부(215)는 다음과 같이 동작한다.On the other hand, the
즉, 상술한 바와 같이 상기 액정표시장치가 켜질 때, 상기 전원전압(VCC)은 소정의 전압 크기를 가지며 상기 방전부(215)에 인가되는데, 이때, 상기 전원전압(VCC)은 상기 방전부(215)의 PMOS 트랜지스터(Tr502)의 게이트단자 및 제 2 NMOS 트랜지스터(Tr503)의 게이트단자에 동시에 인가된다. 그러면, 상기 일정 크기의 전압, 구체적으로 정극성의 전압 크기를 갖는 전원전압(VCC)에 응답하여 상기 PMOS 트랜지스터(502)는 턴-오프되는 반면, 상기 전원전압(VCC)에 응답하여 상기 제 2 NMOS 트랜지스터(Tr503)는 턴-온된다. 그러면, 게이트 저전압(VGL)이, 상기 턴-온된 제 2 NMOS 트랜지스터(Tr503)의 소스단자 및 드레인단자를 경유하여 제 1 NMOS 트랜지스터(Tr501)의 게이트단자에 인가된다. 이때, 상기 게이트 저전압(VGL)은 부 극성의 전압이므로, 상기 제 1 NMOS 트랜지스터(Tr501)는 턴-오프된다.That is, as described above, when the liquid crystal display is turned on, the power supply voltage VCC has a predetermined voltage level and is applied to the
요약하면, 상기 액정표시장치가 켜질 경우, 상기 액정패널(217)에는 화상이 표시되고, 이때, 상기 방전부(215)는 상기 게이트 라인(GL)에 어떤 전압도 공급하지 않는다. 즉, 상기 액정표시장치가 켜져서 액정패널(217)에 화상이 표시되는 정상적인 구동상태에서는, 상기 방전부(215)는 상기 액정표시장치의 정상적인 구동을 방해하지 않도록, 상기 게이트 라인(GL)에 어떠한 전압도 공급하지 않는다. 이는 상기 방전부(215)에 구비된 제 1 NMOS 트랜지스터(Tr501)가 턴-오프되기 때문이다.In summary, when the liquid crystal display is turned on, an image is displayed on the
한편, 사용자가 파워 버튼을 다시 눌러 상기 액정표시장치를 끌 경우, 본 발명의 실시예에 따른 액정표시장치의 동작을 상세히 설명하면 다음과 같다.Meanwhile, when the user turns off the LCD by pressing the power button again, the operation of the LCD according to an exemplary embodiment of the present invention will be described in detail.
도 6은 액정표시장치가 꺼질 때의 전원전압, 게이트 고전압, 및 게이트 저전압 각각이 접지전압으로 떨어지는 시점을 설명하기 위한 도면이고, 도 7은 액정표시장치가 꺼질 때, 본 발명이 종래에 비하여 잔상효과를 더 줄일 수 있는 원리를 설명하기 위한 도면이다.FIG. 6 is a view illustrating a time point in which the power supply voltage, the gate high voltage, and the gate low voltage each fall to the ground voltage when the liquid crystal display is turned off, and FIG. 7 is an afterimage of the present invention when the liquid crystal display is turned off. It is a figure for demonstrating the principle which can reduce an effect further.
액정표시장치가 정상적으로 구동하는 상태에서, 사용자가 파워버튼을 다시 누르게 되면, 상기 시스템(210)으로부터의 전원전압(VCC)의 공급이 차단된다. 이는 결국, 상기 전원전압(VCC)의 전압이 0[V]의 전압(접지전압)으로 떨어진다는 것을 의미한다. 따라서, 상기 액정표시장치는 꺼지게 된다.When the user presses the power button again while the liquid crystal display is normally driven, the supply of the power supply voltage VCC from the
여기서, 상기 전원전압(VCC)이 차단됨에 따라, 상기 전원전압(VCC)으로부터 승압 또는 감압되어 생성되는 게이트 고전압(VGH) 및 게이트 저전압(VGL) 역시 함께 0[V]의 전압으로 떨어진다. 이때, 도 6에 도시된 바와 같이, 상기 전원전압 (VCC)이 가장 먼저 0[V]의 전압으로 떨어지고, 다음으로 게이트 저전압(VGL)이 0[V]로 떨어지고, 가장 마지막으로 게이트 고전압(VGH)이 0[V]로 떨어진다.Here, as the power supply voltage VCC is cut off, the gate high voltage VGH and the gate low voltage VGL generated by being stepped up or down from the power supply voltage VCC also fall to a voltage of 0 [V]. In this case, as shown in FIG. 6, the power supply voltage VCC first drops to a voltage of 0 [V], a gate low voltage VGL drops to 0 [V], and finally a gate high voltage VGH. ) Drops to 0 [V].
이와 같이, 상기 전원전압(VCC)이 0[V]로 떨어지는 순간, 상기 액정패널(217)의 임의의 하나의 게이트 라인(GL)을 제외한 나머지 게이트 라인(GL)들에는 모두 게이트 저전압(VGL)이 인가된 상태이므로, 상기 액정패널의 구비된 화소들 중 거의 모든 화소의 보조용량 커패시터(Cst)에는 상기 게이트 저전압(VGL)이 충전된 상태이다.As such, when the power supply voltage VCC falls to 0 [V], the gate low voltage VGL is applied to all the gate lines GL except for any one gate line GL of the
종래에는 상기 게이트 저전압(VGL)이 상기 각 화소에 구비된 박막트랜지스터(TFT)의 누설전압에 의해 서서히 방전되게 되는데, 이로 인해 방전시간이 길어지는 문제점이 발생하였다.In the related art, the gate low voltage VGL is gradually discharged by the leakage voltage of the thin film transistor TFT provided in each pixel, which causes a long discharge time.
그러나, 본 발명에서는, 액정표시장치가 꺼질 경우 상기 방전부(215)가 다음과 같이 동작함으로써, 상기 게이트 라인(GL)에 충전된 게이트 저전압(VGL)을 빠르게 방전시킨다.However, in the present invention, when the liquid crystal display is turned off, the
즉, 상기 전원전압(VCC), 즉 0[V] 크기를 갖는 전원전압(VCC)이 상기 방전부(215)에 구비된 PMOS 트랜지스터(Tr502)의 게이트단자 및 제 2 NMOS 트랜지스터(Tr503)의 게이트단자에 인가되면, 상기 제 2 NMOS 트랜지스터(Tr503)는 턴-오프되고, 반대로 상기 PMOS 트랜지스터(Tr502)가 턴-온된다.That is, the power supply voltage VCC, that is, the power supply voltage VCC having a magnitude of 0 [V], is the gate terminal of the PMOS transistor Tr502 and the gate of the second NMOS transistor Tr503 provided in the
그러면, 게이트 고전압(VGH)이, 상기 턴-온된 PMOS 트랜지스터(502)의 드레인단자 및 소스단자를 경유하여 제 1 NMOS 트랜지스터(Tr501)의 게이트단자에 인가되고, 이에 의해서 상기 제 1 NMOS 트랜지스터(Tr501)가 턴-온된다. 그러면, 게이 트 고전압(VGH)이, 상기 턴-온된 제 1 NMOS 트랜지스터(Tr501)의 드레인단자 및 소스단자를 경유하여 게이트 라인(GL)에 인가된다. 한편, 상술한 바와 같이, 상기 게이트 고전압(VGH)은 상기 전원전압(VCC)이 0[V]로 떨어진 후 일정 시간동안 그의 크기를 유지하다가, 상기 전원전압(VCC)과 마찬가지로 0[V]로 떨어지게 된다. 따라서, 상기 게이트 라인(GL)에 인가되는 게이트 고전압(VGH)은 일정기간동안만 소정전압(15[V])의 크기로 유지된다. Then, the gate high voltage VGH is applied to the gate terminal of the first NMOS transistor Tr501 via the drain terminal and the source terminal of the turned-on
다시말하면, 상기 액정표시장치가 꺼지는 순간 상기 게이트 라인에 인가되는 게이트 고전압(VGH), 즉 상기 제 1 NMOS 트랜지스터(Tr501)의 소스단자로부터 출력되는 게이트 고전압(VGH)은 소정의 진폭과 소정의 펄스폭을 갖는 펄스전압으로서 기능하는데, 상기 펄스전압은 상기 게이트 고전압(VGH)의 진폭과 동일한 크기의 진폭을 가진다. 또한 상기 펄스전압의 펄스폭은, 도 6에 도시된 바와 같이, 상기 전원전압(VCC)이 접지전압(GND; 0[V]의 전압)으로 도달하는 시점과 상기 게이트 고전압(VGH)이 접지전압(GND; 0[V]의 전압)으로 도달하는 시점 사이의 기간(T0)에 해당한다. 결론적으로, 상기 액정표시장치가 꺼지는 순간 상기 게이트 라인(GL)에 인가되는 게이트 고전압(VGH)은 자신의 크기의 진폭으로 상기 펄스폭에 상응하는 기간(T0)동안 유지되는 펄스전압이다.In other words, the gate high voltage VGH applied to the gate line at the moment the liquid crystal display is turned off, that is, the gate high voltage VGH output from the source terminal of the first NMOS transistor Tr501, has a predetermined amplitude and a predetermined pulse. It functions as a pulse voltage having a width, the pulse voltage having an amplitude equal to the amplitude of the gate high voltage VGH. In addition, the pulse width of the pulse voltage, as shown in Figure 6, the time when the power supply voltage (VCC) reaches the ground voltage (GND; voltage of 0 [V]) and the gate high voltage (VGH) the ground voltage Corresponds to the period T0 between the points of time reaching (GND; voltage of 0 [V]). In conclusion, the gate high voltage VGH applied to the gate line GL at the moment when the liquid crystal display is turned off is a pulse voltage maintained for a period T0 corresponding to the pulse width at an amplitude of its own size.
결국, 도 7에 도시된 바와 같이, 상기 전원전압(VCC)전압이 0[V]의 전압으로 떨어질 때, 상기 게이트 라인(GL)의 전압은, 공급되는 게이트 고전압(VGH)에 의해 게이트 저전압(VGL)에서 게이트 고전압(VGH)으로 순간적으로 상승하고, 상기 게이트 고전압(VGH)이 0[V]로 떨어지는 폴링타임에 동기되어 함께 0[V]로 떨어지게 되 므로, 상기 방전부(215)를 사용한 본 발명에서는 상기 게이트 라인(GL)을 좀 더 빠른시간안에 0[V]로 유지시킬 수 있다. 즉, 상기 게이트 라인(GL)을 좀 더 빠른시간안에 방전시킬 수 있다. 즉, 도 7에 도시된 바와 같이, 종래에는 게이트 라인(GL)이 T2기간에 해당하는 시간이 지나서야 완전히 접지전압(GND)으로 유지되지만, 본 발명에서는 게이트 라인(GL)이 T1기간에 해당하는 시간이 지나면 완전히 접지전압(GND)으로 유지된다. 이는 게이트 라인(GL)에 인가된 게이트 저전압(VGL)이 게이트 고전압(VGH)에 의해서 빠르게 0[V]를 향해 증가하였기 때문이다.As a result, as shown in FIG. 7, when the power supply voltage VCC falls to a voltage of 0 [V], the voltage of the gate line GL is controlled by the gate high voltage VGH supplied by the gate low voltage (VGH). VGL) is instantaneously increased to the gate high voltage VGH, and the gate high voltage VGH falls to 0 [V] together in synchronization with a falling time of falling to 0 [V]. In the present invention, the gate line GL can be maintained at 0 [V] in a shorter time. That is, the gate line GL can be discharged in a faster time. That is, as shown in FIG. 7, the gate line GL is completely maintained at the ground voltage GND only after a time corresponding to the T2 period, but in the present invention, the gate line GL corresponds to the T1 period. Over time, it remains fully at ground voltage (GND). This is because the gate low voltage VGL applied to the gate line GL is rapidly increased toward 0 [V] by the gate high voltage VGH.
한편, 상기 방전부(215)는 각 게이트 라인(GL)에 하나씩 설치하는 것이 바람직한바, 이렇게 함으로써, 액정표시장치가 꺼지는 순간 모든 게이트 라인(GL)을 동시에 빠르게 방전시킬 수 있다.On the other hand, it is preferable that one
이하, 첨부된 도면을 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to a second embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 8은 도 1의 방전부에 대한 제 2 구성도이다.8 is a second configuration diagram of the discharge unit of FIG. 1.
본 발명의 제 2 실시예에 따른 액정표시장치는 제 1 실시예의 그것과 동일하며, 단지 방전부의 구성이 다음과 같이 다르다.The liquid crystal display device according to the second embodiment of the present invention is the same as that of the first embodiment, except that the structure of the discharge portion is different as follows.
즉, 도 8에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치에서의 방전부(815)는, 상기 전원전압(VCC)의 크기에 따라 게이트 고전압(VGH) 또는 게이트 저전압(VGL)을 출력하는 인버터(888)와, 상기 인버터(888)로부터 게이트 저전압(VGL)에 응답하여 턴-오프되고, 상기 인버터(888)로부터의 게이트 고전압(VGH)에 응답하여 턴-온되어 접지전압(GND)을 게이트 라인(GL)에 인가하는 제 1 NMOS 트랜지스터(Tr801)를 포함한다. 즉, 제 2 실시예에서 상기 제 1 NMOS 트랜지스터(Tr801)의 드레인단자는 접지되어 있다.That is, as shown in FIG. 8, the
여기서, 상기 인버터(888)는, 상기 전원전압(VCC)이 인가되는 게이트단자, 상기 직류-직류 변환기(216)로부터의 게이트 고전압(VGH)이 인가되는 소스단자를 갖는 PMOS 트랜지스터(Tr802)와, 상기 PMOS 트랜지스터(Tr802)의 게이트단자에 접속된 게이트단자, 상기 PMOS 트랜지스터(Tr802)의 드레인단자에 접속된 소스단자, 및 상기 직류-직류 번환기(216)로부터 출력된 게이트 저전압(VGL)이 인가되는 드레인단자를 갖는 제 2 NMOS 트랜지스터(Tr803)를 포함한다. 한편, 상기 제 1 NMOS 트랜지스터(Tr801)는, 상기 PMOS 트랜지스터(Tr802)의 드레인단자로부터 출력된 게이트 고전압(VGH) 또는, 상기 제 2 NMOS 트랜지스터(Tr803)의 드레인단자로부터 출력된 게이트 저전압(VGL)이 인가되는 게이트단자, 상기 직류-직류 변환기(216)로부터의 게이트 고전압(VGH)이 인가되는 드레인단자, 및 상기 게이트 라인(GL)에 접속된 소스단자를 갖는다.The
이와 같이 구성된 방전부(815)는 상술한 바와 같이, 액정표시장치가 꺼질 경우 각 게이트 라인(GL)에 접지전압(GND), 즉 0[V]의 전압을 인가한다. 이 접지전압(GND) 역시 상기 게이트 라인(GL)에 인가되었던 게이트 저전압(VGL)보다는 더 큰 전압값을 갖기 때문에, 상기 게이트 라인(GL)은 종래에 비하여 빠른 속도로 방전될 수 있다.As described above, the
물론, 상술한 바와 같이, 상기 방전부(815)는 각 게이트 라인(GL)에 하나씩 설치하는 것이 바람직한바, 이렇게 함으로써, 액정표시장치가 꺼지는 순간 모든 게 이트 라인(GL)을 동시에 빠르게 방전시킬 수 있다.Of course, as described above, it is preferable that one
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치 및 이의 구동방법에는 다음과 같은 효과가 있다.As described above, the liquid crystal display device and the driving method thereof according to the present invention have the following effects.
본 발명에서는 액정표시장치가 꺼질 경우, 액정패널의 각 게이트 라인에 이전에 충전되었던 게이트 저전압보다 더 높은 펄스전압을 인가함으로써, 상기 게이트 라인을 빠른 속도로 방전시킬 수 있다.In the present invention, when the liquid crystal display is turned off, the gate line can be discharged at a high speed by applying a pulse voltage higher than the gate low voltage previously charged to each gate line of the liquid crystal panel.
따라서, 액정표시장치를 끌 경우, 화면에 잔상이 남는 현상을 방지할 수 있다.Therefore, when the liquid crystal display is turned off, the afterimage on the screen may be prevented.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022764A KR101117983B1 (en) | 2005-03-18 | 2005-03-18 | A liquid crystal display device and a method for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022764A KR101117983B1 (en) | 2005-03-18 | 2005-03-18 | A liquid crystal display device and a method for driving the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060100878A KR20060100878A (en) | 2006-09-21 |
KR101117983B1 true KR101117983B1 (en) | 2012-03-07 |
Family
ID=37632307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050022764A KR101117983B1 (en) | 2005-03-18 | 2005-03-18 | A liquid crystal display device and a method for driving the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101117983B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101343493B1 (en) * | 2006-12-26 | 2013-12-19 | 엘지디스플레이 주식회사 | A liquide crystal display device and a method for driving the same |
KR101390315B1 (en) * | 2007-05-18 | 2014-04-29 | 엘지디스플레이 주식회사 | LCD including Discharging circuit and driving method of the same |
-
2005
- 2005-03-18 KR KR1020050022764A patent/KR101117983B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20060100878A (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6961034B2 (en) | Liquid crystal display device for preventing and afterimage | |
US7327338B2 (en) | Liquid crystal display apparatus | |
US8223137B2 (en) | Liquid crystal display device and method for driving the same | |
CN106297689B (en) | Method of driving display panel, display apparatus performing the method, and driving apparatus | |
KR101264709B1 (en) | A liquid crystal display device and a method for driving the same | |
JP4984391B2 (en) | Display drive device, display device, and drive control method thereof | |
US9558696B2 (en) | Electrophoretic display device | |
US20060289893A1 (en) | Display device and driving apparatus having reduced pixel electrode discharge time upon power cut-off | |
US20140340382A1 (en) | Liquid crystal display device, method of controlling liquid crystal display device, control program of liquid crystal display device, and storage medium for the control program | |
WO2019033792A1 (en) | Array substrate and driving method therefor, and display apparatus | |
CN101556776A (en) | Driving circuit for realizing rapid discharge of pixel thin film transistor | |
KR101117983B1 (en) | A liquid crystal display device and a method for driving the same | |
KR20090005500A (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
KR102118714B1 (en) | Liquid crystal display device | |
US20140354609A1 (en) | Liquid crystal display device and method of driving liquid crystal display device | |
JP2002099256A (en) | Planar display device | |
JP2005128101A (en) | Liquid crystal display device | |
KR20100034242A (en) | Lcd driver | |
KR101232174B1 (en) | Eliminating afterimage circuit for liquid crystal display device and method for driving the same | |
KR20070067969A (en) | Liquid crystal display, and method of driving the same | |
KR101217158B1 (en) | Liquid crystal display device | |
KR100848961B1 (en) | Method of Driving Liquid Crystal Display Module and Apparatus thereof | |
KR101332050B1 (en) | Liquid crystal display | |
JP2006106019A (en) | Liquid crystal display device and driving control method for the same | |
JP2007212689A (en) | Liquid crystal display element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 9 |