KR101232174B1 - Eliminating afterimage circuit for liquid crystal display device and method for driving the same - Google Patents

Eliminating afterimage circuit for liquid crystal display device and method for driving the same Download PDF

Info

Publication number
KR101232174B1
KR101232174B1 KR1020060061528A KR20060061528A KR101232174B1 KR 101232174 B1 KR101232174 B1 KR 101232174B1 KR 1020060061528 A KR1020060061528 A KR 1020060061528A KR 20060061528 A KR20060061528 A KR 20060061528A KR 101232174 B1 KR101232174 B1 KR 101232174B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
high voltage
gate
gate high
Prior art date
Application number
KR1020060061528A
Other languages
Korean (ko)
Other versions
KR20080002623A (en
Inventor
이회호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061528A priority Critical patent/KR101232174B1/en
Publication of KR20080002623A publication Critical patent/KR20080002623A/en
Application granted granted Critical
Publication of KR101232174B1 publication Critical patent/KR101232174B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Abstract

본 발명은 전원 오프시 화면의 잔상을 빠르게 제거할 수 있는 액정 표시장치의 잔상 제거장치와 그의 구동방법에 관한 것으로, 박막 트랜지스터를 포함한 다수의 액정셀들을 구비하는 액정패널과, 상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버와, 상기 액정패널 및 상기 게이트 드라이버를 구동하는 구동전압들을 공급하는 전원부와, 그리고 상기 전원부로부터의 구동전압을 충전하고 상기 구동전압의 공급이 중단되면 충전된 구동전압을 상기 게이트 라인을 통해 상기 액정패널에 공급함으로써 상기 액정패널의 잔상을 제거하는 게이트 전압 방전부를 포함하는 것을 특징으로 한다. The present invention relates to an afterimage removing device and a driving method thereof of a liquid crystal display device which can quickly remove an afterimage of a screen when a power is turned off. A gate driver for driving lines, a power supply unit for supplying driving voltages for driving the liquid crystal panel and the gate driver, and a driving voltage charged when the driving voltage from the power supply unit is charged and the supply of the driving voltage is stopped. And a gate voltage discharge part for removing an afterimage of the liquid crystal panel by supplying the liquid crystal panel through a gate line.

게이트 전압 방전부, 잔상, 쇼트키 다이오드(Schotky Diode) Gate voltage discharge, afterimage, schottky diode

Description

액정 표시장치의 잔상 제거장치와 그의 구동방법{Eliminating afterimage circuit for liquid crystal display device and method for driving the same}Eliminating afterimage circuit for liquid crystal display device and method for driving the same}

도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도.1 is a block diagram showing a liquid crystal display device according to an embodiment of the present invention.

도 2는 도 1에 도시된 전원부를 나타낸 구성도.2 is a configuration diagram showing a power supply unit shown in FIG.

도 3은 도 2에 도시된 게이트 전압 방전부를 나타낸 구성도.3 is a configuration diagram illustrating a gate voltage discharge unit illustrated in FIG. 2.

＊도면의 주요부분에 대한 부호의 설명＊＊ Description of symbols for main parts of the drawings ＊

2 : 액정패널 4 : 데이터 드라이버2: liquid crystal panel 4: data driver

6 : 게이트 드라이버 8 : 타이밍 컨트롤러6: gate driver 8: timing controller

10 : 전원부 21 : DC/DC 컨버터10: power supply unit 21: DC / DC converter

22 : VGH 생성부 23 : 게이트 전압 방전부22: VGH generating unit 23: gate voltage discharge unit

24 : VGL 생성부 25 : AVDD 생성부24: VGL generator 25: AVDD generator

26 : Vcom 생성부 R : 저항26: Vcom generator R: resistance

VGH : 게이트 하이전압 DVGH : 방전전압VGH: Gate high voltage DVGH: Discharge voltage

SD1 및 SD2 : 제 1 및 제 2 쇼트키 다이오드SD1 and SD2: First and Second Schottky Diodes

C1 내지 C3 : 제 1 내지 제 3 캐패시터C1 to C3: first to third capacitors

본 발명은 전원 오프시 화면의 잔상을 빠르게 제거할 수 있는 액정 표시장치의 잔상 제거장치와 그의 구동방법에 관한 것이다. The present invention relates to an afterimage removing device of a liquid crystal display and a driving method thereof capable of quickly removing an afterimage of a screen when a power is turned off.

통상의 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal displays display images by adjusting the light transmittance of liquid crystals having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which pixel regions are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

액정패널에는 다수개의 게이트 라인과 다수개의 데이터 라인이 교차하게 배열되고, 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 형성된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)와 접속된다. TFT는 게이트 라인의 스캔펄스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 화소전극에 충전되도록 한다. In the liquid crystal panel, a plurality of gate lines and a plurality of data lines are arranged to cross each other, and a pixel region is positioned in an area defined by vertical crossings of the gate lines and the data lines. Pixel electrodes and a common electrode for applying an electric field to each of the pixel regions are formed. Each of the pixel electrodes is connected to a thin film transistor (TFT) which is a switching element. The TFT is turned on by the scan pulse of the gate line, so that the data signal of the data line is charged to the pixel electrode.

구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러와, 액정패널, 게이트 및 데이터 드라이버, 타이밍 컨트롤러에 구동전압을 공급하는 전원부를 포함한다. The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for supplying control signals for controlling the gate driver and the data driver, a liquid crystal panel, a gate and data driver, timing It includes a power supply for supplying a drive voltage to the controller.

상기와 같이 구성된 액정 표시장치는 전원부로부터의 구동전압 공급이 중단되면 액정패널에 잔존하는 전압으로 인해 잔상이 나타나는 문제점이 발생한다. 구체적으로, 액정 표시장치의 전원이 오프되어 구동전압 공급이 중단되면 액정패널의 화소영역에 형성된 액정 캐패시터와 스토리지 캐패시터에 충전되어있던 전압이 방전되지 못하게 된다. 이에 따라, 이전 프레임의 영상 데이터가 방전되지 못하고 남은 전압이 모두 소멸될 때까지 표시되는 문제점이 있다. The liquid crystal display configured as described above has a problem in that an afterimage occurs due to the voltage remaining in the liquid crystal panel when the supply of the driving voltage from the power supply unit is stopped. Specifically, when the power supply of the liquid crystal display is turned off and the supply of the driving voltage is stopped, the voltages charged in the liquid crystal capacitor and the storage capacitor formed in the pixel region of the liquid crystal panel cannot be discharged. Accordingly, there is a problem in that the image data of the previous frame is not discharged and displayed until all remaining voltages disappear.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 액정 표시장치의 전원이 오프되면 미리 충전된 구동전압을 액정패널에 공급함으로써 액정패널에 잔존하는 잔상을 빠르게 제거할 수 있는 액정 표시장치의 잔상 제거장치와 그의 구동방법을 공급하는데 그 목적이 있다. The present invention is to solve the above problems, when the power of the liquid crystal display is turned off by supplying a pre-charged driving voltage to the liquid crystal panel to remove the afterimage of the liquid crystal display device that can quickly remove the afterimage remaining on the liquid crystal panel Its purpose is to provide a device and its driving method.

상기와 같은 목적을 해결하기 위한 본 발명에 따른 액정 표시장치의 잔상제거 장치는 박막 트랜지스터를 포함한 다수의 액정셀들을 구비하는 액정패널과, 상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버와, 상기 액정패널 및 상기 게이트 드라이버를 구동하는 구동전압들을 공급하는 전원부와, 그리고 상기 전원부로부터의 구동전압을 충전하고 상기 구동전압의 공급이 중단되면 충전된 구동전압을 상기 게이트 라인을 통해 상기 액정패널에 공급함으로써 상기 액정패널의 잔상을 제거하는 게이트 전압 방전부를 포함하는 것을 특징으로 한다. The afterimage removing apparatus of the liquid crystal display according to the present invention for solving the above object is a liquid crystal panel having a plurality of liquid crystal cells including a thin film transistor, a gate driver for driving the gate lines of the liquid crystal panel, the liquid crystal A power supply unit supplying driving voltages for driving the panel and the gate driver; and supplying a charged driving voltage to the liquid crystal panel through the gate line when the supply voltage is stopped and the supply voltage is stopped. And a gate voltage discharge part for removing residual images of the liquid crystal panel.

또한, 상기와 같은 목적을 해결하기 위한 본 발명에 따른 표시장치의 잔상제거방법은 입력전압을 구동전압으로 변환하는 단계, 구동전압을 이용하여 게이트 하이전압을 생성하여 출력하는 단계, 상기 게이트 하이전압을 충전하는 단계, 상기 게이트 하이전압의 출력이 중단되면 상기 충전된 게이트 하이전압을 방전시키는 단 계, 상기 방전된 게이트 하이전압에 응답하여 액정패널에 잔존하는 전압이 방전되는 단계를 포함하는 것을 특징으로 한다. In addition, the afterimage removal method of the display device according to the present invention for solving the above object is a step of converting an input voltage into a driving voltage, generating and outputting a gate high voltage using the driving voltage, the gate high voltage Charging the battery; discharging the charged gate high voltage when the output of the gate high voltage is stopped; and discharging a voltage remaining in the liquid crystal panel in response to the discharged gate high voltage. It is done.

이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정 표시장치의 잔상 제거장치 및 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. Hereinafter, an afterimage removing apparatus and a driving method of a liquid crystal display according to an exemplary embodiment of the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도이다. 1 is a configuration diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시된 액정 표시장치는 화소영역을 구비하여 형성된 액정패널(2)과, 다수의 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 드라이버(4)와, 다수의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 드라이버(6)와, 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하여 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하는 타이밍 컨트롤러(8)와, 그리고 다수의 구동전압을 공급하고 액정 표시장치의 전원이 오프되면 액정패널(2)에 잔존하는 전압을 방전시키는 전원부(10)를 포함한다. The liquid crystal display shown in FIG. 1 includes a liquid crystal panel 2 having a pixel region, a data driver 4 driving a plurality of data lines DL1 to DLm, and a plurality of gate lines GL1 to GLn. A gate driver 6 for driving the gate driver 6, a timing controller 8 for generating the gate control signal GCS and the data control signal DCS to control the gate driver 6 and the data driver 4, and a plurality of And a power supply unit 10 for supplying a driving voltage and discharging the voltage remaining in the liquid crystal panel 2 when the power of the liquid crystal display is turned off.

액정패널(2)은 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 박막 트렌지스터(TFT; Thin Film Transistor)와, TFT와 접속된 액정 캐패시터(Clc)를 구비한다. 액정 캐패시터(Clc)는 TFT와 접속된 화소전극과, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 화소전극에 공급한다. 액정 캐패시터(Clc)는 화소전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광투과율을 조절함으로써 계조를 구현한다. 그리고 액정 캐패시터(Clc)에는 스토리지 캐패시터(Cst)가 병렬로 접속되어 액정 캐패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 캐패시터(Cst)는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리 스토리지 캐패시터(Cst)는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다. The liquid crystal panel 2 includes a thin film transistor (TFT) formed in each pixel area defined by a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm, and a liquid crystal connected to a TFT. Capacitor Clc is provided. The liquid crystal capacitor Clc is composed of a pixel electrode connected to a TFT and a common electrode facing each other with the pixel electrode and the liquid crystal interposed therebetween. The TFT supplies the data signals from the respective data lines DL1 to DLm to the pixel electrodes in response to the scan pulses from the respective gate lines GL1 to GLn. The liquid crystal capacitor Clc charges the difference voltage between the data signal supplied to the pixel electrode and the common voltage supplied to the common electrode, and adjusts the light transmittance by varying the arrangement of liquid crystal molecules according to the difference voltage. The storage capacitor Cst is connected to the liquid crystal capacitor Clc in parallel so that the voltage charged in the liquid crystal capacitor Clc is maintained until the next data signal is supplied. The storage capacitor Cst is formed by overlapping the pixel electrode with the previous gate line and the insulating layer interposed therebetween. In contrast, the storage capacitor Cst may be formed by overlapping the pixel electrode with the storage line and the insulating layer interposed therebetween.

데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터의 디지털 영상 데이터(Data)를 데이터 제어신호(DCS)에 따라 아날로그 영상 데이터로 변환한다. 그리고 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상 데이터를 데이터 라인(DL1 내지 DLm)으로 공급한다. 즉, 데이터 드라이버(4)는 아날로그 영상 데이터의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고 선택된 감마전압을 데이터 라인(DL1 내지 DLm)으로 공급한다.The data driver 4 converts the digital image data Data from the timing controller 8 into analog image data in accordance with the data control signal DCS. The analog image data for one horizontal line is supplied to the data lines DL1 to DLm every horizontal period in which scan pulses are supplied to the gate lines GL1 to GLn. That is, the data driver 4 selects a gamma voltage having a predetermined level according to the gray value of the analog image data and supplies the selected gamma voltage to the data lines DL1 to DLm.

게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 또한, 게이트 하이펄스를 TFT의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함한다. 따라서, 게이트 드라이버(6)는 게이트 제어신호(GCS)에 응답하여 게이트 라인(GL1 내지 GLn)에 스캔펄스를 공급한다. The gate driver 6 includes a shift register that sequentially generates scan pulses, that is, gate high pulses, in response to the gate control signal GCS from the timing controller 8. It also includes a level shifter for shifting the gate high pulse to a voltage level suitable for driving the TFT. Therefore, the gate driver 6 supplies a scan pulse to the gate lines GL1 to GLn in response to the gate control signal GCS.

타이밍 컨트롤러(8)는 외부로부터의 영상 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(6)에 공급한다. 그리고 외부로부터의 동기 신호들(DCLK,DE,Hsync,Vsync)을 이용하여 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6)를 제어한다. The timing controller 8 arranges the image data RGB from the outside so as to be suitable for driving the liquid crystal panel 2, and supplies the image data RGB to the data driver 6. The data driver 4 and the gate driver 6 are controlled by generating the gate control signal GCS and the data control signal DCS using the synchronization signals DCLK, DE, Hsync, and Vsync from the outside.

전원부(10)는 입력전압(VCC)을 이용하여 액정 표시장치의 구동에 필요한 다수의 구동전압들(VGH,VGL,VDD,Vcom,AVDD)을 발생하여 공급한다. 그리고, 구동전압의 출력시 구동전압 중 게이트 하이전압(VGH)을 일정용량 충전시켜놓은 후 액정 표시장치의 전원이 오프되면 충전된 구동전압을 방전시킴으로써 액정패널(2)에 잔존하는 전압을 빠르게 방전시킨다. The power supply unit 10 generates and supplies a plurality of driving voltages VGH, VGL, VDD, Vcom, and AVDD required for driving the liquid crystal display using the input voltage VCC. When the driving voltage is output, the gate high voltage VGH is charged to a predetermined capacity, and when the power of the liquid crystal display is turned off, the charged driving voltage is discharged quickly to discharge the remaining voltage in the liquid crystal panel 2. Let's do it.

구체적으로, 전원부(10)는 입력전압(VCC)을 디지털 구동전압(VDD)으로 게이트 및 데이터 드라이버(4,6)와 타이밍 컨트롤러(8)에 공급한다. 여기서, 디지털 구동전압(VDD)은 입력전압(VCC)이 그대로 이용되기도 한다. 그리고, 입력전압(VCC)을 이용해서 게이트 로우전압(VGL)과 게이트 하이전압(VGH)을 생성하고 이를 게이트 드라이버(6)에 공급한다. 또한, 공통전압(Vcom)을 생성하여 액정패널(2)에 공급하고 아날로그 구동전압(AVDD)을 생성하여 데이터 드라이버(4)와 도시되지 않은 감마전압 발생부에 공급한다. Specifically, the power supply unit 10 supplies the input voltage VCC to the gate and data drivers 4 and 6 and the timing controller 8 as the digital driving voltage VDD. Here, the input voltage VCC may be used as the digital driving voltage VDD. The gate low voltage VGL and the gate high voltage VGH are generated using the input voltage VCC and supplied to the gate driver 6. In addition, the common voltage Vcom is generated and supplied to the liquid crystal panel 2, and the analog driving voltage AVDD is generated and supplied to the data driver 4 and the gamma voltage generator not shown.

한편, 전원부(10)는 게이트 하이전압(VGH)이 공급되는 기간에 게이트 하이전압(VGH)을 일정용량을 충전시킨 후 게이트 하이전압(VGH)의 공급이 중단되면 충전되어있는 게이트 하이전압(DVGH)을 액정패널(2)의 게이트 라인(GL1 내지 GLn)에 공급한다. On the other hand, the power supply unit 10 charges the gate high voltage VGH to a predetermined capacity while the gate high voltage VGH is supplied, and then, when the supply of the gate high voltage VGH is stopped, the gate high voltage DVGH that is charged. ) Is supplied to the gate lines GL1 to GLn of the liquid crystal panel 2.

도 2는 도 1에 도시된 전원부를 나타낸 구성도이다. FIG. 2 is a configuration diagram illustrating the power supply unit shown in FIG. 1.

도 2에 도시된 전원부(10)는 외부로부터의 입력전압(VCC)의 레벨을 변환하는 DC/DC 컨버터(21)와, DC/DC 컨버터(21)로부터의 출력전압을 게이트 하이전압(VGH)으로 변환하는 VGH 생성부(22)와, VGH 생성부(22)로부터의 게이트 하이전압(VGH)을 충전하고 게이트 하이전압(VGH)의 공급이 중단되면 충전된 게이트 하이전압(DVGH)을 방전시키는 게이트 전압 방전부(23)와, 구동전압(VDD)을 게이트 로우전압(VGL)으로 변환하는 VGL 생성부(25)와, 구동전압(VDD)을 아날로그 구동전압(AVDD)으로 변환하는 AVDD 생성부(25)와, 그리고 구동전압(VDD)을 공통전압으로 변환하는 Vcom 생성부(26)를 포함한다. The power supply unit 10 shown in FIG. 2 uses the DC / DC converter 21 for converting the level of the input voltage VCC from the outside and the output voltage from the DC / DC converter 21 to the gate high voltage VGH. Charges the gate high voltage VGH from the VGH generator 22 and the VGH generator 22 and discharges the charged gate high voltage DVGH when the supply of the gate high voltage VGH is stopped. The gate voltage discharge unit 23, the VGL generation unit 25 for converting the driving voltage VDD into the gate low voltage VGL, and the AVDD generation unit for converting the driving voltage VDD into the analog driving voltage AVDD. And a Vcom generator 26 for converting the driving voltage VDD into a common voltage.

DC/DC 컨버터(21)는 입력전압(VCC)의 레벨을 변환하여 출력한다. The DC / DC converter 21 converts and outputs the level of the input voltage VCC.

VGH 생성부(22)는 DC/DC 컨버터(21)로부터의 출력전압(VDD)을 액정패널(2)의 TFT를 턴-온 시키기 위한 게이트 하이전압(VGH)으로 변환하여 게이트 전압 방전부(23)에 공급한다. The VGH generator 22 converts the output voltage VDD from the DC / DC converter 21 into a gate high voltage VGH for turning on the TFT of the liquid crystal panel 2, thereby discharging the gate voltage discharge unit 23. Supplies).

게이트 전압 방전부(23)는 VGH 생성부(22)로부터의 게이트 하이전압(VGH)을 게이트 드라이버(6)에 공급함과 아울러 게이트 하이전압(VGH)을 충전한다. 그리고, 게이트 하이전압(VGH)의 공급이 중단되면 충전된 게이트 하이전압(VGH)을 방전시킴으로써 방전전압(DVGH)을 게이트 드라이버(6)로 출력한다. The gate voltage discharger 23 supplies the gate high voltage VGH from the VGH generator 22 to the gate driver 6 and charges the gate high voltage VGH. When the supply of the gate high voltage VGH is stopped, the charged gate high voltage VGH is discharged to output the discharge voltage DVGH to the gate driver 6.

VGL 생성부(24)는 DC/DC 컨버터(21)로부터의 구동전압(VDD)을 액정패널(2)의 TFT를 턴-오프 시키기 위한 게이트 로우전압(VGL)으로 변환하여 게이트 드라이버(6)에 공급한다. The VGL generator 24 converts the driving voltage VDD from the DC / DC converter 21 into a gate low voltage VGL for turning off the TFT of the liquid crystal panel 2 and supplies it to the gate driver 6. Supply.

AVDD 생성부(25)는 DC/DC 컨버터(21)로부터의 출력전압(VDD)을 아날로그 구동전압(AVDD)으로 변환하여 데이터 드라이버(4)와 도시되지 않은 감마전압 발생부 에 공급한다.The AVDD generator 25 converts the output voltage VDD from the DC / DC converter 21 into an analog drive voltage AVDD and supplies it to the data driver 4 and the gamma voltage generator not shown.

Vcom 생성부(26)는 공통전압(Vcom)을 생성하여 액정패널(2)에 공급한다. The Vcom generator 26 generates a common voltage Vcom and supplies it to the liquid crystal panel 2.

도 3은 도 2에 도시된 게이트 전압 방전부를 나타낸 구성도이다. 3 is a configuration diagram illustrating the gate voltage discharge unit illustrated in FIG. 2.

도 3에 도시된 게이트 전압 방전부(23)는 VGH 생성부(22)로부터의 게이트 하이전압(VGH)을 스위칭하기 위해 게이트 하이전압(VGH)의 입력단과 출력단 사이에 직렬로 연결된 제 1 및 제 2 쇼트키 다이오드(SD1,SD2)와, 제 1 및 제 2 쇼트키 다이오드(SD1,SD2)의 사이에 그라운드 전압과 병렬구조로 연결된 제 1 내지 제 3 캐패시터(C1 내지 C3)와, 게이트 하이전압(VGH)의 입력단과 출력단 사이에 제 1 및 제 2 쇼트키 다이오드(SD1,SD2)와 병렬구조로 연결된 저항(R)을 포함한다. The gate voltage discharge unit 23 shown in FIG. 3 includes a first and a second terminal connected in series between an input terminal and an output terminal of the gate high voltage VGH to switch the gate high voltage VGH from the VGH generator 22. First to third capacitors C1 to C3 connected in parallel with the ground voltage between the second Schottky diodes SD1 and SD2, the first and second Schottky diodes SD1 and SD2, and a gate high voltage; A resistor R is connected in parallel with the first and second Schottky diodes SD1 and SD2 between the input terminal and the output terminal of the VGH.

이와 같이 구성된 게이트 전압 방전부(23)에 게이트 하이전압(VGH)이 입력되면 게이트 하이전압(VGH)은 저항(R)을 통해 게이트 드라이버(6)로 출력됨과 아울러 제 1 쇼트키 다이오드(SD1)를 통해 제 1 내지 제 3 캐패시터(C1 내지 C3)에 충전된다. 이때, 제 2 쇼트키 다이오드(SD2)는 제 1 내지 제 3 캐패시터(C1 내지 C3)에 충전되는 게이트 하이전압(VGH)을 스위칭하기 위해 제 1 쇼트키 다이오드(SD2)보다 높은 문턱전압을 갖도록 형성된다. When the gate high voltage VGH is input to the gate voltage discharge unit 23 configured as described above, the gate high voltage VGH is outputted to the gate driver 6 through the resistor R and the first Schottky diode SD1. Through the first to the third capacitor (C1 to C3) is charged. In this case, the second Schottky diode SD2 is formed to have a threshold voltage higher than that of the first Schottky diode SD2 to switch the gate high voltage VGH charged to the first to third capacitors C1 to C3. do.

여기서, 제 2 쇼트키 다이오드(SD2)의 전단 즉, 제 1 내지 제 3 캐패시터(C1 내지 C3)가 병렬구조로 연결된 노드의 전압레벨이 게이트 하이전압(VGH)과 제 2 쇼트키 다이오드(SD2)의 문턱전압의 합보다 높지 않으면 게이트 하이전압(VGH)은 제 2 쇼트키 다이오드(SD2)를 통과하지 못한다. Here, the front end of the second Schottky diode SD2, that is, the voltage level of the node to which the first to third capacitors C1 to C3 are connected in parallel is the gate high voltage VGH and the second Schottky diode SD2. If it is not higher than the sum of the threshold voltages of the gate high voltage VGH, the second Schottky diode SD2 may not pass through.

이에 따라, 게이트 하이전압(VGH)이 공급되면 게이트 하이전압(VGH)은 제 1 내지 제 3 캐패시터(C1 내지 C3)에 충전됨과 아울러 저항(R)을 통해 게이트 드라이버(6)로 출력된다. Accordingly, when the gate high voltage VGH is supplied, the gate high voltage VGH is charged to the first to third capacitors C1 to C3 and output to the gate driver 6 through the resistor R.

이 후, 액정 표시장치의 전원이 오프되어 VGH 생성부(22)로부터 게이트 하이전압(VGH)의 공급이 중단되면 제 1 내지 제 3 캐패시터(C1 내지 C3)에 충전된 전압이 방전됨으로써 게이트 드라이버(6)에 공급된다. 구체적으로, 제 2 쇼트키 다이오드(SD2) 전단의 전압레벨 즉, 제 1 내지 제 3 캐패시터(C1 내지 C3)에 충전된 전압이 게이트 하이전압(VGH)과 제 2 쇼트키 다이오드(SD2)의 문턱전압의 합보다 높기 때문에 제 1 내지 제 3 캐패시터(C1 내지 C3)에 충전되어있던 전압이 방전전압(DVGH)으로 게이트 드라이버(6)에 공급된다. After that, when the power supply of the liquid crystal display is turned off and the supply of the gate high voltage VGH is stopped from the VGH generation unit 22, the voltage charged in the first to third capacitors C1 to C3 is discharged to discharge the gate driver ( 6) is supplied. Specifically, the voltage level in front of the second Schottky diode SD2, that is, the voltage charged in the first to third capacitors C1 to C3 is the threshold of the gate high voltage VGH and the second Schottky diode SD2. Since the voltage is higher than the sum of the voltages, the voltage charged in the first to third capacitors C1 to C3 is supplied to the gate driver 6 as the discharge voltage DVGH.

게이트 드라이버(6)에 공급된 방전전압(DVGH)은 게이트 드라이버(6)의 게이트 하이전압(VGH) 출력단들을 통해 게이트 라인(GL1 내지 GLn)에 순차적으로 공급된다. 이에 따라, 방전전압(DVGH)은 액정패널(2)의 각 화소영역에 구비된 TFT를 턴-온 시킴으로써 액정 캐패시터(Clt)와 스토리지 캐패시터(Clc)에 잔존하는 전압들을 데이터 라인(DL1 내지 DLn)으로 방전시킨다. The discharge voltage DVGH supplied to the gate driver 6 is sequentially supplied to the gate lines GL1 to GLn through the gate high voltage VGH output terminals of the gate driver 6. Accordingly, the discharge voltage DVGH turns on the TFTs provided in the pixel areas of the liquid crystal panel 2 so that the voltages remaining in the liquid crystal capacitor Clt and the storage capacitor Clc are converted into the data lines DL1 through DLn. To discharge.

전원이 오프된 후에도 방전전압(DVGH)이 게이트 드라이버(6)를 통해 게이트 라인(GL1 내지 GLn)에 공급될 수 있는 것은 게이트 드라이버(6)에 공급된 구동전압(VDD)과 도시되지 않은 칩 구동전압이 게이트 하이전압(VGH)보다 더 오래 지속되기 때문에 가능하다. Even after the power is turned off, the discharge voltage DVGH can be supplied to the gate lines GL1 to GLn through the gate driver 6 and the chip voltage not shown and the driving voltage VDD supplied to the gate driver 6. This is possible because the voltage lasts longer than the gate high voltage (VGH).

게이트 전압 방전부(23)로부터의 방전전압(DVGH)은 전원 오프 후 액정패널(2)에 잔존하는 전압들을 모두 방전시킬 수 있을 만큼 공급되는 것이 바람직하 다. 따라서, 제 1 및 제 2 쇼트키 다이오드(SD1,SD2)와 제 1 내지 제 3 캐패시터(C1 내지 C3)의 용량은 액정패널(2)의 크기와 비례하여 형성된다. The discharge voltage DVGH from the gate voltage discharge unit 23 is preferably supplied to discharge all the remaining voltages to the liquid crystal panel 2 after the power is turned off. Therefore, the capacitances of the first and second Schottky diodes SD1 and SD2 and the first to third capacitors C1 to C3 are formed in proportion to the size of the liquid crystal panel 2.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is conventional in the art that various substitutions, modifications and changes are possible without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

이상에서 상술한 바와 같은 본 발명에 따른 액정 표시장치의 잔상 제거장치와 그의 구동방법에 있어서는 다음과 같은 효과가 있다. As described above, the afterimage removing apparatus and the driving method thereof of the liquid crystal display according to the present invention have the following effects.

본 발명은 액정패널에 공급되는 게이트 하이전압을 충전하고 액정 표시장치의 전원 오프시 충전된 게이트 하이전압을 방전시켜서 액정 패널에 공급한다. 이에 따라, 액정패널에 잔존하는 전압들을 빠르게 방전시킴으로써 남아있는 잔상을 빠르게 제거할 수 있다. The present invention charges the gate high voltage supplied to the liquid crystal panel, discharges the charged gate high voltage when the power of the liquid crystal display is turned off, and supplies it to the liquid crystal panel. Accordingly, the remaining afterimage can be removed quickly by quickly discharging the voltage remaining in the liquid crystal panel.

Claims (8)

박막 트렌지스터를 포함한 다수의 액정셀들을 구비하는 액정패널과; A liquid crystal panel comprising a plurality of liquid crystal cells including a thin film transistor; 상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버와; A gate driver for driving gate lines of the liquid crystal panel; 액정패널 및 게이트 드라이버를 구동하는 구동전압들을 공급하는 전원부와; 그리고 A power supply unit supplying driving voltages for driving the liquid crystal panel and the gate driver; And 상기 전원부로부터의 구동전압을 충전하고 상기 구동전압의 공급이 중단되면 충전된 구동전압을 상기 게이트 라인을 통해 상기 액정패널에 공급함으로써 상기 액정패널의 잔상을 제거하는 게이트 전압 방전부를 구비하고, A gate voltage discharge unit configured to remove a residual image of the liquid crystal panel by charging the driving voltage from the power supply unit and supplying the charged driving voltage to the liquid crystal panel through the gate line when the supply of the driving voltage is stopped; 상기 게이트 전압 방전부는 The gate voltage discharge unit 상기 전원부로부터의 구동전압 중 게이트 하이전압을 스위칭하기 위해 게이트 하이전압의 입력단과 출력단 사이에 직렬로 연결된 제 1 및 제 2 다이오드와; First and second diodes connected in series between an input terminal and an output terminal of the gate high voltage to switch a gate high voltage among the driving voltages from the power supply unit; 상기 제 1 및 제 2 다이오드의 사이에 그라운드 전압과 병렬구조로 연결된 적어도 하나의 캐패시터와; 그리고At least one capacitor connected in parallel with the ground voltage between the first and second diodes; And 상기 게이트 하이전압의 입력단과 출력단 사이에 상기 제 1 및 제 2 다이오드와 병렬구조로 연결된 저항을 구비하며, A resistor connected in parallel with the first and second diodes between an input terminal and an output terminal of the gate high voltage, 상기 적어도 하나의 캐패시터에 충전된 게이트 하이전압은 상기 제 2 다이오드의 문턱전압과 상기 게이트 하이전압의 합보다 높을때 방전되는 것을 특징으로 하는 액정 표시장치의 잔상 제거장치. And the gate high voltage charged in the at least one capacitor is discharged when the threshold voltage of the second diode is higher than the sum of the threshold voltage of the second diode and the gate high voltage. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 2 다이오드의 문턱전압은 The threshold voltage of the second diode is 상기 제 1 쇼트키 다이오드의 문턱전압보다 높은 것을 특징으로 하는 액정 표시장치의 잔상 제거장치. And after the threshold voltage of the first Schottky diode. 삭제delete 제 3 항에 있어서, The method of claim 3, wherein 상기 제 1 및 제 2 다이오드와 상기 적어도 하나의 캐패시터의 용량은 상기 액정패널의 크기와 비례하는 것을 특징으로 하는 액정 표시장치의 잔상 제거장치. And the capacitance of the first and second diodes and the at least one capacitor is proportional to the size of the liquid crystal panel. 입력전압을 구동전압으로 변환하는 단계;Converting an input voltage into a driving voltage; 구동전압을 이용하여 게이트 하이전압을 생성하여 출력하는 단계;Generating and outputting a gate high voltage using the driving voltage; 상기 게이트 하이전압을 충전하는 단계; Charging the gate high voltage; 상기 게이트 하이전압의 출력이 중단되면 상기 충전된 게이트 하이전압을 방전시키는 단계; 및Discharging the charged gate high voltage when the output of the gate high voltage is stopped; And 상기 방전된 게이트 하이전압에 응답하여 액정패널에 잔존하는 전압이 방전되는 단계를 포함하고, Discharging the voltage remaining in the liquid crystal panel in response to the discharged gate high voltage; 상기 충전된 게이트 하이전압을 방전시키는 단계는 Discharging the charged gate high voltage 전원부로부터의 구동전압 중 게이트 하이전압을 스위칭하기 위해 게이트 하이전압의 입력단과 출력단 사이에 직렬로 연결된 제 1 및 제 2 다이오드와; 상기 제 1 및 제 2 다이오드의 사이에 그라운드 전압과 병렬구조로 연결된 적어도 하나의 캐패시터와; 그리고 상기 게이트 하이전압의 입력단과 출력단 사이에 상기 제 1 및 제 2 다이오드와 병렬구조로 연결된 저항을 통해 상기 게이트 하이전압 방전이 이루어지도록 하며, First and second diodes connected in series between an input terminal and an output terminal of the gate high voltage to switch the gate high voltage among the driving voltages from the power supply unit; At least one capacitor connected in parallel with the ground voltage between the first and second diodes; The gate high voltage is discharged through a resistor connected in parallel with the first and second diodes between an input terminal and an output terminal of the gate high voltage. 상기 적어도 하나의 캐패시터에 충전된 게이트 하이전압은 상기 제 2 다이오드의 문턱전압과 상기 게이트 하이전압의 합보다 높을때 방전되는 것을 특징으로 하는 액정 표시장치의 잔상 제거방법. And the gate high voltage charged in the at least one capacitor is discharged when the threshold voltage of the second diode is higher than the sum of the threshold voltage of the second diode and the gate high voltage. 제 6 항에 있어서,The method of claim 6, 상기 게이트 하이전압을 충전하는 단계는Charging the gate high voltage 상기 게이트 하이전압을 출력시킴과 동시에 상기 게이트 하이전압을 충전시키는 것을 특징으로 하는 액정 표시장치의 잔상 제거방법. And outputting the gate high voltage and charging the gate high voltage at the same time. 제 7 항에 있어서, The method of claim 7, wherein 액정패널에 잔존하는 전압이 방전되는 단계는The voltage remaining on the liquid crystal panel is discharged 상기 충전된 게이트 하이전압이 방전되어 상기 액정패널에 형성된 다수의 TFT를 턴-온 시키고, 상기 턴-온된 TFT를 통해 액정패널에 잔존하는 전압들이 방전되는 것을 특징으로 하는 액정 표시장치의 잔상 제거방법. The charged gate high voltage is discharged to turn on a plurality of TFTs formed in the liquid crystal panel, and the remaining voltages of the liquid crystal panel are discharged through the turned on TFT. .
KR1020060061528A 2006-06-30 2006-06-30 Eliminating afterimage circuit for liquid crystal display device and method for driving the same KR101232174B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061528A KR101232174B1 (en) 2006-06-30 2006-06-30 Eliminating afterimage circuit for liquid crystal display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061528A KR101232174B1 (en) 2006-06-30 2006-06-30 Eliminating afterimage circuit for liquid crystal display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20080002623A KR20080002623A (en) 2008-01-04
KR101232174B1 true KR101232174B1 (en) 2013-02-12

Family

ID=39214385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061528A KR101232174B1 (en) 2006-06-30 2006-06-30 Eliminating afterimage circuit for liquid crystal display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR101232174B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113737B1 (en) * 2013-12-31 2020-05-21 엘지디스플레이 주식회사 Liquid crystal display device And a method of driving the same
KR102450256B1 (en) * 2015-09-30 2022-09-30 엘지디스플레이 주식회사 Liquid Crystal Display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1082985A (en) 1996-09-06 1998-03-31 Casio Comput Co Ltd Display element and display element device
KR20030075343A (en) * 2002-03-18 2003-09-26 삼성전자주식회사 Circuit for driving liquid crystal display panel and method for driving thereof
KR20050095443A (en) * 2004-03-26 2005-09-29 엘지.필립스 엘시디 주식회사 Field sequential color lcd and driving method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1082985A (en) 1996-09-06 1998-03-31 Casio Comput Co Ltd Display element and display element device
KR20030075343A (en) * 2002-03-18 2003-09-26 삼성전자주식회사 Circuit for driving liquid crystal display panel and method for driving thereof
KR20050095443A (en) * 2004-03-26 2005-09-29 엘지.필립스 엘시디 주식회사 Field sequential color lcd and driving method thereof

Also Published As

Publication number Publication date
KR20080002623A (en) 2008-01-04

Similar Documents

Publication Publication Date Title
US8125424B2 (en) Liquid crystal display device and driving method thereof
US8432343B2 (en) Liquid crystal display device and driving method thereof
KR101245944B1 (en) Liquid crystal display device and driving method thereof
US11081040B2 (en) Pixel circuit, display device and driving method
KR101493277B1 (en) Display apparaturs and discharge apparatus of the same
US10049634B2 (en) Pixel circuit and driving method thereof, driving circuit, display device
KR101362155B1 (en) Liquid crystal display device and method thereof
JP4982349B2 (en) Liquid crystal display device and driving method thereof
KR101611904B1 (en) Liquid crystal display device and driving method thereof
KR100959780B1 (en) Liquid crystal display, apparatus and method for driving thereof
KR101818465B1 (en) Driving apparatus for liquid crystal display device
KR20090005500A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101232174B1 (en) Eliminating afterimage circuit for liquid crystal display device and method for driving the same
KR20090070253A (en) Liquid crystal display device and driving method thereof
KR102276247B1 (en) Shift resistor and Liquid crystal display device using the same
JP2014235187A (en) Liquid crystal display device and driving method of liquid crystal display device
KR101117983B1 (en) A liquid crystal display device and a method for driving the same
KR20070067969A (en) Liquid crystal display, and method of driving the same
KR20040059319A (en) Liquid crystal display device and method of dirving the same
KR20080046934A (en) Liquid crystal display and method of driving the same
KR100848961B1 (en) Method of Driving Liquid Crystal Display Module and Apparatus thereof
KR102328982B1 (en) Method for driving display device
KR101332050B1 (en) Liquid crystal display
KR101147119B1 (en) Apparatus and method for generating common voltage of liquid crystal display device
KR101830605B1 (en) Circuit for generating driving voltages and image display device using the samr, and method of generating driving voltages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7