KR20040059319A - Liquid crystal display device and method of dirving the same - Google Patents
Liquid crystal display device and method of dirving the same Download PDFInfo
- Publication number
- KR20040059319A KR20040059319A KR1020020085926A KR20020085926A KR20040059319A KR 20040059319 A KR20040059319 A KR 20040059319A KR 1020020085926 A KR1020020085926 A KR 1020020085926A KR 20020085926 A KR20020085926 A KR 20020085926A KR 20040059319 A KR20040059319 A KR 20040059319A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- pixel
- liquid crystal
- pixel data
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
Abstract
Description
본 발명은 액정 표시 장치에 관한 것으로, 특히 액정의 응답 속도를 향상시킬 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of improving the response speed of liquid crystals.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel having a pixel matrix and a driving circuit for driving the liquid crystal display panel.
구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(2)과, 액정 패널(2)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)를 구비한다.Specifically, the liquid crystal display includes a liquid crystal panel 2 having a pixel matrix as shown in FIG. 1, a gate driver 4 for driving gate lines GL0 to GLn of the liquid crystal panel 2, A data driver 6 for driving the data lines DL1 to DLm of the liquid crystal panel 2, and a timing controller 8 for controlling the driving timing of the gate driver 4 and the data driver 6. do.
액정 패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.The liquid crystal panel 2 includes a pixel matrix composed of pixels formed at regions defined by intersections of the gate lines GL and the data lines DL. Each of the pixels includes a liquid crystal cell Clc for adjusting light transmittance according to a pixel signal, and thin film transistors TFT for driving the liquid crystal cell Clc.
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell Clc. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell Clc.
액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell Clc is equivalently represented by a capacitor and includes a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell Clc further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. In the liquid crystal cell Clc, an array state of liquid crystals having dielectric anisotropy varies according to pixel signals charged through the thin film transistor TFT, thereby adjusting grayscale.
게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 상기 스캔 펄스의 펄스 폭을 타이밍 제어부(8)로부터의 게이트 출력 이네이블(Gate Output Enable; 이하, GOE라 함) 신호에 따라 제어하게 된다. 이러한 게이트 드라이버(4)는 게이트 라인들(GL0 내지 DLn)을 분할하여 구동하기 위한 다수개의 게이트 드라이브 IC들(Integrated Circuit)을 포함하게 된다.The gate driver 4 shifts the gate start pulse GSP from the timing controller 8 according to the gate shift clock GSC to sequentially gate the gate lines GL1 to GLm. Supply a scan pulse of high voltage (VGH). The gate driver 14 supplies the gate low voltage VGL to the gate lines GL in the remaining periods during which the scan pulse of the gate high voltage VGH is not supplied. In addition, the gate driver 4 controls the pulse width of the scan pulse according to a gate output enable signal (hereinafter referred to as a GOE) signal from the timing controller 8. The gate driver 4 includes a plurality of gate drive ICs (Integrated Circuits) for dividing and driving the gate lines GL0 to DLn.
데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 펄스(Source Start Pulse; 이하, SSP라 함)를 소스 쉬프트 클럭(Source Shift Clock; 이하, SSC라 함)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 상기 SSC에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; 이하, SOE라 함) 신호에 응답하여 라인단위로 공급한다. 데이터 드라이버(6)는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 화소 데이터(RGB)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어(이하, POL이라 함) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(6)는 상기 SOE 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL1 내지 DLm)에 공급되는 기간을 결정한다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 드라이브 IC들을 포함하게 된다.The data driver 6 generates a sampling signal by shifting the source start pulse (hereinafter referred to as SSP) from the timing controller 8 according to the source shift clock (hereinafter referred to as SSC). do. The data driver 6 latches the pixel data RGB according to the SSC according to the sampling signal and then lines by line in response to a source output enable signal (SOE). Supply. The data driver 6 converts pixel data RGB, which is supplied in units of lines, into analog pixel signals by using different gamma voltages, and supplies them to the analog pixel signals. Here, the data driver 6 determines the polarity of the pixel signal in response to the polarity control (hereinafter referred to as POL) signal from the timing controller 8 when converting the pixel data into the pixel signal. The data driver 6 determines a period in which the pixel signal is supplied to the data lines DL1 to DLm in response to the SOE signal. The data driver 6 includes a plurality of data drive ICs for dividing and driving the data lines DL1 to DLm.
타이밍 제어부(8)는 게이트 드라이버(4)를 제어하는 GSP, GSC, GOE 신호 등을 발생하고, 데이터 드라이버(6)를 제어하는 SSP, SSC, SOE, POL 신호 등을 발생한다. 이 경우, 타이밍 제어부(8)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.The timing controller 8 generates GSP, GSC, GOE signals, etc. for controlling the gate driver 4, and generates SSP, SSC, SOE, POL signals, etc., for controlling the data driver 6. In this case, the timing controller 8 transmits a data enable (DE) signal, a horizontal sync signal (Hsync), a vertical sync signal (Vsync), and pixel data (RGB) indicating a valid data section input from the outside. Control signals such as the GSP, GSC, GOE, SSP, SSC, SOE, and POL are generated by using a dot clock (DCLK) that determines timing.
도 2는 도 1에 도시된 임의의 액정셀(Clc)에서의 화소 신호의 충전 특성을 도시한 파형도이다.FIG. 2 is a waveform diagram illustrating charging characteristics of a pixel signal in an arbitrary liquid crystal cell Clc illustrated in FIG. 1.
도 2를 참조하면, 임의의 액정셀(Clc)이 박막 트랜지스터(TFT)를 통해 접속된 게이트 라인(GL)에는 한 수평 기간에서는 게이트 하이 전압(VGH)을 갖고 나머지 수평기간에서는 게이트 로우 전압(VGL)을 갖는 게이트 신호(G)가 공급된다. 그리고, 그 액정셀(Clc)이 상기 박막 트랜지스터(TFT)를 통해 접속된 데이터 라인(DL)에는 공통 전압(Vcom)을 기준으로 정극성(+)과 부극성(-)을 교번하는 화소 신호(D)가 공급된다. 이에 따라, 액정셀(Clc)에는 게이트 하이 전압(VGH)에 의해 턴-온된 박막 트랜지스터(TFT)를 통해 데이터 라인(DL)에 공급되어진 정극성(+)의 화소 신호(D)를 상승 기간을 갖고 충전된다. 이렇게 액정셀(Clc)에 충전된 전압(Vp)은 게이트 로우 전압(VGL)에 의해 박막 트랜지스터(TFT)가 턴-오프되는 기간 동안 그 충전 전압 레벨을 유지하게 된다. 이 경우, 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 떨어지는 지점에서 액정셀에 충전된 전압(Vp)는 피드 트로우 전압(Feed Through Voltage ; ΔVp) 만큼 감소하게 된다. 그리고, 감소된 액정셀(Clc)의 충전 전압(Vp)은 다음 프레임에서 새로운 화소 신호가 공급될 때까지 유지된다.Referring to FIG. 2, an arbitrary liquid crystal cell Clc has a gate high voltage VGH in one horizontal period and a gate low voltage VGL in another horizontal period in a gate line GL connected through a thin film transistor TFT. Is supplied with a gate signal (G). In addition, the data signal DL whose liquid crystal cell Clc is connected through the thin film transistor TFT has a pixel signal alternately alternating positive and negative polarities based on a common voltage Vcom. D) is supplied. Accordingly, the liquid crystal cell Clc receives the rising period of the positive pixel signal D supplied to the data line DL through the thin film transistor TFT turned on by the gate high voltage VGH. And is charged. The voltage Vp charged in the liquid crystal cell Clc maintains the charging voltage level during the period in which the thin film transistor TFT is turned off by the gate low voltage VGL. In this case, at the point where the gate high voltage VGH drops to the gate low voltage VGL, the voltage Vp charged in the liquid crystal cell is reduced by the feed through voltage ΔVp. The reduced charging voltage Vp of the liquid crystal cell Clc is maintained until a new pixel signal is supplied in the next frame.
한편, 액정은 다음 수학식 1에서 알 수 있는 바와 같이 고유한 점성과 탄성 등의 특성으로 인하여 응답 속도가 느린 단점을 가지고 있다.On the other hand, the liquid crystal has a disadvantage in that the response speed is slow due to intrinsic viscosity, elasticity, and the like as can be seen in the following equation (1).
여기서, τ는 액정이 인가 전압에 반응하는 라이징 타임(Rising Time; RS)을,는 액정 분자의 회전점도(Rotational Viscosity)를, d는 액정셀(Clc)의 셀갭을,은 액정의 유전율을, V는 인가 전압을, Vth는 액정 분자가 경사운동을 하는 프리드릭 천이 전압(Freederick Transition Voltage)을 의미한다.Here, τ denotes a rising time (RS) at which the liquid crystal responds to an applied voltage. Is the rotational viscosity of the liquid crystal molecules, d is the cell gap of the liquid crystal cell (Clc), Is the dielectric constant of the liquid crystal, V is the applied voltage, and Vth is a Freederick Transition Voltage in which the liquid crystal molecules are inclined.
이에 따라, 액정의 라이징 타임(τ)과 반비례 관계를 갖는 액정의 응답 속도는 액정 재료의 물성 및 전극간의 거리에 따라 달라지기도 하지만, 주로 액정에 인가되는 전압(V), 즉 액정셀에 충전된 전압(Vp)과 비례 관계를 가지게 된다. 그런데, 일반적으로 데이터 드라이버(6)에서 데이터 라인(DL)에 공급하는 화소 신호의 출력 전압이 비교적 낮음에 따라 액정의 응답 속도가 느린 단점을 가지고 있다. 예를 들면, TN 모드 액정의 라이징 타임(τ)은 통상 20-80ms이다. 이러한 액정의 라이징 타임(τ)은 동영상의 한 프레임 기간(NTSC: 16.67ms) 보다 길기 때문에 액정이 현재 프레임에서 인가된 전압에 따라 원하는 만큼 반응하기 이전에 다음 프레임의 전압이 인가되어 잔상과 같은 문제가 발생하고, 특히 동영상을 표시하는 경우 화면이 흐릿하게 되는 모션 블러링(Motion Blurring) 현상이 나타나게 된다.Accordingly, although the response speed of the liquid crystal having an inverse relationship with the rising time (τ) of the liquid crystal may vary depending on the properties of the liquid crystal material and the distance between the electrodes, the voltage V applied to the liquid crystal, that is, the liquid crystal cell It has a proportional relationship with the voltage Vp. However, in general, as the output voltage of the pixel signal supplied from the data driver 6 to the data line DL is relatively low, the response speed of the liquid crystal is slow. For example, the rising time τ of the TN mode liquid crystal is usually 20-80 ms. Since the rising time τ of the liquid crystal is longer than one frame period (NTSC: 16.67 ms) of the video, the voltage of the next frame is applied before the liquid crystal reacts as desired according to the voltage applied in the current frame. In particular, when the video is displayed, a motion blurring phenomenon occurs in which the screen is blurred.
특히, 프레임들간의 화소 신호 전압차가 상대적으로 작은 경우 액정 응답 속도가 느리고, 상대적으로 큰 경우 액정 응답 속도는 빨라지게 된다.In particular, when the pixel signal voltage difference between the frames is relatively small, the liquid crystal response speed is slow, and when the pixel signal voltage is relatively large, the liquid crystal response speed is high.
따라서, 본 발명의 목적은 프레임들간의 화소 신호 전압차에 따른 임펄스 전압을 이용하여 액정 응답 속도를 향상시킬 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a driving method thereof which can improve the liquid crystal response speed by using an impulse voltage according to a pixel signal voltage difference between frames.
도 1은 종래의 액정 표시 장치를 개략적으로 도시한 도면.1 is a view schematically showing a conventional liquid crystal display device.
도 2는 도 1에 도시된 액정셀의 충전 특성도.2 is a charging characteristic diagram of the liquid crystal cell shown in FIG.
도 3은 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 도시한 도면.3 is a schematic view of a liquid crystal display according to an exemplary embodiment of the present invention.
도 4는 도 3에 도시된 액정셀의 충전 특성도.4 is a charging characteristic diagram of the liquid crystal cell shown in FIG. 3.
도 5는 도 3에 도시된 데이터 변조부의 구체적인 구성을 도시한 블록도.FIG. 5 is a block diagram illustrating a detailed configuration of a data modulator shown in FIG. 3. FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2, 12 : 액정 패널 4, 14 : 게이트 드라이버2, 12: liquid crystal panel 4, 14: gate driver
6, 16 : 데이터 드라이버 8, 18 : 타이밍 제어부6, 16: data driver 8, 18: timing control unit
20 : 데이터 변조부 22 : 프레임 메모리20: data modulator 22: frame memory
24 : 비교기 26 : 데이터 변조기24: Comparator 26: Data Modulator
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 게이트 라인에 공급된 스캔 신호에 응답하여 박막 트랜지스터를 통해 데이터 라인에 공급된 보조 화소 신호와 메인 화소 신호를 충전하는 액정셀들을 포함하는 액정 패널과; 상기 스캔 신호를 생성하여 상기 게이트 라인으로 공급하는 게이트 드라이버와; 변조 화소 데이터를 아날로그 형태인 상기 보조 화소 신호로 변환하고 화소 데이터를 아날로그 형태인 상기 메인 화소 신호로 변환하여 상기 데이터 라인으로 공급하는 데이터 드라이버와; 이전 프레임의 화소 데이터와 현재 프레임의 화소 데이터를 비교하여 현재 프레임의 화소 데이터를 변조하는 데이터 변조부와; 상기 데이터 변조부로부터의 변조된 화소 데이터와 외부로부터 입력된 현재 프레임의 화소 데이터를 정렬하여 상기 데이터 드라이버로 공급함과 아울러 상기 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 제어부를 구비하는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display according to the present invention is a liquid crystal including liquid crystal cells for charging an auxiliary pixel signal and a main pixel signal supplied to a data line through a thin film transistor in response to a scan signal supplied to a gate line. A panel; A gate driver generating the scan signal and supplying the scan signal to the gate line; A data driver for converting modulation pixel data into the auxiliary pixel signal in analog form and converting pixel data into the main pixel signal in analog form and supplying the data signal to the data line; A data modulator for comparing pixel data of a previous frame with pixel data of a current frame to modulate pixel data of a current frame; And a timing controller for aligning the modulated pixel data from the data modulator with the pixel data of the current frame input from the outside to the data driver and controlling driving timing of the gate driver and the data driver. do.
상기 데이터 드라이버는 상기 박막 트랜지스터가 상기 스캔 신호에 의해 턴-온되는 기간에 상기 보조 화소 신호 및 메인 화소 신호를 순차적으로 상기 데이터 라인에 공급하여 해당 액정셀에 충전되게 하는 것을 특징으로 한다.The data driver may be configured to sequentially supply the auxiliary pixel signal and the main pixel signal to the data line to be charged in the corresponding liquid crystal cell while the thin film transistor is turned on by the scan signal.
상기 보조 화소 신호는 그와 함께 공급되는 메인 화소 신호와 크거나 같은 전압을 갖도록 설정된 것을 특징으로 한다.The auxiliary pixel signal is set to have a voltage equal to or greater than the main pixel signal supplied thereto.
상기 데이터 변조부는 상기 이전 프레임의 화소 데이터와 현재 프레임의 화소 데이터의 차이값에 따라 상기 현재 프레임의 화소 데이터를 변조하여 상기 변조 화소 데이터를 생성하는 것을 특징으로 한다.The data modulator may generate the modulated pixel data by modulating pixel data of the current frame according to a difference between pixel data of the previous frame and pixel data of the current frame.
상기 데이터 변조부는 상기 프레임들간의 화소 데이터 차이값이 큰 경우 상대적으로 작은 전압의 보조 화소 신호에 대응하는 변조 화소 데이터를 생성하고. 그 화소 데이터 차이값이 작은 경우 상대적으로 큰 전압의 보조 화소 신호에 대응하는 변조 화소 데이터를 생성하는 것을 특징으로 한다.The data modulator generates modulated pixel data corresponding to an auxiliary pixel signal having a relatively small voltage when the pixel data difference value between the frames is large. When the pixel data difference value is small, modulated pixel data corresponding to the auxiliary pixel signal having a relatively large voltage is generated.
본 발명에 따른 액정 표시 장치의 구동 방법은 이전 프레임의 화소 데이터와 현재 프레임의 화소 데이터와 차이값에 따라 상기 현재 프레임의 화소 데이터를 변조하여 변조 화소 데이터를 생성하는 단계와; 상기 변조 화소 데이터와 상기 현재 프레임의 화소 데이터를 공급 순서에 맞게 정렬하여 공급하는 단계와; 상기 변조 화소 데이터와 상기 화소 데이터를 아날로그 형태인 보조 화소 신호와 메인 화소 신호로 각각 변환하는 단계와; 게이트 라인에 공급되는 스캔 신호에 응답하여 상기 보조 화소 신호 및 메인 화소 신호를 데이터 라인에 공급하여 해당 액정셀에 충전시키는 단계를 포함하는 것을 특징으로 한다.A method of driving a liquid crystal display according to the present invention includes generating modulated pixel data by modulating pixel data of a current frame according to a difference value between pixel data of a previous frame and pixel data of a current frame; Supplying the modulated pixel data and the pixel data of the current frame in a sorted order of supply; Converting the modulated pixel data and the pixel data into an auxiliary pixel signal and a main pixel signal in an analog form; And supplying the auxiliary pixel signal and the main pixel signal to the data line in response to the scan signal supplied to the gate line to charge the corresponding liquid crystal cell.
상기 변조 화소 데이터를 생성하는 단계는 상기 프레임들간의 화소 데이터 차이값이 큰 경우 상대적으로 작은 전압의 보조 화소 신호에 대응하는 변조 화소 데이터를 생성하고. 그 화소 데이터 차이값이 작은 경우 상대적으로 큰 전압의 보조 화소 신호에 대응하는 변조 화소 데이터를 생성하는 단계를 포함하는 것을 특징으로 한다.The generating of the modulated pixel data may include generating modulated pixel data corresponding to an auxiliary pixel signal having a relatively small voltage when the pixel data difference value between the frames is large. Generating modulated pixel data corresponding to the auxiliary pixel signal having a relatively large voltage when the pixel data difference value is small.
상기 보조 화소 신호 및 메인 화소 신호를 상기 데이터 라인에 순차적으로 공급하여 상기 스캔 신호에 의해 턴-온된 박막 트랜지스터를 통해 상기 액정셀에 순차적으로 충전되게 하는 것을 특징으로 한다.The auxiliary pixel signal and the main pixel signal may be sequentially supplied to the data line to sequentially charge the liquid crystal cell through the thin film transistor turned on by the scan signal.
상기 보조 화소 신호는 그와 함께 공급되는 메인 화소 신호와 크거나 같은 전압을 갖도록 설정된 것을 특징으로 한다.The auxiliary pixel signal is set to have a voltage equal to or greater than the main pixel signal supplied thereto.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 3 내지 도 5를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 5.
도 3은 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
도 3에 도시된 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널(12)과, 액정 패널(12)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정 패널(12)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)의 구동 타이밍을 제어하기 위한 타이밍 제어부(18)와, 프레임들간의 화소 데이터를 비교하여 변조 데이터(D)를 발생하여 타이밍 제어부(18)로 공급하는 데이터 변조부(20)를 구비한다.The liquid crystal display shown in FIG. 3 includes a liquid crystal panel 12 having a pixel matrix, a gate driver 14 for driving gate lines GL0 to GLn of the liquid crystal panel 12, and a liquid crystal panel 12. A data driver 16 for driving the data lines DL1 to DLm of the second component, a timing controller 18 for controlling the driving timing of the gate driver 14 and the data driver 16, and pixel data between the frames. And a data modulator 20 for generating the modulated data D and supplying the modulated data D to the timing controller 18.
액정 패널(12)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.The liquid crystal panel 12 includes a pixel matrix composed of pixels formed at respective regions defined by intersections of the gate lines GL and the data lines DL. Each of the pixels includes a liquid crystal cell Clc for adjusting light transmittance according to a pixel signal, and thin film transistors TFT for driving the liquid crystal cell Clc.
게이트 라인들(GL1 내지 GLn)은 게이트 드라이버(12)로부터의 게이트 하이 전압(VGH)의 스캔 펄스를 공급하여 박막 트랜지스터(TFT)를 턴-온시킨다. 그리고, 게이트 라인들(GL1 내지 GLn)은 게이트 드라이버(12)로부터의 게이트 로우 전압(VGL)을 공급하여 박막 트랜지스터(TFT)를 턴-오프시킨다.The gate lines GL1 to GLn turn on the thin film transistor TFT by supplying a scan pulse of the gate high voltage VGH from the gate driver 12. The gate lines GL1 to GLn supply the gate low voltage VGL from the gate driver 12 to turn off the thin film transistor TFT.
데이터 라인들(DL1 내지 DLm)은 데이터 드라이버(24)로부터의 화소 신호를 공급한다. 특히, 데이터 라인들(DL1 내지 DLm)은 게이트 하이 전압(VGH)이 공급되는 수평 기간 마다 도 4에 도시된 바와 같이 보조 화소 신호(APS)와 메인 화소 신호(MPS)로 구성되는 화소 신호(PS)를 데이터 라인들(DL1 내지 DLm)에 공급하게 된다.The data lines DL1 to DLm supply the pixel signal from the data driver 24. In particular, each of the data lines DL1 to DLm includes a pixel signal PS including an auxiliary pixel signal APS and a main pixel signal MPS as shown in FIG. 4 in a horizontal period in which the gate high voltage VGH is supplied. ) Is supplied to the data lines DL1 to DLm.
박막 트랜지스터(TFT)는 게이트 라인(GL)의 게이트 하이 전압(VGH)에 의해 턴-온되어 데이터 라인(DL)으로부터 순차적으로 공급되는 보조 화소 신호(APS)와 메인 화소 신호(MPS)를 액정셀(Clc)에 충전시키고, 게이트 로우 전압(VGL)에 의해 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on by the gate high voltage VGH of the gate line GL to supply the auxiliary pixel signal APS and the main pixel signal MPS sequentially supplied from the data line DL. (Clc) and turned off by the gate low voltage (VGL) to maintain the pixel signal charged in the liquid crystal cell (Clc).
액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(Clc)은 턴-온된 박막 트랜지스터(TFT)를 통해 도 4에 도시된 바와 같이 상대적으로 높은 전압을 가지고 공급되는 보조 화소 신호(APS)를 충전한 다음 메인 화소신호(MPS)를 충전하게 된다. 이 경우, 상대적으로 높은 전압을 갖는 보조 화소 신호(APS)에 도 4에 도시된 바와 같이 액정셀(Clc)에 충전된 전압(Vp)의 면적이 증가하게 된다. 특히, 보조 화소 신호(MPS)의 크기는 이전 프레임에 충전된 메인 화소 신호(MPS)와 현재 프레임에서 충전되어질 메인 화소 신호(MPS) 간의 전압차에 따라 달라지게 된다. 예를 들면, 두 프레임의 메인 화소 신호들(MPS) 간의 전압차가 작은 경우 보조 화소 신호(MPS)의 크기는 크게 설정되고, 전압차가 큰 경우 보조 화소 신호(MPS)의 크기는 작게 설정된다. 이에 따라, 액정셀(Clc)의 구동 전압이 증가하게 되므로 전술한 수학식 1과 같은 관계에 의해 액정의 라이징 타임(τ)이 감소하게 되므로 액정 응답 속도를 향상시킬 수 있게 된다.The liquid crystal cell Clc is equivalently represented by a capacitor and includes a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell Clc further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The liquid crystal cell Clc charges the auxiliary pixel signal APS supplied with a relatively high voltage through the turned-on thin film transistor TFT and then charges the main pixel signal MPS. Done. In this case, as shown in FIG. 4, the area of the voltage Vp charged in the liquid crystal cell Clc increases in the auxiliary pixel signal APS having a relatively high voltage. In particular, the size of the auxiliary pixel signal MPS depends on the voltage difference between the main pixel signal MPS charged in the previous frame and the main pixel signal MPS to be charged in the current frame. For example, when the voltage difference between the main pixel signals MPS of two frames is small, the size of the auxiliary pixel signal MPS is set to be large, and when the voltage difference is large, the size of the auxiliary pixel signal MPS is set to be small. Accordingly, since the driving voltage of the liquid crystal cell Clc is increased, the rising time τ of the liquid crystal is reduced by the relationship as shown in Equation 1, thereby improving the liquid crystal response speed.
이러한 액정셀(Clc)은 충전된 전압(Vp)에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.In the liquid crystal cell Clc, the arrangement state of the liquid crystal having the dielectric anisotropy varies according to the charged voltage Vp, thereby adjusting the light transmittance to realize gray scale.
게이트 드라이버(14)는 타이밍 제어부(18)로부터의 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(14)는 상기 스캔 펄스의 펄스 폭을 타이밍 제어부(8)로부터의 게이트 출력 이네이블(GOE) 신호에 따라 제어하게 된다.The gate driver 14 shifts the gate start pulse GSP from the timing controller 18 according to the gate shift clock GSC to sequentially scan the gate high voltage VGH to the gate lines GL1 to GLm. To supply. The gate driver 14 supplies the gate low voltage VGL to the gate lines GL in the remaining periods during which the scan pulse of the gate high voltage VGH is not supplied. In addition, the gate driver 14 controls the pulse width of the scan pulse according to the gate output enable (GOE) signal from the timing controller 8.
데이터 드라이버(16)는 타이밍 제어부(18)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(16)는 상기 SSC에 따라 입력되는 변조 화소 데이터(MD)와 정상 화소 데이터(D)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(SOE) 신호에 응답하여 라인단위로 공급한다. 데이터 드라이버(16)는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 변조 화소 데이터(MD)를 아날로그 보조 화소 신호(APS)로 변환하고, 정상 화소 데이터(D)를 아날로그 메인 화소 신호(MPS)로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(16)는 상기 변조 화소 데이터(MD) 및 정상 화소 데이터(D)를 보조 화소 신호(APS) 및 메인 화소 신호(MPS)로 변환할 때 타이밍 제어부(18)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호(APS, MPS)의 극성을 결정하게 된다. 그리고, 데이터 드라이버(16)는 상기 SOE 신호에 응답하여 상기 보조 화소 신호(APS)를 데이터 라인들(DL1 내지 DLm)에 공급한 다음, 상기 메인 화소 신호(MPS)를 데이터 라인들(DL1 내지 DLm)에 공급한다.The data driver 16 shifts the source start pulse SSP from the timing controller 18 in accordance with the source shift clock SSC to generate a sampling signal. The data driver 16 latches the modulated pixel data MD and the normal pixel data D according to the SSC according to the sampling signal, and then lines by line in response to the source output enable signal SOE. Supply. The data driver 16 converts the modulated pixel data MD, which is supplied in units of lines, to the analog auxiliary pixel signal APS using different gamma voltages, and converts the normal pixel data D to the analog main pixel signal MPS. Is converted to the data lines DL1 and supplied to the data lines DL1 to DLm. Here, the data driver 16 controls the polarity control from the timing controller 18 when converting the modulated pixel data MD and the normal pixel data D into the auxiliary pixel signal APS and the main pixel signal MPS. In response to the POL signal, polarities of the pixel signals APS and MPS are determined. The data driver 16 supplies the auxiliary pixel signal APS to the data lines DL1 to DLm in response to the SOE signal, and then supplies the main pixel signal MPS to the data lines DL1 to DLm. Supplies).
타이밍 제어부(18)는 게이트 드라이버(14)를 제어하는 GSP, GSC, GOE 신호 등을 포함하는 게이트 제어 신호(GCS)를 발생하고, 데이터 드라이버(16)를 제어하는 SSP, SSC, SOE, POL 신호 등을 포함하는 데이터 제어 신호(DCS)를 발생한다. 이 경우, 타이밍 제어부(18)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다. 그리고 타이밍 제어부(18)는 데이터 변조부(20)로부터 입력되는 변조 화소 데이터(MD)와 외부로부터 입력되는 정상 화소 데이터(D)를 정렬하여 데이터 드라이버(16)에 공급한다.The timing controller 18 generates a gate control signal GCS including the GSP, GSC, and GOE signals for controlling the gate driver 14, and the SSP, SSC, SOE, and POL signals for controlling the data driver 16. Generate a data control signal DCS including the like. In this case, the timing controller 18 transmits a data enable (DE) signal, a horizontal sync signal (Hsync), a vertical sync signal (Vsync), and pixel data (RGB) indicating a valid data section input from the outside. Control signals such as the GSP, GSC, GOE, SSP, SSC, SOE, and POL are generated by using a dot clock (DCLK) that determines timing. The timing controller 18 aligns the modulated pixel data MD input from the data modulator 20 with the normal pixel data D input from the outside and supplies the same to the data driver 16.
데이터 변조부(20)는 이전 프레임의 화소 데이터와 현재 프레임의 화소 데이터를 비교하여 그 차이에 따라 서로 다른 크기의 변조 화소 데이터(MD)를 생성하여 타이밍 제어부(18)로 공급하게 된다.The data modulator 20 compares the pixel data of the previous frame with the pixel data of the current frame and generates modulation pixel data MD having different sizes according to the difference, and supplies the same to the timing controller 18.
이를 위하여, 데이터 변조부(20)는 도 5에 도시된 바와 같이 이전 프레임의 데이터를 저장하는 프레임 메모리(22)와, 프레임 메모리(22)로부터의 이전 프레임 화소 데이터(D')와 현재 프레임의 화소 데이터(D)를 비교하기 위한 비교기(24)와, 비교기의 출력에 따라 현재 프레임의 화소 데이터(D)를 변조하여 변조 화소 데이터(MD)를 타이밍 제어부(18)로 공급하는 데이터 변조기(26)를 구비한다.To this end, as illustrated in FIG. 5, the data modulator 20 includes a frame memory 22 storing data of a previous frame, a previous frame pixel data D ′ from the frame memory 22, and a current frame. A comparator 24 for comparing the pixel data D and a data modulator 26 for modulating the pixel data D of the current frame according to the output of the comparator and supplying the modulated pixel data MD to the timing controller 18. ).
프레임 메모리(22)는 이전 프레임의 화소 데이터를 저장한다.The frame memory 22 stores pixel data of the previous frame.
비교기(24)는 프레임 메모리(22)로부터의 이전 프레임의 화소 데이터(D')과 현재 프레임의 화소 데이터(D)를 비교하여 차이값을 출력하게 된다.The comparator 24 compares the pixel data D 'of the previous frame with the pixel data D of the current frame from the frame memory 22 and outputs a difference value.
데이터 변조기(26)는 비교기(24)로부터 출력되는 차이값에 따라 현재 프레임의 데이터(D)를 변조하여 출력하게 된다. 예를 들면, 데이터 변조기(26)는 비교기(24)의 차이값이 작은 경우 현재 프레임의 데이터(D)를 상대적으로 큰 보조 화소 신호(APS)로 변환되어질 변조 데이터(MD)로 변환한다. 반면에, 데이터 변조기(26)는 비교기(24)의 차이값이 큰 경우 현재 프레임의 데이터(D)를 상대적으로 작은 보조 화소 신호(APS)로 변환되어질 변조 데이터(MD)로 변환한다. 이 경우, 변조 데이터(MD)는 보조 화소 신호(APS)의 최소치가 해당 메인 화소 신호(MPS) 보다 크거나 같도록 설정된다.The data modulator 26 modulates and outputs data D of the current frame according to the difference value output from the comparator 24. For example, when the difference value of the comparator 24 is small, the data modulator 26 converts the data D of the current frame into modulated data MD to be converted into a relatively large auxiliary pixel signal APS. On the other hand, when the difference value of the comparator 24 is large, the data modulator 26 converts the data D of the current frame into modulated data MD to be converted into a relatively small auxiliary pixel signal APS. In this case, the modulation data MD is set such that the minimum value of the auxiliary pixel signal APS is greater than or equal to the corresponding main pixel signal MPS.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그 구동 방법은 프레임들간의 화소 신호 전압차에 따라 결정된 보조 화소 신호를 메인 화소 신호 이전에 충전시킴으로써 액정셀의 충전 전압을 증가시킬 수 있게 된다. 이에 따라, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에 의하면 액정 응답 속도를 향상시킬 수 있게 된다.As described above, the liquid crystal display and the driving method thereof according to the present invention can increase the charging voltage of the liquid crystal cell by charging the auxiliary pixel signal determined according to the pixel signal voltage difference between the frames before the main pixel signal. Accordingly, the liquid crystal display device and the driving method thereof according to the present invention can improve the liquid crystal response speed.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085926A KR100947770B1 (en) | 2002-12-28 | 2002-12-28 | Liquid crystal display device and method of dirving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085926A KR100947770B1 (en) | 2002-12-28 | 2002-12-28 | Liquid crystal display device and method of dirving the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059319A true KR20040059319A (en) | 2004-07-05 |
| KR100947770B1 KR100947770B1 (en) | 2010-03-18 |
Family
ID=37351329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085926A KR100947770B1 (en) | 2002-12-28 | 2002-12-28 | Liquid crystal display device and method of dirving the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100947770B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005048206B4 (en) * | 2005-03-07 | 2009-04-30 | Lg Display Co., Ltd. | Apparatus and method for driving an LCD |
| US8004482B2 (en) | 2005-10-14 | 2011-08-23 | Lg Display Co., Ltd. | Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage |
| KR101066491B1 (en) * | 2004-12-21 | 2011-09-21 | 엘지디스플레이 주식회사 | Apparatus and method for driving of liquid crystal display |
| KR101078555B1 (en) * | 2004-12-30 | 2011-11-01 | 엘지디스플레이 주식회사 | Unit for driving liquid crystal display device |
| KR20130049962A (en) * | 2011-11-07 | 2013-05-15 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and method for driving the same |
| KR20160076281A (en) * | 2014-12-22 | 2016-06-30 | 엘지디스플레이 주식회사 | Image processing circuit and display device including the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW394917B (en) * | 1996-04-05 | 2000-06-21 | Matsushita Electric Ind Co Ltd | Driving method of liquid crystal display unit, driving IC and driving circuit |
| KR100421500B1 (en) * | 2001-06-09 | 2004-03-12 | 엘지.필립스 엘시디 주식회사 | Method and Apparatus For Corecting Color Liquid Crystal Display |
-
2002
- 2002-12-28 KR KR1020020085926A patent/KR100947770B1/en active IP Right Grant
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066491B1 (en) * | 2004-12-21 | 2011-09-21 | 엘지디스플레이 주식회사 | Apparatus and method for driving of liquid crystal display |
| KR101078555B1 (en) * | 2004-12-30 | 2011-11-01 | 엘지디스플레이 주식회사 | Unit for driving liquid crystal display device |
| DE102005048206B4 (en) * | 2005-03-07 | 2009-04-30 | Lg Display Co., Ltd. | Apparatus and method for driving an LCD |
| US8259052B2 (en) | 2005-03-07 | 2012-09-04 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display with a modulated data voltage for an accelerated response speed of the liquid crystal |
| US8004482B2 (en) | 2005-10-14 | 2011-08-23 | Lg Display Co., Ltd. | Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage |
| KR20130049962A (en) * | 2011-11-07 | 2013-05-15 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and method for driving the same |
| KR20160076281A (en) * | 2014-12-22 | 2016-06-30 | 엘지디스플레이 주식회사 | Image processing circuit and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100947770B1 (en) | 2010-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101341905B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
| KR101245944B1 (en) | Liquid crystal display device and driving method thereof | |
| KR101213810B1 (en) | Apparatus and method for driving LCD | |
| KR20080002237A (en) | Gate driving circuit, liquid crystal display using the same and driving method thereof | |
| KR101354432B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| KR100496543B1 (en) | Liquid crystal display and method of driving the same | |
| KR100947770B1 (en) | Liquid crystal display device and method of dirving the same | |
| KR100481217B1 (en) | Method and apparatus for driving liquid crystal display device | |
| KR20120133881A (en) | Liquid crystal display device and driving method thereof | |
| KR20030055921A (en) | Liquid crystal display apparatus driven 2-dot inversion type and method of dirving the same | |
| KR101589751B1 (en) | Liquid crystal display | |
| KR101327875B1 (en) | LCD and drive method thereof | |
| KR100631118B1 (en) | Liquid crystal display and method of dirving the same | |
| KR100914778B1 (en) | Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type | |
| KR101166829B1 (en) | Apparatus and method for driving of liquid crystal display device | |
| KR100831284B1 (en) | Method for driving liquid crystal display | |
| KR102328982B1 (en) | Method for driving display device | |
| KR100517468B1 (en) | Liquid crystal display device | |
| KR100389023B1 (en) | Apparatus and Method for Correcting Gamma Voltage of Liquid Crystal Display | |
| KR20070066045A (en) | Method and apparatus for generating gamma voltage and liquid crystal display using the same | |
| KR101394923B1 (en) | LCD and drive method thereof | |
| KR100443830B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| KR20070030344A (en) | Liquid crystal display and driving method thereof | |
| KR20050055159A (en) | Liquid crystal display and driving method thereof | |
| KR20040058580A (en) | Liquid crystal display device and method of dirving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 11 |