JP2006106019A - Liquid crystal display device and driving control method for the same - Google Patents

Liquid crystal display device and driving control method for the same Download PDF

Info

Publication number
JP2006106019A
JP2006106019A JP2004288253A JP2004288253A JP2006106019A JP 2006106019 A JP2006106019 A JP 2006106019A JP 2004288253 A JP2004288253 A JP 2004288253A JP 2004288253 A JP2004288253 A JP 2004288253A JP 2006106019 A JP2006106019 A JP 2006106019A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
voltage
crystal display
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004288253A
Other languages
Japanese (ja)
Inventor
Masashi Igawa
雅視 井川
Original Assignee
Casio Comput Co Ltd
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Comput Co Ltd, カシオ計算機株式会社 filed Critical Casio Comput Co Ltd
Priority to JP2004288253A priority Critical patent/JP2006106019A/en
Publication of JP2006106019A publication Critical patent/JP2006106019A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device and a driving control method for the same, wherein the occurrence of display unevenness is prevented when shifting from a normal display operation state to a stand-by state.
SOLUTION: In the liquid crystal display device having a function of transferring from the normal display operation state to the stand-by state when it becomes in a waiting state, at least while a scanning line side driving means sequentially outputs a scanning driving signal to all scanning lines when shifting from the normal display operation state to the stand-by state, a signal Y and a common signal voltage of the same voltage level are respectively outputted to a unit cell circuit 231 and a common signal output means and thereafter, control for setting to the stand-by state is performed by stopping output of the scanning driving signal by the scanning side driving means.
COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はアクティブマトリクス型LCD(Liquid Crystal Display)を用いた液晶表示装置、及び当該液晶表示装置を駆動するための駆動制御方法に関する。 The present invention is a liquid crystal display device using an active matrix type LCD (Liquid Crystal Display), and a drive control method for driving the liquid crystal display device.

液晶を駆動させて画像表示する液晶表示装置が知られている。 By driving the liquid crystal liquid crystal display device for displaying images it is known. このような液晶表示装置には、液晶表示パネル上に複数の走査線と複数の信号線とをそれぞれ直交に配置し、各交点近傍に液晶画素を配置するアクティブマトリクス方式のものがある。 Such liquid crystal display devices, arranged a plurality of scan lines and a plurality of the signal lines respectively perpendicular to the liquid crystal display panel, there is an active matrix type arranged a liquid crystal pixel at each intersection neighborhood. このアクティブマトリクス型液晶表示装置においては、スイッチング素子(例えばTFT(Thin Film Transistor:薄膜トランジスタ))を介して信号ラインに接続される画素電極(表示画素)と、当該画素電極に対向して配置される共通電極との間に液晶が充填され、2つの電極間にて電場が形成されることにより液晶が駆動される。 In this active matrix type liquid crystal display device includes a switching element (e.g., TFT (Thin Film Transistor: TFT)) and the pixel electrode (display pixels) connected to the signal line via a, placed opposite to the pixel electrode liquid crystal is filled between the common electrode, the electric field at between the two electrodes the liquid crystal is driven by being formed.

図13は、液晶表示パネルの等価回路を示す図である。 Figure 13 is a diagram showing an equivalent circuit of the liquid crystal display panel. 液晶表示パネル10は、列方向に配設された複数の信号ラインLd及び行方向に配設された複数の走査ラインLgと、信号ラインLdと走査ラインLgの各交点近傍に配置された複数の画素電極と、各画素電極に対向して配置された共通電極(対向電極)と、画素電極と共通電極の間に充填、保持された液晶からなる液晶容量Clcと、該液晶容量Clcに並列に接続され、他端が補助容量配線Lcを介して所定電圧Vcsに接続され、液晶容量Clcに印加された信号電圧を保持するための補助容量Csと、走査ラインLgにゲート端子が接続され、上記画素電極にソース端子が接続され、信号ラインLdにドレイン端子が接続されたTFTと、補助容量配線Lcと各信号ラインLdとの間に接続された静電気保護抵抗Rcsと、を備える The liquid crystal display panel 10 includes a plurality of scan lines Lg arranged in a plurality of signal lines Ld and row directions arranged in the column direction, a plurality of which are disposed the signal line Ld at the intersections near the scan line Lg a pixel electrode, a common electrode arranged opposite to the pixel electrodes (counter electrodes), filled between the pixel electrode and the common electrode, a liquid crystal capacitor Clc formed of a liquid crystal held in parallel to the liquid crystal capacitance Clc is connected, the other end is connected to a predetermined voltage Vcs through the auxiliary capacitor line Lc, and an auxiliary capacitor Cs for holding the signal voltage applied to the liquid crystal capacitor Clc, the gate terminal is connected to the scan line Lg, the comprising a source terminal connected to the pixel electrode, and a TFT in the signal line Ld a drain terminal connected, and a static electricity protection resistor Rcs which is connected between the storage capacitor line Lc and the signal lines Ld なお、補助容量配線Lcと各信号ラインLd間にダイオードやトランジスタによる静電気保護回路が設けられており、静電気保護抵抗Rcsは、この静電気保護回路の等価的な抵抗成分を表わしたものである。 The auxiliary capacitor line Lc and has electrostatic protection circuit is provided by diodes and transistors between the signal lines Ld, electrostatic protection resistor Rcs is a diagram showing an equivalent resistance component of the electrostatic protection circuit.

このような構成を有する液晶表示パネル10を備える液晶表示装置においては、走査ドライバ30によって各行(走査ラインLg)に走査信号が順次印加されて選択状態となると、対応するTFTがオン状態となる。 In the liquid crystal display device having a liquid crystal display panel 10 having such a configuration, when the scanning signal to each row (scan line Lg) by the scan driver 30 is selected it is sequentially applied, the corresponding TFT is turned on. そして信号ドライバ92によって信号ラインLdに出力された表示信号電圧がTFTを介して各画素電極に印加されることにより、表示信号電圧と共通電極に印加されたコモン信号電圧VCOMとの電位差が各表示画素の液晶容量Clcに充電されて、該電位差に応じて各表示画素における液晶分子の配向状態が制御される。 And by the display signal voltage outputted to the signal line Ld by the signal driver 92 is applied to each pixel electrode through the TFT, the display potential difference between the common signal voltage VCOM applied to the common electrode and the display signal voltage It is charged in the liquid crystal capacitance Clc of the pixel, the alignment state of the liquid crystal molecules in each display pixel in accordance with the potential difference is controlled. これにより、所望の画像情報が液晶表示パネル10に表示される。 Thus, desired image information is displayed on the liquid crystal display panel 10.

ところで、上述したような液晶表示装置において、待機状態等になったときに、通常表示動作状態から非表示状態に設定するとともに、必要最小限の部分のみを動作させて、電力消費を低減させたスタンバイ状態に設定する機能を備えるものがある。 Incidentally, in the liquid crystal display device as described above, when it becomes the standby state or the like, and sets the non-display state from the normal display operating state, by operating only the minimum necessary parts, with reduced power consumption there is provided with a function of setting the standby state. このようなスタンバイ状態では、例えば、信号ドライバ92の出力がハイインピーダンス状態とされ、更に、走査ドライバ30による垂直走査が停止される。 In such a standby state, for example, the output of the signal driver 92 is made into a high impedance state, further, the vertical scanning by the scanning driver 30 is stopped. そのため、各表示画素の液晶容量Clcは、通常表示動作終了時の電圧を保持した状態となる。 Therefore, the liquid crystal capacitance Clc of each display pixel is in a state of normally holding the voltage at the display operation is finished. この表示画素に保持された電圧(残留電圧)は、周辺配線(走査ラインLg、信号ラインLd、補助容量配線Lc等)やTFT等を介して発生するリーク電流により、時間経過と共に徐々に放電されて、最終的に共通電極(コモン信号電圧VCOM)と同電位となる。 Voltage held in the display pixel (residual voltage), the peripheral wires (scanning lines Lg, the signal line Ld, the auxiliary capacitor line Lc, etc.) due to the leakage current generated through the or TFT or the like, is gradually discharged over time Te, becomes final common electrode (common signal voltage VCOM) at the same potential.

ここで、リーク電流により残留電圧がコモン信号電圧VCOMと同電位となるまでには、数秒程度の比較的長い時間を要するため、表示画像(残像)が徐々に消えていく(残像)過程がユーザの目に認識されることになる。 Here, before the residual voltage due to a leakage current becomes common signal voltage VCOM the same potential, it takes a relatively long time of about several seconds, the displayed image (residual image) that fades away (residual image) process user It will be recognized in the eyes that. このような表示の変化は、ユーザに対して見苦しさを感じさせる原因の一つとなっていた。 Such a display of changes, had become one of the causes to feel unsightly to the user. また、通常表示動作状態から待機状態に移行する度に、各表示画素の液晶分子に残留電圧に基づく直流電圧成分が印加されることになるため、液晶の劣化を招きやすいという問題も有していた。 Further, every time the transition from the normal display operation state to the standby state, since the liquid crystal molecules on the DC voltage component based on the residual voltage of each display pixel is to be applied, also has a problem that tends to cause deterioration of the liquid crystal It was.

このような残留電圧の問題を解決する手段として、例えば、特許文献1に記載されているような技術が知られている。 To solve such a problem of the residual voltage, for example, there is known a technique as described in Patent Document 1. すなわち、特許文献1においては、液晶表示装置の装置電源が遮断されてから、実際に電源から供給される駆動電力が遮断されるまでの所定の期間において、走査ドライバの垂直走査を継続させ、信号ドライバの出力をハイインピーダンス状態に制御することによって、信号ラインLdの電位を静電気保護抵抗Rcsと液晶容量Clcとの時定数に応じた十分短い時間で補助容量配線Lcの電位Vcs(コモン信号電圧VCOM)と同電位とすることにより、各表示画素に0V又は低電圧を書き込んで、残留電圧による残像を消す残像消去処理が行なわれるようにしている。 That is, in Patent Document 1, since the blocking device power of the liquid crystal display device, in fact a predetermined period until the drive power supply is cut off from the power supply, to continue the vertical scanning of the scan driver, the signal by controlling the output of the driver in a high impedance state, the potential of the signal line Ld at sufficiently short time corresponding to the time constant of the electrostatic protection resistor Rcs and the liquid crystal capacitance Clc auxiliary capacitor line Lc of the potential Vcs (common signal voltage VCOM ) and by the same potential, writes the 0V or low voltage to each display pixel, so that after image erasing process to erase the afterimage due to the residual voltage is performed.
特開2000−163025号公報 JP 2000-163025 JP

しかしながら、特許文献1に記載されている残像消去処理の方法では、以下のような問題があった。 However, in the method of after-image elimination process that is described in Patent Document 1, it has the following problems. 図14は信号ドライバ92の従来の要部構成図である。 Figure 14 is a conventional block diagram illustrating the principal components of a signal driver 92. 信号ドライバ92は概略、クロック信号CLKに基づいてシフトレジスタスタート信号SRTを所定方向に順次シフトさせるシフトレジスタ回路921と、シフトレジスタ回路921の出力信号に電圧変換を施すレベルシフタ回路922と、輝度信号(RGB反転信号)を1行単位で取り込んで保持し、輝度信号に対応する電圧レベルを持つ信号Y1、Y2、・・、Yn(以下、包括的に「信号Y」と言う。)を所定のタイミングで各信号ラインLdへ出力するサンプルホールド回路923と、を備えて構成される。 The signal driver 92 is a schematic, a shift register circuit 921 sequentially shifting the shift register start signal SRT in a predetermined direction on the basis of the clock signal CLK, and a level shifter circuit 922 for performing voltage conversion on the output signal of the shift register circuit 921, the luminance signal ( the RGB inverted signal) capture, hold one line at a time, signals Y1, Y2 having a voltage level corresponding to the luminance signal, · ·, Yn (hereinafter, generically referred to as "signal Y".) a predetermined timing in configured to include a sample hold circuit 923 to be output to the signal line Ld, the.

サンプルホールド回路923は、概略、レベルシフタ回路922から出力された信号に応じて入力された輝度信号を保持し、保持された輝度信号に対応した表示信号電圧Vsigを出力するデータ保持回路9231と、表示信号電圧Vsigを所定の増幅率で増幅して出力するアンプ回路9232と、出力イネーブル信号(以下、単に「信号OE」と言う。)に基づいてオン/オフ制御されて、アンプ回路9232から出力された信号を断続するスイッチ回路9233と、クリア信号CLRに基づいてオン/オフ制御されて、スイッチ回路9233から出力された信号か、或いは所定の電圧(VDD、VL、VSS)、を切り換えて出力するスイッチ回路9234と、によって構成される。 Sample-and-hold circuit 923, schematically, a data holding circuit 9231 for holding the luminance signal input in response to the signal output from the level shifter circuit 922, and outputs the display signal voltage Vsig corresponding to the holding luminance signal, the display an amplifier circuit 9232 for amplifying and outputting a signal voltage Vsig by a predetermined amplification factor, the output enable signal (hereinafter simply referred to as "signal OE".) to be turned on / off controlled based on, is output from the amplifier circuit 9232 a switch circuit 9233 to intermittently signal, is turned on / off controlled based on the clear signal CLR, or the signal output from the switch circuit 9233, or a predetermined voltage (VDD, VL, VSS), which switches the output and the switch circuit 9234, composed by.

上述の残像消去処理を行う期間では、信号OEに基づいてスイッチ回路9233の各スイッチがオフ状態とされて、信号ドライバ92の出力がハイインピーダンス状態に制御されるが、各スイッチは、実際にはトランジスタによって構成されて、トランジスタをオン状態及びオフ状態に制御することによってスイッチ動作するものである。 The period for the after-image elimination processing described above, each switch of the switch circuit 9233 based on the signal OE is turned off, the output of the signal driver 92 is controlled in the high impedance state, each switch actually is constituted by the transistors is for switching operation by controlling the transistor on-state and off-state. ここで、スイッチを構成する各トランジスタの特性にバラツキがあって、通常表示動作時には何ら問題になる程度ではないが、オフ状態でのリーク電流が比較的大きいトランジスタが存在する場合がある。 Here, if there are variations in characteristics of the transistors constituting the switch, but not the extent any becomes a problem during normal display operation, there may be leakage current is relatively large transistor in the off state. この場合、残像消去処理中は、上述のようにスイッチ回路9233を構成する各トランジスタがオフ状態とされるが、リーク電流が比較的大きいトランジスタに対応した信号ラインLdに、アンプ回路9232から僅かに電流が流れて、当該信号ラインLdの電位が、他の信号ラインLdの電位に対してやや上昇する現象が生じる場合がある。 In this case, during the after-image elimination processing, each of the transistors constituting the switching circuit 9233 as described above is turned off, the signal line Ld corresponding to a relatively large transistor leakage current, slightly from the amplifier circuit 9232 current flows, the potential of the signal line Ld is sometimes a phenomenon that increases slightly occurs with respect to the potential of the other signal line Ld. この場合、当該信号ラインLdに接続された表示画素の表示輝度がやや低下することになり(ノーマリホワイトの場合)、残像消去処理中の液晶表示パネル10の表示が縦縞状となって、表示ムラとしてユーザに視認される問題があった。 In this case, the display luminance of the display pixels connected to the signal line Ld decreases slightly (if the normally white), display of the liquid crystal display panel 10 in the after-image elimination processing is a vertically striped display there is a problem that is visually recognized by the user as unevenness. また、このような信号ドライバは通常表示動作に対しては問題ないにも係らず不良品とされてしまい、信号ドライバの歩留まりを低下させる原因となっていた。 Moreover, such a signal driver for the normal display operation will be defective despite the unquestionable, has been a cause of reducing the yield of the signal driver.

本発明は以上の点を考慮してなされたものであり、その目的とするところは、通常表示状態からスタンバイ状態に移行する間の残像消去処理を行う期間における表示ムラの発生をなくすことができ、また、信号ドライバの歩留まりを向上させることができる液晶表示装置及び液晶表示装置の駆動制御方法を提供することである。 The present invention has been made in view of the above, it is an object, it is possible to eliminate the occurrence of display unevenness in period for afterimage erasing process during the transition from the normal display state to the standby state and to provide a drive control method for a liquid crystal display device and a liquid crystal display device which can improve the yield of the signal driver.

以上の課題を解決するために、請求項1に記載の発明の液晶表示装置は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列されて画素電極を有する複数の表示画素と、各画素電極の対向位置に配設される共通電極とを有する表示パネルと、前記複数の信号ラインの各々に所定の映像信号に基づく信号電圧を印加する信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を走査する走査側駆動手段と、前記共通電極に所定の周期で極性反転するコモン信号電圧を印加するコモン信号出力手段と、を備える液晶表示装置において、前記液晶表示装置を通常表示動作状態からスタンバイ状態に移行させる、スタンバイ状態設定手段を備え、前記スタンバイ状態設定手段は、前記通常表示動 In order to solve the above problems, a liquid crystal display device, a plurality of display pixels having a plurality of scan lines and a plurality of pixel electrodes arranged in a matrix at the intersections of input signal lines of the invention described in claim 1 When, a display panel having a common electrode which is disposed opposite the position of each pixel electrode, and the signal side driving means for applying a signal voltage based on a predetermined video signal to each of the plurality of signal lines, the plurality of liquid crystal display comprising: a scanning-side drive means for scanning the display pixel scanning drive signals sequentially outputted to the scan lines, and a common signal output means for applying a common signal voltage polarity reversal at a predetermined period to the common electrode in the device, the liquid crystal display device is switched from the normal display operation state to the standby state, with a standby state setting unit, the standby state setting means, the normal display dynamic 状態から前記スタンバイ状態に設定する間の所定期間において、前記信号ラインに印加される前記信号電圧と前記共通電極に印加される前記コモン信号電圧とを同じ電位に設定する制御手段を備えることを特徴とする液晶表示装置。 In a predetermined period during the setting from the state to the standby state, characterized in that it comprises control means for setting said common signal voltage applied to the signal voltage and the common electrode to be applied to the signal lines at the same potential a liquid crystal display device.

請求項2に記載の発明は、請求項1に記載の液晶表示装置において、前記所定期間は、少なくとも、前記走査側駆動手段が前記複数の走査ラインの全てに前記走査駆動信号を順次出力する期間を有することを特徴とする。 Period invention described in claim 2 is the liquid crystal display device according to claim 1, wherein the predetermined period is at least, that the scanning-side drive means sequentially outputs the scan driving signals to all of the plurality of scanning lines characterized in that it has a.

請求項3に記載の発明は、請求項1に記載の液晶表示装置において、前記制御手段は、前記所定期間の終了後、前記走査側駆動手段による前記走査駆動信号の出力を停止させて、前記スタンバイ状態に設定する手段を備えることを特徴とする。 The invention according to claim 3, in the liquid crystal display device according to claim 1, wherein, after completion of the predetermined period, to stop the output of the scan drive signal by the scanning-side drive means, wherein characterized in that it comprises means for setting a standby state.

請求項4に記載の発明は、請求項1〜3のいずれか一項に記載の液晶表示装置において、前記信号側駆動手段は、前記複数の信号ラインの各々に個別に接続され、入力される前記映像信号に基づく表示信号を保持し、保持した前記表示信号を対応する信号ラインに前記信号電圧として印加する複数の表示信号保持手段を有し、前記制御手段は、前記所定期間において、前記信号ラインに印加される前記信号電圧を、前記表示信号保持手段が保持していた前記表示信号から、特定の電位の信号に切り換える切換手段と、前記コモン信号電圧を前記特定の電位の信号と同じ電位に設定する手段と、を備えることを特徴とする。 According to a fourth aspect of the invention, in the liquid crystal display device according to claim 1, wherein the signal-side drive means are individually connected to each of said plurality of signal lines are input a plurality of display signal holding means for applying to hold the display signals based on the video signal, the display signal held in the corresponding signal line as the signal voltage, wherein, in the predetermined period, the signal the signal voltage applied to the line, from said display said display signal a signal holding means has been held, the same potential and the switching means for switching the signal of a specific potential, the common signal voltage and signal of the specific potential characterized in that it comprises, means for setting the.

請求項5に記載の発明は、請求項4に記載の液晶表示装置において、前記所定期間における、前記特定の電位の信号及び前記コモン信号電圧は、一定の電位に保持される信号であることを特徴とする。 Invention according to claim 5, in the liquid crystal display device according to claim 4, in the predetermined period, the signal and the common signal voltage of said specific potential is a signal which is held at a constant potential and features.

請求項6に記載の発明は、請求項4に記載の液晶表示装置において、前記所定期間における、前記特定の電位の信号及び前記コモン信号電圧は、所定の周期で反転される信号であることを特徴とする。 Invention according to claim 6, in the liquid crystal display device according to claim 4, said in a predetermined period, the signal and the common signal voltage of said specific potential is a signal which is inverted at a predetermined period and features.

請求項7に記載の発明は、請求項4に記載の液晶表示装置において、前記表示信号保持手段は、前記映像信号に基づく前記表示信号を個別に取り込み、保持する一対のサンプルホールド手段を備え、水平走査期間毎に、前記サンプルホールド手段の一方に前記表示信号を取り込むとともに、前記対応する信号ラインに、前記サンプルホールド手段の他方に保持された前記表示信号に基づく前記信号電圧を印加することを特徴とする。 The invention according to claim 7, in the liquid crystal display device according to claim 4, wherein the display signal holding means, said individually captures the display signals based on a video signal, comprising a pair of sample-and-hold means for holding, for each horizontal scanning period, fetches the display signal to one of said sample-hold means, wherein the corresponding signal lines, applying the signal voltage based on the display signal held in the other of said sample-hold means and features.

請求項8に記載の発明は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列されて画素電極を有する複数の表示画素と、各画素電極の対向位置に配設される共通電極とを有する表示パネルと、前記複数の信号ラインの各々に所定の映像信号に基づく信号電圧を印加する信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を走査する走査側駆動手段と、前記共通電極に所定の周期で極性反転するコモン信号電圧を印加するコモン信号出力手段と、を備えた液晶表示装置の駆動制御方法であって、前記液晶表示装置を通常表示動作状態からスタンバイ状態に移行させるステップを有し、前記スタンバイ状態に移行させるステップは、前記通常表示動作状態から所定期間の間、前記信号 The invention of claim 8 is disposed a plurality of display pixels having a pixel electrode arranged in a matrix form at intersections near the plurality of scan lines and a plurality of signal lines, a position facing each pixel electrode a display panel having a common electrode, and the signal side driving means for applying a signal voltage based on a predetermined video signal to each of the plurality of signal lines, the display of the plurality of scan driving signals sequentially outputted to the scan lines a drive control method for a liquid crystal display device including a scanning side drive means, and a common signal output means for applying a common signal voltage polarity reversal at a predetermined period to the common electrode for scanning the pixels, the liquid crystal display comprising the step of shifting the apparatus from the normal display operation state to the standby state, the step of shifting to the standby state, while the the normal display operation state for a predetermined period, the signal インに印加される前記信号電圧と前記共通電極に印加される前記コモン信号電圧とを同じ電位に設定するステップと、前記所定期間の終了後、前記走査側駆動手段による前記走査駆動信号の出力を停止させて、前記スタンバイ状態に設定するステップと、を含むことを特徴とする。 A step of setting and said common signal voltage applied to the signal voltage and the common electrode to be applied to the in-the same potential, after the end of the predetermined period, the output of the scan drive signal by the scanning-side drive means is stopped, characterized in that it comprises the steps of: setting the standby state.

請求項9に記載の発明は、請求項8に記載の液晶表示装置の駆動制御方法において、前記信号電圧と前記コモン信号電圧とを同じ電位に設定するステップにおける前記所定期間は、少なくとも、前記走査側駆動手段が前記複数の走査ラインの全てに前記走査駆動信号を順次出力する期間を有することを特徴とする。 The invention according to claim 9, in the driving control method for a liquid crystal display device according to claim 8, wherein the predetermined period in step of setting the signal voltage and said common signal voltage at the same potential, at least, the scanning characterized in that the side drive means has a duration that sequentially outputs the scan driving signals to all of the plurality of scan lines.

請求項10に記載の発明は、請求項8又は9に記載の液晶表示装置の駆動制御方法において、前記信号電圧と前記コモン信号電圧とを同じ電位に設定するステップは、前記信号ラインに印加される前記信号電圧を、前記映像信号に基づく信号から特定の電位の信号に切り換えるステップと、前記コモン信号電圧を前記特定の電位の信号と同じ電位に設定するステップと、を含むことを特徴とする。 The invention according to claim 10, in the drive control method for a liquid crystal display device according to claim 8 or 9, the step of setting said signal voltage and said common signal voltage at the same potential is applied to the signal line the signal voltage that is a step of switching to a signal of a specific potential from the signal based on the video signal, and setting the common signal voltage to the same potential as the signal of the specific potential, characterized in that it comprises .

請求項11に記載の発明は、請求項10に記載の液晶表示装置の駆動制御方法において、前記信号電圧と前記コモン信号電圧とを同じ電位に設定するステップは、前記特定の電位の信号及び前記コモン信号電圧を所定の周期で反転するステップを含むことを特徴とする。 The invention according to claim 11, in the driving control method for a liquid crystal display device according to claim 10, the step of setting said signal voltage and said common signal voltage at the same potential, signal and the said specific potential characterized in that it comprises the step of inverting the common signal voltage at a predetermined period.

本発明によれば、通常表示状態からスタンバイ状態に移行する間の残像消去処理を行う期間において、信号ラインに印加する信号とコモン信号電圧の電圧レベルを同電位とすることにより、表示パネルの全画面を短時間で白表示状態(ノーマリホワイトの場合)とすることができる。 According to the present invention, in a period in which the afterimage erasing process during the transition from the normal display state to the standby state, the voltage level of the signal and the common signal voltage applied to the signal lines by the same potential, all of the display panel it can be a white display state (in the case of the normally white) the screen in a short period of time. 更に、スタンバイ状態において信号側駆動手段の出力をハイインピーダンス状態にする構成ではないため、信号側駆動手段の出力段のトランジスタにリーク電流があっても、残像消去処理中の液晶表示パネルの表示が縦縞状となってしまうことがない。 Furthermore, because it is not a configuration in which the output of the signal-side drive means to a high impedance state in the standby state, even if there is leakage current in the transistor of the output stage of the signal-side drive means, display of the liquid crystal display panel in the after-image elimination processing It never becomes a vertical stripe. これにより、信号側駆動手段の不良品数を減らして、歩留まりを向上させることができる。 This makes it possible to reduce the defectives of the signal side drive means, to improve the yield.

以下、本発明の実施の形態を図示例と共に説明する。 Hereinafter, an embodiment of the present invention together with the drawings.
図1は、液晶表示装置の構成の一例を示すブロック図であり、図2は、信号ドライバ20の要部構成図である。 Figure 1 is a block diagram showing an example of the configuration of a liquid crystal display device, FIG. 2 is a configuration diagram showing a principal part of the signal driver 20. 図1に示すように、液晶表示装置1は、液晶表示パネル10、信号ドライバ20、走査ドライバ30、RGBデコーダ40、反転アンプ50、駆動アンプ60、LCDコントローラ70及び電圧発生回路80等によって構成される。 1, the liquid crystal display device 1 includes a liquid crystal display panel 10, the signal driver 20, scan driver 30, RGB decoder 40, the inverting amplifier 50 is constituted by a driving amplifier 60, LCD controller 70 and a voltage generating circuit 80, etc. that. ここで、上述した背景技術において図13及び図14に示した構成と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。 Here, the configuration equivalent to the configuration shown in FIGS. 13 and 14 in the background art described above are denoted by the same reference numerals, thereby simplifying or omitting their explanation.

信号ドライバ20は、信号ラインLdが接続され、後述するLCDコントローラ70から出力される水平制御信号に基づいて、反転アンプ50から供給されるR(赤)、G(緑)、B(青)の各色の輝度信号を1行単位で取り込んで保持し、該輝度信号に対応する表示信号電圧を各信号ラインLdに順次供給する。 Signal driver 20 is a signal line Ld is connected, based on the horizontal control signal outputted from the LCD controller 70 described later, the R supplied from the inverting amplifier 50 (red), G (green), B (blue) each color luminance signal capture, hold one line at a time, sequentially supplies a display signal voltage corresponding to the luminance signal to the signal line Ld. ここで、水平制御信号とは、クロック信号CLK、シフトレジスタスタート信号SRT、スタンバイ信号STBYB、出力イネーブル信号OE、コンデンサ選択信号LOE及び出力バイアス電流設定信号VB等である。 Here, the horizontal control signal, a clock signal CLK, a shift register start signal SRT, standby signal STBYB, output enable signal OE, the capacitor selection signal LOE and the output bias current setting signal VB or the like.

スタンバイ信号STBYBは、待機状態等になって液晶表示装置1をスタンバイ状態に移行する際に、ハイレベルからロウレベルに切り換えられて出力されて、液晶表示装置1をスタンバイ状態に設定するための信号である。 Standby signal STBYB, when migrating in standby state or the like of the liquid crystal display device 1 in the standby state, is outputted from the high level is switched to the low level, the signal for setting the liquid crystal display device 1 in a standby state is there. 出力イネーブル信号OEは、信号ドライバ20から輝度信号に対応する表示信号電圧が液晶表示パネル10に印加されることを許可するための信号である。 Output enable signal OE is a signal for the display signal voltage corresponding the signal driver 20 to the luminance signal is allowed to be applied to the liquid crystal display panel 10. コンデンサ選択信号LOEは、ライン毎に極性反転されて、後述するサンプルホールド回路23のサンプリングコンデンサを選択するための信号である。 Capacitor selection signal LOE is being polarity reversed for each line, a signal for selecting a sampling capacitor of the sample-and-hold circuit 23 to be described later.

図2に示すように、信号ドライバ20はシフトレジスタ回路921、レベルシフタ回路922及びサンプルホールド回路23等によって構成される。 As shown in FIG. 2, the signal driver 20 is constituted by a shift register circuit 921, a level shifter circuit 922 and the sample-hold circuit 23 or the like. シフトレジスタ回路921は、LCDコントローラ70から出力される信号CLK及び信号SRTが入力される。 Shift register circuit 921, signal CLK and signal SRT is outputted from the LCD controller 70 is input. そして信号CLKに基づいて、信号SRTをラッチし、順次シフトしてレベルシフタ回路922へ出力する。 Then, based on the signal CLK, the latch signal SRT, and outputs the sequentially shifted to the level shifter circuit 922. レベルシフタ回路922は、シフトレジスタ回路921から出力された信号に電圧変換を施して、信号SP1、SP2、・・、SPn(以下、包括的に「信号SP」と言う。)を出力する。 The level shifter circuit 922 is subjected to a voltage conversion on the signal outputted from the shift register circuit 921, the signal SP1, SP2, · ·, SPn (hereinafter, generically referred to as "signal SP".) To the.

サンプルホールド回路23は、上述の図14におけるサンプルホールド回路923と同様に、概略、データ保持回路、アンプ回路等を備えて構成されるものであるが、サンプルホールド回路923における、信号ラインLdの各々に対応した回路部分を単位セル回路231とする。 Sample hold circuit 23, similarly to the sample-and-hold circuit 923 in FIG. 14 described above, schematically, a data holding circuit, but which is formed of an amplifier circuit, etc., in the sample hold circuit 923, each of the signal lines Ld a circuit portion corresponding to a unit cell circuit 231. 単位セル回路231はレベルシフタ回路922から信号SPを入力し、反転アンプ50から入力された輝度信号に対応する電圧レベルを持つ信号Y1、Y2、・・、Yn(以下、包括的に「信号Y」と言う。)を出力する。 Unit cell circuit 231 inputs the signal SP from the level shifter circuit 922, the signal Y1, having a voltage level corresponding to the luminance signal input from the inverting amplifier 50 Y2, · ·, Yn (hereinafter, generically "signal Y" say that.) to output. なお、単位セル回路231の詳細については後述する。 The details of the unit cell circuit 231 will be described later.

走査ドライバ30は、走査ラインLgが接続され、LCDコントローラ70から出力される垂直制御信号に基づいて、各走査ラインLgに走査信号を順次印加して選択状態とする。 Scan driver 30, the scan line Lg is connected, based on a vertical control signal output from the LCD controller 70, and sequentially applied to the selected state scanning signals to each scanning line Lg. これにより、選択状態となった走査ラインLgと信号ラインLdとが交差する位置の表示画素(画素電極)に、信号ドライバ20から信号ラインLdを介して供給された輝度信号に対応する表示信号電圧が印加される。 Accordingly, the display signal voltage and a scanning line Lg and the signal line Ld with the selected state on the display pixels at the intersection (pixel electrode), corresponding from the signal driver 20 to the supplied luminance signal via the signal line Ld There is applied.

RGBデコーダ40は、例えば、液晶表示装置1の外部から供給される映像信号(コンポジットビデオ信号)から水平同期信号H、垂直同期信号V及びコンポジット同期信号CSYを抽出して、LCDコントローラ70に供給すると共に、映像信号に含まれるR、G、Bの各色信号(RGB信号)を抽出し、反転アンプ50に出力する。 RGB decoder 40, for example, a video signal supplied from the outside of the liquid crystal display device 1 (composite video signal) from a horizontal synchronization signal H, and extracts a vertical synchronizing signal V and the composite sync signal CSY, supplied to the LCD controller 70 together, R included in the video signal, G, B color signals the (RGB signal) is extracted and output to the inverting amplifier 50.

反転アンプ50は、LCDコントローラ70から供給される極性反転制御信号FRPに応じてRGB信号を反転処理して、RGB反転信号を生成して上記輝度信号として信号ドライバ20に出力する。 Inverting amplifier 50 inverts processes RGB signals according to the polarity inversion control signal FRP supplied from the LCD controller 70 generates an RGB inverted signal to the signal driver 20 as the luminance signal.

駆動アンプ60は、極性反転制御信号FRPに基づいてコモン信号電圧VCOMを生成し、液晶表示パネル10の共通電極に出力する。 Drive amplifier 60 generates a common signal voltage VCOM based on the polarity inversion control signal FRP, and outputs to the common electrode of the liquid crystal display panel 10. なお、駆動アンプ60はコモン信号電圧VCOMのハイレベル及びロウレベルの電圧値を設定できる機能を備え、例えば外部より印加されるコモン信号電圧VCOMの電圧レベル設定用の電圧に応じて設定する。 The driving amplifier 60 is provided with a function to set the voltage value of the high level and the low level of the common signal voltage VCOM, for example, set in accordance with the voltage of the voltage level setting of the common signal voltage VCOM applied externally.

LCDコントローラ70は、RGBデコーダ40から供給される水平同期信号H、垂直同期信号V及びコンポジット同期信号CSYに基づいて、極性反転制御信号FRP等を生成して、反転アンプ50及び駆動アンプ60に出力すると共に、水平制御信号及び垂直制御信号等を生成して、各々信号ドライバ20及び走査ドライバ30に出力することにより、所定のタイミングで各表示画素に輝度信号に対応する表示信号電圧を印加して、液晶表示パネル10に映像信号に基づく所定の画像情報を表示させる制御を行う。 LCD controller 70, the horizontal synchronizing signal H supplied from the RGB decoder 40 based on the vertical synchronization signal V and the composite sync signal CSY, generates the polarity inversion control signal FRP or the like, the output to the inverting amplifier 50 and a drive amplifier 60 while, generates a horizontal control signal and a vertical control signals by outputting each signal driver 20 and scan driver 30 applies a display signal voltage corresponding to the luminance signal to each display pixel at a predetermined timing performs control to display predetermined image information based on the image signal to the liquid crystal display panel 10.

電圧発生回路80は、液晶表示装置1を備える装置の電源投入に基づいて、液晶表示装置1を構成する各回路部の動作に必要な電圧、例えば、論理回路の高電圧(正電圧)VDD、論理回路の低電圧(接地電圧又は負電圧)VSS、アナログ回路の高電圧(正電圧)VDDA及びVDDC、アナログ回路の低電圧(接地電圧又は負電圧)VSSA等を生成して出力する。 Voltage generating circuit 80 based on the power-on of the device with a liquid crystal display device 1, the voltage necessary for the operation of each circuit section constituting the liquid crystal display device 1, for example, a high voltage (positive voltage) of the logic circuit VDD, low voltage (ground voltage or a negative voltage) VSS of a logic circuit, a high voltage of the analog circuit (positive voltage) VDDA and VDDC, and generates a low voltage (ground voltage or a negative voltage) VSSA such analog circuit output. ここで、論理回路の低電圧VSSとアナログ回路の低電圧VSSA、及び、論理回路の高電圧VDDとアナログ回路の高電圧VDDA、は論理回路の電源系とアナログ回路の電源系を分離するために、それぞれ別個に設けられているものであるが、VSSとVSSA、VDDとVDDA、はそれぞれ同じ電圧値である。 Here, low voltage VSSA low voltage VSS and the analog circuit of the logic circuit, and high voltage VDDA the high voltage VDD and the analog circuit of the logic circuit, in order to separate the power supply system of the power supply system and the analog circuit of the logic circuit , but those that are separately provided, VSS and VSSA, VDD and VDDA, are the same voltage value, respectively.

このような構成を有する液晶表示装置1において、各走査ラインLgに走査信号が順次印加されて選択状態とされ、信号ラインLdに供給された表示信号電圧がTFTを介して各画素電極に印加されることにより、表示信号電圧と共通電極に印加されたコモン信号電圧VCOMとの電位差が各表示画素の液晶容量Clcに充電されて、該電位差に応じて各表示画素における液晶分子の配向状態が制御される。 In the liquid crystal display device 1 having such a configuration, the scanning signal to each scanning line Lg is the selected state are sequentially applied, the display signal voltage supplied to the signal line Ld is applied to each pixel electrode through the TFT the Rukoto, the potential difference between the display signal voltage and the common signal voltage VCOM applied to the common electrode is charged in the liquid crystal capacitance Clc of each display pixel, the alignment state of the liquid crystal molecules in each display pixel in accordance with the potential difference control It is. これにより、所望の画像情報が液晶表示パネル10に表示される。 Thus, desired image information is displayed on the liquid crystal display panel 10.

<単位セル回路の第1の実施形態> <First Embodiment of the unit cell circuit>
図3は、単位セル回路の第1の実施形態の回路図を示した図である。 Figure 3 is a diagram showing a circuit diagram of a first embodiment of the unit cell circuits. 単位セル回路231は、入力された輝度信号を保持するためのコンデンサ(サンプルホールド手段)C1、C2と、コンデンサC1、C2の保持された表示信号電圧を所定の増幅率で増幅して出力するアンプ33、34と、信号LOE及び信号SPに基づいてオン/オフ制御されるスイッチ31、32と、信号LOE及び信号OEに基づいてオン/オフ制御されるスイッチ35、36と、スタンバイ信号STBYBに基づいてオン/オフ制御されるスイッチ(切換手段)37、38と、を有する。 Amplifier unit cell circuit 231 includes a capacitor (sample hold means) C1, C2 for holding the input luminance signal, for amplifying and outputting a display signal voltage held in the capacitors C1, C2 with a predetermined amplification factor and 33 and 34, and switches 31 and 32 are turned on / off controlled based on the signal LOE and the signal SP, the switches 35 and 36 are turned on / off controlled based on the signal LOE and the signal OE, based on the standby signal STBYB switch which is turned on / off control Te has a (switching means) 37 and 38, the. そして、スイッチ31及びスイッチ32の一端には反転アンプ50から輝度信号が入力される。 Then, the one end of the switch 31 and switch 32 the luminance signal from the inverting amplifier 50 is input. スイッチ31の他端は、コンデンサC1の一端とアンプ33の入力端子に接続される。 The other end of the switch 31 is connected to an input terminal of the one end and the amplifier 33 of the capacitor C1. コンデンサC1の他端には電圧VSSが印加される。 The voltage VSS is applied to the other end of the capacitor C1. アンプ33の出力端子はスイッチ35及び37の一端に接続される。 An output terminal of the amplifier 33 is connected to one end of the switch 35 and 37. スイッチ35の他端は対応する信号ラインLdに接続され、スイッチ37の他端には電圧VSSAが印加される。 The other end of the switch 35 is connected to the corresponding signal line Ld, to the other end of the switch 37 the voltage VSSA is applied.

スイッチ32の他端は、コンデンサC2の一端とアンプ34の入力端子に接続される。 The other end of the switch 32 is connected to an input terminal of the one end and the amplifier 34 of the capacitor C2. コンデンサC2の他端には電圧VSSが印加される。 The voltage VSS is applied to the other end of the capacitor C2. アンプ34の出力端子はスイッチ36及びスイッチ38の一端に接続される。 An output terminal of the amplifier 34 is connected to one end of the switch 36 and the switch 38. スイッチ36の他端は対応する信号ラインLdに接続され、スイッチ38の他端には電圧VSSAが印加される。 The other end of the switch 36 is connected to the corresponding signal line Ld, to the other end of the switch 38 the voltage VSSA is applied.

単位セル回路231には、LCDコントローラ70から信号STBYB、信号OE、信号LOE及び信号VBが入力され、レベルシフタ回路22から信号SPが入力される。 The unit cell circuit 231, the signal from the LCD controller 70 STBYB, signal OE, signal LOE and signal VB is input, the signal SP is inputted from the level shifter circuit 22. スイッチ31は信号LOEがロウレベルで且つ信号SPがハイレベルの時にオン状態となり、それ以外の時にオフ状態となる。 Switch 31 is and the signal SP signal LOE is at low level turned on when the high level, and turned off in other cases. スイッチ32は信号LOEがハイレベルで且つ信号SPがハイレベルの時にオン状態となり、それ以外の時にオフ状態となる。 Switch 32 is and the signal SP signal LOE is high level turned on when the high level, and turned off in other cases. スイッチ35は信号LOE及び信号OEがハイレベルの時にオン状態となり、それ以外の時にオフ状態となる。 Switch 35 signals LOE and the signal OE is turned on when the high level, and turned off in other cases. スイッチ36は信号LOEがロウレベルで且つ信号OEがハイレベルの時にオン状態となり、それ以外の時にオフ状態となる。 Switch 36 signals LOE is and the signal OE is turned on when the high level at a low level, turned off at other times. スイッチ37及びスイッチ38は信号STBYBがロウレベルの時にオン状態となり、信号STBYBがハイレベルの時にオフ状態となる。 Switch 37 and the switch 38 is turned on when the signal STBYB is low, the signal STBYB is turned off when the high level. アンプ33及びアンプ34には所定のバイアス電圧VBが印加され、バイアス電圧VBに基づいてバイアス電流が設定される。 The amplifier 33 and the amplifier 34 a predetermined bias voltage VB is applied, the bias current is set based on the bias voltage VB.

図4は、単位セル回路の第1の実施形態における主な信号波形を示した図であり、図5は、単位セル回路の第1の実施形態を適用した液晶表示装置における主な信号波形を示した図である。 Figure 4 is a diagram showing a main signal waveform in the first embodiment of the unit cell circuit, FIG. 5, a main signal waveforms in the liquid crystal display device according to the first embodiment of the unit cell circuits it is a diagram showing. 通常表示状態においては、図4及び図5に示すように、輝度信号及び信号LOEは水平走査期間毎に反転され、信号LOEがハイレベルの期間(例えば、水平走査期間H11)では、信号SPがハイレベルの間スイッチ32はオン状態となる。 In the normal display state, as shown in FIGS. 4 and 5, the luminance signal and the signal LOE is inverted every horizontal scanning period, the period signal LOE is at a high level (e.g., a horizontal scanning period H11), the signal SP during switch 32 of the high level is turned on. また、スイッチ36はオフ状態であるため、そのとき入力された輝度信号はコンデンサC2にサンプリング(充電)される。 The switch 36 is because it is in the OFF state, the luminance signal inputted at that time is sampled (charged) in the capacitor C2. 一方、スイッチ31はオフ状態であるため、コンデンサC1にサンプリングされた輝度信号はホールド(保持)されるが、信号OEがハイレベルの間スイッチS35はオン状態となるため、コンデンサC1にホールドされている輝度信号はアンプ33を介して信号Yとして出力される。 On the other hand, since the switch 31 is in the OFF state, the luminance signal sampled in the capacitor C1 but is held (retained), because the signal OE is made between the switch S35 in high level to the ON state, it is held in the capacitor C1 luminance signal are is output as the signal Y through an amplifier 33.

次に信号LOEがロウレベルの期間(例えば、水平走査期間H12)では、信号SPがハイレベルの間スイッチS31がオン状態となる。 Then signal LOE is low level period (e.g., a horizontal scanning period H12) In the signal SP is between switch S31 in high level to the ON state. また、スイッチ35はオフ状態であるため、そのとき入力された輝度信号はコンデンサC1にサンプリングされる。 The switch 35 is because it is in the OFF state, the luminance signal inputted at that time is sampled in the capacitor C1. 一方、スイッチ32はオフ状態であるため、コンデンサC2にサンプリングされた輝度信号はホールドされるが、信号OEがハイレベルの間、スイッチS36はオン状態となるため、コンデンサC2にホールドされている輝度信号はアンプ34を介して信号Yとして出力される。 On the other hand, since the switch 32 is OFF, the luminance is a luminance signal sampled in the capacitor C2 is held, while the signal OE is at a high level, the switch S36 is to become the ON state, that is held in the capacitor C2 signal is output as the signal Y through an amplifier 34. また、通常表示状態において、コモン信号電圧VCOMは、液晶表示パネル10の駆動に適した電圧で水平走査期間毎に反転される。 Also, in the normal display state, the common signal voltage VCOM is inverted every horizontal scanning period in a voltage suitable for driving the liquid crystal display panel 10.

そして、通常表示状態からスタンバイ状態に移行する際には、図4及び図5に示すように、まず残像消去処理が行われた後、スタンバイ状態に設定される。 Then, when shifting from the normal display state to the standby state, as shown in FIGS. 4 and 5, after first afterimage erasing process is performed, it is set to the standby state. この残像消去処理を行う期間においては、信号STBYBはハイレベルからロウレベルに切り換えられ、信号OEはハイレベルに設定される。 In the period in which the afterimage erasing process, the signal STBYB is switched from the high level to the low level, the signal OE is set to a high level. これにより、スイッチ37及びスイッチ38がオン状態となり、アンプ33及びアンプ34の出力端子は低電圧VSSAに接続される。 Thus, the switch 37 and the switch 38 is turned on, the output terminal of the amplifier 33 and the amplifier 34 is connected to the low voltage VSSA. そして、信号OEはハイレベルに設定されているため、信号LOEがロウレベルになると(例えば、水平走査期間H14)、スイッチ36がオン状態となり、信号LOEがハイレベルになると(例えば、水平走査期間H15)、スイッチ35がオン状態となるが、何れにおいても、信号Yの電圧レベルは低電圧VSSAに固定される。 Then, since the signal OE is set to the high level, the signal LOE goes low (e.g., a horizontal scanning period H14), the switch 36 is turned on, the signal LOE becomes high (e.g., a horizontal scanning period H15 ), the switch 35 is turned on, in any case, the voltage level of the signal Y is fixed to the low voltage VSSA.

一方、図5に示すように、残像消去処理を行う期間において、コモン信号電圧VCOMの電圧レベルが低電圧VSSに固定されるように、駆動アンプ60を設定する。 On the other hand, as shown in FIG. 5, in a period in which the after-image elimination processing, so that the voltage level of the common signal voltage VCOM is fixed to the low voltage VSS, sets a driving amplifier 60. この場合、例えば、駆動アンプ60に印加される極性反転制御信号FRPを一定レベルとして、コモン信号電圧VCOMが一定電圧に固定されるようにし、駆動アンプ60に印加されるコモン信号電圧VCOMの電圧レベル設定用の電圧を低電圧VSSとして、コモン信号電圧VCOMの電圧レベルが低電圧VSSとなるようにする。 In this case, for example, the polarity inversion control signal FRP to be applied to the driving amplifier 60 as a constant level, as the common signal voltage VCOM is fixed to a constant voltage, the voltage level of the common signal voltage VCOM applied to the driving amplifier 60 a voltage for setting the low voltage VSS, so that the voltage level of the common signal voltage VCOM is low voltage VSS. また、信号STBYBはロウレベルになるため、この残像消去処理を行う期間において、前述のように単位セル回路231から出力される信号Yの電圧レベルは電圧VSSAとなっており、電圧VSSと電圧VSSAとは同じ電圧値であるため、液晶表示パネル10の共通電極に印加されるコモン信号電圧VCOMと各信号ラインLdに印加される信号Yは同電位となる。 Further, since the signal STBYB is at the low level, the period for the afterimage erasing process, the voltage level of the signal Y output from the unit cell circuit 231 as described above has a voltage VSSA, the voltage VSS and the voltage VSSA since the same voltage value, the signal Y applied to the common signal voltage VCOM and the signal lines Ld applied to the common electrode of the liquid crystal display panel 10 is the same potential. また、この残像消去処理を行う期間中、走査ドライバ30は垂直走査を続けて、走査ラインLgには走査信号が順次印加される。 Further, during the period in which the afterimage erasing process, the scan driver 30 continues to the vertical scanning, the scan line Lg scan signals are sequentially applied. 従って、各表示画素には0V(白表示データ)が書き込まれ、液晶表示パネル10の全画面には白が表示(白ラスタ表示)される。 Thus, each display pixel is written 0V (white display data), the entire screen of the liquid crystal display panel 10 is white display (white raster display). これにより残留電圧による残像が速やかに消去される。 Thus afterimage caused by residual voltage is erased quickly.

そして、残像消去処理を1フィールド期間(または複数フィールド期間)行った後、走査ドライバ30による垂直走査を停止して、液晶表示装置1をスタンバイ状態に設定する。 Then, after the after-image elimination processing one field period (or more field periods), to stop the vertical scanning by the scanning driver 30, to set the liquid crystal display device 1 in a standby state.

このように、残像消去処理を行う期間において、信号ラインLdに印加する信号Yとコモン信号電圧VCOMの電圧レベルが同電位となるように構成することにより、液晶表示パネル10の全画面を短時間で白表示状態とすることができる。 Thus, during the period of performing the after-image elimination process, by the voltage level of the signal Y and the common signal voltage VCOM to be applied to the signal line Ld is configured to be the same potential, a short time the entire screen of the liquid crystal display panel 10 in can be a white display state. 更に、サンプルホールド回路23における単位セル回路231の出力をハイインピーダンス状態にする構成ではないため、仮に、各単位セル回路231のスイッチ35、36を構成するトランジスタの特性にバラツキがあり、オフ状態でのリーク電流が比較的大きいトランジスタが存在したとしても、リーク電流によって残像消去処理中の液晶表示パネル10の表示が縦縞状となってしまうことがない。 Furthermore, because it is not a configuration in which the output of the unit cell circuit 231 in the sample hold circuit 23 in a high impedance state, if there is a variation in characteristics of the transistors constituting the switches 35 and 36 of each unit cell circuit 231, in the OFF state even if the leakage current is relatively large transistors were present, the display of the liquid crystal display panel 10 in the afterimage erasing process is not entirely a vertically striped leakage currents. 従って、このようなリーク電流が比較的大きいトランジスタを有する信号ドライバでも支障なく用いることができる。 Therefore, it is possible to use without any trouble even signal driver such leakage current has a relatively large transistor. これにより、信号ドライバの歩留まりを向上させることができる。 Thus, it is possible to improve the yield of the signal driver.

なお、上記においては、残像消去処理を行う期間において、走査ドライバ30によって走査ラインLgが順次選択されることによって垂直走査がなされるとして説明したが、これに限らず、垂直走査を一括して行ってもよい。 In the above, the period for performing after-image elimination processing, although the scan lines Lg by the scan driver 30 has been described as a vertical scanning is performed by sequentially selected, not limited to this, performed together vertical scanning it may be. これにより、残像消去処理における液晶表示パネル10を白表示とする処理一括して行われ、残像消去処理に要する時間を短縮することができる。 Thus, the liquid crystal display panel 10 in the after-image elimination processing performed by processing collectively for a white display, it is possible to shorten the time required for the residual image erasing process.

<変形例> <Modification>
尚、本発明の適用は、上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。 Incidentally, application of the present invention is not intended to be limited to the embodiments described above, and can be suitably changed without departing from the scope of the present invention. 図6は、単位セル回路の第1の実施形態における回路図の変形例を示した図である。 Figure 6 is a diagram showing a modification of the circuit diagram of a first embodiment of the unit cell circuits. 図6に示すように、信号STBYBに応じて信号Yの電圧レベルを電圧VSSAとするスイッチ(切換手段:図3におけるスイッチ37、38)を1系統としてもよい。 As shown in FIG. 6, switches to voltage VSSA the voltage level of the signal Y in response to the signal STBYB: may be used as one system (switching means switches 37 and 38 in FIG. 3). 即ち、スイッチ35とスイッチ36の他端にスイッチ61の一端が共通接続され、スイッチ61の他端には電圧VSSAが印加される。 That is, one end of the switch 61 to the other end of the switch 35 and the switch 36 are connected in common to the other end of the switch 61 the voltage VSSA is applied. スイッチ61は信号STBYBがハイレベルの時はオフ状態となり、ロウレベルの時はオン状態となる。 Switch 61 when the signal STBYB is high is turned off, when the low level is turned on.

図7は、図6に示す単位セル回路の変形例における主な信号波形を示した図である。 Figure 7 is a diagram showing a main signal waveform in a modification of the unit cell circuit shown in FIG. 通常表示状態からスタンバイ状態に移行する間の残像消去処理を行う期間において、信号STBYB及び信号OEはロウレベルとなる。 In the period of performing the after-image elimination process during the transition from the normal display state to the standby state, the signal STBYB and signal OE is at the low level. これによりスイッチ35及びスイッチ36はオフ状態となるためアンプ33及びアンプ34の出力はハイインピーダンス状態となるが、スイッチ61がオン状態となるため、信号Yの電圧レベルは電圧VSSAとなる。 Thus the output of amplifier 33 and the amplifier 34 for the switch 35 and the switch 36 to the off state becomes a high impedance state, the switch 61 is turned on, the voltage level of the signal Y becomes the voltage VSSA. そしてコモン信号電圧VCOMの電圧レベルを電圧VSSとすることで、信号ラインLdと共通電極が同電位となり、液晶表示パネル10の全画面を白表示状態にすることができる。 And by the voltage level of the common signal voltage VCOM to the voltage VSS, the common electrode and the signal line Ld have the same potential, the entire screen of the liquid crystal display panel 10 can be a white display state.

また、上述の実施形態においては、単位セル回路231は2系統のアンプ33、34によって構成されること説明したが、これらのアンプを1系統のアンプによって構成するようにしてもよい。 Further, in the above embodiment, the unit cell circuit 231 has been described to be composed of the amplifier 33, 34 of two systems, these amplifiers may be constituted by a line amplifier.

<単位セル回路の第2の実施形態> <Second embodiment of the unit cell circuit>
図8は、単位セル回路の第2の実施形態の回路図を示した図である。 Figure 8 is a diagram showing a circuit diagram of a second embodiment of the unit cell circuits. 上述の単位セル回路の第1の実施形態においては、残像消去処理期間において、信号Yの電圧レベルを電圧VSSAとし、コモン信号電圧VCOMの電圧レベルを電圧VSSとすることとしたが、つまりは信号Yとコモン信号電圧VCOMとが同電位となればよい。 In a first embodiment of the unit cell circuit described above, the after-image elimination processing period, the voltage level of the signal Y and the voltage VSSA, although the voltage level of the common signal voltage VCOM was decided to voltage VSS, that is, the signal Y and the common signal voltage VCOM may if the same potential. そこで、本実施形態における単位セル回路は、残像消去処理を行う期間において、信号Yの電圧レベルを電圧VDDCとし、コモン信号電圧VCOMの電圧レベルを電圧VDDAとする構成を備えるものである。 Accordingly, the unit cell circuit of the present embodiment, the period in which the afterimage erasing process, the voltage level of the signal Y and the voltage VDDC, those having a structure that the voltage level of the common signal voltage VCOM voltage VDDA. すなわち、図8に示すように、単位セル回路の第2の実施形態は、図6におけるスイッチ61の代わりに、信号STBYBに応じて信号Yの電圧レベルを電圧VDDCとするスイッチ(切換手段)81がスイッチ35とスイッチ36の他端に共通接続される。 That is, as shown in FIG. 8, a second embodiment of a unit cell circuit, in place of the switch 61 in FIG. 6, the switch (switching means) to voltage VDDC the voltage level of the signal Y in response to the signal STBYB 81 There are commonly connected to the other end of the switch 35 and the switch 36.

図9は、図8に示す単位セル回路の第2の実施形態における主な信号波形を示した図であり、図10は、単位セル回路の第2の実施形態を適用した液晶表示装置における主な信号波形を示した図である。 Figure 9 is a diagram showing a main signal waveform in the second embodiment of the unit cell circuit shown in FIG. 8, FIG. 10 mainly in a liquid crystal display device according to the second embodiment of the unit cell circuits it is a diagram showing a signal waveform. 残像消去処理を行う期間において、スイッチ35及びスイッチ36はオフ状態となるためアンプ33及びアンプ34の出力はハイインピーダンス状態となるが、スイッチ81がオン状態となるため、信号Yの電圧レベルは電圧VDDCとなる。 In the period of performing the after-image elimination processing, the output of the amplifier 33 and the amplifier 34 for the switch 35 and the switch 36 to the off state becomes a high impedance state, the switch 81 is turned on, the voltage level of the signal Y Voltage the VDDC. 一方、図10に示すように、残像消去処理を行う期間において、コモン信号電圧VCOMの電圧レベルが電圧VDDAに固定されるように、駆動アンプ60を設定する。 On the other hand, as shown in FIG. 10, in a period in which the after-image elimination processing, so that the voltage level of the common signal voltage VCOM is fixed to a voltage VDDA, sets a driving amplifier 60. 電圧VDDAと電圧VDDCは同じ電圧値であるため信号ラインLdと共通電極が同電位となり、各表示画素には0V(白表示データ)が書き込まれて、液晶表示パネル10の全画面を白表示状態にすることができる。 Voltage VDDA and the voltage VDDC becomes the signal line Ld is the same voltage value and the common electrode the same potential, and 0V (white display data) is written to each display pixel, full screen white display state of the liquid crystal display panel 10 it can be.

なお、前述の図3と同様に、信号STBYBに応じて信号Yの電圧レベルを電圧VDDCとするスイッチを、アンプ33及びアンプ34の出力端子にそれぞれ接続するようにしてもよい。 Similarly to FIG. 3 described above, a switch to a voltage VDDC the voltage level of the signal Y in response to the signal STBYB, may be connected to the output terminal of the amplifier 33 and the amplifier 34. この場合、残像消去処理を行う期間において、信号OEはハイレベルに固定され、スイッチ35及びスイッチ36はオン状態に固定される。 In this case, the period for performing after-image elimination processing, signal OE is at the high level, the switch 35 and the switch 36 are fixed in the ON state.

<単位セル回路の第3の実施形態> <Third embodiment of the unit cell circuit>
図11は、単位セル回路の第3の実施形態の回路図を示した図である。 Figure 11 is a diagram showing a circuit diagram of a third embodiment of the unit cell circuits. 上述の第1及び第2の実施形態においては、残像消去処理を行う期間において、信号Yとコモン信号電圧VCOMの電圧レベルを、同じ一定の電圧に設定する構成としたが、両者が同じ電圧であれば、一定の電圧でなくともよい。 In the first and second embodiments described above, in the period in which the afterimage erasing process, the voltage level of the signal Y and the common signal voltage VCOM, it is configured to be set to the same constant voltage, both at the same voltage if so, it may not be a constant voltage. そこで、本実施形態における単位セル回路は、残像消去処理を行う期間において、信号Yとコモン信号電圧VCOMの電圧レベルを同じ電圧に保った状態で、例えば1水平走査期間(1ライン)毎に両者の電圧を反転させる構成を備えるものである。 Accordingly, the unit cell circuit of the present embodiment, both the period in which the afterimage erasing process, while maintaining the voltage level of the signal Y and the common signal voltage VCOM to the same voltage, for example, every 1 horizontal scanning period (1 line) those having a structure for inverting the voltage. すなわち、図11に示すように、単位セル回路の第3の実施形態は、信号PRECに応じて信号Yの電圧レベルを電圧VDDCにするスイッチ(切換手段)111と、信号DISCに応じて信号Yの電圧レベルを電圧VSSAにするスイッチ(切換手段)112と、を更に有し、スイッチ111及びスイッチ112が、スイッチ35及びスイッチ36の他端に共通接続される。 That is, as shown in FIG. 11, a third embodiment of the unit cell circuit includes a switch (switching means) 111 for the voltage level of the signal Y to the voltage VDDC in response to the signal PREC, signal in response to the signal DISC Y a switch (switching means) 112 for the voltage level to the voltage VSSA, further comprising a switch 111 and the switch 112 is commonly connected to the other end of the switch 35 and the switch 36. また、信号PREC及び信号DISCは、LCDコントローラ70から入力される。 The signal PREC and signal DISC is input from the LCD controller 70.

図12は、図11に示す単位セル回路の第3の実施形態を適用した液晶表示装置における主な信号波形を示した図である。 Figure 12 is a diagram showing a main signal waveforms in the liquid crystal display device according to the third embodiment of the unit cell circuit shown in FIG. 11. 残像消去処理を行う期間において、信号PRECと信号DISCは互いに極性が異なるように、例えば1水平走査期間(1ライン)毎に反転駆動される。 In the period of performing the after-image elimination processing, signal PREC signal DISC is polarities different from each other as are inversion driving, for example, every 1 horizontal scanning period (1 line). また、コモン信号電圧VCOMは、ハイレベル時の電圧レベルが電圧VDDA、ロウレベル時の電圧レベルが電圧VSSに設定されて反転駆動される。 Further, the common signal voltage VCOM, the voltage level of the high level when the voltage VDDA, the voltage level at the low level is inverted driven is set to the voltage VSS. そして、コモン信号電圧VCOMがハイレベルの時、信号PRECがハイレベル、信号DISCがロウレベルとなるように、各信号が設定される。 Then, when the common signal voltage VCOM is high level, the signal PREC is high level, so that the signal DISC is low, the signal is set. そして、信号PRECがハイレベルの時、スイッチ111がオン状態、スイッチ112がオフ状態となるため、信号Yの電圧レベルは電圧VDDCとなり、このとき、コモン信号電圧VCOMの電圧は電圧VDDAであり、電圧VDDCと電圧VDDAは同じ電圧値であるため信号ラインLdと共通電極は同電位となる。 Then, when the signal PREC is high, the switch 111 is turned on, the switch 112 is turned off, the voltage level the voltage VDDC next signal Y, at this time, the voltage of the common signal voltage VCOM is a voltage VDDA, the common electrode and the signal line Ld for voltage VDDC and voltage VDDA is the same voltage value at the same potential. また信号DISCがハイレベルの時、スイッチ111がオフ状態、スイッチ112がオン状態であるため、信号Yの電圧レベルは電圧VSSAとなり、このとき、コモン信号電圧VCOMの電圧は電圧VSSAであり、電圧VSSAと電圧VSSは同じ電圧値であるため信号ラインLdと共通電極は同電位となり、いずれのタイミングにおいても信号ラインLdと共通電極は同電位であるため、上述の第1及び第2の実施形態の場合と同様に、液晶表示パネル10の各表示画素に0V(白表示データ)が書き込まれる。 Also when the signal DISC is high, since the switch 111 is turned off, the switch 112 is turned on, the voltage level the voltage VSSA next signal Y, at this time, the voltage of the common signal voltage VCOM is a voltage VSSA, the voltage VSSA voltage VSS is a common electrode and the signal line Ld is the same voltage value becomes the same potential, because the common electrode is also a signal line Ld at any time the same potential, the first and second embodiments as in the case of, in each display pixel of the liquid crystal display panel 10 0V (white display data) it is written. そして垂直走査が1フィールド期間(または複数フィールド期間)行われることにより、液晶表示パネル10の全画面を白表示状態にすることができる。 And by the vertical scanning is performed one field period (or more field periods), the entire screen of the liquid crystal display panel 10 can be a white display state.

液晶表示装置の構成の一例を示すブロック図。 Block diagram showing an example of the configuration of a liquid crystal display device. 信号ドライバの要部構成図。 Main part configuration diagram of the signal driver. 単位セル回路の第1の実施形態の回路図を示した図。 It shows a circuit diagram of a first embodiment of the unit cell circuits. 単位セル回路の第1の実施形態における主な信号波形を示した図。 It shows a main signal waveform in the first embodiment of the unit cell circuits. 単位セル回路の第1の実施形態を適用した液晶表示装置における主な信号波形を示した図。 It shows a major signal waveforms in the liquid crystal display device according to the first embodiment of the unit cell circuits. 単位セル回路の第1の実施形態における回路図の変形例の一例を示した回路図。 Circuit diagram showing an example of a modification of the circuit diagram of a first embodiment of the unit cell circuits. 単位セル回路の変形例における主な信号波形を示した図。 It shows a major signal waveforms in a modification of the unit cell circuits. 単位セル回路の第2の実施形態の回路図を示した図。 It shows a circuit diagram of a second embodiment of the unit cell circuits. 単位セル回路の第2の実施形態における主な信号波形の一例を示した回路図。 Circuit diagram showing an example of a main signal waveform in the second embodiment of the unit cell circuits. 単位セル回路の第2の実施形態を適用した液晶表示装置における主な信号波形を示した図。 It shows a major signal waveforms in the liquid crystal display device according to the second embodiment of the unit cell circuits. 単位セル回路の第3の実施形態の回路図を示した図。 It shows a circuit diagram of a third embodiment of the unit cell circuits. 単位セル回路の第3の実施形態を適用した液晶表示装置における主な信号波形を示した図。 It shows a major signal waveforms in the liquid crystal display device according to the third embodiment of the unit cell circuits. 液晶表示パネルの等価回路。 The equivalent circuit of the liquid crystal display panel. 従来の信号ドライバの要部構成図。 Main configuration diagram of a conventional signal driver.

符号の説明 DESCRIPTION OF SYMBOLS

1 液晶表示装置 10 液晶表示パネル 20 信号ドライバ 21 シフトレジスタ回路 22 レベルシフタ回路 23 サンプルホールド回路 231 単位セル回路 30 走査ドライバ 40 RGBデコーダ 50 反転アンプ 60 駆動アンプ 70 LCDコントローラ 80 電圧発生回路 1 liquid crystal display device 10 liquid crystal display panel 20 signal driver 21 shift register circuit 22 level shifter circuit 23 sample-and-hold circuit 231 unit cell circuit 30 scan driver 40 RGB decoder 50 inverting amplifier 60 drive amplifiers 70 LCD controller 80 a voltage generating circuit

Claims (11)

  1. 複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列されて画素電極を有する複数の表示画素と、各画素電極の対向位置に配設される共通電極とを有する表示パネルと、前記複数の信号ラインの各々に所定の映像信号に基づく信号電圧を印加する信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を走査する走査側駆動手段と、前記共通電極に所定の周期で極性反転するコモン信号電圧を印加するコモン信号出力手段と、を備える液晶表示装置において、 A display panel having a plurality of display pixels having a pixel electrode arranged in a matrix form at intersections near the plurality of scan lines and a plurality of signal lines, and a common electrode disposed on the opposite positions of the pixel electrodes, a signal-side drive means for applying a signal voltage based on a predetermined video signal to each of said plurality of signal lines, a scanning-side drive means for said plurality of scan drive signals sequentially outputted to the scan lines scanning the display pixels in the liquid crystal display device and a common signal output means for applying a common signal voltage polarity reversal at a predetermined period to the common electrode,
    前記液晶表示装置を通常表示動作状態からスタンバイ状態に移行させる、スタンバイ状態設定手段を備え、 The liquid crystal display device is switched from the normal display operation state to the standby state, with a standby state setting means,
    前記スタンバイ状態設定手段は、前記通常表示動作状態から前記スタンバイ状態に設定する間の所定期間において、前記信号ラインに印加される前記信号電圧と前記共通電極に印加される前記コモン信号電圧とを同じ電位に設定する制御手段を備えることを特徴とする液晶表示装置。 The standby state setting means is the predetermined period during the set from said normal display operating state to the standby state, and the common signal voltage applied the signal voltage and to said common electrode to be applied to the signal line identical the liquid crystal display device, characterized in that it comprises a control means for setting the potential.
  2. 前記所定期間は、少なくとも、前記走査側駆動手段が前記複数の走査ラインの全てに前記走査駆動信号を順次出力する期間を有することを特徴とする請求項1に記載の液晶表示装置。 The predetermined period is at least, a liquid crystal display device according to claim 1, wherein the scanning-side drive means, characterized in that it has all the time for outputting the scanning driving signal sequence of the plurality of scan lines.
  3. 前記制御手段は、前記所定期間の終了後、前記走査側駆動手段による前記走査駆動信号の出力を停止させて、前記スタンバイ状態に設定する手段を備えることを特徴とする請求項1に記載の液晶表示装置。 Wherein, the rear end of the predetermined time period, said stops the output of the scan drive signal by the scanning side drive means, the liquid crystal according to claim 1, characterized in that it comprises means for setting the standby state display device.
  4. 前記信号側駆動手段は、前記複数の信号ラインの各々に個別に接続され、入力される前記映像信号に基づく表示信号を保持し、保持した前記表示信号を対応する信号ラインに前記信号電圧として印加する複数の表示信号保持手段を有し、 The signal-side drive means applied, is connected individually to each of the plurality of signal lines, and hold the display signals based on the video signal input, as the signal voltage the display signal held in the corresponding signal line a plurality of display signal holding means for,
    前記制御手段は、前記所定期間において、前記信号ラインに印加される前記信号電圧を、前記表示信号保持手段が保持していた前記表示信号から、特定の電位の信号に切り換える切換手段と、前記コモン信号電圧を前記特定の電位の信号と同じ電位に設定する手段と、を備えることを特徴とする請求項1〜3のいずれか一項に記載の液晶表示装置。 Wherein, in the predetermined period, the signal voltage applied to the signal lines from the display signal and the display signal holding means has been held, and switching means for switching the signal of a specific potential, the common the liquid crystal display device according to claim 1, characterized in that it comprises means for setting a signal voltage to the same potential as the signal of the specific potential.
  5. 前記所定期間における、前記特定の電位の信号及び前記コモン信号電圧は、一定の電位に保持される信号であることを特徴とする請求項4に記載の液晶表示装置。 Wherein in a predetermined period, the signal and the common signal voltage of the specific potential, the liquid crystal display device according to claim 4, characterized in that the signal is held at a constant potential.
  6. 前記所定期間における、前記特定の電位の信号及び前記コモン信号電圧は、所定の周期で反転される信号であることを特徴とする請求項4に記載の液晶表示装置。 Wherein in a predetermined period, the signal and the common signal voltage of the specific potential, the liquid crystal display device according to claim 4, characterized in that a signal is inverted at a predetermined period.
  7. 前記表示信号保持手段は、 The display signal holding means,
    前記映像信号に基づく前記表示信号を個別に取り込み、保持する一対のサンプルホールド手段を備え、 The incorporation of the display signal based on the image signal individually, a pair of sample-and-hold means for holding,
    水平走査期間毎に、前記サンプルホールド手段の一方に前記表示信号を取り込むとともに、前記対応する信号ラインに、前記サンプルホールド手段の他方に保持された前記表示信号に基づく前記信号電圧を印加することを特徴とする請求項4に記載の液晶表示装置。 For each horizontal scanning period, fetches the display signal to one of said sample-hold means, wherein the corresponding signal lines, applying the signal voltage based on the display signal held in the other of said sample-hold means the liquid crystal display device according to claim 4, characterized.
  8. 複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列されて画素電極を有する複数の表示画素と、各画素電極の対向位置に配設される共通電極とを有する表示パネルと、前記複数の信号ラインの各々に所定の映像信号に基づく信号電圧を印加する信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を走査する走査側駆動手段と、前記共通電極に所定の周期で極性反転するコモン信号電圧を印加するコモン信号出力手段と、を備えた液晶表示装置の駆動制御方法であって、 A display panel having a plurality of display pixels having a pixel electrode arranged in a matrix form at intersections near the plurality of scan lines and a plurality of signal lines, and a common electrode disposed on the opposite positions of the pixel electrodes, a signal-side drive means for applying a signal voltage based on a predetermined video signal to each of said plurality of signal lines, a scanning-side drive means for said plurality of scan drive signals sequentially outputted to the scan lines scanning the display pixels , a the common and common signal output means for applying a common signal voltage polarity reversal at a predetermined period to the electrode, the driving control method for a liquid crystal display device provided with,
    前記液晶表示装置を通常表示動作状態からスタンバイ状態に移行させるステップを有し、 Comprising the step of shifting to the standby state the liquid crystal display device from the normal display operating state,
    前記スタンバイ状態に移行させるステップは、 The step of transitioning to the standby state,
    前記通常表示動作状態から所定期間の間、前記信号ラインに印加される前記信号電圧と前記共通電極に印加される前記コモン信号電圧とを同じ電位に設定するステップと、 A step of setting said between normal display operation state for a predetermined period, and the common signal voltage applied the signal voltage applied to the signal line and the common electrode to the same potential,
    前記所定期間の終了後、前記走査側駆動手段による前記走査駆動信号の出力を停止させて、前記スタンバイ状態に設定するステップと、 A step wherein after the end of a predetermined time period, stops the output of the scan drive signal by the scanning-side drive means, is set to the standby state,
    を含むことを特徴とする液晶表示装置の駆動制御方法。 Drive control method for a liquid crystal display device which comprises a.
  9. 前記信号電圧と前記コモン信号電圧とを同じ電位に設定するステップにおける前記所定期間は、少なくとも、前記走査側駆動手段が前記複数の走査ラインの全てに前記走査駆動信号を順次出力する期間を有することを特徴とする請求項8に記載の液晶表示装置の駆動制御方法。 Wherein the predetermined period in step of setting said common signal voltage and the signal voltage at the same potential, at least, that the scanning-side drive means includes a period for sequentially outputting the scan driving signals to all of the plurality of scanning lines drive control method for a liquid crystal display device according to claim 8, wherein.
  10. 前記信号電圧と前記コモン信号電圧とを同じ電位に設定するステップは、 Step of setting said common signal voltage and the signal voltage at the same potential,
    前記信号ラインに印加される前記信号電圧を、前記映像信号に基づく信号から特定の電位の信号に切り換えるステップと、 A step of switching the signal voltage to be applied to the signal line, the signal of a specific potential from the signal based on the video signal,
    前記コモン信号電圧を前記特定の電位の信号と同じ電位に設定するステップと、 And setting the common signal voltage to the same potential as the signal of the specific potential,
    を含むことを特徴とする請求項8又は9に記載の液晶表示装置の駆動制御方法。 Drive control method for a liquid crystal display device according to claim 8 or 9, characterized in that it comprises a.
  11. 前記信号電圧と前記コモン信号電圧とを同じ電位に設定するステップは、前記特定の電位の信号及び前記コモン信号電圧を所定の周期で反転するステップを含むことを特徴とする請求項10に記載の液晶表示装置の駆動制御方法。 Step of setting said common signal voltage and the signal voltage at the same potential, according to claim 10, characterized in that it comprises the step of inverting the signal and the common signal voltage of the specific potential at a predetermined cycle drive control method for a liquid crystal display device.
JP2004288253A 2004-09-30 2004-09-30 Liquid crystal display device and driving control method for the same Pending JP2006106019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004288253A JP2006106019A (en) 2004-09-30 2004-09-30 Liquid crystal display device and driving control method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288253A JP2006106019A (en) 2004-09-30 2004-09-30 Liquid crystal display device and driving control method for the same

Publications (1)

Publication Number Publication Date
JP2006106019A true JP2006106019A (en) 2006-04-20

Family

ID=36375882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288253A Pending JP2006106019A (en) 2004-09-30 2004-09-30 Liquid crystal display device and driving control method for the same

Country Status (1)

Country Link
JP (1) JP2006106019A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009098219A (en) * 2007-10-12 2009-05-07 Funai Electric Co Ltd Liquid crystal display device
WO2009125617A1 (en) * 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
JP2015073676A (en) * 2013-10-08 2015-04-20 株式会社三共 Game machine
JP2015132851A (en) * 2010-01-20 2015-07-23 株式会社半導体エネルギー研究所 The liquid crystal display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214067A (en) * 1996-11-26 1998-08-11 Sharp Corp Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device
JPH11271707A (en) * 1998-03-19 1999-10-08 Toshiba Corp Liquid crystal display device
JP2000206940A (en) * 1999-01-18 2000-07-28 Casio Comput Co Ltd Liquid crystal display drive device
JP2003015610A (en) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd Active matrix type display device and control device thereof
JP2003295840A (en) * 2002-04-04 2003-10-15 Casio Comput Co Ltd Liquid crystal display device and its drive control method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214067A (en) * 1996-11-26 1998-08-11 Sharp Corp Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device
JPH11271707A (en) * 1998-03-19 1999-10-08 Toshiba Corp Liquid crystal display device
JP2000206940A (en) * 1999-01-18 2000-07-28 Casio Comput Co Ltd Liquid crystal display drive device
JP2003015610A (en) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd Active matrix type display device and control device thereof
JP2003295840A (en) * 2002-04-04 2003-10-15 Casio Comput Co Ltd Liquid crystal display device and its drive control method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009098219A (en) * 2007-10-12 2009-05-07 Funai Electric Co Ltd Liquid crystal display device
WO2009125617A1 (en) * 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
JPWO2009125617A1 (en) * 2008-04-11 2011-08-04 シャープ株式会社 Driving circuit and a display device for a display device
JP5179572B2 (en) * 2008-04-11 2013-04-10 シャープ株式会社 Driving circuit and a display device for a display device
JP2015132851A (en) * 2010-01-20 2015-07-23 株式会社半導体エネルギー研究所 The liquid crystal display device
US9448451B2 (en) 2010-01-20 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2017072863A (en) * 2010-01-20 2017-04-13 株式会社半導体エネルギー研究所 Liquid crystal display device and method of driving the same
KR101805102B1 (en) 2010-01-20 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
JP2015073676A (en) * 2013-10-08 2015-04-20 株式会社三共 Game machine

Similar Documents

Publication Publication Date Title
US7215309B2 (en) Liquid crystal display device and method for driving the same
KR100462133B1 (en) Display apparatus
JP3482683B2 (en) An active matrix display device and a driving method thereof
US6320565B1 (en) DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same
KR100635191B1 (en) A liquid crystal display device
KR101183431B1 (en) Gate driver
US6961042B2 (en) Liquid crystal display
KR100292768B1 (en) Drive method for active matrix type liquid crystal display device
JP3498033B2 (en) Display device, a driving method of a portable electronic device and a display device
KR100642558B1 (en) Display device and method for driving the same
US8390552B2 (en) Display device, and circuit and method for driving the same
US20020036611A1 (en) Method and circuit for driving electro-optical device, electro-optical device, and electronic apparatus
EP0737957B1 (en) Active matrix display device
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
JP3187722B2 (en) Screen off circuit, a liquid crystal display device and a driving method thereof having the same
CN1299150C (en) Display and control method thereof
EP0848368B1 (en) Crosstalk reduction in active-matrix display
JP3240367B2 (en) Active matrix liquid crystal image display device
US5598180A (en) Active matrix type display apparatus
JP3496431B2 (en) Display device and a driving method thereof
JP2006259532A (en) Electrophoresis display device and its driving method
JP4154611B2 (en) Shift register and a liquid crystal display device
CN1265336C (en) Image display device and display drive method
CN1550854A (en) Liquid crystal display panel,liquid crystal displayer and method for driving liquid crystal display
US6172663B1 (en) Driver circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A131 Notification of reasons for refusal

Effective date: 20101012

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD02 Notification of acceptance of power of attorney

Effective date: 20101118

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A02 Decision of refusal

Effective date: 20120131

Free format text: JAPANESE INTERMEDIATE CODE: A02