KR20060136168A

KR20060136168A - Display device and driving apparatus therefor

Info

Publication number: KR20060136168A
Application number: KR1020050055734A
Authority: KR
Inventors: 이용순; 문승환; 박행원; 강남수
Original assignee: 삼성전자주식회사
Filing date: 2005-06-27
Publication date: 2007-01-02

Abstract

본 발명은 표시 장치용 구동 장치에 관한 것으로, 상기 구동 장치는 게이트 오프 전압을 생성하는 게이트 오프 전압 생성부, 그리고 상기 게이트 오프 전압 생성부로부터의 상기 게이트 오프 전압을 화소 전극에 연결된 스위칭 소자에 출력하는 게이트 구동부를 포함한다. 상기 게이트 오프 전압 생성부는 구동 전원이 차단될 때, 상기 스위칭 소자에 인가되는 상기 게이트 오프 전압을 소정 크기의 오프셋 전압이 더해진 전압으로 증가시켜, 스위칭 소자의 출력 단자와 입력 단자 사이에 흐르는 전류량을 증가시킨다. 이로 인해 화소 전극 전압의 방전 시간이 줄어들어, 구동 전원이 차단될 때, 방전 속도가 느린 화소 전극 전압에 의한 화질 불량이 줄어든다.The present invention relates to a driving device for a display device, wherein the driving device outputs a gate off voltage generator for generating a gate off voltage, and the gate off voltage from the gate off voltage generator to a switching element connected to a pixel electrode. And a gate driver. When the driving power is cut off, the gate-off voltage generator increases the gate-off voltage applied to the switching element to a voltage plus a predetermined offset voltage, thereby increasing the amount of current flowing between the output terminal and the input terminal of the switching element. Let's do it. As a result, the discharge time of the pixel electrode voltage is reduced, and when the driving power is cut off, poor image quality due to the pixel electrode voltage having a slow discharge speed is reduced.

액정표시장치, LCD, 화소전극전압, 방전시간, 오프셋전압, 게이트오프전압 LCD, LCD, pixel electrode voltage, discharge time, offset voltage, gate off voltage

Description

Display device and driving device for display device {DISPLAY DEVICE AND DRIVING APPARATUS THEREFOR}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 게이트 오프 전압 생성부의 회로도이다.3 is a circuit diagram of a gate off voltage generator according to an exemplary embodiment of the present invention.

도 4는 액정 표시 장치의 구동 전원이 차단될 때, 도 3의 게이트 오프 전압 생성부, 화소의 스위칭 소자에 연결된 게이트 구동부 및 데이터 구동부의 등가 회로도이다.FIG. 4 is an equivalent circuit diagram of the gate-off voltage generator, the gate driver connected to the switching element of the pixel, and the data driver of FIG. 3 when the driving power of the liquid crystal display is cut off.

도 5는 아몰퍼스 실리콘 박막 트랜지스터의 제어 단자와 출력 단자 사이의 전압에 대한 출력 단자와 입력 단자 사이의 전류의 관계를 나타낸 그래프이다.5 is a graph showing a relationship between current between an output terminal and an input terminal with respect to a voltage between a control terminal and an output terminal of an amorphous silicon thin film transistor.

도 6은 본 발명의 다른 실시예에 따른 게이트 오프 전압 생성부의 회로도이다.6 is a circuit diagram of a gate off voltage generator according to another exemplary embodiment of the present invention.

도 7은 액정 표시 장치의 구동 전원이 차단될 때, 도 6의 게이트 오프 전압 생성부, 화소의 스위칭 소자에 연결된 게이트 구동부 및 데이터 구동부의 등가 회로도이다.FIG. 7 is an equivalent circuit diagram of the gate-off voltage generator, the gate driver connected to the switching element of the pixel, and the data driver of FIG. 6 when the driving power of the liquid crystal display is cut off.

도 8은 본 발명의 실시예에 따른 액정 표시 장치의 구동 전원이 차단될 때, 게이트 오프 전압과 화소 전극 전압의 변화를 나타낸 그래프이다.8 is a graph illustrating a change in the gate-off voltage and the pixel electrode voltage when the driving power of the liquid crystal display according to the exemplary embodiment of the present invention is cut off.

도 9는 본 발명의 또 다른 실시예에 따른 게이트 오프 전압 생성부의 회로도이다.9 is a circuit diagram of a gate off voltage generator according to still another exemplary embodiment of the present invention.

도 10은 도 9의 방전부를 적용할 때, 화소 전극과 연결된 스위칭 소자의 게이트 단자에 인가된 게이트 오프 전압의 변화와 화소 전극 전압의 변화를 나타낸 그래프이다.FIG. 10 is a graph illustrating a change in the gate-off voltage and a change in the pixel electrode voltage applied to the gate terminal of the switching element connected to the pixel electrode when the discharge part of FIG. 9 is applied.

본 발명은 표시 장치 및 표시 장치용 구동 장치에 관한 것이다.The present invention relates to a display device and a drive device for a display device.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판, 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층, 게이트 온 전압과 게이트 오프 전압으로 이루어져 있는 게이트 신호를 출력하는 게이트 구동부 및 데이터 신호를 출력하는 데이터 구동부를 포함한다.A typical liquid crystal display (LCD) has two display panels including a pixel electrode and a common electrode, a liquid crystal layer having a dielectric anisotropy interposed therebetween, and a gate composed of a gate on voltage and a gate off voltage. And a gate driver for outputting a signal and a data driver for outputting a data signal.

화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 있다. 스위칭 소자는 게이트 구동부로부터의 게이트 온 전압 또는 게이트 오프 전압에 의해 턴 온되거나 턴 오프된다. 따라서 게이트 구동부가 한 행씩 화소 전극에 연결된 스위칭 소자에 게이트 온 전압을 차례로 인가하면 해당하는 스위칭 소자가 턴온된다. 이로 인해, 화소 전극은 한 행씩 차례로 데이터 신호의 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.The pixel electrodes are arranged in a matrix and are connected to a switching element such as a thin film transistor (TFT). The switching element is turned on or off by the gate on voltage or gate off voltage from the gate driver. Therefore, when the gate driver sequentially applies the gate-on voltage to the switching elements connected to the pixel electrodes, the corresponding switching elements are turned on. As a result, the pixel electrodes receive the voltage of the data signal one by one in sequence. The common electrode is formed over the entire surface of the display panel and receives a common voltage. The pixel electrode, the common electrode, and the liquid crystal layer therebetween form a liquid crystal capacitor, and the liquid crystal capacitor becomes a basic unit that forms a pixel together with a switching element connected thereto.

이러한 액정 표시 장치에서는 화소 전극과 공통 전극에 각각 데이터 신호의 전압과 공통 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.In such a liquid crystal display device, an electric field is generated in the liquid crystal layer by applying a voltage and a common voltage of a data signal to the pixel electrode and the common electrode, respectively, and the intensity of the electric field is adjusted to control the transmittance of light passing through the liquid crystal layer. Get

사용자의 요구 등에 따라, 스위치 등을 이용하여 액정 표시 장치로 인가되는 구동 전원이 차단될 경우, 화소 전극에 인가된 전압인 화소 전극 전압이 신속하게 방전되지 않아 화질 불량이 발생한다. 즉, 스위치의 소등에 응답하여 액정 표시 장치에 표시된 화상이 신속하게 사라져야 하지만, 스위칭 소자를 통해 화소 전극 전압이 완전히 방전될 때까지 화상은 계속 표시된다.When the driving power applied to the liquid crystal display device is cut off using a switch or the like according to a user's request, the pixel electrode voltage, which is the voltage applied to the pixel electrode, is not discharged quickly, resulting in poor image quality. That is, in response to the switch off, the image displayed on the liquid crystal display should disappear quickly, but the image continues to be displayed until the pixel electrode voltage is completely discharged through the switching element.

화소 전극 전압의 방전은 스위칭 소자에 인가되는 게이트 오프 전압에 영향을 받는다. 즉, 스위치의 소등으로 인해 약 -10V 내지 -15V 전후의 게이트 오프 전압이 접지 전압, 예를 들어 약 0V로 방전될 때, 이 게이트 오프 전압의 방전으로 인한 스위칭 소자의 동작 변화에 의해, 화소 전극 전압은 스위칭 소자와 데이터 구동부를 통해 방전된다. The discharge of the pixel electrode voltage is affected by the gate off voltage applied to the switching element. That is, when the gate-off voltage around -10V to -15V is discharged to the ground voltage, for example, about 0V due to the light off of the switch, the pixel electrode is changed by the operation change of the switching element due to the discharge of the gate-off voltage. The voltage is discharged through the switching element and the data driver.

하지만 게이트 오프 전압이 방전될 때, 스위칭 소자에 인가되는 전압의 값이 충분하지 않기 때문에 스위칭 소자의 입출력 단자 사이에 흐르는 전류의 양이 많지 않아 화소 전극 전압의 방전 시간이 길어지게 된다.However, when the gate-off voltage is discharged, since the value of the voltage applied to the switching element is not sufficient, the amount of current flowing between the input and output terminals of the switching element is not large, resulting in a long discharge time of the pixel electrode voltage.

따라서 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로, 표시 장치에 공급되는 구동 전원을 차단할 때, 잔상으로 인한 화질 악화를 방지하는 것이다.Therefore, the technical problem to be solved by the present invention is to solve such a problem and to prevent deterioration of image quality due to afterimages when the driving power supplied to the display device is cut off.

이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 표시 장치용 구동 장치는 복수의 스위칭 소자와 상기 스위칭 소자에 연결되어 있는 복수의 화소 전극을 포함하는 표시 장치용 구동 장치로서, 게이트 오프 전압을 생성하는 게이트 오프 전압 생성부, 그리고 상기 게이트 오프 전압 생성부로부터의 상기 게이트 오프 전압을 상기 스위칭 소자에 출력하는 게이트 구동부를 포함하고, 상기 게이트 오프 전압 생성부는 구동 전원이 차단될 때, 상기 스위칭 소자에 인가되는 상기 게이트 오프 전압을 접지 전압 이상으로 증가시킨다.According to an aspect of the present invention, a driving device for a display device includes a plurality of switching devices and a plurality of pixel electrodes connected to the switching device, and generates a gate-off voltage. A gate off voltage generator and a gate driver for outputting the gate off voltage from the gate off voltage generator to the switching element, wherein the gate off voltage generator is configured to supply the switching element to the switching element. The applied gate off voltage is increased above ground voltage.

상기 게이트 오프 전압 생성부는, 입력되는 전압을 정해진 크기만큼 (-) 방향으로 증가시켜 상기 게이트 오프 전압을 생성하는 차지 펌프부, 상기 차지 펌프부로부터의 상기 게이트 오프 전압이 접지 전압으로 방전될 때, 오프셋 전압을 생성하여 상기 방전된 게이트 오프 전압에 상기 오프셋 전압을 더하여 상기 스위칭 소자에 출력하는 오프셋 전압 생성부를 포함하는 것이 좋다.The gate off voltage generation unit may include: a charge pump unit configured to increase the input voltage in a negative direction by a predetermined magnitude to generate the gate off voltage; and when the gate off voltage from the charge pump unit is discharged to a ground voltage, And an offset voltage generator configured to generate an offset voltage and add the offset voltage to the discharged gate-off voltage and output the offset voltage to the switching element.

상기 오프셋 전압 생성부는, 상기 차지 펌프부의 출력단와 상기 게이트 구동부 사이에 역 방향으로 연결된 적어도 하나의 다이오드, 상기 다이오드에 병렬로 연결된 축전기를 포함할 수 있다.The offset voltage generator may include at least one diode connected in a reverse direction between an output terminal of the charge pump unit and the gate driver, and a capacitor connected in parallel to the diode.

상기 오프셋 전압은 상기 다이오드에 의해 정해지는 것이 바람직하다.The offset voltage is preferably determined by the diode.

상기 다이오드의 개수는 세 개이고, 상기 세 개의 다이오드는 직렬로 연결되어 있는 것이 좋다.The number of diodes is three, it is preferable that the three diodes are connected in series.

상기 게이트 오프 전압 생성부는 상기 게이트 오프 전압의 방전 경로를 제공하는 방전부를 더 포함할 수 있다.The gate off voltage generator may further include a discharge unit that provides a discharge path of the gate off voltage.

상기 방전부는 상기 차지 펌프부에 병렬로 연결된 저항 및 축전기를 포함하는 것이 좋다.The discharge unit may include a resistor and a capacitor connected in parallel to the charge pump unit.

상기 방전부는, 상기 차지 펌프부에 병렬로 연결된 제1 축전기, 상기 차지 펌프부에 컬렉터 단자가 연결되어 있고 에미터 단자가 접지되어 있는 트랜지스터, 상기 트랜지스터의 에미터 단자와 베이스 단자에 연결되어 있는 저항, 상기 저항에 연결되어 있는 제2 축전기, 그리고 상기 축전기에 연결되어 있는 전원을 포함할 수 있다.The discharge part includes a first capacitor connected in parallel to the charge pump part, a transistor having a collector terminal connected to the charge pump part and an emitter terminal grounded, and a resistor connected to the emitter terminal and the base terminal of the transistor. , A second capacitor connected to the resistor, and a power source connected to the capacitor.

상기 트랜지스터는 pnp 접합 트랜지스터인 것이 좋다.Preferably, the transistor is a pnp junction transistor.

상기 전원은 외부로부터 인가되고, 상기 표시 장치의 구동 전원이 차단될 때 접지 전압으로 되는 것이 바람직하다.Preferably, the power is applied from the outside and becomes a ground voltage when the driving power of the display device is cut off.

본 발명의 다른 특징에 따른 표시 장치는, 복수의 스위칭 소자, 상기 스위칭 소자에 연결되어 있는 복수의 화소 전극, 상기 스위칭 소자에 연결되어 있고 상기 스위칭 소자에 게이트 오프 전압을 전달하는 복수의 게이트선, 상기 게이트 오프 전압을 생성하는 게이트 오프 전압 생성부, 그리고 상기 게이트 오프 전압 생성부로부터의 상기 게이트 오프 전압을 상기 스위칭 소자에 출력하는 게이트 구동부를 포함하고, 상기 게이트 오프 전압 생성부는 구동 전원이 차단될 때, 상기 스위칭 소자에 인가되는 상기 게이트 오프 전압을 접지 전압 이상으로 증가시킨다.According to another aspect of the present invention, a display device includes a plurality of switching elements, a plurality of pixel electrodes connected to the switching element, a plurality of gate lines connected to the switching element and transferring a gate-off voltage to the switching element, A gate off voltage generator configured to generate the gate off voltage, and a gate driver configured to output the gate off voltage from the gate off voltage generator to the switching element, wherein the gate off voltage generator is configured to block driving power. At that time, the gate-off voltage applied to the switching element is increased above the ground voltage.

상기 방전부는 상기 차지 펌프부에 병렬로 연결된 저항 및 축전기를 포함할 수 있다.The discharge part may include a resistor and a capacitor connected in parallel to the charge pump part.

상기 방전부는, 상기 차지 펌프부에 병렬로 연결된 제1 축전기, 상기 차지 펌프부에 컬렉터 단자가 연결되어 있고 에미터 단자가 접지되어 있는 트랜지스터, 상기 트랜지스터의 에미터 단자와 베이스 단자에 연결되어 있는 저항, 상기 저항에 연결되어 있는 제2 축전기, 그리고 상기 축전기에 연결되어 있는 전원을 포함하는 것이 좋다.The discharge part includes a first capacitor connected in parallel to the charge pump part, a transistor having a collector terminal connected to the charge pump part and an emitter terminal grounded, and a resistor connected to the emitter terminal and the base terminal of the transistor. , A second capacitor connected to the resistor, and a power source connected to the capacitor.

상기 트랜지스터는 pnp 접합 트랜지스터인 것이 바람직하다.The transistor is preferably a pnp junction transistor.

상기 전원은 외부로부터 인가되고, 상기 표시 장치의 구동 전원이 차단될 때 접지 전압으로 되는 바람직하다.The power is preferably applied from the outside and becomes a ground voltage when the driving power of the display device is cut off.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명에 따른 표시 장치 및 표시 장치용 구동 장치의 한 실시예에 따른 액정 표시 장치 및 그 구동 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a liquid crystal display and a driving apparatus thereof according to an exemplary embodiment of the display apparatus and the driving apparatus for the display apparatus according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.First, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), DC-DC 변환부(900), DC-DC 변환부(900)와 게이트 구동부(400)에 연결된 게이트 온 전압 생성부(710), DC-DC 변환부(900)와 게이트 구동부(400)에 연결된 게이트 오프 전압 생성부(720), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a DC-DC connected thereto. The gate-on voltage generator 710 connected to the converter 900, the DC-DC converter 900, and the gate driver 400, and the gate-off voltage connected to the DC-DC converter 900 and the gate driver 400. The generator 720 includes a gray voltage generator 800 connected to the data driver 500, and a signal controller 600 for controlling the gray voltage generator 800.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.The liquid crystal panel assembly 300 may include a plurality of signal lines G ₁ -G _n , D ₁ -D _m and a plurality of pixels PX connected to the plurality of signal lines G ₁ -G _n , D ₁ -D _m , and arranged in a substantially matrix form. Include. On the other hand, in the structure shown in FIG. 2, the liquid crystal panel assembly 300 includes lower and upper panels 100 and 200 facing each other and a liquid crystal layer 3 interposed therebetween.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.The signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n for transmitting a gate signal (also called a “scan signal”) and a plurality of data lines for transmitting a data signal ( D ₁ -D _m ). The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

각 화소(PX), 예를 들면 i번째(i=1, 2,, n) 게이트선(G_i)과 j번째(j=1, 2,, m) 데이터선(D_j)에 연결된 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자(Q)와 이 에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.Pixels connected to each pixel PX, for example, the i-th (i = 1, 2, n) gate line G _i and the j-th (j = 1, 2, m) data line D _j PX includes a switching element Q connected to the signal line G _i D _j , and a liquid crystal capacitor C _LC and a storage capacitor C _ST connected thereto. The holding capacitor C _ST can be omitted as necessary.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(C_LC) 및 유지 축전기(C_ST)와 연결되어 있다.The switching element Q is a three-terminal element of a thin film transistor or the like provided in the lower panel 100, the control terminal of which is connected to the gate line G _i , and the input terminal of which is connected to the data line D _j . The output terminal is connected to the liquid crystal capacitor C _LC and the storage capacitor C _ST .

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.The liquid crystal capacitor C _LC has two terminals, a pixel electrode 191 of the lower panel 100 and a common electrode 270 of the upper panel 200, and a liquid crystal layer 3 between the two electrodes 191 and 270. It functions as a dielectric. The pixel electrode 191 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives the common voltage Vcom. Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, at least one of the two electrodes 191 and 270 may be formed in a linear or bar shape.

액정 축전기(C_LC)의 보조적인 역할을 하는 유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C _ST , which serves as an auxiliary part of the liquid crystal capacitor C _LC , is formed by overlapping a separate signal line (not shown) and the pixel electrode 191 provided on the lower panel 100 with an insulator interposed therebetween. A predetermined voltage such as the common voltage Vcom is applied to this separate signal line. However, the storage capacitor C _ST may be formed such that the pixel electrode 191 overlaps the front gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each pixel PX uniquely displays one of the primary colors (spatial division) or each pixel PX alternately displays the primary colors over time (time division). The desired color is recognized by the spatial and temporal sum of these primary colors. Examples of the primary colors include three primary colors such as red, green, and blue. FIG. 2 illustrates that each pixel PX includes a color filter 230 representing one of the primary colors in an area of the upper panel 200 corresponding to the pixel electrode 191 as an example of spatial division. Unlike FIG. 2, the color filter 230 may be formed above or below the pixel electrode 191 of the lower panel 100.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.At least one polarizer (not shown) for polarizing light is attached to an outer surface of the liquid crystal panel assembly 300.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.Referring back to FIG. 1, the gray voltage generator 800 generates two sets of gray voltage sets (or reference gray voltage sets) related to the transmittance of the pixel PX. One of the two sets has a positive value for the common voltage Vcom and the other set has a negative value.

DC-DC 변환부(900)는 인가되는 직류(DC) 전압(도시하지 않음)을 이용하여 원하는 크기의 복수의 직류 전압(V1, V2)을 생성하여 출력한다. 이때, 직류 전압(V1)은 접지 전압으로서 약 0V의 크기를 갖고, 직류 전압(V2)은 약 8V의 크기는 갖는다.The DC-DC converter 900 generates and outputs a plurality of DC voltages V1 and V2 having desired magnitudes using a DC voltage (not shown) applied thereto. At this time, the DC voltage V1 has a magnitude of about 0V as the ground voltage, and the DC voltage V2 has a magnitude of about 8V.

게이트 오프 전압 생성부(710)는 DC-DC 변환부(900)로부터 인가된 직류 전압(V1)을 이용하여 정해진 크기, 예를 들어 약 -10V의 전압으로 변환한 후, 게이트 오프 전압(Voff)으로서 출력한다.The gate-off voltage generator 710 converts the voltage to a predetermined size, for example, about −10 V by using the DC voltage V1 applied from the DC-DC converter 900, and then gate-off voltage Voff. Output as.

게이트 온 전압 생성부(720)는 DC-DC 변환부(900)로부터 인가된 직류 전압 (V2)을 이용하여 정해진 크기, 예를 들어 약 20V의 전압으로 변환한 후 게이트 온 전압(Von)으로 출력한다. The gate-on voltage generator 720 converts the voltage to a predetermined size, for example, about 20V by using the DC voltage V2 applied from the DC-DC converter 900 and outputs the gate-on voltage Von. do.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 오프 전압 생성부(710)로부터의 게이트 오프 전압(Voff)과 게이트 온 전압 생성부(720)로부터의 게이트 온 전압(Von)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.The gate driver 400 is connected to the gate lines G ₁ -G _n of the liquid crystal panel assembly 300 so that the gate off voltage Voff and the gate on voltage generator 720 from the gate off voltage generator 710 may be provided. A gate signal composed of a combination of the gate-on voltages Von from is applied to the gate lines G ₁ -G _n .

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.The data driver 500 is connected to the data lines D ₁ -D _m of the liquid crystal panel assembly 300 and selects a gray voltage from the gray voltage generator 800 and uses the data line D ₁ as a data signal. -D _m ). However, when the gray voltage generator 800 provides only a predetermined number of reference gray voltages instead of providing all of the voltages for all grays, the data driver 500 divides the reference gray voltages to divide the gray voltages for all grays. Generate and select the data signal from it.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.The signal controller 600 controls the gate driver 400, the data driver 500, and the like.

이러한 구동 장치(400, 500, 600, 710, 720, 800, 900) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있 다. 이와는 달리, 이들 구동 장치(400, 500, 600, 710, 720, 800, 900)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 710, 720, 800, 900)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.Each of the driving devices 400, 500, 600, 710, 720, 800, and 900 may be mounted directly on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film. (Not shown) may be attached to the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP), or may be mounted on a separate printed circuit board (not shown). In contrast, these driving devices 400, 500, 600, 710, 720, 800, and 900 have a liquid crystal panel assembly together with the signal lines G ₁ -G _n , D ₁ -D _m and the thin film transistor switching element Q. It may be integrated at 300. In addition, the driving devices 400, 500, 600, 710, 720, 800, and 900 may be integrated into a single chip, in which case at least one of them or at least one circuit element constituting them may be outside the single chip. .

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.Next, the operation of the liquid crystal display will be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives input image signals R, G, and B and an input control signal for controlling the display thereof from an external graphic controller (not shown). Examples of the input control signal include a vertical sync signal Vsync, a horizontal sync signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.The signal controller 600 properly processes the input image signals R, G, and B according to operating conditions of the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and controls the gate. After generating the signal CONT1 and the data control signal CONT2, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signal DAT are transmitted to the data driver 500. Export to).

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.The gate control signal CONT1 includes a scan start signal STV indicating a scan start and at least one clock signal controlling an output period of the gate-on voltage Von. The gate control signal CONT1 may also further include an output enable signal OE that defines the duration of the gate-on voltage Von.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 신호의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.The data control signal CONT2 is a load signal LOAD for applying a data signal to the horizontal synchronization start signal STH indicating the start of the transmission of the image signal for one row of pixels PX and the data lines D ₁ -D _m . ) And a data clock signal HCLK. The data control signal CONT2 is also an inverted signal that inverts the voltage polarity of the data signal relative to the common voltage Vcom (hereinafter referred to as " polarity of the data signal " by reducing the " voltage polarity of the data signal for the common voltage ") RVS) may be further included.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.According to the data control signal CONT2 from the signal controller 600, the data driver 500 receives the digital image signal DAT for the pixel PX in one row and corresponds to each digital image signal DAT. The gradation voltage is selected to convert the digital image signal DAT into an analog data signal and then apply it to the data lines D ₁ -D _m .

게이트 오프 전압 생성부(710)는 DC-DC 변환부(900)로부터 직류 전압(V1)을 이용하여 약 -7V의 직류 전압으로 변환한 후, 게이트 오프 전압(Voff)으로 출력한다. 또한 게이트 오프 전압 생성부(710)는 액정 표시 장치에 공급되는 구동 전원이 차단될 경우, 스위칭 소자(Q)를 통해 화소 전극(191)에 인가된 화소 전극 전압을 방전시킨다. 이러한 게이트 오프 전압 생성부(710)에 대해서는 다음에 좀더 상세하게 설명한다.The gate-off voltage generator 710 converts the DC-DC converter 900 into a DC voltage of about -7V using the DC voltage V1 and outputs the DC voltage to the gate-off voltage Voff. The gate-off voltage generator 710 discharges the pixel electrode voltage applied to the pixel electrode 191 through the switching element Q when the driving power supplied to the liquid crystal display is cut off. The gate-off voltage generator 710 will be described in more detail later.

게이트 온 전압 생성부(720)는 차지 펌프(charge pump)(도시하지 않음)를 이용하여 DC-DC 변환부(900)로부터 생성된 약 8V의 직류 전압(V2)을 약 20V의 전압으로 승압하여 게이트 온 전압(Von)으로 출력한다.The gate-on voltage generator 720 boosts a DC voltage V2 of about 8V generated from the DC-DC converter 900 to a voltage of about 20V by using a charge pump (not shown). Output at the gate-on voltage (Von).

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.The gate driver 400 applies the gate-on voltage Von to the gate lines G ₁ -G _n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G ₁ -G _n . Turn on the switching element (Q) connected to. Then, the data signal applied to the data lines D ₁ -D _m is applied to the pixel PX through the turned-on switching element Q.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.The difference between the voltage of the data signal applied to the pixel PX and the common voltage Vcom is represented as the charging voltage of the liquid crystal capacitor C _LC , that is, the pixel voltage. The arrangement of the liquid crystal molecules varies depending on the magnitude of the pixel voltage, thereby changing the polarization of light passing through the liquid crystal layer 3. The change in polarization is represented by a change in transmittance of light by a polarizer attached to the display panel assembly 300.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.This process is repeated in units of one horizontal period (also referred to as "1H" and equal to one period of the horizontal sync signal Hsync and the data enable signal DE), thereby all gate lines G ₁ -G _n ), The gate-on voltage Von is sequentially applied to the data signal to all the pixels PX, thereby displaying an image of one frame.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).When one frame ends, the state of the inversion signal RVS applied to the data driver 500 is controlled so that the next frame starts and the polarity of the data signal applied to each pixel PX is opposite to the polarity of the previous frame. "Invert frame"). In this case, the polarity of the data signal flowing through one data line is changed (eg, row inversion and point inversion) or the polarity of the data signal applied to one pixel row is different depending on the characteristics of the inversion signal RVS within one frame. (E.g. column inversion, point inversion).

다음, 도 3 및 도 4를 참고로 하여 본 발명의 한 실시예에 따른 게이트 오프 전압 생성부(710)에 대하여 설명한다.Next, the gate-off voltage generator 710 according to an embodiment of the present invention will be described with reference to FIGS. 3 and 4.

도 3은 본 발명의 한 실시예에 따른 게이트 오프 전압 생성부(710)의 회로도이고, 도 4는 액정 표시 장치의 구동 전원이 차단될 때, 게이트 오프 전압 생성부, 화소의 스위칭 소자에 연결된 게이트 구동부 및 데이터 구동부의 등가 회로도이다.3 is a circuit diagram of a gate-off voltage generator 710 according to an exemplary embodiment of the present invention, and FIG. 4 is a gate connected to a gate-off voltage generator and a switching element of a pixel when the driving power of the liquid crystal display is cut off. It is an equivalent circuit diagram of a drive part and a data drive part.

도 3에 도시한 것처럼, 게이트 오프 전압 생성부(710)는 차지 펌프부(711), 차지 펌프부(711)에 연결된 방전부(712), 그리고 방전부(712)에 연결된 오프셋 전압 생성부(713)를 포함한다.As shown in FIG. 3, the gate-off voltage generator 710 may include a charge pump unit 711, a discharge unit 712 connected to the charge pump unit 711, and an offset voltage generator unit connected to the discharge unit 712. 713).

차지 펌프부(711)는 소정 개수의 다이오드(도시하지 않음)와 축전기(도시하지 않음)가 각각 병렬로 연결되어 있고, 외부로부터 정해진 크기의 펄스 신호가 인가된다. 이때 다이오드는 DC-DC 변환부(900)로부터 역 방향으로 직렬로 연결되어 있다.In the charge pump unit 711, a predetermined number of diodes (not shown) and capacitors (not shown) are respectively connected in parallel, and a pulse signal having a predetermined magnitude is applied from the outside. In this case, the diodes are connected in series in the reverse direction from the DC-DC converter 900.

방전부(712)는 차지 펌프부(711)와 접지 사이에 연결된 저항(R1)과 저항(R1)에 병렬로 연결된 축전기(C1)를 포함한다.The discharge unit 712 includes a resistor R1 connected between the charge pump unit 711 and ground and a capacitor C1 connected in parallel to the resistor R1.

오프셋 전압 생성부(713)는 방전부(712)로부터 역 방향으로 연결되어 있고 애노드 단자를 통해 게이트 오프 전압(Voff)을 출력하는 다이오드(D1), 다이오드(D1)의 애노드 단자와 접지 사이에 연결된 저항(R2), 다이오드(D1) 양단에 연결된 축전기(C2)를 포함한다.The offset voltage generator 713 is connected in a reverse direction from the discharge unit 712 and is connected between the diode D1 outputting the gate-off voltage Voff through the anode terminal, and the anode terminal of the diode D1 and ground. And a capacitor C2 connected across the resistor R2 and the diode D1.

이러한 구조로 이루어져 있는 게이트 오프 전압 생성부(710)의 동작은 다음과 같다.The operation of the gate-off voltage generator 710 having such a structure is as follows.

먼저, 액정 표시 장치에 구동 전원이 인가되어, 액정 표시 장치가 동작 중일 때 게이트 오프 전압 생성부(710)의 동작을 설명한다.First, when the driving power is applied to the liquid crystal display, the operation of the gate-off voltage generator 710 when the liquid crystal display is in operation will be described.

DC-DC 변환부(900)의 동작으로 DC-DC 변환부(900)로부터 약 0V의 직류 전압(V1)이 인가되면, 차지 펌프부(711)는 축전기(도시하지 않음)를 이용한 충전 동작에 의해 입력된 직류 전압(V1)을 외부로부터 인가되는 펄스 신호의 크기만큼 단계적으로 상승시키지만, 역 방향으로 연결된 다이오드에 의해 (-) 방향으로 상승되어 약 -10의 전압(Vout)을 방전부(712)와 오프셋 전압 생성부(713)를 거쳐 게이트 구동부(400)에 전달한다.When a DC voltage V1 of about 0 V is applied from the DC-DC converter 900 by the operation of the DC-DC converter 900, the charge pump unit 711 may perform a charging operation using a capacitor (not shown). The DC voltage V1 inputted by the controller is raised in steps by the magnitude of the pulse signal applied from the outside, but is increased in the (-) direction by a diode connected in the reverse direction to discharge the voltage Vout of about -10 to the discharge unit 712. ) And the offset voltage generator 713 to the gate driver 400.

차지 펌프부(711)로부터의 전압(Vout)은 방전부(712)의 축전기(C1)와 오프셋 전압 생성부(713)의 축전기(C2)를 충전시킨 후 게이트 구동부(400)에 전달된다. 이때, 오프셋 전압 생성부(713)의 다이오드(D1)는 턴오프 상태를 유지한다.The voltage Vout from the charge pump unit 711 is charged to the capacitor C1 of the discharge unit 712 and the capacitor C2 of the offset voltage generator 713 and then transferred to the gate driver 400. At this time, the diode D1 of the offset voltage generator 713 maintains the turn-off state.

다음, 사용자의 요구 등에 의해 구동 전원이 차단되어 액정 표시 장치의 동작이 정지될 때, 게이트 오프 전압 생성부(710)의 동작을 설명한다.Next, the operation of the gate-off voltage generator 710 when the driving power is cut off by the user's request and the operation of the liquid crystal display device is stopped will be described.

구동 전원이 차단되면, 방전부(711)의 축전기(C1)에 충전되어 있던 전하는 저항(R1)을 통해 방전되기 시작하고, 이로 인해, 방전부(712)의 출력단인 A11"에서의 전압은 서서히 방전되어 약 0V인 접지 전압 레벨까지 서서히 증가한다. 이때, 게이트 오프 전압(Voff)의 방전 시간은 저항(R1)의 값과 축전기(C1)의 정전 용량에 의한 RC 시정수에 의해 정해진다.When the driving power is cut off, the electric charge charged in the capacitor C1 of the discharge portion 711 starts to be discharged through the resistor R1, whereby the voltage at A11 ", which is an output terminal of the discharge portion 712, gradually decreases. The discharge is gradually increased to the ground voltage level of about 0 V. At this time, the discharge time of the gate-off voltage Voff is determined by the value of the resistor R1 and the RC time constant by the capacitance of the capacitor C1.

하지만, 오프셋 전압 생성부(713)의 축전기(C2)에 의해 다이오드(D1) 양단에는 다이오드(D1)의 문턱 전압(약 0.7V)만큼의 전압(이하, 오프셋 전압이라 함) 차 이가 발생하고 이 오프셋 전압은 오프셋 전압 생성부(713)의 출력단(A12)의 전압에 더해지다. 따라서 오프셋 전압 생성부(713)에서 출력되는 전압은 방전부(711)의 출력단(A11)에서의 전압보다 오프셋 전압만큼 높은 전압이 되어 게이트 구동부(400)에 인가된다.However, due to the capacitor C2 of the offset voltage generator 713, a difference (hereinafter, referred to as an offset voltage) of a voltage equal to a threshold voltage (about 0.7 V) of the diode D1 is generated between the diode D1 and the diode C. The offset voltage is added to the voltage at the output terminal A12 of the offset voltage generator 713. Accordingly, the voltage output from the offset voltage generator 713 becomes a voltage higher than the voltage at the output terminal A11 of the discharge unit 711 by an offset voltage and is applied to the gate driver 400.

이처럼, 구동 전원이 차단될 때, 게이트 오프 전압 생성부(710), 화소 전극(191)에 연결된 스위칭 소자(Q), 게이트 구동부(400) 및 데이터 구동부(500)의 등가 회로도는 도 4와 같다. 즉, 게이트 구동부(400)는 도통 상태이고, 데이터 구동부(500)는 접지 상태로 된다. 이때, 저항(R11)은 게이트선의 배선 저항이고 저항(R12)은 데이터선의 배선 저항이다.As such, when the driving power is cut off, an equivalent circuit diagram of the gate-off voltage generator 710, the switching element Q connected to the pixel electrode 191, the gate driver 400, and the data driver 500 is illustrated in FIG. 4. . That is, the gate driver 400 is in a conductive state, and the data driver 500 is in a ground state. At this time, the resistor R11 is the wiring resistance of the gate line and the resistor R12 is the wiring resistance of the data line.

따라서, 약 0.7V의 게이트 오프 전압(Voff)은 게이트 구동부(400)를 통해 저항(R11)을 거쳐 스위칭 소자(Q)의 제어 단자(P1)에 인가된다. 이로 인해, 스위칭 소자(Q)의 제어 단자 단자와 출력 단자 사이의 전압(Vgd)이 정해지고, 이 전압(Vgd)에 대응하는 전류(Ids)가 스위칭 소자(Q)의 출력 단자에서 입력 단자로 흐르기 시작하여 "P2" 지점의 전압인 화소 전극 전압은 스위칭 소자(Q)를 통해 데이터 구동부(500)로 방전된다. 이때, 오프셋 전압 생성부(713)의 동작에 의해 스위칭 소자(Q)의 제어 단자에 인가되는 전압이 방전부(712)의 출력단(A11)의 전압인 약 0V보다 소정 크기만큼 높은 전압이 인가되므로, 스위칭 소자(Q)의 출력 단자와 제어 단자 사이에 흐르는 전류(Ids)는 출력단(A11)의 전압이 0V일 때보다 증가하여 화소 전극 전압의 방전 속도를 가속화시킨다.Accordingly, the gate-off voltage Voff of about 0.7 V is applied to the control terminal P1 of the switching element Q through the resistor R11 through the gate driver 400. Thus, the voltage Vgd between the control terminal terminal and the output terminal of the switching element Q is determined, and the current Ids corresponding to the voltage Vgd is transferred from the output terminal of the switching element Q to the input terminal. The pixel electrode voltage, which is a voltage at the point “P2”, begins to flow and is discharged to the data driver 500 through the switching element Q. At this time, the voltage applied to the control terminal of the switching element Q by the operation of the offset voltage generator 713 is applied a voltage higher than a predetermined size of about 0V, the voltage of the output terminal A11 of the discharge unit 712. The current Ids flowing between the output terminal of the switching element Q and the control terminal increases than when the voltage of the output A11 is 0V, thereby accelerating the discharge rate of the pixel electrode voltage.

이러한 스위칭 소자(Q)의 제어 단자와 출력 단자 사이의 전압(Vgd)에 대한 출력 단자와 입력 단자 사이의 전류(Ids)의 변화를 도 5를 참고로 하여 설명한다.The change in the current Ids between the output terminal and the input terminal relative to the voltage Vgd between the control terminal and the output terminal of the switching element Q will be described with reference to FIG. 5.

도 5는 스위칭 소자인 아몰퍼스 실리콘 박막 트랜지스터(a-Si TFT)의 제어 단자와 출력 단자 사이의 전압(Vgd)에 대한 출력 단자와 입력 단자 사이의 전류(Ids)의 관계를 나타낸 그래프이다.FIG. 5 is a graph showing the relationship between the current Ids between the output terminal and the input terminal with respect to the voltage Vgd between the control terminal and the output terminal of the amorphous silicon thin film transistor (a-Si TFT) which is a switching element.

도 5에 도시한 바와 같이, Vgd가 약 -5V에서부터 약 +20V 사이에서는 Vgd가 증가할수록 Ids가 증가한다. 따라서 스위칭 소자(Q)의 제어 단자로 약 0V의 전압이 인가될 때보다 약 0.2V의 전압이 인가될 때, Ids의 양은 증가하므로, 화소 전극 전압의 방전 시간은 줄게된다.As shown in FIG. 5, when Vgd is about −5V to about + 20V, Ids increases as Vgd increases. Therefore, when the voltage of about 0.2 V is applied to the control terminal of the switching element Q, the amount of Ids increases, so that the discharge time of the pixel electrode voltage is reduced.

다음, 도 6 및 도 7을 참고로 하여, 본 발명의 다른 실시예에 따른 게이트 오프 전압 생성부(710a)에 대하여 설명한다.Next, the gate-off voltage generator 710a according to another embodiment of the present invention will be described with reference to FIGS. 6 and 7.

도 6은 본 발명의 다른 실시예에 따른 게이트 오프 전압 생성부의 회로도이고, 도 7은 액정 표시 장치의 구동 전원이 차단될 때, 도 6의 게이트 오프 전압 생성부, 화소의 스위칭 소자에 연결된 게이트 구동부 및 데이터 구동부의 등가 회로도이다.6 is a circuit diagram of a gate off voltage generator according to another exemplary embodiment of the present invention, and FIG. 7 is a gate off voltage generator of FIG. 6 and a gate driver connected to a switching element of a pixel when the driving power of the liquid crystal display is cut off. And an equivalent circuit diagram of the data driver.

도 6에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 게이트 오프 전압 생성부(713a)는 오프셋 전압 생성부(713a)를 제외하고는 도 3에 도시한 게이트 오프 전압 생성부(710)와 동일한 구조로 이루어져 있다. 따라서 동일한 구조로 이루어진 부분에 대해서는 도 3과 같은 도면 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.As shown in FIG. 6, the gate-off voltage generator 713a according to another embodiment of the present invention is the gate-off voltage generator 710 shown in FIG. 3 except for the offset voltage generator 713a. It consists of the same structure. Therefore, the parts having the same structure are denoted by the same reference numerals as in FIG. 3, and detailed description thereof will be omitted.

본 실시예에 따른 오프셋 전압 생성부(713a)는, 도 3에 도시한 오프셋 전압 생성부(713)와 비교할 때, 축전기(C3) 사이에 연결된 다이오드(D2-D4)의 개수만 상이하다. 즉, 도 3에서는 하나의 다이오드(D1)가 연결되어 있지만, 도 6에서는 3개의 다이오드(D2-D4)가 직렬로 나란히 연결되어 있다.In comparison with the offset voltage generator 713 shown in FIG. 3, the offset voltage generator 713a according to the present embodiment differs only in the number of diodes D2-D4 connected between the capacitors C3. That is, in FIG. 3, one diode D1 is connected, but in FIG. 6, three diodes D2-D4 are connected in series.

따라서 액정 표시 장치에 구동 전원이 인가되어, 액정 표시 장치가 동작 중일 때에는, 도 3을 참고로 하여 이미 설명한 바와 같이, DC-DC 변환부(900)로부터의 직류 전압(V1)을 차지 펌프부(711)를 이용하여 약 -10V까지 (-)방향으로 상승시킨 후 충전부(712)와 오프셋 전압 생성부(713a)의 축전기(C1, C3)를 충전시킨 후 게이트 구동부(400)에 게이트 오프 전압(Voff)을 전달한다.Therefore, when driving power is applied to the liquid crystal display and the liquid crystal display is in operation, as described above with reference to FIG. 3, the charge pump unit (eg, the DC voltage V1 from the DC-DC converter 900) is charged. After increasing to about -10V in the (-) direction by using the 711, after charging the capacitors (C1, C3) of the charging unit 712 and the offset voltage generator 713a, the gate driving voltage (400) Voff).

사용자의 요구 등에 의해 구동 전원이 차단되어 액정 표시 장치의 동작이 정지되면, 도 3을 참고로 하여 이미 설명한 것처럼, 방전부(712)의 축전기(C1)에 축적된 전하가 저항(R1)을 통해 방전되기 시작하여 방전부(712)의 출력단(A11)에서의 전압은 약 0V의 접지 전압 레벨까지 서서히 증가한다.When the driving power is cut off by the user's request or the like, the operation of the liquid crystal display is stopped. As described above with reference to FIG. 3, the charge accumulated in the capacitor C1 of the discharge unit 712 is transferred through the resistor R1. As it begins to discharge, the voltage at the output terminal A11 of the discharge portion 712 gradually increases to a ground voltage level of about 0V.

하지만, 오프셋 전압 생성부(713a)의 출력단(A12a)에서의 전압은 축전기(C3)의 충전 동작과 다이오드(D2-D4)에 의해, 방전부(712)의 출력단(A11)보다 세 개의 다이오드들(D2-D4)의 각 문턱 전압(약 0.7V)만큼 높은 약 2.1V가 되어 게이트 구동부(400)에 인가된다.However, the voltage at the output terminal A12a of the offset voltage generator 713a is three diodes than the output terminal A11 of the discharge unit 712 by the charging operation of the capacitor C3 and the diodes D2-D4. It becomes about 2.1V as high as each threshold voltage (about 0.7V) of (D2-D4), and is applied to the gate drive part 400. FIG.

도 7에 도시한 것처럼, 구동 전원이 차단되면, 게이트 구동부(400)는 도통 상태가 되고 데이터 구동부(500)는 접지 상태가 된다. 따라서 스위칭 소자(Q)의 게이트 단자(G)에는 접지 전압으로 방전된 게이트 오프 전압에 축전기(C3)와 다이오드(d2-d4)에 의해 생성된 약 2.1V의 오프셋 전압이 더해진 전압이 인가된다. 이 전압에 의해 스위칭 소자(Q)의 게이트 단자(G)와 드레인 단자(D) 사이의 전압이 증가하여 스위칭 소자(Q)의 드레인 단자(D)와 소스 단자(S) 사이에 누설 전류가 흐르고, 게이트 단자(G)에 인가된 전압 크기에 비례하여 흐르는 전류량 역시 증가한다. 이로 인해, 오프셋 전압 생성부(713a)가 없을 경우보다 화소 전극 전압의 방전 시간이 단축된다.As shown in FIG. 7, when the driving power is cut off, the gate driver 400 is in a conductive state and the data driver 500 is in a ground state. Therefore, the gate terminal G of the switching element Q is applied with the gate-off voltage discharged to the ground voltage plus the offset voltage of about 2.1 V generated by the capacitor C3 and the diodes d2-d4. This voltage increases the voltage between the gate terminal G and the drain terminal D of the switching element Q so that a leakage current flows between the drain terminal D and the source terminal S of the switching element Q. In addition, the amount of current flowing in proportion to the magnitude of the voltage applied to the gate terminal G also increases. As a result, the discharge time of the pixel electrode voltage is shorter than when the offset voltage generator 713a is not present.

다음, 도 8을 참고로 하여, 이와 같이 오프셋 전압 생성부(713, 713a)가 존재할 때와 그렇지 않을 경우, 스위칭 소자(Q)에 인가되는 게이트 오프 전압과 화소 전극 전압의 변화를 살펴본다.Next, referring to FIG. 8, the change in the gate-off voltage and the pixel electrode voltage applied to the switching element Q when and when the offset voltage generators 713 and 713a are present will be described.

도 8은 본 발명의 실시예에 따른 액정 표시 장치의 구동 전원이 차단될 때, 게이트 오프 전압과 화소 전극 전압의 변화를 나타낸 그래프로서, GC1"와 PC1"각각은 종래 기술에 따라 스위칭 소자에 인가되는 게이트 오프 전압과 화소 전극 전압의 변화를 나타낸 그래프이고, GC2"와 PC2" 각각은 첫 번째 실시예에 따라 스위칭 소자에 인가되는 게이트 오프 전압과 화소 전극 전압의 변화를 나타낸 그래프이며, GC3"와 PC3" 각각은 두 번째 실시예에 따라 스위칭 소자에 인가되는 게이트 오프 전압과 화소 전극 전압의 변화를 나타낸 그래프이다.8 is a graph illustrating a change in the gate-off voltage and the pixel electrode voltage when the driving power of the liquid crystal display according to the exemplary embodiment of the present invention is cut off. FIG. Is a graph showing the change in the gate-off voltage and the pixel electrode voltage. GC2 "and PC2" are graphs showing the change in the gate-off voltage and the pixel electrode voltage applied to the switching element according to the first embodiment. Each of PC3 ″ is a graph showing a change in the gate-off voltage and the pixel electrode voltage applied to the switching device according to the second embodiment.

도 8에서, GC1-GC3은 스위칭 소자(Q)의 게이트 단자(G)에 인가된 게이트 오프 전압, 즉 "P1" 지점에서의 전압 변화를 나타낸 그래프이고, PC1-PC3은 화소 전극 전압, 즉 "P2" 지점에서의 전압 변화를 나타낸 그래프이다.In Fig. 8, GC1-GC3 is a graph showing the gate-off voltage applied to the gate terminal G of the switching element Q, that is, the voltage change at the point "P1", and PC1-PC3 is the pixel electrode voltage, i.e. " This graph shows the voltage change at the point P2 ".

도 8에서 알 수 있듯이, 구동 전원이 차단된 후 스위칭 소자(Q)의 게이트 단자(G)에 인가되는 게이트 전압(GC1＜GC2＜GC3)이 각각 약 0V, 약 0.2V 및 약 1.2V 로 증가할수록 화소 전극 전압(PC1, PC2, PC3)의 방전 시간이 줄어듦을 알 수 있다. 즉, 종래 기술에 따른 화소 전극 전압(PC1)의 방전 시간(약 75㎳)에 비해 첫 번째 실시예에 따른 화소 전극 전압(PC2)의 방전 시간(약 60㎳)은 약 10㎳ 줄어들었고, 두 번째 실시예에 따른 화소 전극 전압(PC3)의 방전 시간(약 20㎳)은 약 50㎳ 줄었다. 이때, 게이트 구동부(400)에 인가되는 게이트 오프 전압(Voff)과 게이트 단자(G)에 인가되는 게이트 오프 전압 간의 차이는 배선 저항(R11) 등에 전압 강하에 의한 것이다.As can be seen in FIG. 8, the gate voltages GC1 < GC2 < GC3 applied to the gate terminal G of the switching element Q are increased to about 0 V, about 0.2 V, and about 1.2 V, respectively, after the driving power is cut off. It can be seen that the discharge time of the pixel electrode voltages PC1, PC2, and PC3 decreases as the value increases. That is, the discharge time (about 60 ms) of the pixel electrode voltage PC2 according to the first embodiment is reduced by about 10 ms compared to the discharge time (about 75 ms) of the pixel electrode voltage PC1 according to the prior art. The discharge time (about 20 ms) of the pixel electrode voltage PC3 according to the first embodiment is reduced by about 50 ms. In this case, the difference between the gate-off voltage Voff applied to the gate driver 400 and the gate-off voltage applied to the gate terminal G is due to a voltage drop in the wiring resistor R11 or the like.

다음, 도 9를 참고로 하여 본 발명의 또 다른 실시예에 따른 게이트 오프 전압 생성부(710b)에 대하여 설명한다.Next, the gate-off voltage generator 710b according to another embodiment of the present invention will be described with reference to FIG. 9.

도 9에 도시한 게이트 오프 전압 생성부(710b)는 도 6에 도시한 게이트 오프 전압 생성부(710a)와 비교할 때, 방전부(712a)를 제외하면 모두 동일한 구조로 이루어져 있다. 따라서 동일한 구조로 이루어져 있는 부분에 대해서는 도 6과 동일한 도면 부호를 부여하였고, 이에 대한 자세한 설명은 생략한다.The gate-off voltage generator 710b shown in FIG. 9 has the same structure except for the discharge unit 712a as compared with the gate-off voltage generator 710a shown in FIG. Therefore, the same reference numerals are assigned to parts having the same structure as in FIG. 6, and a detailed description thereof will be omitted.

도 9에 도시한 것처럼, 방전부(712a)는 차지 펌프부(711)의 출력단과 접지 사이에 연결된 축전기(C1), 차치 펌프부(711)의 출력단에 컬렉터 단자(C)가 연결되어 있고 접지에 에미터 단자가 연결되어 있는 트랜지스터(Q1), 트랜지스터(Q1)의 베이스 단자(B)와 접지 사이에 연결된 저항(R4), 트랜지스터(Q1)의 베이스 단자와 전원(Vdd) 사이에 연결된 축전기(C5)를 포함한다. 트랜지스터(Q)는 pnp 접합 트랜 지스터(junction transistor)이다.As shown in FIG. 9, the discharge unit 712a has a capacitor C1 connected between the output terminal of the charge pump unit 711 and the ground, and the collector terminal C is connected to the output terminal of the charge pump unit 711 and is grounded. A transistor Q1 connected to the emitter terminal, a resistor R4 connected between the base terminal B of the transistor Q1 and ground, and a capacitor connected between the base terminal of the transistor Q1 and the power supply Vdd ( C5). Transistor Q is a pnp junction transistor.

이때, 전원(Vdd)은 DC-DC 변환부(900)에서 공급될 수 있지만, 이외의 다른 장치에서 공급될 수도 있다. In this case, the power source Vdd may be supplied from the DC-DC converter 900, but may be supplied from other devices.

이러한 방전부(712a)의 동작은 다음과 같다The operation of the discharge unit 712a is as follows.

액정 표시 장치에 구동 전원이 공급되어 액정 표시 장치의 동작이 이루어지고 있는 동안, 전원(Vdd)의 전압이 정상적으로 공급된다. 따라서 트랜지스터 소자(Q1)의 베이스 단자(B)의 전위가 에미터 단자(E)의 전위보다 높기 때문에 스위칭 소자(Q1)는 턴오프 상태를 유지한다. 이로 인해, 방전부(712a)에 충전된 전하의 방전 경로가 형성되지 않아 차치 펌프부(711)에서 출력된 게이트 오프 전압(Voff)은 오프셋 전압 생성부(713a)를 거쳐 게이트 구동부(400)에 전달된다.While the driving power is supplied to the liquid crystal display to perform the operation of the liquid crystal display, the voltage of the power supply Vdd is normally supplied. Therefore, since the potential of the base terminal B of the transistor element Q1 is higher than that of the emitter terminal E, the switching element Q1 maintains the turn-off state. As a result, the discharge path of the charge charged in the discharge unit 712a is not formed, and the gate-off voltage Voff output from the charge pump unit 711 passes through the offset voltage generator 713a to the gate driver 400. Delivered.

하지만, 액정 표시 장치에 공급되는 구동 전원이 차단되면, 전원(Vdd)의 전압은 접지 전압인 0V로 된다. 이때, 축전기(C5)의 동작에 의해 A 지점의 전위는 (-) 방향으로 떨어지게 되지만, "A" 지점에서의 전압은 저항(R4)을 통한 전하의 방전 동작에 의해 접지 전압인 0V로 변한다. 접지 전압으로까지의 방전 시간은 축전기(C5)와 저항(R4)에 의해 정해진 RC 시정수에 의해 정해진다. 하지만, 저항(R4)을 통해 방전 동작이 완료 될 때까지 트랜지스터(Q1)의 베이스 단자(B)의 전위가 접지와 연결된 에미터 단자(E)의 전위보다 낮기 때문에 트랜지스터(Q1)는 턴온 상태로 된다. 이로 인해, 차지 펌프부(711)에서 출력되어 축전기(C1)에 충전된 전하가 턴온된 트랜지스터(Q1)를 통해 방전된다. 이로 인해, 저항의 값과 축전기의 정전 용량에 의해 정해지는 RC 시정수만큼의 지연 시간 없이 게이트 오프 전압(Voff) 의 방전이 이루어져 게이트 오프 전압(Voff)의 방전 시간이 단축되고, 줄어든 방전 시간만큼 위칭 소자(Q)(도 8에 도시됨)를 통한 화소 전극 전압의 방전 시간 역시 줄어든다.However, when the driving power supplied to the liquid crystal display is cut off, the voltage of the power supply Vdd becomes 0V, which is the ground voltage. At this time, the potential of the point A falls in the negative direction by the operation of the capacitor C5, but the voltage at the point “A” changes to 0 V, which is the ground voltage, by the discharge operation of the charge through the resistor R4. The discharge time to ground voltage is determined by the RC time constant defined by capacitor C5 and resistor R4. However, the transistor Q1 is turned on because the potential of the base terminal B of the transistor Q1 is lower than the potential of the emitter terminal E connected to the ground until the discharge operation is completed through the resistor R4. do. Thus, the charge output from the charge pump unit 711 and charged in the capacitor C1 is discharged through the turned-on transistor Q1. As a result, the gate-off voltage Voff is discharged without the delay time of the RC time constant determined by the resistance value and the capacitance of the capacitor, thereby shortening the discharge time of the gate-off voltage Voff, and reducing the discharge time. The discharge time of the pixel electrode voltage through the switching element Q (shown in FIG. 8) is also reduced.

본 실시예에서는 이러한 방전부(712a)를 도 6에 도시한 게이트 오프 전압 생성부(710a)에 적용하였지만, 도 3에 도시한 게이트 오프 전압 생성부(710)에도 적용할 수 있다.In the present exemplary embodiment, the discharge part 712a is applied to the gate off voltage generator 710a shown in FIG. 6, but may also be applied to the gate off voltage generator 710 shown in FIG. 3.

다음, 이러한 방전부(712a)를 종래 기술, 첫 번째 및 두 번째 실시예에 적용할 때, 스위칭 소자(Q)의 게이트 단자(G)에 인가된 게이트 오프 전압(GC1'-GC3')의 변화와 화소 전극 전압(PC1'-PC3')의 변화를 도 10과 이미 설명한 도 8을 참고로 하여 살펴본다.Next, when the discharge part 712a is applied to the prior art, the first and second embodiments, the change of the gate off voltages GC1'-GC3 'applied to the gate terminal G of the switching element Q is shown. And changes in pixel electrode voltages PC1 ′-PC3 ′ will be described with reference to FIG. 10 and FIG. 8 described above.

도 8에 도시되어 있는 것처럼, 게이트 오프 전압이 목표 전압인 0V까지 변화할 때, 방전부(712)의 저항(R1)과 축전기(C1)에 의한 RC 시정수에 의해 지연 현상이 발생함을 볼 수 있다.As shown in FIG. 8, when the gate-off voltage changes to a target voltage of 0V, a delay occurs due to the RC time constant of the resistor R1 and the capacitor C1 of the discharge unit 712. Can be.

하지만, 도 10을 살펴보면 RC 시정수에 의한 지연 현상이 발생하지 않으므로, 전원 공급이 차단됨과 거의 동시에 게이트 오프 전압(GC1'-GC3')은 목표 전압으로 변화함을 볼 수 있다. 여기서, GC1'은 종래의 게이트 오프 전압 생성부에서 방전부를 도 9에 도시한 방전부로 교체한 후, 구동 전원이 차단될 때 게이트 오프 전압의 변화를 도시한 그래프이다. 또한 GC2'는 도 3에 도시한 게이트 오프 전압 생성부에서 방전부를 도 9에 도시한 방전부로 교체한 후, 구동 전원이 차단될 때 게이트 오프 전압의 변화를 도시한 그래프이며, GC3'는 도 9에 도시한 게이트 오프 전압 생성부에서, 구동 전원이 차단될 때 게이트 오프 전압의 변화를 도시한 그래프이다.However, referring to FIG. 10, since the delay caused by the RC time constant does not occur, the gate-off voltages GC1 ′ -GC3 ′ change to the target voltage at the same time as the power supply is cut off. Here, GC1 'is a graph showing a change in the gate-off voltage when the driving power is cut after replacing the discharge unit with the discharge unit shown in FIG. 9 in the conventional gate-off voltage generator. In addition, GC2 'is a graph showing a change in the gate-off voltage when the driving power is cut after replacing the discharge unit with the discharge unit shown in Figure 9 in the gate-off voltage generator shown in Figure 3, GC3' In the gate off voltage generator shown in FIG. 9, it is a graph showing the change of the gate off voltage when the driving power is cut off.

이와 같이, 게이트 오프 전압(GC1'-GC3')의 방전 시간이 단축되면, 화소 전극 전압(PC1'-PC2')의 방전 시간 역시 단축된다. 도 10과 도 8을 비교하면서 이를 좀더 상세하게 설명한다.As described above, when the discharge time of the gate-off voltages GC1'-GC3 'is shortened, the discharge time of the pixel electrode voltages PC1'-PC2' is also shortened. This will be described in more detail with reference to FIG. 10 and FIG. 8.

도 10에서, PC'은 종래의 게이트 오프 전압 생성부에서 방전부를 도 9에 도시한 방전부로 교체한 후 구동 전원이 차단될 때, 화소 전극 전압의 변화를 도시한 그래프이고, PC2'는 도 3에 도시한 게이트 오프 전압 생성부에서 방전부를 도 9에 도시한 방전부로 교체한 후 구동 전원이 차단될 때, 화소 전극 전압의 변화를 도시한 그래프이며, PC3'는 도 9에 도시한 게이트 오프 전압 생성부에서 구동 전원이 차단될 때, 화소 전극 전압의 변화를 도시한 그래프이다.In FIG. 10, PC 'is a graph showing a change in the pixel electrode voltage when the driving power is cut off after replacing the discharge unit with the discharge unit shown in FIG. 9 in the conventional gate-off voltage generator, and PC2' In the gate-off voltage generator shown in Fig. 3, when the driving power is cut off after replacing the discharge part with the discharge part shown in Fig. 9, the graph shows the change of the pixel electrode voltage, and PC3 'is the gate shown in Fig. 9. When the driving power is cut off in the off voltage generator, a graph showing a change in the pixel electrode voltage.

도 10에서 알 수 있듯이, 도 8에 도시한 종래 기술에 따른 화소 전극 전압(PC1)의 방전 시간(약 75㎳)에 비해 도 10에서는 화소 전극 전압(PC1')의 방전 시간은 약 70㎳로 약 5㎳ 줄어들었고, 도 8에 도시한 첫 번째 실시예에 따른 화소 전극 전압(PC2)의 방전 시간(약 60㎳)에 비해 도 10에서는 화소 전극 전압(PC2')의 방전 시간은 약 55㎳로 약 5㎳ 줄었다. 또한 도 8에 도시한 두 번째 실시예에 따른 화소 전극 전압(PC3)의 방전 시간(약 20㎳)에 비해 도 10에서는 화소 전극 전압 (PC3')의 방전 시간은 약 18㎳로 약 2㎳ 줄었다.As can be seen from FIG. 10, the discharge time of the pixel electrode voltage PC1 ′ is about 70 ms compared to the discharge time (about 75 ms) of the pixel electrode voltage PC1 according to the related art shown in FIG. 8. In FIG. 10, the discharge time of the pixel electrode voltage PC2 ′ is about 55 ms compared to the discharge time of the pixel electrode voltage PC2 according to the first embodiment shown in FIG. 8 (about 60 ms). Reduced by about 5㎳. In addition, in FIG. 10, the discharge time of the pixel electrode voltage PC3 ′ is reduced by about 2 ㎳ to about 18 ㎳ in comparison with the discharge time of the pixel electrode voltage PC3 according to the second embodiment shown in FIG. 8. .

이러한 본 발명에 따르면, 표시 장치에 인가되는 구동 전원이 차단되어 게이트 오프 전압이 방전될 때, 화소의 스위칭 소자에 인가되는 게이트 오프 전압의 방전 전압의 크기를 증가시켜 화소 전극 전압의 방전 시간을 단축시킨다. 이로 인해, 화소 전극 전압에 방전 지연으로 인한 화질 불량이 줄어든다.According to the present invention, when the driving power applied to the display device is cut off and the gate off voltage is discharged, the discharge time of the pixel electrode voltage is shortened by increasing the magnitude of the discharge voltage of the gate off voltage applied to the switching element of the pixel. Let's do it. As a result, poor image quality due to the discharge delay in the pixel electrode voltage is reduced.

이에 더하여, 게이트 오프 전압의 방전 시간을 단축시킴으로써, 단축된 게이트 오프 전압의 방전 시간에 비례하여 화소 전극 전압의 방전 시간이 줄어들어, 화소 전극 전압에 방전 지연으로 인한 화질 불량이 더욱 개선된다.In addition, by shortening the discharge time of the gate-off voltage, the discharge time of the pixel electrode voltage is reduced in proportion to the shortened discharge time of the gate-off voltage, and the image quality defect due to the discharge delay in the pixel electrode voltage is further improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

A driving device for a display device comprising a plurality of switching elements and a plurality of pixel electrodes connected to the switching elements.

A gate off voltage generator for generating a gate off voltage, and

A gate driver configured to output the gate off voltage from the gate off voltage generator to the switching element

Including,

The gate-off voltage generator may increase the gate-off voltage applied to the switching element to a ground voltage or more when the driving power is cut off.

Drive device for display device.

In claim 1,

The gate off voltage generator,

A charge pump unit generating the gate-off voltage by increasing an input voltage in a negative direction by a predetermined magnitude;

And an offset voltage generator configured to generate an offset voltage and add the offset voltage to the discharged gate off voltage to output the switching element when the gate off voltage from the charge pump is discharged to the ground voltage. drive.

In claim 2,

The offset voltage generator,

At least one diode connected in a reverse direction between an output terminal of the charge pump unit and the gate driver;

A capacitor connected in parallel to the diode

A driving device for a display device comprising a.

In claim 3,

And the offset voltage is determined by the diode.

In claim 4,

And the number of the diodes is three, and the three diodes are connected in series.

In any one of claims 2, 3 and 5,

The gate off voltage generator further includes a discharge unit configured to provide a discharge path of the gate off voltage.

In claim 6,

The discharge unit includes a resistor and a capacitor connected in parallel to the charge pump unit.

In claim 6,

The discharge unit,

A first capacitor connected in parallel with the charge pump unit,

A transistor having a collector terminal connected to the charge pump and an emitter terminal grounded;

A resistor connected to the emitter terminal and the base terminal of the transistor,

A second capacitor connected to said resistor, and

A power source connected to the capacitor

A driving device for a display device comprising a.

In claim 8,

And said transistor is a pnp junction transistor.

In claim 8,

And the power is applied from the outside and becomes a ground voltage when the driving power of the display device is cut off.

A plurality of switching elements,

A plurality of pixel electrodes connected to the switching element,

A plurality of gate lines connected to the switching element and transferring a gate-off voltage to the switching element,

A gate off voltage generator configured to generate the gate off voltage, and

Including,

Display device.

In claim 11,

The gate off voltage generator,

And an offset voltage generator configured to generate an offset voltage and add the offset voltage to the discharged gate off voltage to output the switching element when the gate off voltage from the charge pump unit is discharged to the ground voltage.

In claim 12,

The offset voltage generator,

A capacitor connected in parallel to the diode

Display device comprising a.

In claim 13,

The number of the diode is three, the three diodes are connected in series.

The method according to any one of claims 12 to 14,

The gate off voltage generator further includes a discharge unit providing a discharge path of the gate off voltage.

The method of claim 15,