KR101384821B1 - 전기 저항막 부착 금속박 및 그 제조 방법 - Google Patents

Abstract

금속박 상에, 그 금속박보다 전기 저항률이 높은 막을 갖는 전기 저항막 부착 구리박으로서, 당해 동일 금속박 상에 전기 저항이 상이한 복수의 전기 저항막이 병치되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박. 종래 이용되고 있는 내장 저항체는, 구리박 상에 1 종류의 물질로 1 저항체가 구성되어 있다. 그러나, 실제로 실장하는 경우 1 개의 저항체보다는 2 개의 저항체, 나아가서는 복수의 저항체인 편이, 회로 설계의 허용도 증가 및 공수의 저감이 된다. 본 발명은 1 장의 금속박 상에 2 종류 이상의 저항체를 갖는 저항 내장 금속박을 제공하는 것을 과제로 한다.

Description

전기 저항막 부착 금속박 및 그 제조 방법{METAL FOIL WITH ELECTRIC RESISTANCE FILM AND METHOD FOR MANUFACTURING THE METAL FOIL}

대부분의 전자 장치는 기능이 상이한 부품의 하이브리드에 의해 구성되어 있다. 이들 전자 장치는, 최근 실장면에 있어서도 소형 경량화의 요구가 있어, 기판 면적의 축소화 혹은 능동 디바이스의 대규모화에 대응한 각 부품의 효율적 배치가 요구되고 있다. 최근, 특히 이들 부품을 실장할 때에 박막의 저항체가 이용되고 있다. 본 발명은 금속박에 전기 저항으로 이루어지는 막을 형성한 전기 저항막 부착 금속박에 관한 것이다.

프린트 회로 기판의 배선 재료로서 일반적으로 구리박이 사용되고 있다. 이 구리박은, 그 제조법에 의해 전해 구리박과 압연 구리박으로 나뉜다. 이 구리박은, 두께는 5 ㎛ 의 매우 얇은 구리박부터 140 ㎛ 정도의 두꺼운 구리박까지, 그 범위를 임의로 조정할 수 있다.

이들 구리박은, 에폭시나 폴리이미드 등의 수지로 이루어지는 기판에 접합되어, 프린트 회로용 기판으로서 사용된다. 구리박에는 기판이 되는 수지와의 접착 강도를 충분히 확보하는 것이 요구되는데, 그 때문에 전해 구리박은 일반적으로 제박시에 형성되는 매트면이라고 불리는 조면(粗面)을 이용하고, 또한 그 위에 표면 조화 처리를 실시하여 사용한다. 또한, 압연 구리박도 마찬가지로 그 표면에 조화 처리를 실시하여 사용된다.

최근, 배선 재료인 구리박에, 추가로 전기 저항 재료로 이루어지는 박막층을 형성하는 것이 제안되어 있다 (특허문헌 1, 2 참조). 전자 회로 기판에는 전기 저항 소자가 불가결하지만, 저항층을 구비한 구리박을 사용하면, 구리박에 형성된 전기 저항막층을 염화제2구리 등의 에칭 용액을 사용하여 저항 소자를 노출시키기만 하면 된다. 따라서, 저항의 기판 내장화에 의해, 종래와 같이 칩 저항 소자를, 땜납 접합법을 사용하여 기판 상에 표면 실장하는 방법밖에 없던 것에 비해, 한정된 기판의 표면적을 유효하게 이용할 수 있게 된다.

또한, 다층 기판 내부에 저항 소자를 형성하는 것에 의한 설계상의 제약이 적어져, 회로 길이를 단축시킬 수 있게 됨으로써 전기적 특성의 개선도 도모할 수 있다. 따라서, 저항층을 구비한 구리박을 사용하면, 땜납 접합이 불필요해지거나 또는 크게 경감되어, 경량화·신뢰성 향상을 도모할 수 있다. 이와 같이, 전기 저항막을 내장한 기판은 많은 이점을 갖고 있다.

그러나, 종래에는 금속박 상에 특정 전기 저항막을 형성하는 데에 머물러, 다품종의 전기 저항막을 형성한다는 발상은 없었다.

일본 특허공보 제3311338호 일본 특허공보 제3452557호

종래 이용되고 있는 내장 저항체는, 구리박 상에 1 종류의 물질로 1 저항체가 구성되어 있다. 그러나, 실제로 실장하는 경우 1 개의 저항체보다는 2 개의 저항체, 나아가서는 복수의 저항체인 편이, 회로 설계의 허용도 증가 및 공수의 저감이 된다. 본 발명은 1 장의 금속박 상에 2 종류 이상의 저항체를 갖는 저항 내장 금속박을 제공하는 것을 과제로 한다.

본 발명자들은 상기 과제를 해결하기 위하여 예의 연구한 결과, 비교적 간편한 방법으로 1 장의 금속박 상에 2 종류 이상의 저항체를 갖는 저항 내장 금속박이 유효하다는 지견을 얻었다.

이 지견에 기초하여, 본 발명은 이하의 금속박을 제공한다:

1) 금속박 상에, 그 금속박보다 전기 저항률이 높은 막을 갖는 전기 저항막 부착 구리박으로서, 당해 동일 금속박 상에 전기 저항이 상이한 복수의 전기 저항막이 병치(竝置)되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박.

이 경우, 전기 저항률이 높은 층이라는 것은, 일반적으로 전기 저항막을 의미한다. 이하의 기재에서는 「전기 저항막」으로 하여 설명한다.

2) 복수의 전기 저항막의 형상이 동일하고, 각각 전기 저항률이 상이한 저항체에 의해 구성되어 있는 것을 특징으로 하는 상기 1) 에 기재된 전기 저항막 부착 금속박.

3) 복수의 전기 저항이, 각각 단면 형상이 상이한 저항체에 의해 구성되어 있는 것을 특징으로 하는 상기 1) 에 기재된 전기 저항막 부착 금속박.

이 경우, 「단면 형상」이란 「두께」와 「폭」을 의미한다. 전기 저항은, 동일 저항률을 갖는 재료라도, 두께나 길이에 따라 전기 저항이 변화된다. 따라서, 본원 발명은, 이와 같은 「두께」와 「폭」, 즉 막의 단면 형상을 바꿈으로써, 전기 저항값을 변화시키는 것을 포함하는 것이다.

4) 복수의 전기 저항막이, 각각 전기 저항률이 상이한 저항체와 단면 형상이 상이한 저항체의 조합에 의해 구성되어 있는 것을 특징으로 하는 상기 1) 에 기재된 전기 저항막 부착 금속박.

5) 복수의 전기 저항막이, 금속박의 길이 방향으로, 상이한 저항체가 재치 (載置) 되어 구성되어 있는 것을 특징으로 하는 상기 1) ∼ 4) 중 어느 한 항에 기재된 전기 저항막 부착 금속박.

6) 복수의 전기 저항막이, 금속박의 길이 방향에 대하여 횡단하는 방향으로 상이한 저항체가 재치된 구성인 것을 특징으로 하는 상기 1) ∼ 4) 중 어느 한 항에 기재된 전기 저항막 부착 금속박.

7) 금속박의 금속이, 구리 또는 구리 합금인 것을 특징으로 하는 상기 1) ∼ 6) 중 어느 한 항에 기재된 전기 저항막 부착 금속박.

또한, 본 발명은 이하의 제조 방법을 제공한다:

8) 진공 장치 내에 전기 저항 재료로 이루어지는 캐소드를 배치하고, 금속박을 캐소드에 대면시켜 반송하면서, 캐소드를 타깃으로 하여 스퍼터링해서, 그 금속박 상에 타깃재를 성막하는 전기 저항막 부착 금속박의 제조 방법으로서, 금속박에 대면시켜, 적어도 2 개 이상의 캐소드를 병치하고, 동일 금속박 상에 전기 저항이 상이한 복수의 전기 저항막을 성막하는 것을 특징으로 하는 전기 저항막 부착 금속박의 제조 방법.

9) 진공 장치 내에 전기 저항 재료로 이루어지는 캐소드를 배치하고, 금속박을 캐소드에 대면시켜 반송하면서, 캐소드를 타깃으로 하여 스퍼터링해서, 그 금속박 상에 타깃재를 성막하는 전기 저항막 부착 금속박의 제조 방법으로서, 타깃과 금속박 사이에 셔터를 병치하고, 당해 셔터에 의해 막두께를 제어함으로써, 동일 금속박 상에 전기 저항이 상이한 복수의 전기 저항막을 성막하는 것을 특징으로 하는 전기 저항막 부착 금속박의 제조 방법.

10) 금속박이, 구리 또는 구리 합금박인 것을 특징으로 하는 상기 8) 또는 9) 에 기재된 전기 저항막 부착 금속박의 제조 방법.

본 발명의 2 종 이상의 전기 저항막층을 내장한 구리박을 사용함으로써, 회로 설계시에, 새롭게 별도의 전기 저항 소자를 단독으로 형성할 필요가 없고, 구리박에 형성된 전기 저항막층을, 염화제2구리 등의 에칭 용액을 사용하여 저항 소자를 노출시키기만 하면 되기 때문에, 땜납 접합이 불필요해지거나 또는 크게 경감되어, 실장 공정이 현저하게 간소화된다는 효과를 갖는다.

또한, 실장 부품이나 땜납수가 저감되는 결과, 스페이스를 확장할 수 있어 소형 경량이 된다는 이점도 있다. 이로 인해 회로 설계의 자유도를 향상시킬 수 있다. 또한, 이와 같이 구리박에 2 종 이상의 저항체가 내장됨으로써, 고주파 영역에서의 신호 특성이 개선되는 효과를 구비하고 있다.

도 1 은, 종래의 저항층 부착 금속박의 구조를 나타내는 설명도이다.
도 2 는, 종래의 저항층 부착 금속박의 제조예를 나타내는 설명도이다.
도 3 은, 종래의 저항층 부착 금속박 제조시의 타깃과 구리박의 위치 관계를 평면적으로 본 도면이다.
도 4 는, 본원 발명의, 구리박 상에 2 종류의 내장 저항체를 제작한 저항층 부착 금속박의 구조의 일례를 나타내는 설명도이다.
도 5 는, 본 발명의 저항층 부착 금속박의 제조예를 나타내는 설명도이다.
도 6 은, 본 발명의 저항층 부착 금속박 제조시의, 타깃과 구리박의 위치 관계를 평면적으로 본 도면이다.
도 7 은, 본 발명의 다른 예를 나타내는 것으로, 2 종류의 저항층이 겹치지 않도록 제작한 구조를 나타낸다.
도 8 은, 권취 방향에서의 저항이 상이한 내장 구리박의 구조이고, 동일한 저항체로 두께를 바꿈으로써 상이한 저항체를 제조하는 예를 나타낸다.
도 9 는, 구리박과 타깃 사이에 셔터를 설치하고, 이 셔터를 기계적으로 움직이게 함으로써, 저항층의 두께를 가변으로 할 수 있는 예를 나타내는 설명도이다.
도 10 은, 두께가 상이한 저항층 (1a 와 5a) 을 교대로 제조한 예를 나타내는 설명도이다.

종래의 저항 내장 구리박의 구조를 도 1 에 나타낸다. 1a 는 내장된 박막 저항체이고, 1b 는 베이스의 구리박이다. 1a 의 박막 저항체는 NiCr 등이 이용되고, 구리박을 권취하면서 그 표면에 스퍼터링 방법에 의해 부착 제조되는 제조 방법이 이용되고 있다.

도 2 및 도 3 은, 종래의 저항 내장 구리박의 제조예를 나타내는 설명도이다. 도 2 에 있어서, 2b 의 되감기 롤에 감겨져 있는 구리박 (2c) 은, 회전하는 냉각 드럼 (2d) 을 개재하여 권취 롤 (2a) 에 권취된다.

진공 챔버 (2e) 내에는, 아르곤 가스가 도입되고, 압력을 약 0.4 pa 로 유지시킨다. 다음으로, 캐소드 (2f) 에 고압 전압을 인가하면, 플라스마 상태가 되어 타깃재 (2g) 가 튀어 나와 구리박 상에 스퍼터링된다.

도 3 은, 타깃과 구리박의 위치 관계를 평면적으로 본 도면으로, 2f 는 캐소드, 2g 는 타깃, 2c 는 구리박이고 화살표는 구리박의 권취 방향을 나타낸다.

도 4 는, 본 발명의 실시예이다. 1b 는 베이스의 구리박, 1a 와 3a 는 저항체, 예를 들어 NiCr 이다. 3a 를 추가하는 것이 본 발명의 기본적인 구조이다.

도 4 의 예에서는 1a 와 3a 를 동일한 저항체인 NiCr 로 구성하면, 두께가 상이한 2 종류의 내장 저항체로 할 수 있다.

예를 들어, 50 Ω/㎠ 와 100 Ω/㎠ 의 2 종류의 시트 저항값의 저항체를 제작하는 경우에는, 1a 를 200 Å 으로 하고, 3a 를 100 Å 의 막두께로 한다.

도 5 및 도 6 은, 본원 발명의 저항 내장 구리박의 제조예를 나타내는 설명도이다. 도 5 에 있어서, 2b 의 되감기 롤에 감겨져 있는 구리박 (2c) 은, 회전하는 냉각 드럼 (2d) 을 개재하여 권취 롤 (2a) 에 권취된다.

이 도 5 는, 도 1 에서 나타낸 종래 방법에, 제 2 캐소드 (3f) 를 추가한 구성으로, 평면적으로 본 위치 관계를 도 6 에 나타낸다. 구리박을 권취하면서 제 1 캐소드와 제 2 캐소드는 동시에 동작시켜 구리박에 스퍼터링한다. 그 결과, 도 4 의 구조의 저항 내장 구리박이 완성된다.

제 1 과 제 2 캐소드의 길이를 바꿈으로써 2 종류의 저항을 임의의 폭으로 제조할 수 있다. 또한, 추가적으로 제 3, 제 4 캐소드를 추가해 나가면, 1 장의 구리박 상에 수 종류의 저항을 내장시킬 수 있다.

도 7 은, 다른 실시예이다. 1a 는 예를 들어 NiCr 저항체, 1b 는 구리박, 4a 는 다른 저항체, 예를 들어 CrSiO 로 한 예이다. 이 실시예에서는 2 종류의 저항체가 별도의 물질이기 때문에, 2 개의 내장 저항의 차이를 크게 할 수 있다.

예를 들어, NiCr 두께를 300 Å, CrSiO 의 두께 500 Å 을 스퍼터링하면, 50 Ω/㎠ 와 400 Ω/㎠ 가 되어 크게 상이한 2 종류의 내장 저항체가 완성된다.

제조 방법은, 도 5 및 도 6 에 나타낸 방법과 동일한데, 예를 들어 도 5 및 도 6 에 나타내는 타깃 (3g) 을 CrSiO 로 하고, 2f 의 캐소드 길이를 짧게 하여 겹치지 않도록 배치해서, 스퍼터링하면 도 7 의 구조가 완성된다.

도 8 은, 또 다른 실시예로, 권취 방향에서의 저항이 상이한 내장 구리박의 구조이다. 도 8 에서는, 동일한 저항체로 두께를 바꿈으로써 상이한 저항체를 제조하는 방법이다. 도 8 에 있어서, 1b 는 베이스 구리박, 1a 는 예를 들어 NiCr 저항체, 5a 는 두께를 얇게 한, 예를 들어 NiCr 저항체이고, 얇게 한 만큼 저항이 높아진다.

이 도 8 의 저항체를 제조하는 방법을 도 9 에 나타낸다. 도 9 에서는, 캐소드 (2f), 구리박 (2c), 셔터 (6a) 의 각 위치 관계를 평면적으로 나타내고 있다.

실제 장치에서는, 도 9 에 있어서 6a 의 셔터는, 타깃 (2g) 을 덮어 가리도록 기계적으로 움직일 수 있다. 그러므로, 셔터를 고속으로 움직이게 함으로써, 도 8 의 5a 에 나타내는 바와 같은, 부분적으로 얇은 저항체를 임의의 장소에서 제작할 수 있다. 도 10 은, 1a 와 5a 를 교대로 제조한 실시예이다.

이와 같이, 본원 발명은, 2 종 이상의 박막 저항체는 저항을 내장한 금속박이지만, 2 종류 이상의 저항체를 갖는 저항 내장 금속박은, 회로 설계에 따라 임의로 결정되는 것이다.

즉, 전기 저항 재료의 종류와 저항막의 막두께나 형상의 선택은, 저항 소자의 기능을 고려하여 결정되는 것으로, 특별히 제한은 없다.

전기 저항 소자의 재료로서 사용되는 예로는, 예를 들어 바나듐, 텅스텐, 지르코늄, 몰리브덴, 탄탈, 니켈, 크롬 등의 재료를 들 수 있다. 이와 같이 전기 저항이 비교적 높은 금속이면, 각각 단독의 막으로서 또는 다른 원소와의 합금막으로서 사용할 수 있다.

또한, 알루미늄, 실리콘, 구리, 철, 인듐, 아연, 주석 등의, 비교적 전기 저항의 낮은 재료라도, 그것을 다른 원소와 합금화함으로써 전기 저항이 높아지는 재료이면, 당연히 사용할 수 있다.

예를 들어, NiCr 합금, NiCrAlSi 합금 등의 전기 저항 소자가 주목받고 있는 재료이다. 또한, 상기 원소의 산화물, 질화물, 규화물의 군에서 선택된 재료 산화물, 질화물, 규화물도 사용할 수 있다. 상기와 같이, 이들 재료의 선택은 회로 설계에 따라 임의로 선택되는 것으로, 이들 재료에 제한되지 않는 것은 이해되어야 할 것이다.

이 전기 저항막층의 형성시에는, 스퍼터링법, 진공 증착법, 이온빔 도금법 등의 물리적 표면 처리 방법, 열 분해법, 기상 반응법 등의 화학적 표면 처리법, 또는 전기 도금법, 무전해 도금법 등의 습식 표면 처리법을 사용하여 형성할 수 있다.

일반적으로는, 전기 도금법이 저비용으로 제조할 수 있는 이점이 있다. 또한, 스퍼터링법은 균일한 두께의 막이며, 또한 등방성을 구비하고 있기 때문에, 품질이 높은 저항 소자를 얻을 수 있다는 이점이 있다.

이 전기 저항막층의 형성은, 막의 용도에 따라 형성되는 것으로, 그 경우의 부착 방법 또는 도금 방법은, 그 전기 저항막층의 성질에 따라 적절히 선택하는 것이 바람직하다고 할 수 있다.

본원 발명의 저항막층을 구비한 금속박으로는, 구리박이 대표적인 재료이다. 일반적으로, 박두께가 5 ∼ 70 ㎛ 인 구리박, 특히 5 ∼ 35 ㎛ 구리박을 사용할 수 있다. 이 구리박의 두께는, 용도에 따라 임의로 선택할 수 있지만, 제조 조건으로부터 오는 제약도 있어, 상기 범위에서 제조하는 것이 효율적이다. 또한, 본원 발명은, 전해 구리박 또는 압연 구리박의 조화 처리를 실시한 면에, 전기 저항층을 형성할 수 있다. 또한, 전해 구리박의 매트면에, 추가적으로 노드 형상의 입자를 부착시키는 조화 처리를 실시할 수도 있다.

또한, 필요에 따라, 압연 구리박에 대한 조화 처리도 실시할 수 있다. 상기 조화 처리에 의해, Rz 0.3 ∼ 10.0 ㎛ 의 저프로파일 구리박 또는 표준 프로파일 등의 조화면을 얻을 수 있다. 본 발명은, 이들 금속박에 2 종 이상의 전기 저항막층을 내장시킬 수 있다.

산업상 이용가능성

본 발명의 2 종 이상의 전기 저항막층을 내장한 금속박을 사용함으로써, 회로 설계시에, 새롭게 다른 전기 저항 소자를 단독으로 형성할 필요가 없고, 구리박에 형성된 전기 저항막층을, 염화제2구리 등의 에칭 용액을 사용하여 저항 소자를 노출시키기만 하면 되기 때문에, 땜납 접합이 불필요해지거나 또는 크게 경감되어, 실장 공정이 현저하게 간소화된다는 효과를 갖는다. 또한, 수 종류의 저항을 내장한 저항 내장 구리박을, 1 회로 제조할 수 있다는 효과도 있다.

또한, 실장 부품이나 땜납수가 저감되는 결과, 스페이스를 확장할 수 있어 소형 경량이 된다는 이점도 있다. 이로 인해 회로 설계의 자유도를 향상시킬 수 있다. 또한, 이와 같이 구리박에 2 종 이상의 저항체가 내장됨으로써, 1 장의 저항 내장 구리박으로 전자 부품의 실장면에서 설계의 폭이 넓어진다는 우수한 효과를 갖기 때문에, 프린트 회로 기판으로서 매우 유용하다.

1a : 내장된 박막 저항체
2a : 권취 롤
2b : 베이스의 구리박
2c : 되감기 롤에 감겨져 있는 구리박
2d : 회전하는 냉각 드럼
2g : 타깃
3a : 내장 저항체
3f : 제 2 캐소드
3g : 타깃
4a : 다른 저항체
5a : 두께를 얇게 한 NiCr 저항체
6a : 셔터

Claims (11)

1. 금속박 상에, 그 금속박보다 전기 저항이 높은 막을 갖는 전기 저항막 부착 금속박으로서, 당해 금속박의 길이 방향으로 전기 저항이 상이한 복수의 전기 저항막이 재치되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박.
2. 금속박 상에, 그 금속박보다 전기 저항이 높은 막을 갖는 전기 저항막 부착 금속박으로서, 당해 금속박의 길이 방향에 대하여 횡단하는 방향으로 전기 저항이 상이한 복수의 전기 저항막이 재치되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박.
3. 제 1 항 또는 제 2 항에 있어서,
   복수의 전기 저항막의 형상이 동일하고, 각각 전기 저항이 상이한 저항체에 의해 구성되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박.
4. 제 1 항 또는 제 2 항에 있어서,
   복수의 전기 저항막이, 각각 단면 형상이 상이한 저항체에 의해 구성되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박.
5. 제 1 항 또는 제 2 항에 있어서,
   복수의 전기 저항막이, 각각 전기 저항이 상이한 저항체와 단면 형상이 상이한 저항체의 조합에 의해 구성되어 있는 것을 특징으로 하는 전기 저항막 부착 금속박.
6. 제 1 항 또는 제 2 항에 있어서,
   금속박의 금속이, 구리 또는 구리 합금인 것을 특징으로 하는 전기 저항막 부착 금속박.
7. 제 3 항에 있어서,
   금속박의 금속이, 구리 또는 구리 합금인 것을 특징으로 하는 전기 저항막 부착 금속박.
8. 제 4 항에 있어서,
   금속박의 금속이, 구리 또는 구리 합금인 것을 특징으로 하는 전기 저항막 부착 금속박.
9. 제 5 항에 있어서,
   금속박의 금속이, 구리 또는 구리 합금인 것을 특징으로 하는 전기 저항막 부착 금속박.
10. 진공 장치 내에 전기 저항 재료로 이루어지는 캐소드를 배치하고, 금속박을 캐소드에 대면시켜 반송하면서, 캐소드를 타깃으로 하여 스퍼터링해서, 그 금속박 상에 타깃재를 성막하는 전기 저항막 부착 금속박의 제조 방법으로서, 타깃과 금속박 사이에 셔터를 병치하고, 당해 셔터에 의해 막두께를 제어함으로써, 동일 금속박 상에 전기 저항이 상이한 복수의 전기 저항막을 성막하는 것을 특징으로 하는 전기 저항막 부착 금속박의 제조 방법.
11. 제 10 항에 있어서,
    금속박이, 구리 또는 구리 합금박인 것을 특징으로 하는 전기 저항막 부착 금속박의 제조 방법.

Images