KR101363272B1 - 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자 - Google Patents

수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자 Download PDF

Info

Publication number
KR101363272B1
KR101363272B1 KR1020110088587A KR20110088587A KR101363272B1 KR 101363272 B1 KR101363272 B1 KR 101363272B1 KR 1020110088587 A KR1020110088587 A KR 1020110088587A KR 20110088587 A KR20110088587 A KR 20110088587A KR 101363272 B1 KR101363272 B1 KR 101363272B1
Authority
KR
South Korea
Prior art keywords
fence
channel mosfet
semiconductor
type semiconductor
source
Prior art date
Application number
KR1020110088587A
Other languages
English (en)
Other versions
KR20130025206A (ko
Inventor
이종호
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020110088587A priority Critical patent/KR101363272B1/ko
Publication of KR20130025206A publication Critical patent/KR20130025206A/ko
Application granted granted Critical
Publication of KR101363272B1 publication Critical patent/KR101363272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 담장형 반도체와 같이 적어도 하나의 수직 측면을 갖는 반도체의 일 측면에 소스/드레인을 형성하고, 상기 담장형 반도체의 타 측면에 절연막을 형성하여, 채널이 형성되는 바디의 폭을 줄여 축소화 특성을 개선하고, 소자가 점유하는 면적을 줄이면서, 상기 바디를 반도체 기판 또는 웰(well)에 연결함으로써, 플로팅 바디 문제를 해결할 수 있는 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자를 제공한다.

Description

수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자{MOSFET HAVING VERTICAL CHANNEL AND LOGIC GATE DEVICE USING THE SAME}
본 발명은 반도체 소자 및 이를 이용한 논리 게이트 소자에 관한 것이다.
일반적으로 반도체 소자는 크게 스위칭 역할을 하는 트랜지스터와 전하를 넣었다 뺐다 하며 메모리 기능을 하는 메모리 셀 소자로 분류될 수 있다.
이러한 반도체 소자는 주로 메모리의 집적도를 높이기 위해 메모리 셀 소자로서의 셀 사이즈를 줄이는 방향으로 많은 연구가 되고 있다.
그리고 트랜지스터는 스위칭 소자로 다양하게 사용되는데, 특히 메모리 등 각종 전자장치 구동회로를 이루는 기본 소자로, 2개 이상이 모여 논리 게이트를 구성하게 된다.
이와 같이 논리 게이트를 구성하는 트랜지스터는 대부분 평면형 모스펫(MOSFET) 구조이어서, 회로에 많은 면적을 차지하는 문제점이 있고, 이러한 문제점을 해결하기 위해 트랜지스터가 차지하는 면적을 줄이게 되면 채널 폭이 줄어들 수밖에 없고, 채널 폭이 줄어들면 구동 전류가 현저히 작아지는 문제점이 있다.
특허문헌 1에는 논리 게이트의 예로 트랜지스터로 구성된 인버터 및 전달 게이트가 개시되어 있는데, 논리 게이트의 기본 트랜지스터가 평면형 모스펫 구조이어서, 상기와 같은 문제점이 있다.
특허문헌 1: 한국 특허 제10-0274441호, 2000. 12. 15.
본 발명은 종래 스위칭 소자로 사용되는 트랜지스터의 문제점을 해결하고자 제안된 것으로서, 담장형 반도체의 일 측면에 소스/드레인을 형성하고, 그 측면 상에 게이트를 형성함으로써, 축소화 특성을 크게 개선하면서 소자 및 회로가 점유하는 면적을 크게 줄이는 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 수직채널을 갖는 모스펫은 적어도 하나의 수직 측면을 갖는 반도체; 상기 반도체의 일 수직 측면에 수평 방향으로 일정 거리 이격되어 형성된 소스 및 드레인; 및 상기 소스와 상기 드레인 사이로 상기 수직 측면 상에 게이트 절연막을 사이에 두고 형성된 게이트를 포함하여 구성되되, 상기 반도체는 반도체 기판으로부터 돌출 형성된 담장형 반도체 형상이고, 상기 소스 및 드레인은 각각 상기 담장형 반도체의 일 측면에서 상부로부터 아래로 일정 수직길이의 크기와 일정 깊이의 접합을 갖는 불순물 도핑층으로 형성되고, 상기 담장형 반도체의 일 측면에는 상부로부터 일정 깊이 아래에 제 1 절연막이, 상기 담장형 반도체의 타 측면에는 제 2 절연막이 각각 형성되고, 상기 제 1 절연막 상에는 상기 소스 및 드레인과 각각 전기적으로 연결되는 제 1, 2 소스/드레인 전극과 제 3 절연막을 사이에 두며 상기 게이트가 형성된 것을 본 발명에 의한 수직채널을 갖는 모스펫의 다른 특징으로 한다.
삭제
그리고, 상기 불순물 도핑층의 접합 깊이는 상기 담장형 반도체의 폭과 같은 것을 본 발명에 의한 수직채널을 갖는 모스펫의 다른 특징으로 한다.
한편, 본 발명에 의한 논리 게이트 소자는 하나 이상의 담장형 반도체; 상기 각 담장형 반도체의 일 측면을 따라 형성된 하나 이상의 n채널 모스펫; 및 상기 각 담장형 반도체의 일 측면을 따라 형성된 하나 이상의 p채널 모스펫으로 구성되되, 상기 하나 이상의 n채널 모스펫 및 상기 하나 이상의 p채널 모스펫은 제 2 항 내지 제 4 항 중 어느 한 항에 의한 수직채널을 갖는 모스펫인 것을 특징으로 한다.
그리고, 상기 하나 이상의 담장형 반도체는 상기 반도체 기판 상에 상기 제 1 절연막을 사이에 두고 일정 간격 떨어져 형성된 제 1 담장형 반도체와 제 2 담장형 반도체이고, 상기 하나 이상의 n채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체의 일 측벽을 따라 형성된 제 1 n채널 모스펫이고, 상기 하나 이상의 p채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체와 마주보는 상기 제 2 담장형 반도체의 일 측벽을 따라 형성된 제 1 p채널 모스펫이고, 상기 제 1 n채널 모스펫의 제 1, 2 소스/드레인 전극은 상기 제 1 p채널 모스펫의 제 1, 2 소스/드레인 전극과 각각 동일한 것으로 공유되고, 상기 제 1 n채널 모스펫의 게이트는 제 1 p채널 모스펫의 게이트와 동일한 것으로 공유되는 것을 본 발명에 의한 논리 게이트 소자의 다른 특징으로 한다.
그리고, 상기 하나 이상의 담장형 반도체는 상기 반도체 기판 상에 상기 제 1 절연막을 사이에 두고 일정 간격 떨어져 형성된 제 1 담장형 반도체와 제 2 담장형 반도체이고, 상기 하나 이상의 n채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체의 일 측벽을 따라 형성된 제 1 n채널 모스펫이고, 상기 하나 이상의 p채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체와 마주보는 상기 제 2 담장형 반도체의 일 측벽을 따라 형성된 제 1 p채널 모스펫이고, 상기 제 1 n채널 모스펫의 제 1, 2 소스/드레인 전극은 상기 제 1 p채널 모스펫의 제 1, 2 소스/드레인 전극 중 어느 하나와 동일한 것으로 공유되고, 상기 제 1 n채널 모스펫의 게이트와 상기 제 1 p채널 모스펫의 게이트는 상기 공유되는 제 1, 2 소스/드레인 전극 중 어느 하나를 사이에 두고 이웃하게 형성된 것을 본 발명에 의한 논리 게이트 소자의 다른 특징으로 한다.
본 발명에 의한 수직채널을 갖는 모스펫은 담장형 반도체와 같이 적어도 하나의 수직 측면을 갖는 반도체의 일 측면에 소스/드레인을 형성하고, 그 측면 상에 게이트를 형성함으로써, 소자가 차지하는 면적을 크게 줄일 수 있고, 채널이 형성되는 바디의 두께를 줄여 소자의 축소화 특성을 크게 개선할 수 있는 효과가 있다.
나아가, 종래 SOI 기판에서 형성되는 소자와 같이 얇은 바디를 갖는 모스펫에서는 바디가 플로팅되어 있지만, 본 발명에서는 바디가 기판 또는 웰(well)에 연결되어 있어 바디 전위를 안정화시킬 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 수직채널을 갖는 모스펫의 평면도이다.
도 2 및 도 3a는 각각 도 1의 AA'선 단면도 및 BB'선 단면도이다.
도 3b는 게이트 절연막이 도 3a와 같이 게이트를 둘러싸며 일정 두께로 형성되는 대신 열 산화막으로 담장형 반도체와 도핑된 반도체 물질인 제 1, 2 소스/드레인 전극 측에만 잠식하며 형성될 수 있음을 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 수직채널을 갖는 모스펫의 평면도이다.
도 5 및 도 6a는 각각 도 4의 CC'선 단면도 및 DD'선 단면도이다.
도 6b는 게이트 절연막이 도 6a와 같이 게이트를 둘러싸며 일정 두께로 형성되는 대신 열 산화막으로 담장형 반도체와 도핑된 반도체 물질인 제 1, 2 소스/드레인 전극 측에만 잠식하며 형성될 수 있음을 보여주는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 논리 게이트 소자의 평면도이다.
도 8 및 도 9a는 각각 도 7의 EE'선 단면도 및 FF'선 단면도이다.
도 9b는 게이트 절연막이 도 9a와 같이 게이트를 둘러싸며 일정 두께로 형성되는 대신 열 산화막으로 양측의 담장형 반도체와 도핑된 반도체 물질인 제 1, 2 소스/드레인 전극 측에만 잠식하며 형성될 수 있음을 보여주는 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 논리 게이트 소자의 평면도이다.
도 11은 도 7의 논리 게이트 소자를 나타내는 회로 심볼이다.
도 12는 도 7 및 도 11을 나타내는 회로도이다.
도 13은 도 10의 논리 게이트 소자를 나타내는 회로 심볼이다.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예에 대하여 설명한다.
우선, 본 발명의 실시예에 따른 수직채널을 갖는 모스펫은 기본적으로, 도 1 내지 도 6b에 공통으로 도시된 바와 같이, 적어도 하나의 수직 측면을 갖는 반도체(11, 13); 상기 반도체의 일 수직 측면에 수평 방향(즉, 채널길이 방향)으로 일정 거리 이격되어 형성된 소스(12) 및 드레인(14); 및 상기 소스와 상기 드레인 사이로 상기 수직 측면 상에 게이트 절연막(40, 41)을 사이에 두고 형성된 게이트(50, 51)를 포함하여 구성된다.
즉, 종래 기판의 수평면 상에 소스/드레인 및 게이트가 형성되는 평면형 모스펫 구조를 수직 측면을 갖는 반도체(11, 13)의 수직 측면 상에 수평 방향으로 형성한 구조를 갖는다.
상기와 같이 형성함으로써, 소자가 차지하는 면적을 크게 줄일 수 있고, 채널이 형성되는 바디의 두께를 줄여 소자의 축소화 특성을 크게 개선할 수 있게 된다.
본 실시예에서 트랜지스터의 바디를 이루는 상기 반도체는 적어도 하나의 수직 측면을 가지면 되므로 다양한 형태로 구현할 수 있으나, 도 1 내지 도 6b에 도시된 바와 같이, 반도체 기판(10)으로부터 돌출 형성된 담장형 반도체(11, 13) 형상을 가질 수 있다.
그리고, 상기 소스(12) 및 드레인(14)은, 도 2와 같이, 각각 상기 담장형 반도체(11)의 일 측면에서 상부로부터 아래로 일정 수직길이(a)의 크기와 일정 깊이(b)의 접합을 갖는 불순물 도핑층(12, 14)으로 형성될 수 있다.
도 2 및 도 3a을 참조하면, 상기 담장형 반도체(11)의 일 측면 중 상기 불순물 도핑층(12, 14)이 형성되지 않은 핀의 측면과 접하며 상기 게이트 절연막(40) 아래에는 제 1 절연막(22)이, 상기 담장형 반도체(11)의 타 측면에는 제 2 절연막(20)이 각각 형성된다.
그리고, 상기 제 1 절연막(22) 상에는 상기 소스(12) 및 드레인(14)과 각각 전기적으로 연결되는 제 1, 2 소스/드레인 전극(32, 34)과 제 3 절연막(40)을 사이에 두며 상기 게이트(50)가 형성된다.
이때, 상기 제 3 절연막(40)은, 도 1과 같이, 상기 게이트 절연막과 동일한 물질로 상기 게이트(50) 측면을 둘러싸며 형성될 수 있다.
그리고, 상기 제 1, 2 소스/드레인 전극(32, 34)은 금속뿐만 아니라 도핑된 반도체 물질로 채워져 형성될 수 있는데, 후자의 경우 게이트 절연막을 열 산화공정으로 형성할 때 게이트 절연막은, 도 3b와 같이, 담장형 반도체(11)뿐만 아니라 제 1, 2 소스/드레인 전극(32, 34) 측에 잠식되며 형성될 수 있다.
도 4 내지 도 6b에 도시된 실시예에 의한 모스펫은, 도 1 내지 도 3b에 도시된 실시예와 동일하나, 다만 상기 담장형 반도체(13)의 폭이 상기 불순물 도핑층(12, 14)의 접합 깊이(b)와 동일하도록, 상기 담장형 반도체(13)가 얇게 형성된 것에만 차이점이 있다.
이렇게 함으로써, 벌크 기판으로도 고가의 SOI 기판과 같이 구현할 수 있게 되는 장점과 함께, 종래 평면형 트랜지스터에서 문제되었던 단채널효과(Short Channel Effect: SCE)도 억제할 수 있게 된다.
다음은, 상기 수직채널을 갖는 모스펫을 이용한 본 발명의 다른 태양인 논리 게이트 소자의 실시예에 대하여 설명한다.
본 발명의 실시예에 따른 논리 게이트 소자는 기본적으로, 도 7 내지 도 10에 공통적으로 도시된 바와 같이, 하나 이상의 담장형 반도체(11, 60); 상기 각 담장형 반도체(11)의 일 측면을 따라 형성된 하나 이상의 n채널 모스펫(100); 및 상기 각 담장형 반도체(60)의 일 측면을 따라 형성된 하나 이상의 p채널 모스펫(200)으로 구성되되, 상기 하나 이상의 n채널 모스펫(100) 및 상기 하나 이상의 p채널 모스펫(200)은 상기 실시예에 의한 수직채널을 갖는 모스펫인 것을 특징으로 한다.
본 실시예로 구현될 수 있는 구체적인 논리 게이트는 NAND 게이트, 인버터 등 다양한 형태로 구현할 수 있으나, 여기서는 그 일 예로, 도 12 내지 도 13으로 표현되는, 전달 게이트에 관하여 설명한다.
도 13은 전달 게이트의 심볼을 나타내고, 도 11은 도 13의 각 게이트(52)(54)가 하나의 게이트(50)로 공유하며 연결된 구조의 심볼을 나타낸 것이며, 도 12는 도 7의 회로도를 나타낸 것이다.
우선, 도 11 및 도 12로 나타내지는 전달 게이트는, 도 7 내지 도 9와 같이,상기 반도체 기판(10) 상에 상기 제 1 절연막(22)을 사이에 두고 일정 간격 떨어져 형성된 제 1 담장형 반도체(11)와 제 2 담장형 반도체(60)로 구성된다.
여기서, 상기 제 1 담장형 반도체(11)는 상기 반도체 기판(10)과 같이 p형 반도체로, 상기 제 2 담장형 반도체(60)는, 도 8 및 도 9와 같이, p형 담장형 반도체에 n형 불순물이 도핑된 n-well 형태의 담장형 반도체로 각각 형성될 수 있다.
p형인 제 1 담장형 반도체(11)에는 일 수직 측면을 따라 제 1 n채널 모스펫(100)이 형성되고, n형인 제 2 담장형 반도체(60)에는 상기 제 1 담장형 반도체(11)의 마주보는 수직 측면을 따라 제 1 p채널 모스펫(200)이 형성된다.
이때, 도 7과 같이, 상기 제 1 n채널 모스펫(100)의 제 1, 2 소스/드레인 전극(32, 34) 및 게이트(50)가 상기 제 1 p채널 모스펫(200)의 대응되는 구성과 각각 동일하게 공유하도록 형성하게 되면, 도 11 및 도 12에 의한 전달 게이트를 구현할 수 있게 된다.
한편, 도 13과 같은 전달 게이트를 구현하려고 하면, 도 10과 같이, p형인 제 1 담장형 반도체(11)와 n형인 제 2 담장형 반도체(60)의 마주보는 각 수직 측면을 따라 각각 제 1 n채널 모스펫(100) 및 제 1 p채널 모스펫(200)을 형성하되, 상기 제 1 n채널 모스펫(100)의 제 1, 2 소스/드레인 전극(32, 34) 중 어느 하나는 상기 제 1 p채널 모스펫(200)의 제 1, 2 소스/드레인 전극(34, 36) 중 어느 하나와 동일한 것으로 공유되도록 하고, 상기 제 1 n채널 모스펫(100)의 게이트(52)와 상기 제 1 p채널 모스펫(200)의 게이트(54)는 상기 공유되는 제 1, 2 소스/드레인 전극 중 어느 하나(도 10에서는 34)를 사이에 두고 이웃하게 형성하면 된다.
또한, 상기 제 1 담장형 반도체(11)를 일부는 p형 담장형 반도체로 하고, 일부는 n형 담장형 반도체로 하여, 수직 측면을 따라 하나의 담장형 반도체에 하나 이상의 n채널 모스펫과 하나 이상의 p채널 모스펫을 형성하며, 다양한 논리 게이트 소자를 구현할 수 있다.
10: p형 반도체 기판
11, 13: p형 담장형 반도체
12, 14, 16: n형 불순물 도핑층(소스, 드레인)
20: 제 2 절연막
22: 제 1 절연막
32, 34, 36: 소스/드레인 전극
40, 41: 게이트 절연막
50, 51, 52, 54: 게이트
60: n형 담장형 반도체
62, 64, 66: p형 불순물 도핑층(소스, 드레인)
100: 제 1 n채널 모스펫
200: 제 1 p채널 모스펫

Claims (6)

  1. 삭제
  2. 적어도 하나의 수직 측면을 갖는 반도체;
    상기 반도체의 일 수직 측면에 수평 방향으로 일정 거리 이격되어 형성된 소스 및 드레인; 및
    상기 소스와 상기 드레인 사이로 상기 수직 측면 상에 게이트 절연막을 사이에 두고 형성된 게이트를 포함하여 구성되되,
    상기 반도체는 반도체 기판으로부터 돌출 형성된 담장형 반도체 형상이고,
    상기 소스 및 드레인은 각각 상기 담장형 반도체의 일 측면에서 상부로부터 아래로 일정 수직길이의 크기와 일정 깊이의 접합을 갖는 불순물 도핑층으로 형성되고,
    상기 담장형 반도체의 일 측면에는 상부로부터 일정 깊이 아래에 제 1 절연막이, 상기 담장형 반도체의 타 측면에는 제 2 절연막이 각각 형성되고,
    상기 제 1 절연막 상에는 상기 소스 및 드레인과 각각 전기적으로 연결되는 제 1, 2 소스/드레인 전극과 제 3 절연막을 사이에 두며 상기 게이트가 형성된 것을 특징으로 하는 수직채널을 갖는 모스펫.
  3. 제 2 항에 있어서,
    상기 불순물 도핑층의 접합 깊이는 상기 담장형 반도체의 폭과 같은 것을 특징으로 하는 수직채널을 갖는 모스펫.
  4. 하나 이상의 담장형 반도체;
    상기 각 담장형 반도체의 일 측면을 따라 형성된 하나 이상의 n채널 모스펫; 및
    상기 각 담장형 반도체의 일 측면을 따라 형성된 하나 이상의 p채널 모스펫으로 구성되되,
    상기 하나 이상의 n채널 모스펫 및 상기 하나 이상의 p채널 모스펫은 제 2 항 또는 제 3 항에 의한 수직채널을 갖는 모스펫인 것을 특징으로 하는 논리 게이트 소자.
  5. 제 4 항에 있어서,
    상기 하나 이상의 담장형 반도체는 상기 반도체 기판 상에 상기 제 1 절연막을 사이에 두고 일정 간격 떨어져 형성된 제 1 담장형 반도체와 제 2 담장형 반도체이고,
    상기 하나 이상의 n채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체의 일 측벽을 따라 형성된 제 1 n채널 모스펫이고,
    상기 하나 이상의 p채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체와 마주보는 상기 제 2 담장형 반도체의 일 측벽을 따라 형성된 제 1 p채널 모스펫이고,
    상기 제 1 n채널 모스펫의 제 1, 2 소스/드레인 전극은 상기 제 1 p채널 모스펫의 제 1, 2 소스/드레인 전극과 각각 동일한 것으로 공유되고,
    상기 제 1 n채널 모스펫의 게이트는 제 1 p채널 모스펫의 게이트와 동일한 것으로 공유되는 것을 특징으로 하는 논리 게이트 소자.
  6. 제 4 항에 있어서,
    상기 하나 이상의 담장형 반도체는 상기 반도체 기판 상에 상기 제 1 절연막을 사이에 두고 일정 간격 떨어져 형성된 제 1 담장형 반도체와 제 2 담장형 반도체이고,
    상기 하나 이상의 n채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체의 일 측벽을 따라 형성된 제 1 n채널 모스펫이고,
    상기 하나 이상의 p채널 모스펫은 상기 제 1 절연막 상에서 상기 제 1 담장형 반도체와 마주보는 상기 제 2 담장형 반도체의 일 측벽을 따라 형성된 제 1 p채널 모스펫이고,
    상기 제 1 n채널 모스펫의 제 1, 2 소스/드레인 전극은 상기 제 1 p채널 모스펫의 제 1, 2 소스/드레인 전극 중 어느 하나와 동일한 것으로 공유되고,
    상기 제 1 n채널 모스펫의 게이트와 상기 제 1 p채널 모스펫의 게이트는 상기 공유되는 제 1, 2 소스/드레인 전극 중 어느 하나를 사이에 두고 이웃하게 형성된 것을 특징으로 하는 논리 게이트 소자.
KR1020110088587A 2011-09-01 2011-09-01 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자 KR101363272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110088587A KR101363272B1 (ko) 2011-09-01 2011-09-01 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088587A KR101363272B1 (ko) 2011-09-01 2011-09-01 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자

Publications (2)

Publication Number Publication Date
KR20130025206A KR20130025206A (ko) 2013-03-11
KR101363272B1 true KR101363272B1 (ko) 2014-02-14

Family

ID=48176965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088587A KR101363272B1 (ko) 2011-09-01 2011-09-01 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자

Country Status (1)

Country Link
KR (1) KR101363272B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991680B2 (en) * 2019-09-18 2021-04-27 Alpha And Omega Semiconductor (Cayman), Ltd. Common source land grid array package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030705A (ko) * 2001-06-26 2004-04-09 인피네온 테크놀로지스 아게 트랜지스터 장치, 트랜지스터 장치를 데이터 메모리로서작동시키는 방법 및 트랜지스터 장치의 제조 방법
KR20070019681A (ko) * 2004-01-22 2007-02-15 인터내셔널 비지네스 머신즈 코포레이션 수직 ｆｉｎ－ｆｅｔ ｍｏｓ 디바이스
KR20070054791A (ko) * 2005-11-24 2007-05-30 매그나칩 반도체 유한회사 모스 트랜지스터 및 시모스 인버터 및 그 제조방법
KR20080068544A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 수직 방향의 채널을 갖는 액세스 소자, 이를 포함하는반도체 장치 및 액세스 소자의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030705A (ko) * 2001-06-26 2004-04-09 인피네온 테크놀로지스 아게 트랜지스터 장치, 트랜지스터 장치를 데이터 메모리로서작동시키는 방법 및 트랜지스터 장치의 제조 방법
KR20070019681A (ko) * 2004-01-22 2007-02-15 인터내셔널 비지네스 머신즈 코포레이션 수직 ｆｉｎ－ｆｅｔ ｍｏｓ 디바이스
KR20070054791A (ko) * 2005-11-24 2007-05-30 매그나칩 반도체 유한회사 모스 트랜지스터 및 시모스 인버터 및 그 제조방법
KR20080068544A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 수직 방향의 채널을 갖는 액세스 소자, 이를 포함하는반도체 장치 및 액세스 소자의 형성 방법

Also Published As

Publication number Publication date
KR20130025206A (ko) 2013-03-11

Similar Documents

Publication Publication Date Title
US10224331B2 (en) Semiconductor device
CN100557820C (zh) 单栅电极对应一对沟道区的半导体器件和随机存取存储器
CN108063157B (zh) 半导体装置
US10121791B2 (en) Multi-gate transistor
US9525036B2 (en) Semiconductor device having gate electrode with spacers on fin structure and silicide layer filling the recess
CN103426928A (zh) 半导体器件和该器件的制造方法
CN101339947A (zh) 半导体器件
US9941280B2 (en) Semiconductor device using three dimensional channel
KR20090072013A (ko) 수평형 디모스 트랜지스터
US20150333075A1 (en) Semiconductor Device
US9520396B2 (en) Method for making high voltage integrated circuit devices in a fin-type process and resulting devices
US9773869B2 (en) Semiconductor device and method of fabricating the same
US10304819B2 (en) Semiconductor device with multigate transistor structure
US9466703B2 (en) Method for fabricating semiconductor device
JP2008211215A (ja) マルチフィンガートランジスタ
US20150249124A1 (en) Semiconductor device and associated fabrication method
US11652041B2 (en) Semiconductor device and layout design thereof
US9972673B2 (en) Electrostatic discharge protection device
KR101363272B1 (ko) 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자
US9171621B2 (en) Non-volatile memory (NVM) and method for manufacturing thereof
JP2012079992A (ja) 半導体装置
US20230047840A1 (en) Integrated circuit devices including a cross-coupled structure
US9711516B2 (en) Non-volatile memory having a gate-layered triple well structure
US20200388678A1 (en) Semiconductor device
US20070034970A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 7