KR101351497B1 - 연접 코드의 디코딩 방법 및 장치 - Google Patents

연접 코드의 디코딩 방법 및 장치 Download PDF

Info

Publication number
KR101351497B1
KR101351497B1 KR1020127014693A KR20127014693A KR101351497B1 KR 101351497 B1 KR101351497 B1 KR 101351497B1 KR 1020127014693 A KR1020127014693 A KR 1020127014693A KR 20127014693 A KR20127014693 A KR 20127014693A KR 101351497 B1 KR101351497 B1 KR 101351497B1
Authority
KR
South Korea
Prior art keywords
decoding
codeword
ldpc
check
module
Prior art date
Application number
KR1020127014693A
Other languages
English (en)
Other versions
KR20120091319A (ko
Inventor
타오 장
웨이 유
난샨 카오
양종 야오
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20120091319A publication Critical patent/KR20120091319A/ko
Application granted granted Critical
Publication of KR101351497B1 publication Critical patent/KR101351497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715—Adaptation to the number of estimated errors or to the channel state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명에서는 연접 코드의 디코딩 방법을 제공하는 바, 저밀도 패리티 체크(LDPC) 코드와 리드-솔로몬(RS) 코드로 구성된 연접 코드의 디코딩에 이용되고, 상기 방법에는, 비트 디인터리빙 후의 데이터 스트림에 대하여 LDPC 연판정 반복 디코딩을 진행하고 또 체크 매트릭스를 이용하여 디코딩된 LDPC 코드워드에 대하여 체크 판정을 진행하며 디코딩된 LDPC 코드워드의 정보에 대하여 바이트 디인터리빙을 진행하고, 또 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하며 상기 RS 코드워드의 삭제 정보에 의하여 디코딩 모드를 선택하여 RS 디코딩을 진행하는 것이 포함된다. 본 발명의 방안은 계산 복잡성을 증가시키지 않는 전제 하에서 RS 디코딩의 성능을 향상시킬 수 있기 때문에, CMMB 터미널의 수신 성능을 종래 방법에 비하여 크게 향상시킬 수 있다.

Description

연접 코드의 디코딩 방법 및 장치{DECODING METHOD AND DEVICE FOR CONCATENATED CODE}
본 발명은 중국 이동 멀티미디어 방송(China Mobile Multimedia Broadcasting, CMMB) 기술 분야에 관한 것으로서, 특히 연접 코드의 디코딩 방법 및 장치에 관한 것이다.
정보 전송의 유효성과 신뢰성은 통신 시스템을 평가하는 두 가지 주요한 지표로서, 정보 전송의 신뢰성을 향상시키기 위하여 일반적으로 정보에 대하여 채널 코딩을 진행하여 일정한 리던던시(redundancy)를 증가시켜 코드워드로 하여금 자동 에러 점검 및 에러 정정 능력을 갖도록 한다. 하지만 리던던시는 많을수록 좋은 것이 아니고, 정보 전송의 유효성을 겸하여 고려하기 위하여 사람들은 리던던시가 일정한 상황 하에서 우수한 코딩/디코딩 방법을 디자인하여 수신단에서 양호한 디코딩 성능을 얻기를 원한다. 도1은 디지털 통신 시스템의 시뮬레이션 모듈이다.
저밀도 패리티 체크(Low Density Parity Check, LDPC) 코드는 1962년에 Gallager가 제시한 희소 체크 매트릭스를 기반으로 하는 선형 패킷 코드이다. 1996년, MacKay와 Neal은 LDPC 코드에 대하여 재발견을 통해 이것이 샤논(Shannon)의 한계에 접근하는 성능을 갖고 있음을 증명하였다. 종래의 일부 통신 시스템, 예를 들면 DVB(Digital Video Broadcasting, 디지털 비디오 방송), WiMAX(Worldwide Interoperability for Microwave Access, 와이맥스)와 CMMB(China Mobile Multimedia Broadcasting) 시스템에서는 모두 LDPC 코드를 채널 코드로 한다. LDPC 코드 체크 매트릭스 H 중의 요소 1의 분포에 의하여, 이가 생성한 LDPC 코드를 규칙 코드와 비규칙 코드로 구분할 수 있는 바, 만일 매트릭스 H 중의 각 행에 고정된 r개 1이 있고, 각 열에 고정된 c개 1이 있다면, 이가 생성한 LDPC 코드를 (c,r) 규칙 코드라 부르고 만일 H의 행열 중의 요소 1의 수량이 고정적이지 않다면, 이가 생성한 LDPC 코드는 비규칙 코드이다. CMMB 시스템에 있어서, 1/2 코드율의 (3,6)규칙 코드와 3/4 코드율의 (3,12)규칙 코드를 채널 코드의 일부분으로 하고, 코드워드 길이는 모두 9216이다.
CMMB 시스템 중의 LDPC 코드 체크 매트릭스 H는 하나의 코드 테이블을 통하여 순환 시프트 구성을 진행할 수 있다. 1/2 코드율을 이용할 때, 코드 테이블은 18×6의 매트릭스이고, 저장된 것은 H 매트릭스 앞 18행 비제로 요소의 위치이고, 18행마다 코드 테이블을 순환적으로 오른쪽으로 36비트 시프트 시켜 기타 비제로 요소의 위치를 취득한다. 3/4 코드율을 이용할 때, 코드 테이블은 9×12의 매트릭스이고, 저장된 것은 HH 매트릭스 앞 9행 비제로 요소의 위치이고, 9행마다 코드 테이블을 순환적으로 오른쪽으로 36비트 시프트 시켜 기타 비제로 요소의 위치를 취득한다. 이러한 구조는 H 매트릭스의 저장 공간을 크게 감소시킬 수 있다.
1/2 코드율일 때 H 매트릭스를 생성하는 코드 테이블은:
Figure 112012045272131-pct00001
3/4 코드율일 때 H 매트릭스를 생성하는 코드 테이블은:
Figure 112012045272131-pct00002
LDPC의 출력 코드워드
Figure 112012045272131-pct00003
는 입력 정보 비트
Figure 112012045272131-pct00004
와 체크 비트
Figure 112012045272131-pct00005
로 구성되고, 하기 식에 표시된 바와 같다.
Figure 112012045272131-pct00006
상기 식 중에서,
Figure 112012045272131-pct00007
는 코드워드 비트 맵핑 벡터이고, K는 정보 비트 길이(1/2 코드율일 때 K＝4608, 3/4 코드율일 때 K＝6912)이다.
CMMB 시스템에서는 아울러 RS(Reed Solomon, 리드-솔로몬) 코드를 외부 코드로 하여 LDPC 코드와 연접 코드를 구성하고, 코딩 과정은 도 2에 도시된 바와 같다. RS 코드의 각 코드 요소는 유한 도메인 GF(256)로부터 취한 것으로서, 일(240, k)의 단축화 부호이고, k의 값은 176, 192, 224와 240일 수 있고, 상이한 값에 의하여 상이한 에러 정정 능력의 RS 코드를 얻을 수 있다.
LDPC 코드의 디코딩은 일반적으로 BP 알고리즘을 기반으로 하는 연판정 디코딩 알고리즘을 이용하는 바, 예를 들면 정규화 된 Min-Sum 알고리즘 등이다. RS 코드의 디코딩 방법에는 일반적으로 에러 정정 디코딩과 삭제 디코딩이 포함되고, 삭제 디코딩이 에러 정정 디코딩에 비하여 더욱 훌륭한 디코딩 성능을 갖는다. 현재, RS 코드와 LDPC 코드로 구성된 연접 코드에 대하여, 종래의 디코딩 알고리즘은 단지 LDPC 코드의 디코딩 결과를 바이트 인터리버에 저장한 후 직접 RS 디코딩을 진행하기 때문에, RS 코드는 단지 에러 정정 디코딩만 가능하고, 이는 일정하게 연접 코드의 디코딩 성능에 영향을 미친다.
본 발명은 연접 코드의 디코딩 방법 및 장치를 제공하여 RS 코드와 LDPC 코드의 연접 코드의 디코딩 성능을 개선하고 종래 기술 중에서 연접 코드 성능이 좋지않은 문제를 해결하는 것을 목적으로 한다.
본 발명에서는 연접 코드의 디코딩 방법을 제공하는 바, 저밀도 패리터 체크 코드(LDPC)와 리드-솔로몬(RS) 코드로 구성된 연접 코드의 디코딩에 이용되고, 상기 방법에는,
비트 디인터리빙(bit-deinterleaving) 후의 데이터 스트림에 대하여 LDPC 연판정 반복 디코딩(LDPC soft-decision iterative decoding)을 진행하고 또 체크 매트릭스를 이용하여 디코딩된 LDPC 코드워드에 대하여 체크 판정을 진행하며,
디코딩된 LDPC 코드워드의 정보에 대하여 바이트 디인터리빙(byte-deinterleaving)을 진행하고, 또 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하며,
상기 RS 코드워드의 삭제 정보에 의하여 디코딩 모드를 선택하여 RS 디코딩을 진행하는 것이 포함된다.
체크 매트릭스를 이용하여 디코딩된 LDPC 코드워드에 대하여 체크 판정을 진행하는 단계에는, 체크 매트릭스 H와 디코딩된 경판정(hard-decision) 코드워드 C의 전치 매트릭스를 곱하여, 곱이 0이면 코드워드 C 체크가 정확한 것으로 판정하고, 해당 코드워드 C에 대응되는 에러 표기의 값을 정확한 것으로 기록하고 곱이 0이 아니면 코드워드 C 체크가 에러인 것으로 판정하고, 해당 코드워드 C에 대응되는 에러 표기의 값을 에러로 기록하는 것이 포함된다. LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하는 단계에는, 각 LDPC 코드워드에 대응되는 에러 표기를 L회 중복하여 해당 LDPC 코드워드에 대응되는 열(列)의 삭제 정보로 하는 바, 그 중에서, L은 해당 LDPC 코드워드의 정보 비트 길이와 인터리버 열 길이의 비례값이고, L은 양의 정수이다, RS 코드워드의 삭제 정보에 의하여 디코딩 모드를 선택하는 단계에는, 만일 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라면, 삭제 디코딩 모드를 선택하고 만일 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내가 아니라면, 에러 정정 디코딩 모드를 선택하는 것이 포함된다. RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라는 것은 삭제하여야 할 나머지 위치의 수량이 RS 체크 비트의 수량보다 작거나 같다는 것을 뜻한다.
디코딩된 LDPC 코드워드에 대하여 바이트 디인터리빙을 진행하는 단계에는, LDPC 코드워드를 열(列)의 순서에 따라 인터리버에 기입하고 행(行)의 순서에 따라 출력하는 것이 포함된다.
본 발명에서는 또 연접 코드의 디코딩 장치를 제공하는 바, LDPC 디코딩 모듈, 바이트 디인터리빙 모듈 및 RS 디코딩 모듈을 포함하여 구성되고, 상기 장치에는 또 LDPC 코드워드 체크 판정 모듈 및 RS 디코딩 모드 선택 모듈이 포함되며, 그 중에서,
LDPC 디코딩 모듈은, LDPC 코드의 연판정 반복 디코딩을 완료하고, 또 디코딩된 LDPC 코드워드의 정보 비트를 바이트 디인터리빙 모듈로 출력하고, 디코딩된 LDPC 코드워드의 정보 비트와 체크 비트를 LDPC 코드워드 체크 판정 모듈로 출력하도록 설정되며,
LDPC 코드워드 체크 판정 모듈은, 디코딩된 LDPC 코드워드의 체크 판정을 완료하고, LDPC 코드워드의 체크 정보를 바이트 디인터리빙 모듈로 출력하도록 설정되며,
바이트 디인터리빙 모듈은, LDPC 코드워드의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 하여 출력하고 RS 코드를 출력하여 RS 디코딩 모듈로 전달하며, LDPC 코드워드 체크 정보에 대하여 처리를 진행하고 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하며 또 RS 디코딩 모드 선택 모듈로 출력하도록 설정되며,
RS 디코딩 모드 선택 모듈은, 바이트 디인터리빙 모드가 출력한 RS 코드워드의 삭제 정보에 의하여 RS 디코딩 모드의 선택을 완료하고, 선택 결과를 RS 디코딩 모듈로 출력하도록 설정되며,
RS 디코딩 모듈은, RS 디코딩 모드 선택 모듈이 출력하는 선택 결과에 의하여 RS 코드워드의 에러 정정 디코딩 또는 삭제 디코딩을 완료하도록 설정된다.
LDPC 코드워드 체크 판정 모듈은 디코딩된 LDPC 코드워드에 대하여 하기 방식에 따라 체크 판정을 진행하도록 설정되는 바, 즉 체크 매트릭스 H와 디코딩된 경판정 코드워드 C의 전치 매트릭스를 곱하여, 곱이 0이면 코드워드 C 체크가 정확한 것으로 판정하고, 해당 코드워드 C에 대응되는 에러 표기의 값을 정확한 것으로 기록하고 곱이 0이 아니면 코드워드 C 체크가 에러인 것으로 판정하고, 해당 코드워드 C에 대응되는 에러 표기의 값을 에러로 표기한다. 바이트 디인터리빙 모듈은 하기 방식에 따라 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하도록 설정되는 바, 즉 각 LDPC 코드워드에 대응되는 에러 표기를 L회 중복하여 해당 LDPC에 대응되는 열의 삭제 정보로 하는 바, 그 중에서, L은 해당 LDPC 코드워드의 정보 비트 길이와 인터리버 열 길이의 비례값이고, L은 양의 정수이다. RS 디코딩 모드 선택 모듈은 하기 방식에 따라 RS 디코딩 모드를 선택하도록 설정되는 바, 즉 만일 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라면 삭제 디코딩 모드를 선택하고, 만일 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내가 아니라면 에러 정정 디코딩 모드를 선택한다. 그 중에서, RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라는 것은 삭제하여야 할 나머지 위치의 수량이 RS 코드워드의 RS 체크 비트의 수량보다 작거나 같다는 것을 뜻한다.
바이트 디인터리빙 모듈은 하기 방식에 따라 LDPC 코드워드의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 하여 출력하도록 설정되는 바, 즉 디코딩된 LDPC 코드워드를 열의 순서에 따라 인더리버에 기입하고 행의 순서에 따라 출력한다.
본 발명의 상기 RS 코드와 LDPC 코드로 구성된 연접 코드의 디코딩 방안은 계산의 복잡성을 증가시키지 않는 전제 하에서 RS 디코딩의 성능을 향상시킬 수 있기 때문에, CMMB 터미널의 수신 성능을 종래 방법에 비하여 크게 향상시킬 수 있다.
도 1은 종래디지털 통신 시스템의 시뮬레이션 모델도.
도 2는 종래 기술의 CMMB 시스템 중의 채널 코딩 흐름도.
도 3은 본 발명의 실시예에 의한 연접 코드의 디코딩 장치 블럭도.
도 4는 본 발명의 디코딩 방법과 종래의 디코딩 방법의 성능 대조 시뮬레이션 도면.
본 발명에서는 연접 코드의 디코딩 방법을 제공하는 바, RS 코드와 LDPC 코드로 구성된 연접 코드의 디코딩에 이용되고, CMMB 시스템에 적용될 수 있으며, 주로 아래 단계를 포함하여 구성된다.
a 단계: 비트 디인터리빙 후의 데이터 스트림에 대하여 LDPC 연판정 반복 디코딩을 진행하고 또 체크 매트릭스를 이용하여 디코딩된 LDPC 코드워드에 대하여 체크 판정을 진행하며,
b 단계: 디코딩된 LDPC 코드워드의 정보에 대하여 바이트 디인터리빙을 진행하고, 또 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하며,
c 단계: RS 코드워드의 삭제 정보에 의하여 디코딩 모드를 선택하여 RS 디코딩을 진행한다.
그 중에서, a 단계에 있어서, LDPC 디코딩 조작은 BP 알고리즘을 기반으로 하는 연판정 디코딩 알고리즘을 선택하고 mod 2 합의 계산을 통하여 디코딩된 LDPC 코드워드(즉 경판정 코드워드 C, 정보 비트와 체크 비트 포함)에 대하여 패리티 체크를 진행하여, 만일 체크 매트릭스 H와 경판정 코드워드 C의 전치 매트릭스의 곱이 0이면, C 체크가 정확한 것이고, 만일 해당 곱이 0이 아니면, 코드워드 C 체크가 에러이다. 구체적으로 말하면, 디코딩된 후 출력되는 경판정 코드워드 C가 길이가 N인 행 벡터이고 체크 매트릭스 H는 M행 N열의 매트릭스라고 가정하면,
Figure 112012045272131-pct00008
라면, 코드워드 C 체크가 정확한 것이고, 아울러 이에 대응되는 에러 표기를 err_flag를 0으로 설정하여 코드워드 C 디코딩이 정확함을 표시하고 만일 상기 곱이 0이 아니면, err_flag의 값을 1로 설정하여 코드워드 C 디코딩이 에러임을 표시한다.
나아가, b 단계에 있어서, LDPC 코드워드에 대하여 바이트 디인터리빙을 진행한다는 것은, 디코딩된 LDPC 코드워드의 정보 비트를 바이트 형식으로 전환하고 디인터리빙 출력하는 것을 뜻한다.
LDPC 코드워드가 바이트 인터리버에서 열에 따라 저장된 것이기 때문에, CMMB 프로토콜로부터 알 수 있는 바와 같이, 각 LDPC 코드워드의 정보 비트 길이는 모두 인터리버 열 길이의 L배(L은 양의 정수)이며, 그러므로 하기 방식에 따라 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환시키는 바, 각 LDPC 코드워드에 대응되는 에러 표기 err_flag를 L회 중복시켜 이에 대응되는 열의 삭제 정보로 한다.
나아가, c 단계에 있어서, RS 코드워드의 삭제 정보에 의하여 디코딩 모드를 선택하는 것에는,
만일 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라면, 삭제 디코딩 모드를 선택하고, RS 삭제 디코딩의 수정가능한 범위 내가 아니라면, 에러 정정 디코딩 모드를 선택하는 것이 포함된다.
그 중에서, RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라는 것은 삭제하여야 할 나머지 위치의 수량이 RS 체크 비트의 수량보다 작거나 같다는 것을 뜻한다.
진일보로, 상기 삭제하여야 할 나머지 위치는 err_flag를 통하여 취득한 하나의 서열 중의 에러 표기(err_flag는 1)의 위치를 뜻하고, 삭제하여야 할 나머지 위치의 수량은 이 서열 중의 에러 표기의 수량을 뜻한다.
아래, 첨부된 도면과 구체적인 실시예를 참조하여 본 발명의 기술방안의 실시에 대하여 상세하게 설명하도록 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에서 제공되는 연접 코드의 디코딩 장치에는,LDPC 디코딩 모듈, 바이트 디인터리빙 모듈, RS 디코딩 모듈, LDPC 코드워드 체크 판정 모듈 및 RS 디코딩 모드 선택 모듈이 포함되고,
LDPC 디코딩 모듈은, LDPC 코드의 연판정 반복 디코딩을 완성하고, 또 디코딩된 LDPC 코드워드의 정보 비트를 바이트 디인터리빙 모듈로 출력하고, 디코딩된 LDPC 코드워드의 정보 비트와 체크 비트를 LDPC 코드워드 체크 판정 모듈로 출력하도록 설정되며,
LDPC 코드워드 체크 판정 모듈은, 디코딩된 LDPC 코드워드의 체크 판정을 완성하고, LDPC 코드워드의 체크 정보를 바이트 디인터리빙 모듈로 출력하도록 설정되며,
바이트 디인터리빙 모듈은, LDPC 코드워드의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 하여 출력하고 RS 코드를 출력하여 RS 디코딩 모듈로 전달하며, LDPC 코드워드 체크 정보에 대하여 처리를 진행하고 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하며 또 RS 디코딩 모드 선택 모듈로 출력하도록 설정되며,
RS 디코딩 모드 선택 모듈은, 바이트 디인터리빙 모드가 출력한 RS 코드워드의 삭제 정보에 의하여 RS 디코딩 모드의 선택을 완성하고, 선택 결과를 RS 디코딩 모드로 출력하도록 설정되며,
RS 디코딩 모듈은, RS 디코딩 모드 선택 모듈이 출력하는 선택 결과에 의하여 RS 코드의 에러 정정 디코딩 또는 삭제 디코딩을 완성하도록 설정된다.
그 중에서, 상기 LDPC 디코딩 모듈은 수신단의 비트 디인터리빙 출력 후, LDPC 코드의 연판정 반복 디코딩을 완성하고 경판정 코드워드 C를 출력하도록 설정된다.
그 중에서, 상기 LDPC 코드워드 체크 판정 모듈은 LDPC 디코딩 모듈이 출력하는 경판정 코드워드 C와 LDPC 체크 매트릭스 H에 의하여 mod 2 합 계산을 통하여 코드워드 C에 대한 패리티 체크 판정을 완성한다. C가 길이가 N인 행 벡터이고 H는 M행 N열의 매트릭스라고 가정하고,
Figure 112012045272131-pct00009
라면, 코드워드 C 체크가 정확한 것이고, 아울러 이에 대응되는 에러 표기 err_flag를 0으로 설정하고 만일 상기 곱이 0이 아니면, err_flag=1로서, 코드워드 C 디코딩이 에러임을 표시한다.
그 중에서, 상기 바이트 디인터리빙 모듈은 각각 LDPC 디코딩 모듈 및 LDPC 코드워드 체크 판정 모듈의 출력에 연결되고, 또 LDPC 디코딩 결과의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 출력하고, 아울러 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환시켜 출력하도록 설정된다. LDPC 코드워드가 바이트 인터리버에서 열에 따라 저장된 것이기 때문에, CMMB 프로토콜로부터 알 수 있는 바와 같이, 각 LDPC 코드워드의 정보 비트 길이는 모두 인터리버 열 길이(즉 행 수)의 L배(L은 양의 정수)이므로, 각 LDPC 코드워드에 대응되는 에러 표기 err_flag를 L회 중복시켜 이에 대응되는 열의 삭제 정보로 할 수 있다.
그 중에서, RS 디코딩 모드 선택 모듈은 바이트 디인터리빙 모드가 출력한 삭제 정보에 의하여 판단을 진행하고 대응되는 디코딩 모드를 선택하는 바, 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라면 삭제 디코딩 모드를 선택하고, 만일 RS 삭제 디코딩의 수정가능한 범위 내가 아니라면 에러 정정 디코딩 모드를 선택한다. 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라는 것은 RS 코드의 삭제하여야 할 나머지 위치의 수량이 RS 체크 비트의 수량보다 작거나 같다는 것을 뜻한다.
그 중에서, 상기 RS 디코딩 모듈은 각각 바이트 인터리빙 모듈과 디코딩 모드 선택 모듈과 연결되고, RS 디코딩 모듈은 에러 정정 디코딩 및 삭제 디코딩 두 가지 디코딩 모드를 진행할 수 있으며, RS 디코딩 모드 선택 모듈의 선택에 의하여 상응한 디코딩 모드를 결정하여 계산을 진행한다.
아래, 구체적인 실시예를 참조하여 본 발명의 연접 코드의 디코딩 방법에 대하여 진일보로 상세히 설명하도록 한다.
본 실시예의 디코딩 방법은 CMMB 시스템에 적용될 수 있고, 주로 아래 단계를 포함하여 구성된다.
101 단계: 비트 디인터리빙 된 데이터 스트림의 LDPC 디코딩 조작을 진행하고 경판정 코드워드 C를 출력하며,
그 중에서, LDPC 디코딩 모듈의 입력은 비트의 로그 근사율(Log Likelihood Ratio: LLR) 정보이고, LDPC 디코딩 조작은 현재 기존의 BP 알고리즘을 기반으로 하는 연판정 디코딩 알고리즘을 선택할 수 있고, LDPC 디코딩 완성 후의 출력되는 경판정 코드워드 C의 길이는 9216 비트이다.
102 단계: 체크 매트릭스 H를 이용하여 경판정 코드워드 C에 대하여 패리티 체크를 진행하며,
1/2 코드율의 LDPC 코드에 대하여, H는 4068행 9216열의 매트릭스이고 3/4 코드율의 LDPC 코드에 대하여, H는 2304행 9216열의 매트릭스이다.
만일
Figure 112012045272131-pct00010
라면, 코드워드 C 체크가 정확한 것이고, 아울러 이에 대응되는 에러 표기 err_flag를 0으로 설정하고 만일 상기 곱이 0이 아니면, err_flag=1로서, 코드워드 C 디코딩이 에러임을 표시한다. 그 중에서, H와 C의 곱은 일련의 mod 2 합의 계산으로 볼 수 있는 바, 계산 방식으로는 H의 각 행의 비(非) 0 요소의 위치에 대응되는 코드워드 C의 값의 합을 구하고 mod 2 계산을 진행하여, 모든 행의 계산 결과가 모두 0이며
Figure 112012045272131-pct00011
이고 만일 계산 과정 중에 어느 한 행의 계산 결과가 0이 아닌 상황이 발생하면, 코드워드 C 디코딩 에러이므로, 후속의 mod 2 합 계산을 중지할 수 있다.
103 단계: LDPC 디코딩 결과의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 출력하고, 아울러 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환시켜 출력하며,
그 중에서, 상기 바이트의 전환 방식으로는 LDPC 코드워드의 정보 비트의 각 8 비트를 하나의 그룹으로 구분하고, 각 그룹을 낮은 비트 우선의 순서에 따라 GF(256) 도메인 중의 표시 형식으로 전환시킨다.
그 중에서, 상기 디인터리빙 방식은 디코딩된 LDPC 코드워드를 열(列)의 순서에 따라 인터리버에 기입하고 행(行)의 순서에 따라 출력하는 것이다.
그 중에서, 상기 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환시키는 구현 단계는, LDPC 코드워드의 정보 비트 길이를 M으로 설정하면, 바이트 길이는 M/8이며 바이트 인터리버의 행 수를 R로 설정하면, 하나의 LDPC가 차지하는 바이트 인터리버의 열 수는 L= M/(8R)이다. 각 LDPC 코드워드에 대응되는 에러 표기 err_flag를 L회 중복시켜 이에 대응되는 열의 삭제 정보로 한다.
104 단계: 전환된 RS 코드워드의 삭제 정보에 의하여 판단을 진행하여 대응되는 RS 디코딩 모드를 선택하며,
이의 구현 단계로는, 상기 103 단계 중에 취득한 에러 표기 err_flag에 의하여 err_flag=1인 수량 E를 계산하며, 시스템에 사용되는 RS 코드에 있어서, 코드 길이를 N 바이트라 가정하면, 정보 비트 길이는 K 바이트이고, 만일 E가 N－K(즉 RS 체크 비트의 수량)보다 작거나 같다면, 삭제 디코딩 모드 선택 표시를 출력하며 E가 N－K보다 크다면, 에러 정정 디코딩 모드 선택 표시를 출력한다.
105 단계: 103 단계에서 취득한 RS 코드워드 및 104 단계에서 취득한 디코딩 모드 선택 표시에 의하여 RS 코드워드에 대하여 디코딩 조작을 진행한다.
도 4는 최대 도플러 시프트가 100Hz일 때, 본 발명의 디코딩 방안과 종래 방안의 성능 대조를 보여주는 바, 그 중에서, 세로 좌표는 BER(Bit Error Rate, 비트 에러율), 가로 좌표는 SNR(Signal to Noise Ratio, 신호대 잡음비)이며, 도 4에서 알수 있는 바와 같이, 종래 방안에 비하여, 본 발명에서 제공하는 디코딩 방안을 이용하면 디코딩 성능을 약 0.7dB 향상시킬 수 있다.
이상에서는 본 발명을 특정의 실시예에 대해서 도시하고 설명하였지만, 본 발명은 상술한 실시예만 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다.
[산업상 이용가능성]
종래의 기술에 비하여, 본 발명은 계산의 복잡성을 증가시키지 않는 전제 하에서 RS 디코딩의 성능을 향상시킬 수 있기 때문에, CMMB 터미널의 수신 성능을 종래 방법에 비하여 크게 향상시킬 수 있다.

Claims (12)

  1. 저밀도 패리티 체크(LDPC) 코드와 리드-솔로몬(RS) 코드로 구성된 연접 코드(concatenated code)의 디코딩에 이용되는 연접 코드의 디코딩 방법에 있어서,
    비트 디인터리빙(bit-deinterleaving) 후의 데이터 스트림에 대하여 LDPC 연판정 반복 디코딩을 진행하고 또한 체크 매트릭스(check matrix)를 이용하여 디코딩된 LDPC 코드워드에 대하여 체크 판정을 진행하며,
    디코딩된 상기 LDPC 코드워드의 정보 비트에 대하여 바이트 디인터리빙(byte-deinterleaving)을 진행하고, 또 상기 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하며,
    상기 RS 코드워드의 삭제 정보에 근거하여 에러 정정 디코딩 및 삭제 디코딩 중에서 하나의 디코딩 모드를 선택하여, RS 코드워드의 에러 정정 디코딩 또는 삭제 디코딩을 완성하는
    것이 포함되는 것을 특징으로 하는 연접 코드의 디코딩 방법.
  2. 제1항에 있어서,
    상기 체크 매트릭스를 이용하여 디코딩된 LDPC 코드워드에 대하여 체크 판정을 진행하는 단계에는,
    체크 매트릭스 H와 디코딩된 경판정 코드워드 C의 전치 매트릭스를 곱하여, 곱이 0이면 코드워드 C 체크가 정확한 것으로 판정한 후, 해당 코드워드 C에 대응되는 에러 표기의 값을 정확한 것으로 기록하고 곱이 0이 아니면 코드워드 C 체크가 에러인 것으로 판정한 후, 해당 코드워드 C에 대응되는 에러 표기의 값을 에러로 표기하는 것이 포함되는 것을 특징으로 하는 연접 코드의 디코딩 방법.
  3. 제2항에 있어서,
    상기 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하는 단계에는,
    각 LDPC 코드워드에 대응되는 에러 표기를 L회 중복하여 해당 LDPC 코드워드에 대응되는 열(列)의 삭제 정보로 하며, 상기 L은 해당 LDPC 코드워드의 정보 비트 길이와 인터리버 열 길이의 비례값이고, 상기 L은 양의 정수인 것을 특징으로 하는 연접 코드의 디코딩 방법.
  4. 제3항에 있어서,
    상기 RS 코드워드의 삭제 정보에 의하여 디코딩 모드를 선택하는 단계에는,
    만일 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라면 삭제 디코딩 모드를 선택하고, 만일 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내가 아니라면 에러 정정 디코딩 모드를 선택하는 것이 포함되는 것을 특징으로 하는 연접 코드의 디코딩 방법.
  5. 제4항에 있어서,
    상기 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라는 것은, 삭제하여야 할 나머지 위치의 수량이 RS 코드워드의 RS 체크 비트의 수량보다 작거나 같다는 것을 의미하는 것을 특징으로 하는 연접 코드의 디코딩 방법.
  6. 제1항에 있어서,
    상기 디코딩된 LDPC 코드워드에 대하여 바이트 디인터리빙을 진행하는 단계에는,
    상기 디코딩된 LDPC 코드워드를 열(列)의 순서에 따라 인터리버에 기입하고 행(行)의 순서에 따라 출력하는 것이 포함되는 것을 특징으로 하는 연접 코드의 디코딩 방법.
  7. 저밀도 패리티 체크(LDPC) 코드 디코딩 모듈, 바이트 디인터리빙 모듈 및 리드-솔로몬(RS) 디코딩 모듈을 포함하여 구성되는 연접 코드의 디코딩 장치에 있어서, 상기 연접 코드의 디코딩 장치에는 LDPC 코드워드 체크 판정 모듈 및 RS 디코딩 모드 선택 모듈이 더 포함되며,
    상기 LDPC 디코딩 모듈은, LDPC 코드의 연판정 반복 디코딩을 완료하고, 또한 디코딩된 LDPC 코드워드의 정보 비트를 상기 바이트 디인터리빙 모듈로 출력하고, 상기 디코딩된 LDPC 코드워드의 정보 비트와 체크 비트를 상기 LDPC 코드워드 체크 판정 모듈로 출력하도록 설정되며,
    상기 LDPC 코드워드 체크 판정 모듈은, 상기 디코딩된 LDPC 코드워드의 체크 판정을 완료한 후, LDPC 코드워드의 체크 정보를 상기 바이트 디인터리빙 모듈로 출력하도록 설정되며,
    상기 바이트 디인터리빙 모듈은, 상기 LDPC 코드워드의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 하여 출력한 후 RS 코드를 출력하여 상기 RS 디코딩 모듈로 전달하며, LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하고 또한 상기 RS 디코딩 모드 선택 모듈로 출력하도록 설정되며,
    상기 RS 디코딩 모드 선택 모듈은, 상기 바이트 디인터리빙 모듈이 출력한 RS 코드워드의 삭제 정보에 근거하여 RS 디코딩 모드의 선택을 완료하고, 선택 결과를 상기 RS 디코딩 모듈로 출력하도록 설정되며,
    상기 RS 디코딩 모듈은, 상기 RS 디코딩 모드 선택 모듈이 출력하는 선택 결과에 근거하여 RS 코드워드의 에러 정정 디코딩 또는 삭제 디코딩을 완료하도록 설정되는
    것을 특징으로 하는 연접 코드의 디코딩 장치.
  8. 제7항에 있어서,
    상기 LDPC 코드워드 체크 판정 모듈은 디코딩된 LDPC 코드워드에 대하여, 체크 매트릭스 H와 디코딩된 경판정 코드워드 C의 전치 매트릭스를 곱하여, 곱이 0이면 코드워드 C 체크가 정확한 것으로 판정하고, 해당 코드워드 C에 대응되는 에러 표기의 값을 정확한 것으로 기록하고 곱이 0이 아니면 코드워드 C 체크가 에러인 것으로 판정하고, 해당 코드워드 C에 대응되는 에러 표기의 값을 에러로 표기하는 방식에 따라 체크 판정을 진행하도록 설정되는 것을 특징으로 하는 연접 코드의 디코딩 장치.
  9. 제8항에 있어서,
    상기 바이트 디인터리빙 모듈은, 각 LDPC 코드워드에 대응되는 에러 표기를 L회 중복하여 해당 LDPC 코드워드에 대응되는 열의 삭제 정보로 하는 방식에 따라 LDPC 코드워드의 체크 정보를 RS 코드워드의 삭제 정보로 전환하도록 설정되며,
    상기 L은 해당 LDPC 코드워드의 정보 비트 길이와 인터리버 열 길이의 비례값이고, 상기 L은 양의 정수인 것을 특징으로 하는 연접 코드의 디코딩 장치.
  10. 제9항에 있어서,
    상기 RS 디코딩 모드 선택 모듈은, 만일 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라면 삭제 디코딩 모드를 선택하고, 만일 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내가 아니라면 에러 정정 디코딩 모드를 선택하는 방식에 따라 RS 디코딩 모드를 선택하도록 설정되는 것을 특징으로 하는 연접 코드의 디코딩 장치.
  11. 제10항에 있어서,
    상기 RS 코드워드의 삭제해야 할 나머지 위치의 수량이 RS 삭제 디코딩의 수정가능한 범위 내라는 것은, 삭제하여야 할 나머지 위치의 수량이 RS 코드워드의 RS 체크 비트의 수량보다 작거나 같다는 것을 의미하는 것을 특징으로 하는 연접 코드의 디코딩 장치.
  12. 제7항에 있어서,
    상기 바이트 디인터리빙 모듈은, LDPC 코드워드를 열(列)의 순서에 따라 인터리버에 기입하고 행(行)의 순서에 따라 출력하는 방식에 따라 LDPC 코드워드의 정보 비트를 바이트 형식으로 전환시켜 디인터리빙 하여 출력하도록 설정되는 것을 특징으로 하는 연접 코드의 디코딩 장치.
KR1020127014693A 2010-01-15 2010-10-22 연접 코드의 디코딩 방법 및 장치 KR101351497B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010003431.5 2010-01-15
CN2010100034315A CN102130695B (zh) 2010-01-15 2010-01-15 一种级联码的译码方法及装置
PCT/CN2010/077975 WO2011085605A1 (zh) 2010-01-15 2010-10-22 一种级联码的译码方法及装置

Publications (2)

Publication Number Publication Date
KR20120091319A KR20120091319A (ko) 2012-08-17
KR101351497B1 true KR101351497B1 (ko) 2014-01-15

Family

ID=44268600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014693A KR101351497B1 (ko) 2010-01-15 2010-10-22 연접 코드의 디코딩 방법 및 장치

Country Status (7)

Country Link
US (1) US8667378B2 (ko)
EP (1) EP2501046A4 (ko)
KR (1) KR101351497B1 (ko)
CN (1) CN102130695B (ko)
AU (1) AU2010342630B2 (ko)
BR (1) BR112012014031A2 (ko)
WO (1) WO2011085605A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144816B1 (ko) * 2009-11-13 2012-05-14 한국전자통신연구원 통신 시스템에서 데이터 수신 장치 및 방법
WO2016129256A1 (ja) 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 送信方法、送信装置、受信方法、受信装置
US10404280B2 (en) 2015-11-19 2019-09-03 Westhold Corporation Error correction using cyclic code-based LDPC codes
CN107666367B (zh) * 2016-07-29 2023-01-03 中兴通讯股份有限公司 一种编码方法及装置
CN108471315B (zh) * 2017-02-23 2021-08-20 杭州海康威视数字技术股份有限公司 一种纠删译码方法及装置
CN107196665B (zh) * 2017-06-14 2020-11-06 中国电子科技集团公司第三十六研究所 一种纠错纠删rs码的识别方法
CN109412749B (zh) * 2017-08-17 2020-09-04 华为技术有限公司 数据传输方法及装置
CN108111256B (zh) * 2017-11-28 2021-11-02 中国电子科技集团公司第七研究所 级联编译方法、装置、存储介质及其计算机设备
CN110098838B (zh) * 2019-04-30 2022-03-22 天津大学 Ldpc-rs乘积码的纠错纠删迭代译码方法
CN112187402B (zh) * 2019-07-05 2024-05-17 北京京东振世信息技术有限公司 一种数据处理的方法、装置和存储介质
CN111917420B (zh) * 2020-08-25 2023-07-04 广东省新一代通信与网络创新研究院 一种ldpc自适应译码方法及ldpc自适应译码器
CN112217524B (zh) * 2020-10-22 2024-04-02 武汉大学 一种改进的匹配追踪ldpc码的译码方法
CN115632666B (zh) * 2022-09-30 2023-11-03 电子科技大学 一种新型的可纠正删除和插入错误的rs码译码方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080133999A1 (en) 2006-11-30 2008-06-05 Kabushiki Kaisha Toshiba Error correcting apparatus and error correcting method
KR20080076613A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 연접코드를 이용한 인코더/디코더 및 그의 인코딩/디코딩방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09238125A (ja) * 1996-02-29 1997-09-09 N T T Ido Tsushinmo Kk 誤り制御方法および装置
EP1059757A1 (fr) * 1999-06-11 2000-12-13 Alcatel Procédé de codage par blocs d'une cellule ATM utilisant un code produit
US7000168B2 (en) * 2001-06-06 2006-02-14 Seagate Technology Llc Method and coding apparatus using low density parity check codes for data storage or data transmission
EP1359672A1 (en) * 2002-05-03 2003-11-05 Siemens Aktiengesellschaft Method for improving the performance of concatenated codes
CN100417031C (zh) 2004-08-06 2008-09-03 南京邮电学院 宽带无线接入系统中里德索洛门卷积级联码的实现方法
US7516390B2 (en) * 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
US7447981B2 (en) * 2005-04-01 2008-11-04 Broadcom Corporation System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave
CN100588144C (zh) 2006-11-27 2010-02-03 北京创毅视通科技有限公司 移动多媒体广播中的信道编码和交织及解码和解交织方法
CN101309086A (zh) 2008-06-27 2008-11-19 东南大学 里德-所罗门码级联反馈系统卷积码的系统的译码方法
CN101345607B (zh) 2008-08-14 2012-07-25 西安电子科技大学 多维交叉并行级联单奇偶校验码的编、译码方法
US8438461B2 (en) * 2009-10-12 2013-05-07 Marvell World Trade Ltd. Power consumption in LDPC decoder for low-power applications
TWI415396B (zh) * 2009-11-23 2013-11-11 Nat Univ Tsing Hua 適用於根據里德-索羅門碼建立之低密度同位檢查碼的解碼器及解碼方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080133999A1 (en) 2006-11-30 2008-06-05 Kabushiki Kaisha Toshiba Error correcting apparatus and error correcting method
KR20080076613A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 연접코드를 이용한 인코더/디코더 및 그의 인코딩/디코딩방법

Also Published As

Publication number Publication date
BR112012014031A2 (pt) 2017-12-12
CN102130695B (zh) 2013-06-12
EP2501046A1 (en) 2012-09-19
US20120284584A1 (en) 2012-11-08
AU2010342630B2 (en) 2013-08-01
EP2501046A4 (en) 2013-09-11
CN102130695A (zh) 2011-07-20
KR20120091319A (ko) 2012-08-17
WO2011085605A1 (zh) 2011-07-21
AU2010342630A1 (en) 2012-06-21
US8667378B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
KR101351497B1 (ko) 연접 코드의 디코딩 방법 및 장치
US8495462B1 (en) Absorb decode algorithm for 10gbase-t LDPC decoder
JP5219699B2 (ja) 符号化装置及び復号装置
US7810014B2 (en) Apparatus and method for stopping iterative decoding in a mobile communication system
US20080040651A1 (en) Encoding apparatus, decoding apparatus, encoding method, decoding method, and storage device
US8880976B2 (en) Method and apparatus for encoding LBA information into the parity of a LDPC system
US9048874B2 (en) Min-sum based hybrid non-binary low density parity check decoder
KR20140074814A (ko) 오정정을 처리하는 저밀도 패리티 검사 디코더
KR102453474B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
US7640462B2 (en) Interleaver and de-interleaver
KR102453472B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR20220141767A (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
EP2418796A2 (en) Bitwise reliability indicators from survivor bits in Viterbi decoders
KR20220141768A (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
JP2001357630A (ja) 光ディスク記憶装置の符号化／復号化システム
KR20220141766A (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
WO2021118395A1 (en) Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR102547369B1 (ko) 수신 장치 및 그의 디코딩 방법
KR20220139279A (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR20150134505A (ko) 송신 장치 및 그의 신호 처리 방법
Sonawane et al. Implementation of RS-CC Encoder and Decoder using MATLAB
KR101279283B1 (ko) 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법
KR102453473B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
JP2002076922A (ja) 誤り訂正符号器および復号器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7