KR101345814B1 - 반도체칩 패키지 캐리어 - Google Patents

반도체칩 패키지 캐리어 Download PDF

Info

Publication number
KR101345814B1
KR101345814B1 KR1020120031542A KR20120031542A KR101345814B1 KR 101345814 B1 KR101345814 B1 KR 101345814B1 KR 1020120031542 A KR1020120031542 A KR 1020120031542A KR 20120031542 A KR20120031542 A KR 20120031542A KR 101345814 B1 KR101345814 B1 KR 101345814B1
Authority
KR
South Korea
Prior art keywords
opening
latch
base
semiconductor chip
chip package
Prior art date
Application number
KR1020120031542A
Other languages
English (en)
Other versions
KR20130109636A (ko
Inventor
전진국
박성규
김무준
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020120031542A priority Critical patent/KR101345814B1/ko
Publication of KR20130109636A publication Critical patent/KR20130109636A/ko
Application granted granted Critical
Publication of KR101345814B1 publication Critical patent/KR101345814B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 상하 방향으로 뚫린 개구부를 가지고, 바닥면에 상기 개구부와 연통되는 접촉개구부와 상기 접촉개구부를 둘러싸고 반도체칩 패키지 탑재면이 형성되어 있는 탑재실을 구비한 베이스,
일측은 상기 베이스에 피벗 형태로 회전되게 고정되고, 이로부터 상기 베이스의 개구부 중심 쪽으로 돌출되는 하향경사진 돌출부와 상기 피벗을 기준으로 개구부의 외측방향으로 돌출된 버튼부로 이루어지는 적어도 2개의 회전 래치, 및
상기 래치의 버튼부를 아래에서 위로 밀어올리는 가압팁이 구비된 래치개방기구를 포함하는 것을 특징으로 하는 반도체칩 패키지 캐리어를 제공한다.

Description

반도체칩 패키지 캐리어{SEMICONDUCTOR DEVICE CARRIER}
본 발명은 반도체칩 패키지 캐리어에 관한 것으로, 더욱 상세하게는 반도체칩 패키지의 로딩과정에서 래치의 파손을 방지할 수 있어 장시간 반복적인 검사과정에서도 안정적으로 테스트를 수행할 수 있는 반도체칩 패키지 캐리어에 관한 것이다.
반도체칩 패키지는 소비자에게 출하되기 전에 제품의 신뢰성을 확보하기 위하여 정상조건이나 고온, 고전압 등 스트레스 조건에서 소정의 테스트신호발생회로와 연결하여 성능이나 수명 등을 테스트하고, 그 테스트결과에 따라 양품과 불량품으로 분류하게 된다.
이러한 반도체칩 패키지의 테스트를 위하여 반도체칩 패키지를 고정하여 이송하거나, 반도체칩 패키지의 외부연결단자에 신호를 전달하기 위하여 반도체칩 패키지 캐리어(인서트)가 사용되어진다.
이러한 반도체칩 패키지 캐리어는 일반적으로 반도체칩 패키지의 입출 및 수용이 이루어지는 탑재실을 가지는 베이스 및 인입된 반도체칩 패키지의 고정을 위한 래치를 구비한다. 따라서 탑재되는 패키지의 크기에 따라서 전용의 베이스 및 래치를 구비하는 것이 일반적이어서 새로운 패키지마다 별도의 금형을 제작하여 제조하여야 하는 문제점이 있다.
또한 이와 같이 형성된 캐리어는 트레이에 결합되어 이송되어지는데, 동일한 사이즈의 트레이에 보다 많은 패키지를 탑재할수록 생산성이 증대되므로, 가능한 집적도를 높이려는 노력이 이루어지고 있으며, 트레이에 탑재되는 패키지를 이송하는 핸들러의 제어를 단순화하기 위하여 트레이 내에서의 패키지가 등 피치로 배열되는 것이 좋으나 캐리어 및 트레이의 제작 및 조립에 따른 현실적인 문제로 인하여 어려운 것이 현실이다.
따라서 탑재되는 반도체칩 패키지의 사이즈나 형상이 변경되는 경우에도 베이스만 변경하고, 래치 및 래치 구동부를 공통적으로 사용할 수 있고, 이와 같은 래치를 개방하는 래치 개방기구도 변경 없이 사용할 수 있을 뿐만 아니라 내구성 및 신뢰성을 확보할 수 있으며, 트레이에 결합시 등피치 배열 및 집적도를 높일 수 있는 반도체칩 패키지 캐리어의 개발이 요구되고 있다.
하지만, 종래에는 패키지가 피커(picker)에 의해 운반되어 위에서 낙하하는 과정에서 방향이 틀어지게 되면 래치가 진로를 방해하여 간섭을 일으키고, 이로 인해 반도체칩 패키지의 로딩이 방해되고, 겨우 로딩에 성공하였다 하여도 접속단자가 위치에 고정되어지지 않아 접속이 불량하여 검사의 신뢰성을 떨어트릴 뿐만 아니라 경우에 따라서는 래치가 파손되어지는 문제가 야기된다.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 반도체칩 패키지의 로딩과정에서 래치의 파손을 방지할 수 있어 장시간 반복적인 검사과정에서도 안정적으로 테스트를 수행할 수 있는 반도체칩 패키지 캐리어를 제공하는 것을 목적으로 한다.
상기한 바와 같은 기술적 과제는 본 발명에 따른 다음과 같은 구성에 의해 달성된다.
상하 방향으로 뚫린 개구부를 가지고, 바닥면에 상기 개구부와 연통되는 접촉개구부와 상기 접촉개구부를 둘러싸고 반도체칩 패키지 탑재면이 형성되어 있는 탑재실을 구비한 베이스,
일측은 상기 베이스에 피벗 형태로 회전되게 고정되고, 피벗으로부터 상기 베이스의 개구부 중심 쪽으로 돌출되는 하향경사진 돌출부와 상기 피벗을 기준으로 개구부의 외측방향으로 돌출된 버튼부로 이루어지는 적어도 2개의 회전 래치, 및
상기 래치의 버튼부를 아래에서 위로 밀어올리는 가압팁이 구비된 래치개방기구를 포함하는 것을 특징으로 하는 반도체칩 패키지 캐리어.
본 발명의 반도체칩 패키지 캐리어에 따르면, 반도체칩 패키지의 로딩과정에서 래치의 파손을 방지할 수 있어 장시간 반복적인 검사과정에서도 안정적으로 테스트를 수행할 수 있는 효과를 얻을 수 있다.
도 1은 본 발명에 따른 반도체칩 패키지 캐리어의 개략적인 구성도로서 패키지가 로딩되기 전의 상태도.
도 2는 본 발명에 따른 반도체칩 패키지 캐리어의 개략적인 구성도로서 패키지가 로딩된 후의 상태도.
본 발명은 상하 방향으로 뚫린 개구부를 가지고, 바닥면에 상기 개구부와 연통되는 접촉개구부와 상기 접촉개구부를 둘러싸고 반도체칩 패키지 탑재면이 형성되어 있는 탑재실을 구비한 베이스,
일측은 상기 베이스에 피벗 형태로 회전되게 고정되고, 피벗으로부터 상기 베이스의 개구부 중심 쪽으로 돌출되는 하향경사진 돌출부와 상기 피벗을 기준으로 개구부의 외측방향으로 돌출된 버튼부로 이루어지는 적어도 2개의 회전 래치, 및
상기 래치의 버튼부를 아래에서 위로 밀어올리는 가압팁이 구비된 래치개방기구를 포함하는 것을 특징으로 하는 반도체칩 패키지 캐리어를 제공한다.
이하 본 발명에 대하여 도 1을 참고하여 상세하게 설명한다.
도 1은 본 발명에 따른 반도체칩 패키지 캐리어의 개략적인 구성도로서 패키지가 로딩되기 전의 상태도이고, 도 2는 본 발명에 따른 반도체칩 패키지 캐리어의 개략적인 구성도로서 패키지가 로딩된 후의 상태도를 각각 나타낸다.
본 발명의 실시예를 구성하는 반도체칩 패키지 캐리어는 도 1에 도시된 바와 같이 1연 1조의 사각형태이다.
따라서 반도체칩 패키지 탑재용 캐리어에 있어서, 반도체칩 패키지 탑재면이 형성되어 있는 상하 방향으로 뚫린 개구부로 이루어진 탑재실(10)을 구비한 베이스(100)를 가지고 이는 통상의 칩 패키지 탑재를 위한 1개의 탑재실을 가지는 베이스가 이에 해당하고, 상기 탑재실에는 탑재실에 탑재되는 칩 패키지를 바닥면으로 안내하는 래치(30)가 배치되는데, 상기 각 래치의 일측은 상기 베이스에 회전축(33)에 결합되어 회전되게 고정되고, 회전축으로부터 상기 베이스의 개구부 중심 쪽으로 돌출되는 하향경사진 돌출부(31)와 상기 회전축(33)을 기준으로 개구부의 외측방향으로 돌출된 버튼부(32)로 이루어지는 적어도 2개의 회전 래치가 장착된다.
상기 회전래치(30)는 도 1에 도시된 바와 같이 상기 베이스의 하부에 결합되는 래치개방기구(40)에 의해 회전되며, 래치개방기구(40)는 회전래치(30)의 개방을 위하여 상기 버튼부(32)를 밀어올리는 가압팁(40a)이 구비된다.
상기 회전래치(30)는 가압팁(40a)에 의한 가압이 해제되는 시점에서 다시 원래의 위치로 복귀할 수 있도록 상기 회전래치(30)와 베이스(100) 사이에 상기 회전래치의 회전을 한정하고 탄성회복이 이루어지게 하는 탄성부(미도시)(예를 들어 토션스프링)가 장착된다.
이와 같이 본 발명에 의하면 도 2에 도시된 바와 같이 반도체칩 패키지(300)는 단순히 래치의 돌출부(31)를 타고 하강하고, 래치의 개방을 통해 반도체칩 패키지가 탑재실 바닥면에 안착할 수 있어 래치(30)에 무리를 주는 일이 없이 안전하게 탑재되어질 수 있게 된다.
반대로 래치개방기구(40)가 하강하면 가압팁(40a)이 더 이상 버튼부(32)의 하면을 가압하지 못하게 되므로 탄성부(미도시)에 걸린 복원력에 의해 버튼부(32)가 다시 회동하여 래치는 원위치로 복귀하게 된다.
상기 본 발명의 바람직한 실시예에서는 래치개방기구가 승하강 하는 경우를 예시하고 있으나, 반대로 래치개방기구가 고정되고, 캐리어가 승하강 하면서 래치가 개폐될 수 있도록 하는 구성도 본 발명의 실시예를 구성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의하여 한정되는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.
10: 탑재실
30: 래치
40: 래치개방기구
100: 베이스
300: 반도체칩 패키지

Claims (1)

  1. 상하 방향으로 뚫린 개구부를 가지고, 바닥면에 상기 개구부와 연통되는 접촉개구부와 상기 접촉개구부를 둘러싸고 반도체칩 패키지 탑재면이 형성되어 있는 탑재실을 구비한 베이스,
    일측은 상기 베이스에 피벗 형태로 회전되게 고정되고, 상기 피벗으로부터 상기 베이스의 개구부 중심 쪽으로 돌출되는 하향경사진 돌출부와 상기 피벗을 기준으로 개구부의 외측방향으로 돌출된 버튼부로 이루어지는 적어도 2개의 회전 래치, 및
    상기 래치의 버튼부를 아래에서 위로 밀어올리는 가압팁이 구비된 래치개방기구를 포함하는 것을 특징으로 하는 반도체칩 패키지 캐리어.
KR1020120031542A 2012-03-28 2012-03-28 반도체칩 패키지 캐리어 KR101345814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120031542A KR101345814B1 (ko) 2012-03-28 2012-03-28 반도체칩 패키지 캐리어

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120031542A KR101345814B1 (ko) 2012-03-28 2012-03-28 반도체칩 패키지 캐리어

Publications (2)

Publication Number Publication Date
KR20130109636A KR20130109636A (ko) 2013-10-08
KR101345814B1 true KR101345814B1 (ko) 2014-02-14

Family

ID=49631828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120031542A KR101345814B1 (ko) 2012-03-28 2012-03-28 반도체칩 패키지 캐리어

Country Status (1)

Country Link
KR (1) KR101345814B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102521076B1 (ko) * 2016-06-28 2023-04-12 세메스 주식회사 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
CN110634784B (zh) * 2019-09-21 2022-02-15 台州市晶大新能源科技有限公司 一种硅晶电池小片串焊机上的送料框结构
CN116230598B (zh) * 2023-03-02 2024-05-07 常州科讯精密机械有限公司 一种具有锁定结构的高稳定性硅片花篮及其锁定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200258557Y1 (ko) * 2001-09-21 2001-12-31 주식회사 오킨스전자 집적회로캐리어
KR100745214B1 (ko) 2006-07-21 2007-08-01 주식회사 오킨스전자 반도체칩 캐리어
KR100785510B1 (ko) * 2007-01-08 2007-12-13 주식회사 오킨스전자 반도체칩 패키지 캐리어

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200258557Y1 (ko) * 2001-09-21 2001-12-31 주식회사 오킨스전자 집적회로캐리어
KR100745214B1 (ko) 2006-07-21 2007-08-01 주식회사 오킨스전자 반도체칩 캐리어
KR100785510B1 (ko) * 2007-01-08 2007-12-13 주식회사 오킨스전자 반도체칩 패키지 캐리어

Also Published As

Publication number Publication date
KR20130109636A (ko) 2013-10-08

Similar Documents

Publication Publication Date Title
KR20120100272A (ko) 가압 레버유닛을 갖는 반도체 소자 검사소켓
US20160308293A1 (en) Electronic component socket
US8905773B2 (en) Memory socket with special contact mechanism
KR101345814B1 (ko) 반도체칩 패키지 캐리어
US8212350B2 (en) Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
CN106646201B (zh) 开盖式晶圆级封装芯片老化测试插座
US20170370966A1 (en) Testing apparatus, holding assembly, and probe card carrier
TWI613869B (zh) 半導體裝置檢查用插座裝置
KR100792729B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100996266B1 (ko) Ssd 테스트용 지그
KR20140005775U (ko) 프로브 및 이를 포함한 테스트 소켓
WO2016035658A1 (ja) 電気部品用ソケット
KR101184026B1 (ko) 반도체 패키지 캐리어
KR102478111B1 (ko) 테스트 장치
KR101345816B1 (ko) 반도체 패키지 테스트용 소켓
KR101345815B1 (ko) 래치구조물 및 이를 포함하는 반도체 패키지 탑재용 소켓
JP6698426B2 (ja) 電気部品用ソケット
KR101067004B1 (ko) 반도체 패키지 캐리어
KR101053462B1 (ko) 반도체 소자 테스트 소켓
KR20150053194A (ko) 래치기구 및 이를 포함하는 반도체 패키지 장착용 소켓
US7556518B2 (en) Burn-in socket having loading plate with uneven seating surface
KR20140131421A (ko) 테스트 핸들러의 접속 장치
KR100745214B1 (ko) 반도체칩 캐리어
KR101345812B1 (ko) 래치 및 이를 포함하는 반도체칩 패키지 탑재용 인서트
JP2015055511A (ja) 半導体デバイスの検査ユニット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191218

Year of fee payment: 7