KR101339556B1 - Ｌｅｄ 패턴이 구비된 기판의 가공 방법 - Google Patents

Ｌｅｄ 패턴이 구비된 기판의 가공 방법 Download PDF

Info

Publication number
KR101339556B1
KR101339556B1 KR1020120082603A KR20120082603A KR101339556B1 KR 101339556 B1 KR101339556 B1 KR 101339556B1 KR 1020120082603 A KR1020120082603 A KR 1020120082603A KR 20120082603 A KR20120082603 A KR 20120082603A KR 101339556 B1 KR101339556 B1 KR 101339556B1
Authority
KR
South Korea
Prior art keywords
substrate
processing
led pattern
region
led
Prior art date
Application number
KR1020120082603A
Other languages
English (en)
Other versions
KR20130024754A (ko
Inventor
노리유끼 곤도
쇼헤이 나가또모
이꾸요시 나까따니
Original Assignee
미쓰보시 다이야몬도 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰보시 다이야몬도 고교 가부시키가이샤 filed Critical 미쓰보시 다이야몬도 고교 가부시키가이샤
Publication of KR20130024754A publication Critical patent/KR20130024754A/ko
Application granted granted Critical
Publication of KR101339556B1 publication Critical patent/KR101339556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

본 발명의 과제는 브레이크 후의 LED 칩에 가공 변질층이 잔존하지 않는 LED 패턴이 구비된 기판의 가공 방법을 제공하는 것이다.
기초 기판 상에 복수의 LED 단위 패턴을 2차원적으로 반복 배치하여 이루어지는 LED 패턴이 구비된 기판을 가공하는 방법이, LED 패턴이 구비된 기판을 분할 예정선을 따라서 레이저광을 조사함으로써, LED 패턴이 구비된 기판을 격자 형상으로 스크라이브하는 스크라이브 공정과, 스크라이브 공정을 거친 LED 패턴이 구비된 기판을 에칭액에 침지함으로써 가공 변질층을 제거하는 에칭 공정과, 에칭 공정을 거친 LED 패턴이 구비된 기판을 스크라이브 라인을 따라서 브레이크함으로써 개편화하는 브레이크 공정을 구비하도록 한다.

Description

ＬＥＤ 패턴이 구비된 기판의 가공 방법{METHOD OF PROCESSING A SUBSTRATE COMPRISING A LED PATTERN}
본 발명은 기판 상에 복수의 단위 패턴을 2차원적으로 반복 배치하여 이루어지는 패턴이 구비된 기판을 개편화하기 위한 가공 방법에 관한 것이다.
LED 소자는, 예를 들어 사파이어 등의 기판(웨이퍼, 모기판) 상에 LED 소자의 단위 패턴을 2차원적으로 반복 형성하여 이루어지는 패턴이 구비된 기판(LED 패턴이 구비된 기판)을, 격자 형상으로 설치된 스트리트라고 칭해지는 브레이크 위치에서 브레이크(분할)하고, 소편화(칩화)한다고 하는 프로세스에 의해 제조된다. 이러한 브레이크 시에 그 기점이 되는 분할 기점을 형성하는 방법으로서는, 애브레이션법이나, LMA(레이저 융해 개질)법 등의 레이저 스크라이빙법이 알려져 있다(예를 들어, 특허 문헌 1 및 특허 문헌 2 참조).
일본 특허 출원 공개 제2004-165226호 공보 국제 공개 제2006/062017호
레이저 스크라이빙이라고 하는 가공 방법에 의해 분할 기점을 형성하고, 그 후 브레이크를 행하는 경우, 애브레이션법을 사용하든, LMA(레이저 융해 개질)법을 사용하든, 레이저광의 조사 후에는 기판 표면에 가공 변질층이 형성된다. 이 가공 변질층이 잔존하고 있으면, LED 소자의 발광 부분으로부터의 광이 흡수되어 버려, 광의 취출 효율(결국은 휘도)이 저하된다고 하는 문제가 있다.
이 가공 변질층의 형성 용적을 최대한 축소함으로써 휘도 저하를 억제하는 방법도 제안되어 있지만, 일정 정도의 가공 변질층이 잔존하는 한, 다소의 휘도의 저하는 피할 수 없다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 브레이크 후의 LED 칩에 가공 변질층이 잔존하지 않는 패턴이 구비된 기판의 가공 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 기초 기판 상에 복수의 LED 단위 패턴을 2차원적으로 반복 배치하여 이루어지는 LED 패턴이 구비된 기판을 가공하는 방법이며, 상기 LED 패턴이 구비된 기판을 분할 예정선을 따라서 레이저광을 조사함으로써, 상기 LED 패턴이 구비된 기판을 격자 형상으로 스크라이브하는 스크라이브 공정과, 상기 스크라이브 공정을 거친 상기 LED 패턴이 구비된 기판을 에칭액에 침지함으로써 가공 변질층을 제거하는 에칭 공정과, 상기 에칭 공정을 거친 상기 LED 패턴이 구비된 기판을 스크라이브 라인을 따라서 브레이크함으로써 개편화하는 브레이크 공정을 구비하는 것을 특징으로 한다.
청구항 2의 발명은, 청구항 1에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 LED 패턴이 구비된 기판의 패턴 형성면에 보호막을 형성하는 보호막 형성 공정을 행한 후에 상기 스크라이브 공정을 행하고, 상기 보호막을 제거하는 보호막 제거 공정을 행한 후 상기 브레이크 공정을 행하는 것을 특징으로 한다.
청구항 3의 발명은, 청구항 2에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 보호막 제거 공정을 거친 상기 LED 패턴이 구비된 기판에, 상기 복수의 LED 단위 패턴의 각각에 대응한 전극을 형성하는 전극 형성 공정을 더 구비하고, 상기 전극이 형성된 상기 LED 패턴이 구비된 기판을 상기 브레이크 공정에 있어서 브레이크하는 것을 특징으로 한다.
청구항 4의 발명은, 청구항 1 내지 청구항 3 중 어느 하나에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 기초 기판이 사파이어 기판이고, 상기 에칭액이 열인산, 열인산과 열황산의 혼산, 또는 열용융 수산화칼륨 중 어느 하나인 것을 특징으로 한다.
청구항 5의 발명은, 청구항 1 내지 청구항 4 중 어느 하나에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 스크라이브 공정에 있어서는, 소정의 광원으로부터 출사된 펄스 레이저광을 주사하면서 상기 분할 예정선을 따라서 조사함으로써, 제1 방향으로 연속되는 부분을 갖지만, 상기 제1 방향에 수직인 단면의 상태가 상기 제1 방향에 있어서 변화되는 상기 피가공 영역을 형성하고, 상기 에칭 공정을 거친 상기 피가공 영역이 상기 스크라이브 라인으로 되는 것을 특징으로 한다.
청구항 6의 발명은, 청구항 1 내지 청구항 4 중 어느 하나에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 스크라이브 공정에 있어서는, 소정의 광원으로부터 출사된 펄스 레이저광을 주사하면서 상기 분할 예정선을 따라서 조사함으로써, 상기 LED 패턴이 구비된 기판의 표면에 있어서 제1 방향으로 연속되는 제1 영역(연속 영역)과, 상기 제1 영역에 연접하지만 상기 제1 방향에 있어서 불연속 부분을 갖는 제2 영역(불연속 영역)을 갖는 상기 피가공 영역을 형성하고, 상기 에칭 공정을 거친 상기 피가공 영역이 상기 스크라이브 라인으로 되는 것을 특징으로 한다.
청구항 7의 발명은, 청구항 1 내지 청구항 4 중 어느 하나에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 스크라이브 공정에 있어서는, 소정의 광원으로부터 출사된 펄스 레이저광을 주사하면서 상기 분할 예정선을 따라서 조사함으로써, 대략 타원뿔 형상 혹은 대략 쐐기 형상의 단위 피가공 영역이 제1 방향으로 다수 연접하여 이루어지는 상기 피가공 영역을 형성하고, 상기 에칭 공정을 거친 상기 피가공 영역이 상기 스크라이브 라인으로 되는 것을 특징으로 한다.
청구항 8의 발명은, 청구항 5 내지 청구항 7 중 어느 하나에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 펄스 레이저광의 단위 펄스마다의 빔 스폿이 상기 제1 방향을 따라서 이산되는 조사 조건으로 상기 펄스 레이저광을 주사함으로써, 상기 LED 패턴이 구비된 기판의 표면에 있어서의 조사 범위를 변조시키는 것을 특징으로 한다.
청구항 9의 발명은, 청구항 8에 기재된 LED 패턴이 구비된 기판의 가공 방법이며, 상기 펄스 레이저광의 반복 주파수를 R(㎑)로 하고, 상기 펄스 레이저광의 상기 LED 패턴이 구비된 기판에 대한 상대적인 이동 속도를 V(㎜/sec)로 하고, 상기 LED 패턴이 구비된 기판의 표면에 있어서의 상기 피가공 영역의 상기 제1 방향에 직교하는 방향의 예정 형성 폭을 W(㎛)로 할 때, 10(㎑)≤R≤200(㎑), 또한 30(㎜/sec)≤V≤1000(㎜/sec)이고, 상기 펄스 레이저광의 빔 스폿의 중심 간격을 나타내는 V/R이, V/R≥1(㎛), 또한 W/4(㎛)≤V/R≤W/2(㎛)라고 하는 관계를 만족시키는 조사 조건 하에서 상기 펄스 레이저광을 상기 제1 방향을 따라서 주사함으로써, 상기 LED 패턴이 구비된 기판의 상기 표면에 있어서의 조사 범위를 변조시키는 것을 특징으로 한다.
청구항 1 내지 청구항 9의 발명에 따르면, LED 패턴이 구비된 기판에 레이저광에 의해 스크라이브 가공 처리를 행하고, 이것에 이어서 습식 에칭 처리를 행함으로써 가공 변질층을 제거한 후, 기판 브레이크에 의한 개편화를 행하도록 함으로써, 종래보다도 광의 취출 효율이 우수한 LED 소자를 효율적이고 또한 확실하게 얻을 수 있다.
특히, 청구항 5 내지 청구항 9의 발명에 따르면, 개편화 후에 LED 칩의 단부가 되는 피가공 영역에 요철을 형성함으로써, 광의 취출 효율이 보다 우수한 LED 소자를 얻을 수 있다.
도 1은 LED 패턴이 구비된 기판(10)에 대해 행하는 가공 처리의 개략 수순을 도시하는 도면.
도 2는 가공 처리 전의 LED 패턴이 구비된 기판(10)의 구성을 도시하는 개략 단면도.
도 3은 보호막(103)이 형성된 LED 패턴이 구비된 기판(10)을 도시하는 도면.
도 4는 스크라이브 가공 처리의 모습을 모식적으로 도시하는 도면.
도 5는 스크라이브 가공 처리 후의 LED 패턴이 구비된 기판(10)을 도시하는 도면.
도 6은 도 5의 파선부 A를 중심으로 하는 부분 확대도.
도 7은 LED 패턴이 구비된 기판(10)을 브레이크하는 모습을 도시하는 모식도.
도 8은 스크라이브 가공 처리에 사용하는 레이저광(LB)의 반복 주파수와, LED 패턴이 구비된 기판을 적재하는 스테이지의 이동 속도와, 레이저광(LB)의 빔 스폿 중심 간격의 관계에 대해 설명하는 도면.
도 9는 이산 가공 모드에 있어서의 레이저광(LB)의 조사 형태와, 형성되는 피가공 영역(RE)의 관계를 모식적으로 도시하는 사시도.
도 10은 이산 가공 모드에 있어서의 레이저광(LB)의 조사 형태와, 형성되는 피가공 영역(RE)의 관계를 모식적으로 도시하는 상면도 및 단면도.
도 11은 연속 가공 모드 및 이산 가공 모드에서의 가공을 실행 가능한 레이저 가공 장치(50)의 구성을 개략적으로 도시하는 모식도.
도 12는 에칭 처리를 행하기 전의 LED 패턴이 구비된 기판(10)에 대한, 피가공 영역(RE)을 따른 파단면의 SEM상.
도 13은 에칭 처리를 행한 후의 LED 패턴이 구비된 기판(10)에 대한, 피가공 영역(RE)을 따른 파단면의 SEM상.
도 14는 변형예에 관한 이산 가공의 방법으로 설명하기 위한 도면.
<개편화 처리의 개략 수순>
처음에, 본 실시 형태에 관한 LED 패턴이 구비된 기판의 가공 방법을 포함하는, LED 패턴이 구비된 기판의 개편화 처리에 대해, 그 수순을 개략적으로 설명한다. 도 1은 본 실시 형태에 있어서 LED 패턴이 구비된 기판에 대해 행하는 가공 처리의 수순에 대해, 그 개략을 도시하는 도면이다.
도 1에 도시한 바와 같이, 우선, LED 패턴이 구비된 기판(이하, 단순히 기판이라고도 칭함)(10)을 준비한다(스텝 S1). 도 2는 본 실시 형태에 있어서 개편화의 대상이 되는, 가공 처리 전의 기판(10)의 구성을 도시하는 개략 단면도이다. 기판(10)은 사파이어 기판(사파이어 단결정 기판)(101)의 한쪽 주면 상에 LED 패턴(102)이 설치된 것이다.
또한, 사파이어 기판(101)으로서는, 400㎛ 내지 700㎛의 두께를 갖는 것을 사용한다. 500㎛ 두께의 사파이어 기판(101)을 사용하는 것이 적합한 일례이다. 또한, LED 패턴(102)은 통상, 수㎛ 정도의 두께를 갖도록 형성된다. 또한, LED 패턴(102)은 요철을 갖고 있어도 좋다.
LED 패턴(102)은 개편화한 후에 각각이 1개의 LED 칩을 이루는 복수의 단위 패턴 UP을 2차원적으로 반복 배치한 구성을 갖고 있다. LED 패턴(102)은, 예를 들어 GaN(질화갈륨)을 비롯한 III족 질화물 반도체로 이루어지는, 발광층, 그 밖의 복수의 박막층을 에피택셜 형성함으로써 형성되어 이루어진다. 개개의 단위 패턴 UP의 경계 부분이, 기판(10)의 분할 위치이며 레이저광이 조사되는 스트리트(ST)로 되어 있다. 스트리트(ST)는 통상, 수십㎛ 정도의 폭으로, LED 패턴(102)을 평면에서 본 경우에 격자 형상을 이루도록 설정된다. 또한, 스트리트(ST)의 부분에 있어서 사파이어 기판(101)이 노출되어 있을 필요는 없고, LED 패턴(102)을 이루는 박막층이 연속해서 형성되어 있어도 좋다. 또한, LED 소자(LED 칩)에는 외부로부터 통전하기 위한 전극 패턴이 설치되지만, 본 실시 형태의 경우, 가공 처리 전의 기판(10)에 있어서는, 개개의 단위 패턴 UP에 전극은 설치되어 있지 않다. 전극은 후단의 프로세스에 의해 형성된다.
다음에, 준비한 기판(10)의 LED 패턴(102) 상에 보호막(103)을 형성한다(스텝 S2). 도 3은 보호막(103)이 형성된 기판(10)을 도시하는 도면이다. 보호막(103)은 후단의 에칭 처리 시에 LED 패턴(102)을 보호하는 목적으로 설치하는 것이다. 수㎛ 정도의 두께의 SiO2 후막이나 레지스트막 등이 보호막(103)의 적합한 일례이다. 이러한 보호막은 도포법(인쇄법) 등의 공지의 후막 형성 기술을 적용하여 형성하는 것이 가능하다.
보호막(103)의 형성에 이어서, 기판(10)의 스트리트(ST)의 위치에 스크라이브 라인을 형성하기 위한, 스크라이브 가공 처리를 행한다(스텝 S3). 또한, 통상은, 스크라이브 가공 처리에 앞서, LED 패턴이 구비된 기판의 배치 위치를 미세 조정하는 얼라인먼트 처리를 행한다. 얼라인먼트 동작은 공지의 기술을 적용하여 실행하는 것이 가능하고, 가공 패턴에 따라서 적절한 형태로 행해지면 좋다. 이러한 얼라인먼트 동작을 행함으로써, 스크라이브 가공 처리에 있어서의 가공 위치인 스트리트(ST)의 위치가 정확하게 특정된다.
도 4는 스크라이브 가공 처리의 모습을 모식적으로 도시하는 도면이다. 스크라이브 가공 처리는 레이저 가공 장치에 의해, 스트리트(ST)의 위치에 따라서 레이저광(LB)을 주사하면서 조사시킴으로써 행한다. 스크라이브 가공 처리에 있어서는, 기판(10)이 보호막(103)으로 피복된 상태 그대로이고, 보호막(103)을 넘어 스트리트(ST)의 위치에 대해 레이저광(LB)을 조사한다. 도 5는 스크라이브 가공 처리 후의 기판(10)을 도시하는 도면이다. 도 6은 도 5의 파선부 A를 중심으로 하는 부분 확대도이다. 스크라이브 가공 처리를 행함으로써, 기판(10)의 스트리트(ST)의 위치에는, 선단 부분이 사파이어 기판(101)까지 도달하는 단면에서 볼 때 대략 삼각형 또는 쐐기형의 홈부인 피가공 영역(RE)이 형성된다. 또한, 기판(10)의 표면에 있어서의 피가공 영역(RE)의 폭 d1은 대략 5㎛ 내지 20㎛ 정도이고, 깊이 d2는 대략 10㎛ 내지 30㎛ 정도이다. 깊이 d2는 20㎛ 이상인 것이 바람직하다. 스크라이브 가공 처리의 상세 및 레이저 가공 장치의 구체적인 구성 형태에 대해서는 후술한다.
스크라이브 가공 처리가 종료되면, 계속해서, 에칭 처리를 행한다(스텝 S4). 에칭 처리는 스크라이브 가공 처리 후의 기판(10)을, 에칭 용액에 침지함으로써 행한다. 에칭 처리를 행하는 것은 스크라이브 가공 처리 후의 기판(10)의 피가공 영역(RE)을 청정화하기 위해서이다.
도 5에 있어서는 도시를 생략하고 있지만, 도 6에 도시한 바와 같이, 스크라이브 가공 처리의 결과, 피가공 영역(RE)의 측면에는 레이저광(LB)의 조사에 의한 가열과 그 후의 냉각에 의해, 가공 변질층(TR)이 부착 형성되어 있다. 가공 변질층(TR)은 기판(10)의 구성 재료(주로 사파이어)가 변질되어 이루어지는 다결정 혹은 비정질 혹은 이들이 혼합하여 이루어지는 광학적으로 불투명한 층이다. 개편화에 의해 얻어지는 LED 소자에 관한 가공 변질층(TR)이 잔존하고 있으면, 발광층으로부터의 광이 상기 가공 변질층(TR)에 의해 흡수되어 버려, 광의 취출 효율(결국은 휘도)이 저하되게 되므로, 가공 변질층(TR)은 제거할 필요가 있다. 본 실시 형태에 있어서는, 이러한 가공 변질층(TR)을 개편화에 앞서 에칭 처리에 의해 제거한다. 그리고, 가공 변질층(TR)이 제거된 피가공 영역(RE)이야 말로, 스크라이브 라인(SC)으로 된다. 에칭 처리는 기판(10) 전체를 에칭액에 침지하는 습식 에칭에 의해 행한다. 에칭 처리의 상세에 대해서는 후술한다.
에칭 처리 후의 기판(10)은 적절하게 세정 처리에 제공된다. 또한, 이러한 에칭 처리 시에는, LED 패턴(102)이 형성되어 있지 않은 사파이어 기판(101)의 다른 쪽 주면(이면)도 에칭된다. 따라서, 사파이어 기판(101)에는 종래보다도 두께가 큰 것을 사용하는 것이 바람직하다.
이상과 같이, 피가공 영역(RE)에 대해 에칭 처리를 행함으로써, LED 소자에 있어서 광의 취출 효율을 저하시키는 요인이 되는 가공 변질층(TR)은 적절하게 제거된다.
에칭 처리의 종료 후, 보호막을 제거한다(스텝 S5). 보호막의 제거는 SiO2 후막이 형성되어 이루어지는 경우이면 불산 침지에 의해, 레지스트막이 형성되어 이루어지는 경우이면 황산과산화수소물 침지에 의해 행해진다.
보호막의 제거가 종료되고, 적절하게 세정ㆍ건조 등이 실시된 기판(10)에 대해, 전극 형성이 행해진다(스텝 S6). 전극 형성은 LED 패턴(102) 상의 소정 위치에 대해, 포토리소그래피 프로세스나 인쇄 프로세스 등의 공지의 방법을 사용하여 행해진다. 전극 형성 재료로서는, Al, Ni, Ti, Pt, Au, Pd 등의 일반적인 전극 형성용 금속 재료가 적절하게 선택되어 사용된다.
전극 형성이 종료되면, 계속해서 스크라이브 라인(SC)을 따라서 기판(10)을 브레이크(분할)한다(스텝 S7). 또한, 에칭 처리 후의 사파이어 기판(101)의 두께가 큰 경우, 브레이크에 앞서, 사파이어 기판(101)의 LED 패턴(102)이 형성되어 있지 않은 이면(101a)(도 7 참조)을 연마하여, 사파이어 기판(101)을 박육화하도록(예를 들어, 100㎛ 두께 이하로 하도록) 해도 좋다.
도 7은 기판(10)을 브레이크하는 모습을 도시하는 모식도이다. 기판(10)의 브레이크는 3점 지지의 방법에 의해 행할 수 있다. 즉, 기판(10)을, 피가공 영역(RE)이 하측으로 되는 자세로 하고, 스크라이브 라인(SC)의 양측을 2개의 하측 브레이크 바(B1, B2)에 의해 지지한 상태에서, 사파이어 기판(101)의 이면(101a)이며 스크라이브 라인(SC) 선단부 바로 아래(도 7에서는 바로 위)의 브레이크 위치(BP)를 향해, 상측 브레이크 바(B3)를 강하시킴으로써, 기판(10)을 브레이크할 수 있다.
기판(10)에 형성된 모든 스크라이브 라인(SC)에 대해 이러한 브레이크를 행함으로써, 기판(10)은 개개의 LED 소자에 개편화(칩화)되게 된다.
<스크라이브 가공 처리의 상세>
상술한, 스크라이브 라인을 형성하기 위한 스크라이브 가공 처리는, 연속 가공(오버랩 가공) 모드와 이산 가공 모드라고 하는 2개의 가공 모드로 행할 수 있다. 개략적으로 말하면, 연속 가공 모드는 스트리트(ST)를 따라서 균일한 피가공 영역(RE)을 형성하는 모드이고, 일반적인 레이저 가공 처리를 행하는 모드이다. 연속 가공 모드의 경우, 스크라이브 라인의 단면 형상은 장소에 따르지 않고 대략 동일하다. 한편, 이산 가공 모드는 스트리트(ST)를 따라서 요철 형상을 갖는 피가공 영역(RE)을 형성하는 모드이다. 이들은 레이저광(LB)의 조사 형태를 다르게 함으로써 전환된다. 또한, 이후의 설명에 있어서는, 스트리트(ST)의 중심선을 특별히 분할 예정선이라고도 칭한다.
도 8은 스크라이브 가공 처리의 가공 모드의 차이를 설명하기 위해 도시하는, 스크라이브 가공 처리에 사용하는 레이저광(LB)의 반복 주파수와, 기판(10)을 적재하는 스테이지의 이동 속도와, 레이저광(LB)의 빔 스폿 중심 간격의 관계에 대해 설명하는 도면이다.
레이저광(LB)의 반복 주파수가 R(㎑)인 경우, 1/R(msec)마다 1개의 레이저 펄스가 레이저광원으로부터 발해지게 된다. LED 패턴이 구비된 기판이 적재된 스테이지가 속도 V(㎜/sec)로 이동하는 경우, 어떤 펄스가 발해진 후 다음의 레이저 펄스가 발해지는 동안에, LED 패턴이 구비된 기판은 V×(1/R)＝V/R(㎛)만큼 이동하게 되므로, 어떤 레이저 펄스의 빔 중심 위치와 다음에 발해지는 레이저 펄스의 빔 중심 위치의 간격, 결국은 빔 스폿 중심 간격 Δ(㎛)는 Δ＝V/R로 정해진다.
이것으로부터, 기판(10)의 표면에 있어서의 레이저광(LB)의 빔 직경(빔 웨스트 직경) D가 Δ＝V/R보다도 크면, 개개의 레이저 펄스는 겹치지만, 빔 직경 D가 Δ＝V/R보다도 작은 경우에는, 개개의 레이저 펄스는 겹치지 않게 된다. 그로 인해, 빔 직경 D와 빔 스폿 중심 간격 Δ의 대소 관계에 의해, 다른 가공 모드에서의 가공이 실현되게 된다. 구체적으로는, 연속 가공 모드의 경우에는, D>Δ를 만족시키는 조건으로 레이저광(LB)이 기판(10)에 조사된다. 한편, 이산 가공 모드의 경우에는, D<Δ를 만족시키는 조건으로 레이저광(LB)이 기판(10)에 조사된다. 예를 들어, 빔 직경 D가 3㎛ 정도인 경우, 대략 Δ>3㎛이면 이산 가공 모드에서의 가공이 실현된다. 대략 Δ<1㎛이면 연속 가공 모드에서의 가공이 실현된다.
연속 가공 모드에서의 가공은 특허 문헌 2에 개시되어 있는 바와 같은 종래의 레이저 가공 장치에 있어서도 행해지는 공지의 가공 처리 형태이므로, 본 실시 형태에 있어서는 상세한 설명을 생략한다. 이하에 있어서는, 이산 가공 모드에서의 가공에 대해 상세하게 설명한다.
도 9 및 도 10은 이산 가공 모드에 있어서의 레이저광(LB)의 조사 형태와, 형성되는 피가공 영역(RE)의 관계를 모식적으로 도시하는 도면이다. 도 9 및 도 10에는 편의상, 분할 예정선(L)의 방향을 x축 방향, 기판(10)의 표면에 있어서 x축과 직교하는 방향을 y축 방향, 기판(10)의 표면에 직교하는 방향을 z축 방향으로 하는 3차원 좌표를 부여하고 있다(이후의 도면에 있어서도 마찬가지임). 도 9는 사시도이다. 도 10은 피가공 영역(RE)의 XY 상면도(중앙의 도면), A-A' 단면도(우측의 도면), B-B', C-C' 및 D-D' 단면도(좌측의 도면)이다. A-A' 단면도는 분할 예정선(L)에 평행한 면에 있어서의 단면도이다. B-B', C-C' 및 D-D' 단면도는 분할 예정선(L) 상의 다른 위치에서의 분할 예정선(L)에 수직인 면에 있어서의 단면도이다.
이산 가공 모드에 있어서는, 레이저광(LB)의 단위 펄스마다의 빔 스폿(BS)이, 분할 예정선(L)의 방향에 있어서 이산적으로 위치하는 조사 조건으로, 레이저광(LB)을 조사한다. 이는, 상술한 바와 같이, 빔 직경 D와 빔 스폿 중심 간격 Δ＝V/R이, D<Δ로 되는 관계를 만족시킴으로써 실현된다. 바람직하게는, 10(㎑)≤R≤200(㎑), 30(㎜/sec)≤V≤1000(㎜/sec), D<V/R 또한 W/4(㎛)≤V/R≤W/2(㎛)로 되는 범위에서 레이저광의 조사 조건 및 스테이지의 구동 조건이 설정된다. 여기서, W는 분할 예정선(L)에 수직인 방향에 있어서의 스트리트의 가공 예정 폭이다.
또한, 레이저광(LB)을 분할 예정선(L)의 방향을 따라서 주사할 때에 빔 스폿(BS)이 이산적으로 위치한다고 하는 것은, 분할 예정선(L)의 방향에 있어서 레이저광(LB)이 조사되는 개소와 조사되지 않는 개소가 존재하는 것이므로, 이산 가공 모드에서의 스크라이브 가공은 LED 패턴이 구비된 기판의 표면에 있어서의 조사 범위를 변조시켜 레이저광(LB)을 조사하는 변조 가공에 해당한다.
이와 같은 조건 하에서 레이저광(LB)을 주사하면, 도 9 및 도 10에 도시한 바와 같은 형상의 피가공 영역(RE)이 형성된다. 개략적으로는, 피가공 영역(RE)은 개개의 레이저 펄스의 빔 스폿은 이산하고 있음에도, 개개의 레이저 펄스에 의해 형성되는 대략 타원뿔 형상(혹은 대략 쐐기 형상)의 단위 피가공 영역(REu)이 분할 예정선(L)의 방향으로 다수 연접하여 이루어지는 형상을 갖는다.
보다 상세하게는, 피가공 영역(RE)은 기판(10)의 표면에 있어서 연속되는 한편, 도 9 및 도 10의 B-B', C-C' 및 D-D' 단면도에 도시한 바와 같이, 분할 예정선(L)에 수직인 방향에 대한 폭 및 단면 형상이 분할 예정선(L) 방향(x축 방향)의 위치에 따라서 다르다. 즉, 피가공 영역(RE)은 분할 예정선(L)의 방향(x축 방향)에 연속되는 부분을 갖지만, x축 방향에 수직인 단면(yz 단면)의 상태가 x축 방향에 있어서 변화되는 형상을 갖고 있다고도 할 수 있다. 또한, 도 10에 도시하는 경우에 있어서는, 피가공 영역(RE)은 기판(10)의 표면 근방에 있어서의 y축 방향의 가공 폭이, x축 방향을 따라서 w1 내지 w3 사이에서 변화되도록 형성되어 이루어진다. 가령, C-C' 단면에 있어서의 당해 가공 폭 w2가 가공 예정 폭 W와 동등하다고 하면, 이산 가공 모드에서의 가공은 가공 예정 폭 W보다 큰 가공 폭을 갖는 영역과 가공 예정 폭 W보다 작은 가공 폭을 갖는 영역을 반복해서 교대로 형성해 가는 형태라고 취할 수도 있다. 단, 실제의 가공에 있어서는, w1≒w2, w3≒w2로 되는 경우도 있다.
또한, 다른 견해로 보면, 도 10의 A-A' 단면도에 도시한 바와 같이, 피가공 영역(RE)은 기판(10)의 표면 근방에 있어서 x축 방향으로 연속되는 연속 영역(RE1)과, y축 방향에 있어서 연속 영역(RE1)에 연접하지만, x축 방향으로는 불연속인 불연속 영역(RE2)으로 구성되어 있다고도 할 수 있다.
결국, 피가공 영역(RE)은 xy 단면 및 zx 단면에 있어서, 결국은 x축 방향을 따르고, 요철을 갖는 것으로 되어 있다. 요철의 피치는 레이저광(LB)의 조사 조건이나 스테이지(7)의 구동 조건에 따라서도 다르지만, 수㎛ 내지 수십㎛ 정도이다.
이러한 요철을 설치하는 것은, 브레이크에 의해 얻어지는 LED 칩에 있어서 단부면의 일부에 요철을 설치하는 것에 상당하지만, 이는 상기 LED 칩에 있어서, 발광층으로부터의 광의 취출 효율을 높이는 효과가 있다. 왜냐하면, 칩 단부면에 요철이 있는 쪽이, 단부면이 평탄한 경우에 비해, 발광층으로부터의 광이 전반사되지 않고 외부로 투과하기 쉽기 때문이다.
V나 R의 구체적인 값은 기판(10)의 재질이나 흡수율, 열전도율, 융점 등을 감안하여 적절하게 정해져도 좋다. 또한, 펄스의 조사 에너지는 10μJ 내지 1000μJ의 범위 내에서 적당하게 정해져도 좋다.
또한, V/R<W/4(㎛)의 경우에는, 단위 피가공 영역(REu)의 겹침이 커져 가공 예정 폭과 실제의 가공 폭의 차가 작아지고, 실질적으로 연속 가공 모드에서의 가공과 차이가 없어진다. 한편, V/R>W/2(㎛)로 되는 경우에는, 이웃하는 빔 스폿의 거리가 지나치게 커지므로, 결과적으로 개개의 단위 피가공 영역(REu)이 연접하지 않게 되므로, 피가공 영역(RE)이 불연속으로 되어 스크라이브 라인을 구성하지 않게 된다.
<레이저 가공 장치>
도 11은 상술한 연속 가공 모드 및 이산 가공 모드에서의 가공을 실행 가능한 레이저 가공 장치(50)의 구성을 개략적으로 도시하는 모식도이다. 레이저 가공 장치(50)는 기판(10)을 그 위에 적재하는 스테이지(7)와, 레이저 가공 장치(50)의 다양한 동작(관찰 동작, 얼라인먼트 동작, 가공 동작 등)을 행하는 컨트롤러(1)를 주로 구비하고, 스테이지(7)에 적재된 기판(10)에 대해 레이저광(LB)을 조사함으로써 기판(10)을 가공할 수 있도록 구성되어 있다.
스테이지(7)는 이동 기구(7m)에 의해 수평 방향으로 이동 가능하게 되어 이루어진다. 이동 기구(7m)는 도시하지 않은 구동 수단의 작용에 의해 수평면 내에서 소정의 XY2축 방향으로 스테이지(7)를 이동시킨다. 이에 의해, 레이저광 조사 위치의 이동 등이 실현되어 이루어진다. 또한, 이동 기구(7m)에 대해서는, 소정의 회전축을 중심으로 한, 수평면 내에 있어서의 회전(θ회전) 동작도, 수평 구동과 독립으로 행할 수 있도록 되어 있다.
또한, 레이저 가공 장치(50)에 있어서는, 도시하지 않은 촬상 수단을 통해, 상기 기판(10)을 레이저광이 조사되는 측(이를 표면이라고 칭함)으로부터 직접적으로 관측하는 표면 관찰이나, 스테이지(7)에 적재된 측(이를 이면이라고 칭함)으로부터 상기 스테이지(7)를 통해 관찰하는 이면 관찰 등을 행할 수 있도록 되어 있다.
스테이지(7)는, 상술한 바와 같이 석영 등 투명한 부재로 형성되어 있지만, 그 내부에는 기판(10)을 흡착 고정하기 위한 흡기 통로로 되는 도시하지 않은 흡인용 배관이 설치되어 이루어진다. 흡인용 배관은, 예를 들어 스테이지(7)의 소정 위치를 기계 가공에 의해 천공함으로써 설치된다.
기판(10)을 스테이지(7) 상에 적재한 상태에서, 예를 들어 흡인 펌프 등의 흡인 수단(11)에 의해 흡인용 배관에 대해 흡인을 행하고, 흡인용 배관의 스테이지(7) 적재면측 선단에 형성된 흡인 구멍에 대해 부압을 부여함으로써, 기판(10)[및 투명 기판 보호 시트(4)]이 스테이지(7)에 고정되도록 되어 있다. 또한, 도 11에 있어서는, 가공 대상인 기판(10)이 투명 기판 보호 시트(4)에 부착되어 있는 경우를 예시하고 있지만, 투명 기판 보호 시트(4)의 부착은 필수가 아니다.
보다 상세하게 하면, 레이저 가공 장치(50)에 있어서는, 레이저광원(SL)으로부터 레이저광(LB)을 발하고, 도시를 생략하는 경통 내에 구비되는 다이클로익 미러(51)에 의해 반사시킨 후, 상기 레이저광(LB)을, 스테이지(7)에 적재된 기판(10)의 피가공 부위에서 포커싱하도록 집광 렌즈(52)에 의해 집광하여 기판(10)에 조사한다. 이러한 레이저광(LB)의 조사와, 스테이지(7)의 이동을 조합함으로써, 레이저광(LB)을 기판(10)에 대해 상대적으로 주사시키면서 기판(10)의 가공을 행할 수 있도록 되어 있다. 예를 들어, 기판(10)을 분할하기 위해, 기판(10)의 표면에 홈 가공(스크라이빙)을 실시하는 가공 등을 행할 수 있다.
또한, 레이저 가공 장치(50)에 있어서는, 가공 처리 시, 필요에 따라서, 포커싱 위치를 기판(10)의 표면으로부터 의도적으로 어긋나게 한 디포커스 상태에서, 레이저광(LB)을 조사하는 것도 가능하게 되어 있다. 본 실시 형태에 있어서는, 디포커스값[기판(10)의 표면으로부터 내부를 향하는 방향으로의 포커싱 위치의 어긋남량]을 10㎛ 이상 40㎛ 이하의 범위로 설정하는 것이 바람직하다.
레이저광원(SL)으로서는, Nd:YAG 레이저를 사용하는 것이 적합한 형태이다. 혹은, Nd:YVO4 레이저나 그 밖의 고체 레이저를 사용하는 형태라도 좋다. 또한, 레이저광원(SL)은 Q 스위치가 부착된 것이 바람직하다.
또한, 레이저광원(SL)으로부터 발해지는 레이저광(LB)의 파장이나 출력, 펄스의 반복 주파수, 펄스 폭의 조정 등은 컨트롤러(1)의 조사 제어부(23)에 의해 실현된다. 가공 모드 설정 데이터 D2를 따른 소정의 설정 신호가 가공 처리부(25)로부터 조사 제어부(23)에 대해 발해지면, 조사 제어부(23)는 상기 설정 신호에 따라서, 레이저광(LB)의 조사 조건을 설정한다.
본 실시 형태에 있어서는, 레이저광(LB)의 파장은 150㎚ 내지 563㎚의 파장 범위에 속하는 것이 바람직하고, 그 중에서도 Nd:YAG 레이저를 레이저광원(SL)으로 하는 경우에는, 그 3배 고조파(파장 약 355㎚)를 사용하는 것이 적합한 형태이다. 또한, 펄스의 반복 주파수는 10㎑ 이상 200㎑ 이하인 것이 바람직하고, 펄스 폭은 10nsec 이상 200nsec 이하인 것이 적합하다. 피크 파워는 1.5W 이상 10W 이하인 것이 적합하다.
레이저광(LB)은 집광 렌즈(52)에 의해 1㎛ 내지 10㎛ 정도의 빔 직경으로 좁혀져 조사되는 것이 바람직하다. 이러한 경우, 레이저광(LB)의 조사에 있어서의 피크 파워 밀도는 대략 1GW/㎠ 내지 10GW/㎠로 된다.
또한, 레이저광원(SL)으로부터 출사되는 레이저광(LB)의 편광 상태는 원편광이라도, 직선 편광이라도 좋다. 단, 직선 편광의 경우, 결정성 피가공 재료 중에서의 가공 단면의 굽힘과 에너지 흡수율의 관점으로부터, 편광 방향이 주사 방향과 대략 평행하게 있도록, 예를 들어 양자가 이루는 각이 ±1° 이내에 있도록 되는 것이 바람직하다. 또한, 출사광이 직선 편광인 경우, 레이저 가공 장치(50)는 도시하지 않은 감쇠기를 구비하는 것이 바람직하다. 감쇠기는 레이저광(LB)의 광로 상의 적절한 위치에 배치되어, 출사된 레이저광(LB)의 강도를 조정하는 역할을 담당한다.
컨트롤러(1)는 상술한 각 부의 동작을 제어하여, 후술하는 다양한 형태에서의 기판(10)의 가공 처리를 실현시키는 제어부(2)와, 레이저 가공 장치(50)의 동작을 제어하는 프로그램(3p)이나 가공 처리 시에 참조되는 다양한 데이터를 기억하는 기억부(3)를 더 구비한다.
제어부(2)는, 예를 들어 퍼스널 컴퓨터나 마이크로컴퓨터 등의 범용의 컴퓨터에 의해 실현되는 것으로, 기억부(3)에 기억되어 있는 프로그램(3p)이 상기 컴퓨터에 판독되어 실행됨으로써, 다양한 구성 요소가 제어부(2)의 기능적 구성 요소로서 실현된다.
구체적으로는, 제어부(2)는 이동 기구(7m)에 의한 스테이지(7)의 구동이나 집광 렌즈(52)의 포커싱 동작 등, 가공 처리에 관계되는 다양한 구동 부분의 동작을 제어하는 구동 제어부(21)와, 도시하지 않은 촬상 수단에 의한 기판(10)의 촬상을 제어하는 촬상 제어부(22)와, 레이저광원(SL)으로부터의 레이저광(LB)의 조사를 제어하는 조사 제어부(23)와, 흡인 수단(11)에 의한 스테이지(7)로의 기판(10)의 흡착 고정 동작을 제어하는 흡착 제어부(24)와, 부여된 가공 위치 데이터 D1 및 가공 모드 설정 데이터 D2에 따라서 가공 대상 위치로의 가공 처리를 실행시키는 가공 처리부(25)를 주로 구비한다.
기억부(3)는 ROM이나 RAM 및 하드 디스크 등의 기억 매체에 의해 실현된다. 또한, 기억부(3)는 제어부(2)를 실현하는 컴퓨터의 구성 요소에 의해 실현되는 형태라도 좋고, 하드 디스크의 경우 등, 상기 컴퓨터와는 별개로 설치되는 형태라도 좋다.
또한, 레이저 가공 장치(50)에 대해 오퍼레이터가 부여하는 다양한 입력 지시는 컨트롤러(1)에 있어서 실현되는 GUI를 이용하여 행해지는 것이 바람직하다. 예를 들어, 가공 처리부(25)의 작용에 의해 가공 처리용 메뉴가 GUI에 의해 제공된다.
이상과 같은 구성을 갖는 레이저 가공 장치(50)는 상술한 연속 가공 모드에 의한 가공과 이산 가공 모드에 의한 가공을 선택적으로 행할 수 있도록 되어 있다. 이는, 레이저광원(SL)으로부터의 레이저광(LB)의 조사 조건과 스테이지(7)를 이동시키는 것에 의한 기판(10)에 대한 레이저광(LB)의 주사 조건의 조합을 다르게 함으로써 실현된다.
가공 모드는, 예를 들어 가공 처리부(25)의 작용에 의해 컨트롤러(1)에 있어서 오퍼레이터에게 이용 가능하게 제공되는 가공 처리 메뉴에 따라서 선택할 수 있는 것이 적합하다. 컨트롤러(1)의 기억부(3)에는 기판(10)에 대한 분할 예정선(L)(도 9)의 위치를 기술한 가공 위치 데이터 D1이 기억되는 동시에, 개개의 가공 모드에 있어서의 레이저 가공의 형태에 따른, 레이저광의 개개의 파라미터에 대한 조건이나 스테이지(7)의 구동 조건(혹은 그들의 설정 가능 범위) 등이 기술된 가공 모드 설정 데이터 D2가 기억되어 있다. 가공 처리부(25)는 가공 위치 데이터 D1을 취득하는 동시에 선택된 가공 모드에 대응하는 조건을 가공 모드 설정 데이터 D2로부터 취득하여, 당해 조건에 따른 동작이 실행되도록, 구동 제어부(21)나 조사 제어부(23), 그 밖의 것을 통해 대응하는 각 부의 동작을 제어한다.
<에칭 처리의 상세>
상술한 에칭 처리는, 예를 들어 200℃ 정도로 가열한 열인산, 열인산과 열황산의 혼산, 또는 열용융 수산화칼륨을 에칭 용액으로서 사용하는 것이 적합하다. 에칭 시간은 기판(10)의 사이즈에 따라서 적절하게 설정하면 좋다.
도 12는 에칭 처리를 행하기 전의 기판(10)에 대한, 피가공 영역(RE)을 따른 파단면의 SEM(주사 전자 현미경)상이다. 도 13은 에칭 처리를 행한 후의 기판(10)에 대한, 피가공 영역(RE)을 따른 파단면의 SEM상이다. 또한, 양 SEM상의 기판(10)은 모두, 피가공 영역(RE)의 모습을 관찰하기 위해, 이후에 설명하는 통상의 수순과는 다른 형태로 파단된 것이다. 또한, 양 SEM상의 촬상 대상이 된 기판(10) 및 촬상 위치는 다르지만, 모두 사파이어 기판(101)의 상방 부분에 피가공 영역(RE)이 형성되어 이루어지는 점에서는 동일하다. 덧붙여서 말하면, 피가공 영역(RE)의 하단부가 쐐기 형상의(혹은 빗살 형상의) 요철을 갖는 것은, 스크라이브 가공 처리가 이산 가공 모드로 행해졌기 때문이다. 또한, 도 13의 대략 중앙 부분은 스트리트(ST)의 교점 위치로 되어 있고, 파단면을 이루는 피가공 영역(RE)에 크로스하는 피가공 영역(RE)이 관찰된다.
도 12에 도시하는 에칭 처리 전의 기판(10)에 대해서는, 피가공 영역(RE)에 가공 변질층(TR)이 조밀하게 형성되어 있다.
이에 대해, 도 13에 도시하는 에칭 처리 후의 기판(10)에 대해서는, 가공 변질층(TR)은 전혀 확인되지 않는다. 이는, 광의 취출 효율을 저하시키는 요인이 되는 가공 변질층(TR)이 에칭 처리에 의해 완전히 제거된 것을 의미하고 있다. 또한, 가공 변질층(TR)이 제거된다고 함은, 피가공 영역(RE)에 부착되어 있는 가공 변질층(TR)이 분리되는 형태뿐만 아니라, 가공 변질층(TR)을 이루고 있는 비정질이나 다결정의 사파이어가 에칭액에 의해 용해되는 경우도 포함한다.
이러한 결과는, 스크라이브 가공 처리에 의한 피가공 영역(RE)의 형성 후에 에칭 처리를 행함으로써, 스크라이브 가공 처리에 의해 발생한 가공 변질층(TR)이 적절하게 제거되어, 사파이어 기판(101)의 단부면이 노출되는 것을 나타내고 있다. 이에 의해, 최종적으로 얻어지는 LED 소자에 있어서, 발광층으로부터의 광이 상기 가공 변질층(TR)에 의해 흡수되는 것이 없어지므로, 높은 광의 취출 효율이 실현된다.
또한, 도 13에 있어서 사파이어 기판(101)에 형성된 쐐기 형상의 피가공 영역(RE) 내에 확인되는 서브 마이크론 오더의 주기의 미세한 요철은 사파이어 기판(101)의 벽개면이 이루는 요철이고, 요철 부분 자체는 광학적으로 투명하다. LED 칩의 단부를 이루는 피가공 영역(RE) 내에 이와 같은 요철이 형성되는 것은, 피가공 영역(RE) 자체의 요철 형상 모두, LED 소자의 단부면에 있어서의 반사율을 저하시켜, 광의 취출 효율을 높이는 효과가 있다. 또한, 이러한 벽개면 자체는 연속 가공 모드에서의 가공에 의해서도 형성된다.
또한, 도 12 및 도 13에서는, 이산 가공 모드에 의해 스크라이브 가공된 기판(10)에 대해 도시하고 있지만, 연속 가공 모드에 의해 스크라이브 가공된 기판(10)에 대해서도, 피가공 영역(RE)에 형성된 가공 변질층(TR)은 에칭 처리에 의해 적절하게 제거되는 것은 물론이다.
또한, 본 실시 형태에 있어서는, 에칭액에 의한 습식 에칭을 행하도록 하고 있지만, 이는 수㎛ 내지 수십㎛ 정도의 폭이나 깊이를 갖는 것에 지나치지 않는 피가공 영역(RE)에 에칭액을 골고루 퍼지게 함으로써, 가공 변질층(TR)을 완전히 제거할 수 있다는 점에서, 적합한 방법이라고 할 수 있다. 특히, 이산 가공 모드와 같이, 선단부일수록 가늘어지는 피가공 영역(RE)이 형성되는 경우에, 그 효과가 크다.
습식 에칭에 의한 가공 변질층(TR)의 제거라고 하는 방법은, 종래에 비해 보다 어스펙트비가 높은(폭에 비해 깊이가 큼) 피가공 영역(스크라이브 라인)을 형성한 후 브레이크하는 것을 실현 가능하게 하는 것이기도 하다. 즉, 본 실시 형태에 관한 방법은 브레이크 정밀도의 향상이나, 혹은 스트리트 폭의 저감에 의한 칩을 취하는 개수의 증대에도 이바지하는 것이다.
또한, 본 실시 형태에서는 개개의 LED 칩이 아니라 스크라이브 가공 처리 후의 LED 패턴이 구비된 기판을 에칭 처리의 대상으로 하고 있으므로, 스크라이브 가공 처리에 의해 형성된 모든 피가공 영역으로부터, 일괄하여 가공 변질층을 제거할 수 있다. 즉, 개개의 칩으로부터 가공 변질층을 제거하는 경우에 비해, 효율적이고 또한 확실한 가공 변질층의 제거를 실현할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 전극 형성 전의 LED 패턴이 구비된 기판에 레이저광에 의해 스크라이브 가공 처리를 행하고, 이것에 이어서 습식 에칭 처리를 행함으로써 가공 변질층을 제거한 후, 전극 형성 또는 LED 패턴이 구비된 기판의 브레이크에 의한 개편화를 행하도록 함으로써, 종래보다도 광의 취출 효율이 우수한 LED 소자를 효율적이고 또한 확실하게 얻을 수 있다.
<변형예>
상술한 실시 형태에 있어서는, 사파이어 기판(모기판)에 다수의 LED 패턴을 2차원적으로 반복 형성하여 이루어지는 LED 패턴이 구비된 기판을 개편화하는(개개의 칩으로 분할함) 처리를 대상으로 설명하지만, 본 실시 형태에 관한 가공 방법은 다른 용도의 기판을 분리ㆍ분할할 때에도 적용이 가능하다.
또한, LED 패턴이 구비된 기판에 사파이어 기판 이외의 기초 기판이 사용되는 경우에는, 에칭 처리에는 당해 기판에 따른 에칭액을 사용하면 좋다.
이산 가공 모드에서의 가공은 상술한 실시 형태에 나타낸 것으로는 한정되지 않는다. 일반적으로, 조사되는 레이저 펄스의 조사 에너지 E가 클수록, 기판(10)의 두께 방향의 보다 깊은 영역까지 가공되어, 표면에 있어서의 가공 범위도 넓어진다. 이하에 나타내는 변형예는 이것을 이용한 가공 방법이다. 상술한 이산 가공 모드에서의 가공은 V/R>D로 되는 조건 하에서 행하는 것을 특징으로 하고 있었지만, 이하에 나타내는 가공은 V/R≤D라고 하는 조건 하에서 행하는 것이 가능하다. 즉, 인접하는 빔 스폿이 겹침을 갖는 상태에서 레이저광(LB)이 조사되는 조건 하에서도, 스트리트(ST)를 따라서 요철 형상을 갖는 피가공 영역(RE)을 형성할 수 있다.
도 14는 변형예에 관한 이산 가공의 방법으로 설명하기 위한 도면이다. 도 14는 조사 에너지 E와 빔 스폿(BS)의 사이즈 및 피가공 영역(RE)의 형상의 관계를 모식적으로 도시하고 있다.
당해 변형예에 있어서는, 레이저광(LB)을 분할 예정선(L)을 따라서 주사시킬 때에, 레이저광(LB)의 조사 에너지가, 도 14에 도시한 바와 같이 최소값 Emin과 최대값 Emax 사이에서 주기적으로 변화되도록 가공 처리부(25)가 각 부의 동작을 제어한다. 결국은, 레이저 가공 장치(50)는 조사 에너지를 변조시키면서 레이저광이 주사를 행하도록 제어된다. 그러면, 조사 에너지의 값에 따라서, 기판(10)의 표면에 있어서의 레이저광(LB)의 빔 스폿(BS)의 사이즈가 변화된다. 도 14에 있어서는, E＝Emin일 때의 빔 스폿(BS)(BS1)과, E＝Emax일 때의 빔 스폿(BS)(BS2)을 예시하고 있지만, 이들의 중간 사이즈도 취할 수 있다. 이에 의해, 결과적으로, 도 10과 동일한 형상의 피가공 영역(RE)이 형성된다.
구체적으로는, 5(μJ)≤Emin≤100(μJ) 및 20(μJ)≤Emax≤1000(μJ)을 충족시키도록 Emin과 Emax가 정해진다. 또한, 50(㎑)≤R≤200(㎑), 50(㎜/sec)≤V≤1000(㎜/sec)이라고 하는 범위를 만족시키도록 R과 V의 값이 설정된다. 또한, 변조 주기는 2㎛ 내지 20㎛ 정도로 하는 것이 적합하다. 이들의 설정 범위가 가공 모드 설정 데이터 D2에 기술된다.
도 14로부터 알 수 있는 바와 같이, 조사 에너지 E를 변조시킨다고 하는 것은 결국 가공에 유효한 실질적인 빔 스폿 직경을 변조시키게 되므로, 당해 변형예에 의한 가공도, 피가공물의 표면에 있어서의 조사 범위를 변조시켜 레이저광(LB)을 조사하는 형태에 해당한다.
1 : 컨트롤러
4 : 투명 기판 보호 시트
7 : 스테이지
7m : 이동 기구
10 : (LED 패턴이 구비된) 기판
50 : 레이저 가공 장치
101 : 사파이어 기판
102 : LED 패턴
103 : 보호막
B1, B2 : 하측 브레이크 바
B3 : 상측 브레이크 바
BP : 브레이크 위치
BS : 빔 스폿
L : 분할 예정선
LB : 레이저광
RE : 피가공 영역
SC : 스크라이브 라인
SL : 레이저광원
ST : 스트리트
TR : 가공 변질층

Claims (9)

  1. 기초 기판 상에 복수의 LED 단위 패턴을 2차원적으로 반복 배치하여 이루어지는 LED 패턴이 구비된 기판을 가공하는 방법이며,
    상기 LED 패턴이 구비된 기판의 패턴 형성면에 상기 기판 전체면에 걸쳐 보호막을 형성하는 보호막 형성 공정과,
    상기 보호막 형성 공정을 행한 후에 상기 LED 패턴이 구비된 기판을 분할 예정선을 따라서 레이저광을 조사함으로써, 상기 LED 패턴이 구비된 기판을 격자 형상으로 스크라이브하는 스크라이브 공정과,
    상기 스크라이브 공정을 거친 상기 LED 패턴이 구비된 기판을 에칭액에 침지함으로써 가공 변질층을 제거하는 에칭 공정과,
    상기 에칭 공정을 거친 상기 LED 패턴이 구비된 기판에서 상기 기판 전체면에 걸쳐 상기 보호막을 제거하는 보호막 제거 공정과,
    상기 보호막 제거 공정을 거친 상기 LED 패턴이 구비된 기판에, 상기 복수의 LED 단위 패턴의 각각에 대응한 전극을 형성하는 전극 형성 공정과,
    상기 전극 형성 공정을 거친 상기 LED 패턴이 구비된 기판을 스크라이브 라인을 따라서 브레이크함으로써 개편화하는 브레이크 공정을 구비하는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  2. 제1항에 있어서, 상기 보호막은 SiO2 후막으로 이루어지며, 상기 보호막 제거 공정은 불산 침지에 의해 행해지는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  3. 제1항에 있어서, 상기 보호막은 레지스트막으로 이루어지며, 상기 보호막 제거 공정은 황산과산화수소물 침지에 의해 행해지는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기초 기판이 사파이어 기판이고,
    상기 에칭액이 열인산, 열인산과 열황산의 혼산, 또는 열용융 수산화칼륨 중 어느 하나인 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스크라이브 공정에 있어서는, 소정의 광원으로부터 출사된 펄스 레이저광을 주사하면서 상기 분할 예정선을 따라서 조사함으로써, 제1 방향으로 연속되는 부분을 갖지만, 상기 제1 방향에 수직인 단면의 상태가 상기 제1 방향에 있어서 변화되는 피가공 영역을 형성하고,
    상기 에칭 공정을 거친 상기 피가공 영역이 상기 스크라이브 라인으로 되는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스크라이브 공정에 있어서는, 소정의 광원으로부터 출사된 펄스 레이저광을 주사하면서 상기 분할 예정선을 따라서 조사함으로써,
    상기 LED 패턴이 구비된 기판의 표면에 있어서 제1 방향으로 연속되는 제1 영역(연속 영역)과,
    상기 제1 영역에 연접하지만 상기 제1 방향에 있어서 불연속 부분을 갖는 제2 영역(불연속 영역)을 갖는 피가공 영역을 형성하고,
    상기 에칭 공정을 거친 상기 피가공 영역이 상기 스크라이브 라인으로 되는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스크라이브 공정에 있어서는, 소정의 광원으로부터 출사된 펄스 레이저광을 주사하면서 상기 분할 예정선을 따라서 조사함으로써, 타원뿔 형상 혹은 쐐기 형상의 단위 피가공 영역이 제1 방향으로 다수 연접하여 이루어지는 상기 피가공 영역이 형성되고,
    상기 에칭 공정을 거친 상기 피가공 영역이 상기 스크라이브 라인으로 되는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  8. 제5항에 있어서, 상기 펄스 레이저광의 단위 펄스마다의 빔 스폿이 상기 제1 방향을 따라서 이산되는 조사 조건으로 상기 펄스 레이저광을 주사함으로써, 상기 LED 패턴이 구비된 기판의 표면에 있어서의 조사 범위를 변조시키는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
  9. 제8항에 있어서, 상기 펄스 레이저광의 반복 주파수를 R(㎑)로 하고, 상기 펄스 레이저광의 상기 LED 패턴이 구비된 기판에 대한 상대적인 이동 속도를 V(㎜/sec)로 하고, 상기 LED 패턴이 구비된 기판의 표면에 있어서의 상기 피가공 영역의 상기 제1 방향에 직교하는 방향의 예정 형성 폭을 W(㎛)로 할 때,
    10(㎑)≤R≤200(㎑)
    또한
    30(㎜/sec)≤V≤1000(㎜/sec)
    이고, 상기 펄스 레이저광의 빔 스폿의 중심 간격을 나타내는 V/R이,
    V/R≥1(㎛)
    또한
    W/4(㎛)≤V/R≤W/2(㎛)
    라고 하는 관계를 만족시키는 조사 조건 하에서 상기 펄스 레이저광을 상기 제1 방향을 따라서 주사함으로써, 상기 LED 패턴이 구비된 기판의 상기 표면에 있어서의 조사 범위를 변조시키는 것을 특징으로 하는, LED 패턴이 구비된 기판의 가공 방법.
KR1020120082603A 2011-08-30 2012-07-27 Ｌｅｄ 패턴이 구비된 기판의 가공 방법 KR101339556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-187175 2011-08-30
JP2011187175A JP5494592B2 (ja) 2011-08-30 2011-08-30 Ｌｅｄパターン付き基板の加工方法

Publications (2)

Publication Number Publication Date
KR20130024754A KR20130024754A (ko) 2013-03-08
KR101339556B1 true KR101339556B1 (ko) 2013-12-10

Family

ID=47799424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120082603A KR101339556B1 (ko) 2011-08-30 2012-07-27 Ｌｅｄ 패턴이 구비된 기판의 가공 방법

Country Status (4)

Country Link
JP (1) JP5494592B2 (ko)
KR (1) KR101339556B1 (ko)
CN (1) CN102969408A (ko)
TW (1) TWI502764B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101508A (ja) * 1981-12-14 1983-06-16 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
JP6210415B2 (ja) * 2013-07-05 2017-10-11 パナソニックＩｐマネジメント株式会社 紫外線発光素子の製造方法
JP6223801B2 (ja) * 2013-12-05 2017-11-01 株式会社ディスコ 光デバイスウェーハの加工方法
JP6298658B2 (ja) * 2014-03-06 2018-03-20 旭化成株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、およびレーザ加工深さの検査方法
JP6301726B2 (ja) * 2014-05-07 2018-03-28 株式会社ディスコ 光デバイスの加工方法
JP2016082159A (ja) * 2014-10-21 2016-05-16 旭化成株式会社 窒化物半導体素子
JP2016111119A (ja) * 2014-12-04 2016-06-20 株式会社ディスコ 光デバイスの加工方法
CN104465360A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 晶圆及其刻蚀方法
CN110418996A (zh) * 2017-01-20 2019-11-05 株式会社Ｎｓｃ 液晶面板制造方法
JP6998703B2 (ja) * 2017-08-29 2022-02-04 古河電気工業株式会社 透明導電膜付基板の製造方法、透明導電膜付基板及び太陽電池
CN108422101B (zh) * 2018-04-12 2020-04-14 无锡奥夫特光学技术有限公司 一种蓝宝石光学窗口的切割方法
JP6578533B1 (ja) * 2018-06-13 2019-09-25 株式会社Ｎｓｃ 液晶パネル製造方法
JP7258416B2 (ja) * 2018-12-06 2023-04-17 株式会社ディスコ 被加工物の加工方法、デバイスチップの製造方法
JP7217623B2 (ja) * 2018-12-07 2023-02-03 株式会社ディスコ デバイスチップの製造方法
JP6819897B2 (ja) * 2019-08-28 2021-01-27 日亜化学工業株式会社 発光素子の製造方法
DE102020215554A1 (de) * 2020-12-09 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Substratscheibe, Verfahren zum Herstellen einer Substratscheibe und Verfahren zum Herstellen einer Mehrzahl von Bauelementen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040087674A (ko) * 2003-04-07 2004-10-15 삼성전기주식회사 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법
KR20080027555A (ko) * 2006-09-25 2008-03-28 엘지이노텍 주식회사 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조방법
KR20090073934A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
KR20110047131A (ko) * 2009-10-29 2011-05-06 미쓰보시 다이야몬도 고교 가부시키가이샤 레이저 가공 방법, 피가공물의 분할 방법 및 레이저 가공 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643611B2 (ko) * 1973-03-22 1981-10-14
JPS5034167A (ko) * 1973-07-27 1975-04-02
JP2004228290A (ja) * 2003-01-22 2004-08-12 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JP2004165227A (ja) * 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004179556A (ja) * 2002-11-28 2004-06-24 Kyocera Corp セラミック基板とその溝部形成方法及びこれに用いるレーザー加工装置
EP1756857B1 (en) * 2004-06-11 2013-08-14 Showa Denko K.K. Production method of compound semiconductor device wafer
WO2006062017A1 (ja) * 2004-12-08 2006-06-15 Laser Solutions Co., Ltd. 被分割体における分割起点形成方法、被分割体の分割方法、およびパルスレーザー光による被加工物の加工方法
JP4774928B2 (ja) * 2005-11-07 2011-09-21 日亜化学工業株式会社 半導体素子の製造方法
JP2010274328A (ja) * 2009-04-30 2010-12-09 Mitsuboshi Diamond Industrial Co Ltd レーザ加工方法及びレーザ加工装置
CN101552312A (zh) * 2009-05-12 2009-10-07 上海蓝光科技有限公司 一种发光二极管芯片制作方法
JP2011097024A (ja) * 2009-09-29 2011-05-12 Jsr Corp 光半導体素子の製造方法、及び、光半導体素子保護層形成用組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040087674A (ko) * 2003-04-07 2004-10-15 삼성전기주식회사 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법
KR20080027555A (ko) * 2006-09-25 2008-03-28 엘지이노텍 주식회사 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조방법
KR20090073934A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
KR20110047131A (ko) * 2009-10-29 2011-05-06 미쓰보시 다이야몬도 고교 가부시키가이샤 레이저 가공 방법, 피가공물의 분할 방법 및 레이저 가공 장치

Also Published As

Publication number Publication date
JP2013051246A (ja) 2013-03-14
TW201310693A (zh) 2013-03-01
JP5494592B2 (ja) 2014-05-14
CN102969408A (zh) 2013-03-13
TWI502764B (zh) 2015-10-01
KR20130024754A (ko) 2013-03-08

Similar Documents

Publication Publication Date Title
KR101339556B1 (ko) Ｌｅｄ 패턴이 구비된 기판의 가공 방법
KR101241936B1 (ko) 레이저 가공 방법, 피가공물의 분할 방법 및 레이저 가공 장치
JP5056839B2 (ja) 被加工物の加工方法および被加工物の分割方法
JP5312761B2 (ja) 切断用加工方法
KR101979397B1 (ko) 패턴이 있는 기판의 분할 방법
JP2008087027A (ja) レーザ加工装置
JP5104920B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
JP5333399B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
JP5240267B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
JP2014090011A (ja) Ｌｅｄパターン付き基板の加工方法
JP5360278B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
JP5354064B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
JP5646550B2 (ja) 被加工物の加工方法、被加工物の分割方法およびレーザー加工装置
JP5104919B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
KR101437229B1 (ko) Led 패턴 형성 기판의 가공 방법 및 led 패턴 형성 기판의 가공 시스템
JP5646549B2 (ja) レーザー加工装置
JP5472278B2 (ja) レーザー加工装置
JP5104911B2 (ja) 被加工物の加工方法、被加工物の分割方法およびレーザー加工装置
JP5360267B2 (ja) 被加工物の加工方法および被加工物の分割方法
JP5104910B2 (ja) 被加工物の加工方法および被加工物の分割方法
JP5360266B2 (ja) レーザー加工装置、被加工物の加工方法および被加工物の分割方法
JP5104912B2 (ja) レーザー加工装置
JP5624174B2 (ja) 被加工物の加工方法、被加工物の分割方法およびレーザー加工装置
JP5382101B2 (ja) 被加工物の加工方法および被加工物の分割方法
JP5282812B2 (ja) 被加工物の加工方法および被加工物の分割方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee