KR101313989B1 - 질화물 반도체 소자 및 그 제조 방법 - Google Patents

질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101313989B1
KR101313989B1 KR1020127007628A KR20127007628A KR101313989B1 KR 101313989 B1 KR101313989 B1 KR 101313989B1 KR 1020127007628 A KR1020127007628 A KR 1020127007628A KR 20127007628 A KR20127007628 A KR 20127007628A KR 101313989 B1 KR101313989 B1 KR 101313989B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
strain buffer
buffer layer
aln
Prior art date
Application number
KR1020127007628A
Other languages
English (en)
Other versions
KR20120049371A (ko
Inventor
요시카즈 오오시카
테츠야 마츠우라
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20120049371A publication Critical patent/KR20120049371A/ko
Application granted granted Critical
Publication of KR101313989B1 publication Critical patent/KR101313989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Abstract

Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을 평탄성 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 질화물 반도체층을 형성한 질화물 반도체 소자를 제공한다.　기판과, 기판 상에 형성된 AlN로 이루어진 AlN 스트레인 완충층과, AlN 스트레인 완충층 상에 형성된 초격자 스트레인 완충층과, 초격자 스트레인 완충층 상에 형성된 질화물 반도체층을 갖춘 질화물 반도체 소자이며, 초격자 스트레인 완충층은, AlxGa1 - xN(0≤x≤0.25)로 이루어지고, p형 불순물을 포함한 제1의 층과 AlN로 이루어진 제2의 층을 교대로 적층하여 초격자 구조를 형성한 것을 특징으로 하는, 질화물 반도체 소자이다.

Description

질화물 반도체 소자 및 그 제조 방법 {NITRIDE SEMICONDUCTOR ELEMENT AND PROCESS FOR PRODUCTION THEREOF}
본 발명은, 질화물 반도체 소자 및 질화물 반도체 소자의 제조 방법에 관한 것이다.
최근 몇 년 사이, 살균, 정수 의료, 조명, 고밀도 광기록 등의 분야에서 매우 적합하게 이용할 수 있는 발광 다이오드(LED)로서, 자외선 영역에서 발광하는 LED, 특히, 발광파장이 365㎚ 미만의 자외 LED가 주목받고 있다. 또한, 근래에는, 화합물 반도체를 이용한 HEMT 등의 전자 디바이스도, 주목받고 있다.
여기서, 이러한 자외 LED로서는, 소자 재료로서 AlGaN계 박막을 이용하여 소자 구조를 형성한 것이 알려져 있다. 그리고, 이러한 AlGaN계 박막을 이용하여 소자 구조를 형성한 자외 LED에서는, 고품질인 AlGaN계 박막을 얻어 자외 LED의 발광 출력을 향상시키기 위한 다양한 연구가 이루어지고 있다.
구체적으로는, 기판 상에 AlN 스트레인 완충층(AlN 템플릿)을 마련함과 동시에, 상기 AlN 스트레인 완충층과 n형 질화물 반도체(n형 AlGaN층)와의 사이에 AlaGa1－ aN/AlbGa1 － bN(0≤a, b≤1, a＞b)의 초격자 스트레인 완충층을 마련하는 것으로, 박막 응력을 제어 함과 동시에 n형 AlGaN층에서의 크랙 발생을 억제하여, 발광 출력을 향상시킨 자외 LED가 개발되고 있다(예를 들면, 비특허 문헌 1 참조).
그러나 여기서, 상술한 자외 LED(질화물 반도체 소자)의 발광 출력은 충분하지 않았다.
또한, 상술한 것 같은 화합물 반도체를 이용한 HEMT 등의 전자 디바이스로서는, 질화물 반도체를 이용한 질화물 반도체 소자가 알려져 있다. 그리고, 이러한 질화물 반도체를 이용한 HEMT에서는, 전류 특성을 향상시키기 위한 다양한 연구가 이루어지고 있다.
구체적으로는, 기판 상에 버퍼층(GaN층)을 형성하여, 상기 버퍼층 상에 비(non)-도프 질화물 반도체(i형 AlGaN층)로 이루어진 채널층 및 배리어층을 마련함과 동시에, 소스/드레인 영역에 Si를 주입하고, 저접촉 저항을 실현한 HEMT가 개발되고 있다(예를 들면, 비특허 문헌 2 참조).
그러나 여기서, 상술한 HEMT에서는, GaN로 이루어진 버퍼층 위에 형성한 채널층(i형 AlGaN층)의 표면의 평탄성이 충분하지 않고, 충분한 전류 특성을 얻을 수 없었다.
비특허 문헌 1 : 비노드·아디바라한(Vinod　Adivarahan) 외, "펄스 횡방향과성장 AlN상의 강고한 290㎚ 발광 LED(Robust 290㎚ Emission Light Emitting Diodes over Pulsed Laterally Overgrown AlN)", 일본 응용 물리학 저널(Japanese Journal of Applied Physics), 2007년, 제46권, 제36호, P.877 비특허 문헌 2: 난죠우·다쿠마 외, "AlGaN 채널 HEMT의 제1 동작(First Operation of AlGaN Channel　High　Electron　Mobility　Transistors)", 응용물리학지(Applied Physics Express), 제1권, 2008년
여기서, 상술한 것과 같은 질화물 반도체 소자(HEMT 등의 전자 디바이스)의 전류 특성의 문제에 대하여, 본 발명자 등은, GaN이나 Al 함유율이 낮은 AlGaN와 AlN를 조합한 초격자 스트레인 완충층을 기판 상에 평탄성이 좋게 형성하여, 상기 초격자 스트레인 완충층 상에 적층하는 질화물 반도체층의 결정성을 개선하는 것으로, 질화물 반도체 소자의 전류 특성, 예를 들면, 시트 저항 등을 개선할 수 있는 것을 찾아냈다.
그 때문에, 본 발명자 등은, 기판 상에 Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을 평탄성을 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 질화물 반도체층을 형성한, 전류 특성의 양호한 질화물 반도체 소자 및, 그러한 소자의 제조 방법을 개발하는 것을 목표로 하여 열심히 연구를 실시하였다.
또한, 상술한 것 같은 질화물 반도체 소자(자외 LED)의 발광 출력의 문제에 대해, 본 발명자등은, GaN이나 Al 함유율이 낮은 AlGaN와 AlN를 조합한 초격자 스트레인 완충층이, 그 위에 적층하는 층의 결정성을 개선하여 질화물 반도체 소자의 발광 출력을 향상시키는데 유효한 것을 찾아냈다. 그렇지만, 자외 영역의 발광 파장보다 밴드 갭이 좁은 GaN이나 Al 함유율이 낮은 AlGaN은, 발광소자로서는 광흡수 요소가 되기 때문에, 초격자 스트레인 완충층안의 GaN이나 Al 함유율이 낮은 AlGaN의 양은 가능한 한 줄이는 것이 바람직하다. 그 때문에, 본 발명자 등은, 초격자 스트레인 완충층 안의, GaN이나 Al 함유율이 낮은 AlGaN으로 이루어진 층의 두께를 가능한 한 얇게 하는 것을 목표로 하였다.
그러나 여기서, AlN 템플릿(template) 상에 있어서는, AlN층은 비교적 평탄하게 성장하지만, GaN이나 Al 함유율이 낮은 AlGaN은, 횡방향에서의 결정 성장 속도가 작고, 층후(層厚)를 얇게 하는 만큼 평탄성이 양호한 결정을 얻는 것이 매우 어렵다. 그 때문에, GaN이나 Al 함유율이 낮은 AlGaN로 이루어진 층을 이용한 초격자 스트레인 완충층에서는, 평탄성이 악화되고, 초격자 구조의 면내 불균일이 커져, 초격자 스트레인 완충층 위에 적층하는 층의 결정성이 나빠지는 것을 알았다.
그 때문에, 본 발명자 등은, AlN 템플릿 기판 상에 Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을 평탄성이 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성한, 발광 출력이 높은 질화물 반도체 소자 및, 그러한 소자의 제조 방법을 개발하는 것을 목표로 하여, 열심히 연구를 실시하였다.
이 발명은, 상기 전류 특성의 과제를 유리하게 해결하는 것을 목적으로 하는 것이며, 본 발명의 질화물 반도체 소자는, 기판과, 상기 기판 상에 형성된 AlN로 이루어진 AlN 스트레인 완충층과, 상기 AlN 스트레인 완충층 상에 형성된 초격자 스트레인 완충층과, 상기 초격자 스트레인 완충층 상에 형성된 질화물 반도체층을 갖춘 질화물 반도체 소자이며, 상기 초격자 스트레인 완충층은, AlxGa1 － xN(0≤x≤0.25)으로 이루어지고, 한편, p형 불순물을 포함한 제1의 층과 AlN로 이루어진 제2의 층을 교대로 적층하여 초격자 구조를 형성한 것을 특징으로 한다. 이와 같이, 기판과 초격자 스트레인 완충층과의 사이에 AlN 스트레인 완충층을 형성하면, 기판과 초격자 스트레인 완충층과의 사이의 전위의 발생을 억제 함과 동시에, 질화물 반도체층에 있어서의 스트레인(strain) 발생을 억제하여 전위의 발생을 한층 더 저감시킬 수 있다. 또한, Al의 함유율이 낮은 제1의 층에 p형 불순물을 함유시킨 초격자 스트레인 완충층 상에 질화물 반도체층을 형성하면, 상기 질화물 반도체층을 베이스로 한 반도체 소자로서 기능하는 층을 적층하는 것으로써, 전류 특성의 양호한 질화물 반도체 소자를 얻을 수 있다. 덧붙여서, 본 발명에서는, 질화물 반도체층은, 특히 한정되는 것 없이, p형 질화물 반도체층, n형 질화물 반도체층, i형 질화물 반도체층 등의 임의의 질화물 반도체층으로 이루어질 수 있다. 또한, 본 발명에 대하여, i형 질화물 반도체층이란, Mg나 Si 등의 특정의 불순물을 의도적으로 첨가하고 있지 않은 질화물 반도체층(언도프층이라고도 한다)을 가리키며, i형 질화물 반도체층은, 이상적으로는 불순물을 전혀 포함하지 않는 반도체층인 것이 바람직하지만, 전기적으로 p형 또는 n형으로서 기능하지 않는 반도체층이면 좋다. 그 때문에, 본 발명에서는, 캐리어 밀도가 작은 것(예를 들면, 5×1016/cm3 미만의 것)을 i형이라고 칭할 수 있다.
또한, 이 발명은, 상기 발광 출력의 과제를 유리하게 해결하는 것을 목적으로 하는 것이며, 본 발명의 질화물 반도체 소자는, 기판과, 상기 기판 상에 형성된 AlN로 이루어진 AlN 스트레인 완충층과, 상기 AlN 스트레인 완충층 상에 형성된 초격자 스트레인 완충층과, 상기 초격자 스트레인 완충층 상에 형성된 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성된 발광층과, 상기 발광층 상에 형성된 p형 질화물 반도체층과, 상기 n형 질화물 반도체층에 전기적으로 연결된 n측 전극과, 상기 p형 질화물 반도체층에 전기적으로 연결된 p측 전극을 갖춘 질화물 반도체 소자이며, 상기 초격자 스트레인 완충층은, AlxGa1 － xN(0≤x≤0.25)로 이루어지고, 한편, p형 불순물을 포함한 제1의 층과, AlN로 이루어진 제2의 층을 교대로 적층하여 초격자 구조를 형성한 것을 특징으로 한다. 이와 같이, 기판과 초격자 스트레인 완충층과의 사이에 AlN 스트레인 완충층을 형성하면, 기판과 초격자 스트레인 완충층과의 사이에 전위의 발생을 억제함과 동시에, n형 질화물 반도체층~p형 질화물 반도체층에 있어서 스트레인(strain)의 발생을 억제하여 전위의 발생을 한층 더 저감시킬 수 있다. 또한, Al의 함유율이 낮은 제1의 층에 p형 불순물을 함유시킨 초격자 스트레인 완충층 상에 n형 질화물 반도체층을 형성하여 질화물 반도체 소자로 하면, 평탄한 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성하고, 발광 출력이 높은 질화물 반도체 소자를 얻을 수 있다.
여기서, 본 발명의 질화물 반도체 소자는, 상기 p형 불순물이 Mg, Zn, Ca 또는 Be인 것이 바람직하고, Mg 또는 Zn인 것이 보다 바람직하며, Mg인 것이 특히 바람직하다. 질화물 반도체에 대한 편석(偏析) 효과의 관점에서는, p형 불순물로서 Mg, Zn, Ca 또는 Be를 이용할 수 있으나, Mg나 Zn은 AlGaN이나 GaN의 횡방향의 결정 성장을 촉진하기 위한 횡방향 결정 성장 촉진 물질로서 적합하고, 그 중에서도, Mg는 다른 층으로 확산하기 어렵다는 점에서 횡방향 결정 성장 촉진 물질로서 특별히 적합하기 때문이다. 또한, 본 발명에서는, 안티-계면활성제(anti-surfactant) 효과에 의해 3 차원으로 결정 성장이 촉진되는 Si(n형 불순물)나 C 등이 아니고, 횡방향의 결정 성장이 촉진되는 Mg 등(p형 불순물)을 제1의 층에 포함하고 있으므로, 평탄한 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성할 수 있다. 더욱이 본 발명에서는, 「p형 불순물」이라고 기재하고 있지만, 본 발명의 질화물 반도체 소자에서는, 상기의 불순물이 활성화하고 있는가는 중요하지 않으며, 활성화하고 있지 않아도 좋다.
또한, 본 발명의 질화물 반도체 소자는, 상기 제1의 층의 두께가 0.1~3㎚인 것이 바람직하다. 초격자 스트레인 완충층을 형성하는 층의 두께가 얇을수록 질화물 반도체 소자의 발광 출력이 향상되는 바,, 제1의 층의 두께를 3㎚ 이하, 보다 바람직하게는 2㎚ 이하이면, 발광 출력이 높은 질화물 반도체 소자를 얻을 수 있기 때문이다. 또한, 초격자 스트레인 완충층을 형성하는 층의 두께가 얇을수록 질화물 반도체 소자의 전류 특성이 향상되기 때문이다. 한편, 두께 0.1㎚ 미만의 층을 제막제어하는 것은 곤란하기 때문이다.
또한, 본 발명의 질화물 반도체 소자는, 상기 제1의 층 중의 상기 p형 불순물의 농도가, 5×1016cm-3 이상 2×1019cm-3 미만인 것이 바람직하고, 7×1017cm-3~1.7×1019cm-3으로 하는 것이 보다 바람직하다. p형 불순물의 농도를 5×1016cm-3 이상으로 하면, 초격자 스트레인 완충층의 평탄성을 보다 향상시켜 평탄성 및 결정성이 양호한 질화물 반도체층이나 n형 질화물 반도체층을 형성할 수 있기 때문이다. 또한, p형 불순물의 농도가 2×1019cm-3 이상에서는, 불순물의 응축이 일어나 초격자 스트레인 완충층의 결정성이 악화되어, 이어서 적층되는 질화물 반도체층이나 n형 질화물 반도체층등의 평탄성 및 결정성에 악영향을 미치기 때문이다. 더욱이, 본 발명에서, p형 불순물 농도란, SIMS에 의한 측정치를 나타낸다.
여기서, 본 발명의 질화물 반도체 소자의 제조 방법은, 기판 상에 AlN로 이루어진 AlN 스트레인 완충층을 형성하는 공정과, 상기 AlN 스트레인 완충층 상에 초격자 스트레인 완충층을 형성하는 공정과, 상기 초격자 스트레인 완충층 상에 질화물 반도체층을 형성하는 공정을 포함한 질화물 반도체 소자의 제조 방법이며, 상기 초격자 스트레인 완충층을 형성하는 공정은, AlxGa1 － xN(0≤x≤0.25)로 이루어지고, 한편, p형 불순물을 포함한 제1의 층과, AlN로 이루어진 제2의 층을 교대로 적층하여 초격자 구조를 형성하는 공정인 것을 특징으로 한다. 이와 같이, 기판과 초격자 스트레인 완충층과의 사이에 AlN 스트레인 완충층을 형성하면, 기판과 초격자 스트레인 완충층과의 사이의 전위의 발생을 억제함과 동시에, 질화물 반도체층에 있어서의 스트레인(strain)의 발생을 억제하여 전위의 발생을 한층 더 저감시킬 수 있다. 또한, Al의 함유율이 낮은 제1의 층에 p형 불순물을 함유시켜 초격자 스트레인 완충층을 형성함과 동시에, 상기 초격자 스트레인 완충층 위에 질화물 반도체층을 형성하여 질화물 반도체 소자라고 하면, 상기 질화물 반도체층을 베이스로 하는 반도체 소자로서 기능하는 층을 더 적층하는 것으로써, 전류 특성의 양호한 질화물 반도체 소자를 얻을 수 있다. 또한, 본 발명에서는, 질화물 반도체층은, 특히 한정되는 것 없이, p형 질화물 반도체층, n형 질화물 반도체층, i형 질화물 반도체층등의 임의의 질화물 반도체층으로 할 수 있다. 더욱이 본 발명에서, i형 질화물 반도체층이란, Mg나 Si 등의 특정의 불순물을 의도적으로는 첨가하고 있지 않는 질화물 반도체층(언도프층이라고도 한다)을 가리키며, i형 질화물 반도체층은, 이상적으로는 불순물을 전혀 포함하지 않는 반도체층인 것이 바람직하지만, 전기적으로 p형 또는 n형으로서 기능하지 않는 반도체층이면 좋다. 그 때문에, 본 발명에서는, 캐리어 밀도가 작은 것(예를 들면, 5×1016/cm3 미만의 것)를 i형이라고 칭할 수 있다.
또한, 본 발명의 질화물 반도체 소자의 제조 방법은, 기판 상에 AlN로 이루어진 AlN 스트레인 완충층을 형성하는 공정과, 상기 AlN 스트레인 완충층 상에 초격자 스트레인 완충층을 형성하는 공정과, 상기 초격자 스트레인 완충층 상에 n형 질화물 반도체층을 형성하는 공정과, 상기 n형 질화물 반도체층 상에 발광층을 형성하는 공정과, 상기 발광층 상에 p형 질화물 반도체층을 형성하는 공정과, 상기 n형 질화물 반도체층에 전기적으로 연결된 n측 전극을 형성하는 공정과, 상기 p형 질화물 반도체층에 전기적으로 연결된 p측 전극을 형성하는 공정을 포함한 질화물 반도체 소자의 제조 방법이며, 상기 초격자 스트레인 완충층을 형성하는 공정은, AlxGa1 － xN(0≤x≤0.25)로 이루어진, 한편, p형 불순물을 포함한 제1의 층과, AlN로 이루어진 제2의 층을 교대로 적층하여 초격자 구조를 형성하는 공정인 것을 특징으로 한다. 이와 같이, 기판과 초격자 스트레인 완충층과의 사이에 AlN 스트레인 완충층을 형성하면, 기판과 초격자 스트레인 완충층과의 사이의 전위의 발생을 억제함과 동시에, n형 질화물 반도체층~p형 질화물 반도체층에 있어서의 스트레인(strain)의 발생을 억제하여 전위의 발생을 한층 더 저감시킬 수 있다. 또한, Al의 함유율이 낮은 제1의 층에 p형 불순물을 함유시켜 초격자 스트레인 완충층을 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 n형 질화물 반도체층을 형성하여 질화물 반도체 소자로 하면, 평탄한 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성하고, 발광 출력이 높은 질화물 반도체 소자를 얻을 수 있다.
여기서, 본 발명의 질화물 반도체 소자의 제조 방법은, 상기 n측 전극을 형성하는 공정은, 상기 발광층 상에 p형 질화물 반도체층을 형성한 후에, 상기 n형 질화물 반도체층의 상기 발광층측의 일부를 노출시켜, 상기 노출시킨 일부에 n측 전극을 형성하는 것을 포함하는 것이 바람직하다.
또한, 본 발명의 질화물 반도체 소자의 제조 방법은, 상기 p형 불순물이 Mg, Zn, Ca 또는 Be인 것이 바람직하고, Mg 또는 Zn인 것이 보다 바람직하고, Mg인 것이 특히 바람직하다. 질화물 반도체에 대한 편석 효과의 관점에서는, p형 불순물로서 Mg, Zn, Ca 또는 Be를 이용할 수 있으나, Mg나 Zn는 AlGaN이나 GaN의 횡방향의 결정 성장을 촉진하기 위한 횡방향 결정 성장 촉진 물질로서 적합하고, 그 중에서도 Mg는 다른 층에 확산되기 어렵다는 점에서 횡방향 결정 성장 촉진 물질로서 특별히 적합하기 때문이다. 또한, 본 발명에서는, 안티-계면활성제(anti-surfactant) 효과에 의해 3 차원에서 결정 성장이 촉진되는 Si(n형 불순물)나 C등이 아니고, 횡방향의 결정 성장이 촉진되는 Mg등 (p형 불순물)을 제1의 층에 포함하게 하고 있으므로, 평탄한 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성할 수 있다.덧붙여 본 발명에서는, 「p형 불순물」이라고 기재하고 있으나, 본 발명의 질화물 반도체 소자에서는, 상기의 불순물이 활성화하고 있는는 중요하지 않으며, 활성화하고 있지 않아도 좋다.
또한, 본 발명의 질화물 반도체 소자의 제조 방법은, 상기 제1의 층의 두께를 0.1~3㎚로 하는 것이 바람직하다. 초격자 스트레인 완충층을 형성하는 층의 두께가 얇을수록 질화물 반도체 소자의 발광 출력이 향상되는 바, 제1의 층의 두께를 3㎚ 이하, 보다 바람직하게는, 2㎚ 이하로 하면, 발광 출력이 높은 질화물 반도체 소자를 얻을 수 있기 때문이다. 또한, 초격자 스트레인 완충층을 형성하는 층의 두께가 얇을수록 질화물 반도체 소자의 전류 특성이 향상하기 때문이다. 한편, 두께 0.1㎚ 미만의 층을 성막 제어하는 것은 곤란하기 때문이다.
또한, 본 발명의 질화물 반도체 소자의 제조 방법은, 상기 제1의 층중에 상기 p형 불순물의 농도를 5×1016cm- 3이상 2×1019cm-3 미만으로 하는 것이 바람직하다. p형 불순물의 농도를 5×1016cm-3 이상이라고 하면, 초격자 스트레인 완충층의 평탄성을 보다 향상시켜 평탄성 및 결정성이 양호한 질화물 반도체층이나 n형 질화물 반도체층을 형성할 수 있기 때문이다. 또한, p형 불순물의 농도가 2×1019cm-3 이상에서는, 불순물의 응축이 일어나 초격자 스트레인 완충층의 결정성이 악화되어, 이어서 적층되는 질화물 반도체층이나 n형 질화물 반도체층 등의 평탄성 및 결정성에 악영향을 미치기 때문이다. 더욱이 본 발명에서, p형 불순물 농도란, SIMS에 의한 측정치를 나타낸다.
본 발명에 의하면, Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을, 기판 상의 AlN 스트레인 완충층 상에 평탄성이 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 질화물 반도체층을 형성하여, 전류 특성이 양호한 질화물 반도체 소자를 제공할 수 있다.
또한, 본 발명에 의하면, Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을 기판 상의 AlN 스트레인 완충층 상에 평탄성이 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성하여, 발광 출력이 높은 질화물 반도체 소자를 제공할 수 있다.
[그림 1] 본 발명의 질화물 반도체 소자의 일례를 모식적으로 나타내는 단면도이다.
[그림 2] (a) 및 (b)는, 본 발명의 질화물 반도체 소자의 제조 방법의 일례를 설명하는 설명도이다.
[그림 3] 본 발명의 질화물 반도체 소자의 다른 예를 모식적으로 나타내는 단면도이다.
[그림 4] (a)는, 본 발명의 실시 예의 질화물 반도체 소자의 초격자 스트레인 완충층의 최표면 AFM상이며, (b)는, 본 발명의 비교 예의 질화물 반도체 소자의 초격자 스트레인 완충층의 최표면 AFM상이다.
[그림 5] (a)는, 본 발명의 참고예로 제작한 GaN 단막층의 SIMS 프로파일이며, (b)는, 본 발명의 실시 예의 질화물 반도체 소자의 SIMS 프로파일이다.
[그림 6] (a)은, 본 발명의 실시예의 질화물 반도체 소자의 i형 질화물 반도체층의 최표면 AFM상이며, (b)는, 본 발명의 비교 예의 질화물 반도체 소자의 i형 질화물 반도체층의 최표면 AFM상이다.
[그림 7] AlxGa1 － xN 결정의 광 발광 방출 파장과 강도와의 관계를 나타내는 그래프이다.
이하, 도면을 참조하여 본 발명의 실시의 형태를 상세하게 설명한다.여기에, 본 발명의 질화물 반도체 소자의 일례는, 그림 1에 그 단면을 모식적으로 나타낸 것과 같이, 기판(1)과, 기판(1) 상에 형성된 AlN 스트레인 완충층(2)과, AlN 스트레인 완충층(2) 상에 형성된 초격자 스트레인 완충층(3)과, 초격자 스트레인 완충층(3) 상에 형성된 n형 질화물 반도체층(4)과, n형 질화물 반도체층(4) 상에 형성된 발광층(5)과, 발광층(5) 상에 형성된 p형 질화물 반도체층(6)과 n형 질화물 반도체층(4)에 전기적으로 연결된 n측 전극(7)과, p형 질화물 반도체층(6)에 전기적으로 연결된 p측 전극(8)을 갖춘 질화물 반도체 소자(10)이다. 그리고, 이 질화물 반도체 소자(10)의 초격자 스트레인 완충층(3)은, AlxGa1 － xN(0≤x≤0.25)로 이루어지고, 한편, p형 불순물을 포함한 제1의 층(31)과, AlN로 이루어진 제2의 층(32)를 교대로 적층하여 초격자 구조를 형성한 것이다. 또한, 그림 1에서는 초격자 스트레인 완충층(3)의 적층 구조의 일부를 생략하고 있다.
여기서, 기판(1)으로는, 예를 들면, 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 게르마늄(Ge) 기판, 질화 갈륨(GaN) 기판, 질화 알루미늄 갈륨(AlGaN) 기판 또는 질화 알루미늄(AlN) 기판 등을 이용할 수 있다.
또한, AlN 스트레인 완충층(2)으로는, MOCVD법, MOVPE법, HVPE법, MBE법 등의 기존의 기법을 이용하여 기판(1) 상에 에피택셜 성장시킨, 예를 들면, 두께 20~1500㎚, 바람직하게는, 500~1500㎚, 보다 바람직하게는, 800~1000㎚의 AlN로 이루어진 층을 이용할 수 있다.
초격자 스트레인 완충층(3)으로는, 제1의 층(31)과 제2의 층(32)을 기존의 기법을 이용하여 교대로 에피택셜 성장시켜, 초격자 구조로 한 것을 이용할 수 있다. 더욱이, 제1의 층(31) 및 제2의 층(32)를 교대로 적층하여 초격자 구조로 할 때의 제1의 층(31)의 각층의 두께는, 예를 들면 0.1~3㎚, 바람직하게는, 2㎚ 이하로 할 수 있으며, 제2의 층(32)의 각층의 두께는, 예를 들면 0.1~9㎚, 바람직하게는, 0.9~9㎚로 할 수 있다. 또한, 제1의 층(31) 및 제2의 층(32)의 적층수는, 예를 들면 제1의 층(31)으로 제2의 층(32)와의 조합이 20~70쌍, 바람직하게는 20~50쌍이 되도록 할 수 있다. 이러한 적층수라면, 전위의 발생을 충분히 억제할 수 있기 때문이다.
또한, 초격자 스트레인 완충층(3)은, AlN 스트레인 완충층(2) 측에서는 AlN로 이루어진 제2의 층의 두께가 두껍고(제2의 층의 비율이 많고), n형 질화물 반도체층(4) 측에 걸쳐 제1의 층에 대한 제2의 층의 비율이 점차 감소하는 것이 바람직하다. 이러한 구성이라고 하면, n형 질화물 반도체층(4)의 결정성의 새로운 향상을 얻을 수 있기 때문이다.
또한, 초격자 스트레인 완충층(3)은, 전체적으로는 도전성이 실질적으로는 없고(예를 들면, 시트 저항 측정 장치로 측정한 비저항이 10Ω·㎝/□ 이상이고), SIMS로 측정한 초격자 스트레인 완충층(3)의 전체적으로인 불순물 농도는 1×1018cm-3 이하인 것이 바람직하고, 7×1017cm-3 이하인 것이 더욱 바람직하다. 불순물 농도가 1×1018cm-3 초과되면, 질화물 반도체 소자에 싸이리스터(thyristor) 불량을 일으킬 우려가 있기 때문이다.
여기서, 일반적으로 AlN층에 대한 p형 불순물의 도입은 곤란하며, 결정성의 열화를 수반한다. 이것에 대하여, 본 발명에서의 초격자 스트레인 완충층은 도전성을 요구하지 않기 때문에, 제2의 층(32) 중의 불순물의 양은, 제1의 층(31)으로부터의 불가피한 불순물 확산분을 제외하고, 통상의 불순물 도프량 정도보다 꽤 작은 것이 바람직하다.
여기서, 제1의 층(31)으로서는, AlxGa1 － xN(0≤x≤0.25), 보다 바람직하게는 AlxGa1－ xN(0≤x≤0.23)로 이루어지고, 한편, p형 불순물을 포함한, Al 함유율이 낮은 층을 이용할 수 있다. 또한, p형 불순물로서는, 예를 들면 Mg, Zn, Ca 또는 Be를 이용할 수 있으며, 상기 p형 불순물은, 제1의 층(31) 중에 원료 가스와 동시에 공급하는 것으로써, 혹은, AlN 스트레인 완충층(2)이나 제2의 층(32) 상에 간헐적으로 공급한 후에 제1의 층(31을 형성하여 p형 불순물을 제1의 층(31) 중에 확산시키는 것으로, 제1의 층(31) 중에 함유시킬 수 있다. 또한, 제1의 층(31) 중에 p형 불순물의 농도는, 예를 들면, 5×1016cm- 3이상 2×1019cm-3 미만, 바람직하게는 7×1017~ 1.7×1019cm-3, 보다 바람직하게는 7×1018~1.7×1019cm-3으로 할 수 있다.
또한, 예를 들면, 기판(1) 상에 대기 중의 산소 등이 부착하고 있는 상태로 AlN 스트레인 완충층(2) 및 초격자 스트레인 완충층(3)을 적층했을 경우 등에는, 확산 등에 의해 제1의 층(31) 중에 산소(O)가 혼입하는 경우가 있다. 그러나, 이러한 산소는, 질화물 반도체 소자(10)의 발광 출력의 저하의 원인이 되기 때문에, 제1의 층(31) 중의 산소의 농도는, 1×1018cm-3 이하인 것이 바람직하다.
그리고, n형 질화물 반도체층(4)로서는, Si 등을 도프한 AlcGa1 － cN(단, 0≤c≤1)로 이루어진 층을 이용할 수 있고, 발광층 5로서는, AldIneGa1 －d－ eN(단, 0≤d≤1, 0≤e≤1, 0≤d＋e≤1)로 이루어진 층을 이용할 수 있으며, p형 질화물 반도체층(6)으로서는, Mg, Zn, Ca 또는 Be를 도프한 AlfGa1 － fN(단, 0≤f≤1)으로 이루어진 층을 이용할 수 있다. 또한, 각 층의 두께는, 예를 들면, n형 질화물 반도체층(4)은 1300~1400㎚, 발광층(5)은 50~80㎚, p형 질화물 반도체층(6)은 200~300㎚가 될 수 있다. 또한, 이러한 층은 기존의 기법을 이용하여 에피택셜 성장시키는 것으로 형성할 수 있다.
또한, n측 전극(7)으로서는, 예를 들어, 진공 증착법에 의해 Ti 함유막 및 Al 함유막을 차례차례 증착시킨 TiAl 전극을 이용할 수 있고, p측 전극(8)으로서는, 예를 들어, 진공 증착법에 의해 Ni 함유막 및 Au 함유막을 차례차례 증착시킨 NiAu 전극을 이용할 수 있다.
그리고, 질화물 반도체 소자(10)는, 예를 들면, 이하와 같이 제조할 수 있다.
우선, 그림 2(a)에 나타낸 바와 같이, 기판(1) 상에, 예를 들면, MOCVD법을 이용하여, AlN 스트레인 완충층(2), 초격자 스트레인 완충층(3), n형 질화물 반도체층(4), 발광층(5), p형 질화물 반도체층(6)을 순서대로 에피택셜 성장시켜 에피텍셜 적층체를 형성한다. 다음에, 그림 2(b)에 나타낸 바와 같이, 드라이 에칭법을 이용하여, n형 질화물 반도체층(4), 발광층(5), p형 질화물 반도체층(6)의 일부를 에칭하여, n형 질화물 반도체층(4)의 발광층(5) 측(그림 2(b)에서는 위쪽)의 일부를 노출시킨다.그리고, 마지막으로, n측 전극(7) 및 p측 전극(8)을 진공 증착법에 의해 형성하여 n형 질화물 반도체층(4) 및 p형 질화물 반도체층(6)과 전기적으로 연결시켜, 도 1에 나타낸 질화물 반도체 소자(10)로 한다.
그리고, 이와 같이 제조한 질화물 반도체 소자(10)에서는, 초격자 스트레인 완충층(3)을 형성하는 제1의 층(31) 및 제2의 층(32) 중에, Al 함유율이 낮은 층(제1의 층(31))에 p형 불순물이 함유되어 있으므로, 제1의 층(31)의 횡방향 결정 성장이 촉진되어 초격자 스트레인 완충층(3)의 평탄성이 향상된다. 따라서, 초격자 스트레인 완충층(3) 상에 형성된 n형 질화물 반도체층(4)의 평탄성 및 결정성이 향상되고, 게다가 발광층(5) 및 p형 질화물 반도체층(6)의 결정성도 향상되어 높은 발광 출력의 질화물 반도체 소자(10)를 얻을 수 있다.
또한, 본 발명의 질화물 반도체 소자는, AlN 스트레인 완충층을 갖는 AlN 템플릿 기판을 이용하고, 그 위에 에피택셜 성장층을 형성할 때는, 초격자 스트레인 완충층과 AlN 템플릿 기판과의 사이에, 초기층으로서 AlN층을 형성해도 좋다. 또한, 본 발명의 질화물 반도체 소자의 n형 질화물 반도체층 및 p형 질화물 반도체층은, 적층체라고 해도 좋다. 구체적으로는, n-클래드층, n-컨택트층의 적층체나, p-클래드층, p-컨택트층의 적층체라고 해도 좋다. 또한, 기판 상에 형성하는 AlN 스트레인 완충층은, 예를 들면, GaN이나 AlGaN 등 다른 질화물 반도체로 이루어진 질화물 반도체층을 이용한 스트레인 완충층이라고 해도 좋다.
이상, 본 발명의 질화물 반도체 소자에 대해서, 질화물 반도체 발광소자를 예로 들어 설명하였지만, 본 발명의 질화물 반도체 소자는, 상기 일례의 질화물 반도체 발광소자로 한정되는 것은 아니다.
구체적으로는, 본 발명의 질화물 반도체 소자의 다른 예는, 그림 3에 그 단면을 모식적으로 나타낸 바와 같이, 기판(1)과, 기판(1)상에 형성된 AlN 스트레인 완충층(2)과, AlN 스트레인 완충층(2) 상에 형성된 초격자 스트레인 완충층(3)과, 초격자 스트레인 완충층(3)상에 형성된 질화물 반도체층(4')를 갖춘 질화물 반도체 소자(20)이며, 이 질화물 반도체 소자(20)의 초격자 스트레인 완충층(3)은, AlxGa1 － xN(0≤x≤0.25)로 이루어지고, 한편, p형 불순물을 포함한 제1의 층(31)과 AlN로 이루어진 제2의 층(32)을 교대로 적층하여 초격자 구조를 형성한 것이다. 그리고, 이 질화물 반도체 소자(20)는, 예를 들면, HEMT 등의 전자 디바이스에 이용할 수 있다. 또한, 그림 3에서는 초격자 스트레인 완충층(3)의 적층 구조의 일부를 생략하고 있다. 또한, 그림 3에서는, 앞의 일례의 질화물 반도체 소자와 같은 구성을 가지는 부위를 동일한 부호를 이용하여 나타내고 있다.
여기서, 이 질화물 반도체 소자(20)의 기판(1), AlN 스트레인 완충층(2) 및 초격자 스트레인 완충층(3)은 앞의 일례와 같은 구성 및 조성으로 할 수 있다.
질화물 반도체층(4')은, 복수층의 III족 질화물층을 에피택셜 성장시켜 형성되고, Ba1Alb1Gac1Ind1N(0≤a1≤1, 0＜b1≤1, 0≤c1≤1, 0≤d1≤1, a1＋b1＋c1＋d1=1) 재료로 이루어진 채널층(4'a) 및 채널층(4'a)보다 밴드갭이 큰 Ba2Alb2Gac2Ind2N(0≤a2≤1, 0＜b2≤1, 0≤c2≤1, 0≤d2≤1, a2＋b2＋c2＋d2≤1) 재료로 이루어진 전자 공급층(4'b)을 가질 수 있다. 또한, 채널층(4'a) 및 전자 공급층(4'b)의 양층은, 단일 또는 복수의 조성으로 구성할 수 있다. 또한, 합금 산란을 피하여, 전류 도통 부분의 비저항을 낮추기 위해서는, 채널층(4'a)에서 적어도 전자 공급층(4'b)와 접하는 부분은, GaN 재료로 구성하는 것이 바람직하다. 또한, 이 질화물 반도체(20)를 HEMT에 이용하는 경우에는, 전자 공급층(4'b)의 표면에 소스 전극, 드레인 전극 및 게이트 전극을 배설하여 HEMT를 형성할 수 있다.
그리고, 질화물 반도체 소자(20)은, 예를 들면, MOCVD법을 이용하고, Si 기판 등의 기판(1)상에, AlN 스트레인 완충층(2), 초격자 스트레인 완충층(3) 및 질화물 반도체층(4')을 순서대로 에피택셜 성장시켜 에피텍셜 적층체를 형성함으로써, 제조할 수 있다.
그리고, 이와 같이 제조한 질화물 반도체 소자(20)에서는, 초격자 스트레인 완충층(3)을 형성하는 제1의 층(31) 및 제2의 층(32) 중에, Al 함유율이 낮은 층(제1의 층(31))에 p형 불순물이 함유되어 있으므로, 제1의 층(31)의 횡방향 결정 성장이 촉진되어 초격자 스트레인 완충층(3)의 평탄성이 향상된다. 따라서, 초격자 스트레인 완충층(3) 상에 형성된 질화물 반도체층(4')의 평탄성 및 결정성이 향상되므로, 전류 특성이 양호한 질화물 반도체 소자(20)를 얻을 수 있다.
또한, 본 발명의 질화물 반도체 소자는, AlN 스트레인 완충층을 갖는 AlN 템플릿 기판을 이용하고, 그 위에 에피택셜 성장층을 형성할 때는, 초격자 스트레인 완충층과 AlN 템플릿 기판과의 사이에, 초기층으로서 AlN층을 형성해도 좋다. 또한, 본 발명의 질화물 반도체 소자는, 용도에 맞추어 임의의 구조 및 조성으로 할 수 있다.
실시예
이하, 실시예를 이용하여 본 발명을 보다 상세하게 설명하지만, 본 발명은 아래와 같은 실시예에 어떤 한정이 되지 않는다. 또한, 이하의 실시예 및 비교예의 기재에서 Al 조성은 기판 중앙부에서의 값을 기재하였다.
(실시예 1)
사파이어 기판 (0001)면에서 AlN 스트레인 완충층을 갖는 AlN 템플릿 위에, MOCVD법에 의해, 초기층으로서 AlN층(두께 27㎚)을 적층한 후, 초격자 스트레인 완충층, n형 질화물 반도체층, 발광층, p형 질화물 반도체층을 차례차례 에피택셜 성장시켜, 에피텍셜 적층체를 형성하였다. 그 후, 드라이 에칭법에 의해 n형 질화물 반도체층을 일부 노출시켜, n측 전극(Ti/Al)을 n형 질화물 반도체층 상에 형성하고, p측 전극(Ni/Au)을 p형 질화물 반도체층 상에 형성하여 질화물 반도체 소자를 제작하였다. 또한, AlN 스트레인 완충층은 두께가 800㎚이며 전위 밀도가 1×1010cm-2 이하인 것을 사용하였다. 또한, 초격자 스트레인 완충층은 제1의 층을 GaN으로 하고, AlN층(두께 9㎚)과 GaN층(두께 2.1㎚)을 교대로 20쌍 적층한 초격자층 I와, AlN층(두께 2.7㎚)과 GaN층(두께 2.1㎚)을 교대로 30쌍 적층한 초격자층 II와, AlN층(두께 0.9㎚)과 GaN층(두께 2.1 ㎚)을 교대로 50쌍 적층한 초격자층 III를 차례차례 적층한 구조로 하여, GaN층(제1의 층)에는, Mg를 첨가하였다. 그 외에, 제작한 질화물 반도체 소자의 구조를 표 1에, 초격자 스트레인 완충층 및 AlN 초기층의 제작 조건을 표 2에 나타낸다.
또한, 실시예 1의 초격자 스트레인 완충층에 있어서의 비저항을 측정하기 위하여, 초격자 스트레인 완충층을 형성한 단계의 샘플에 대하여, 시트 저항 측정 장치로 비저항을 측정한 결과, 비저항은 15.2Ω·cm/□였다.
소자구조
 Al 조성
(x의 값)		 적층수
(쌍)		 한층 당 두께
(㎚) 		총 두께
p형 질화물
반도체층



 p-컨택트층 0 1 20 20
p-클래드층 0.22 1 160 160
p-가이드층 0.22 1 60 60
p-블럭층 0.43 1 10 10
i-가이드층 0.17 1 10 10
발광층


 우물층 0.15 5


 3 15
i-배리어층 0.17 3.3 16.5
n-배리어층 0.17 3.3 16.5
i-배리어층 0.17 3.3 16.5
n형 질화물
반도체층


 n-가이드층 0.2 1 60 60
n-클래드층 0.23 1 300 300
n-컨택트층 0.23 1 1000 1000
i-표면층 0.23 1 200 200
초격자
스트레인 완충층

 초격자층 Ⅲ
 0 50
 2.1 105
1 0.9 45
초격자층 Ⅱ
 0 30
 2.1 63
1 2.7 81
초격자층 Ⅰ
 0
20		 2.1 42
1 9 180
AlN 초기층 1 1 27 27
소자구조 Al 조성
(x의 값)		 TMG
(sccm)		 TMA
(sccm)		 NH3
(slm)		 Cp2Mg
(sccm)
초격자
스트레인 완충층
 초격자층 Ⅲ
 0 20 - 10 25
1 - 10 0.5 -
초격자층 Ⅱ
 0 20 - 10 25
1 - 10 0.5 -
초격자층 Ⅰ
 0 20 - 10 25
1 - 10 0.5 -
AlN 초기층 1 - 10 0.5 -
(비교예 1)
초격자 스트레인 완충층 중에서 GaN층에 Mg를 첨가하지 않은 것 외에는, 실시예 1과 동일하게 하여 질화물 반도체 소자를 제작하였다.
(실시예 2－1)
초격자 스트레인 완충층 중에서 제1의 층을 GaN이 아닌 AlxGa1 － xN(x=0.15)로 한 것 외에는, 실시예 1과 동일하게 하여 질화물 반도체 소자를 제작하였다.
(비교예 2－1)
초격자 스트레인 완충층 중에서 AlxGa1 － xN(x=0.15)층에 Mg를 첨가하지 않은 것 외에는, 실시예 2－1과 동일하게 하여 질화물 반도체 소자를 제작하였다.
(실시예 2－2)
초격자 스트레인 완충층 중에서 제1의 층을 GaN이 아닌 AlxGa1 － xN(x=0.23)으로 한 것 외에는, 실시예 1과 동일하게 하여 질화물 반도체 소자를 제작하였다.
(비교예 2－2)
초격자 스트레인 완충층 중에서 AlxGa1 － xN(x=0.23)층에 Mg를 첨가하지 않은 것 외에는, 실시예 2－2와 동일하게 하여 질화물 반도체 소자를 제작하였다.
(비교예 3)
초격자 스트레인 완충층 중에서 제1의 층을 AlxGa1 － xN(x=0.43)으로 하고 에피텍셜 적층체를 형성할 때까지는 실시예 2－1와 동일한 조작을 실시하였다. 발광 출력은 확인하지 않고 있다.
(비교예 4)
초격자 스트레인 완충층 중에서 AlxGa1 － xN(x=0.43)에 Mg를 첨가하지 않은 것 외에는, 비교예 3과 동일하게 하여 에피텍셜 적층체를 형성하였다.
(초격자 스트레인 완충층의 평탄성 평가)
실시예 1, 2－1, 2－2 및 비교예 1, 2－1, 2－2, 3, 4에 있어서, 초격자 스트레인 완충층을 형성하는 단계의 샘플에 대하여 원자간력 현미경(AFM)을 이용하여 초격자 스트레인 완충층의 표면을 관찰하고, n형 질화물 반도체층의 표면 거질기(Ra)를 구하였다.결과를 표 3에 나타낸다. 또한, 실시예 1 및 비교예 1과 관련하여, 초격자 스트레인 완충층의 최표면 상태를 그림 4(a) 및 (b)에 나타낸다.
(n형 질화물 반도체층의 결정성의 평가)
실시예 1, 2－1, 2－2 및 비교예 1, 2－1, 2－2, 3, 4에 있어서, 에피텍셜 적층체를 형성하는 단계의 샘플을 X선 회절 장치로 분석하여, n형 질화물 반도체층~p형 질화물 반도체층을 형성하고 있는 결정의 (002)면 및 (102)면에 상당하는 피크의 반치폭을 구하였다. 결과를 표 3에 나타낸다. 또한, 반치폭은 작을 수록 결정성이 양호하고, 특히, (102)면이 발광층에 영향을 주기 쉽기 때문에, (102)면에 상당하는 피크의 반값폭이 작은 것이 바람직하다.
(질화물 반도체 소자의 발광 출력의 평가)
실시예 1, 2－1, 2－2 및 비교예 1, 2－1, 2－2에 있어서, 에피텍셜 적층체를 형성하는 단계에서, 성장면에 다이아몬드 펜으로 표시하여 n형 질화물 반도체층을 노출시킨 점과 상기 노출시킨 점으로부터 1.5㎜ 떨어진 점에 도트 형상 In을 물리적으로 눌러서 성형한 2점을 n형 및 p형 전극으로 하여, 간편하게 질화물 반도체 소자를 제작하였다. 그리고, 그것들에 프로브를 접촉하여, 통전 후의 광출력을 이면에서 사출시켜, 광섬유를 통해서 멀티·채널형 분광기로 도광하여, 스펙트럼의 피크 강도를 W 환산하여 발광 출력(Po)를 구하였다. 결과를 표 3에 나타낸다.

 제1의 층의 조건 표면거칠기 반치폭(초) Po
(㎼)
Mg 첨가 x의 값 Ra(㎚) (002)면 (102)면
실시예 1 있음 0 0.21 268 482 178.8
비교예 1 없음 0 0.49 329 611 10.6
실시예 2-1 있음 0.15 0.26 310 512 168.2
비교예 2-1 없음 0.15 0.52 253 581 30.7
실시예 2-2 있음 0.23 0.40 426 549 45.1
비교예 2-2 없음 0.23 0.53 232 553 44.8
비교예 3 있음 0.43 2.63 273 3474 -
비교예 4 없음 0.43 0.79 290 1614 -
표 3에서, 초격자 스트레인 완충층 중에서 GaN층에 Mg를 첨가한 실시예 1, 2－1 및 2－2에서는, n형 질화물 반도체층의 평탄성 및 결정성이 향상되고, 질화물 반도체 소자의 발광 출력이 현저하게 향상되는 것을 알 수 있다.
또한, 제1의 층에 Mg를 첨가하는 것으로 인한 평탄성 및 결정성의 향상 및 출력의 향상 효과는, 제1의 층의 Al 조성이 x=0에서 크고, x=0.43에서는 반대로 악화되는 것을 알 수 있다. 따라서, 제1의 층을 형성하는 AlxGa1 － xN의 조성은 0≤x≤0.25로 하고, 0≤x≤0.15로 하는 것이 보다 바람직하다.
또한, x=0.25를 넘으면, 결함이 많이 도입되기 시작하여 결정성의 값도 비약적으로 나빠진다. 그림 7은 AlxGa1 － xN에 있어서의 광 발광 평가의 결과를 나타낸다.해당 측정은 Ar 레이저와 SHG 결정을 이용하여 244㎚인 레이저를 발생시켜, 웨이퍼 중앙 부분을 측정하였다. 해당 평가에 의해서, AlxGa1 － xN에 있어서의 x의 값이나, 결정 중에 존재하는 결함의 양의 증감을 볼 수 있다. 광 발광에 있어서의 발광 파장으로부터 x(Al조성)의 변환에 대해서는, Yun　F.etal, J.Appl.Phys.92, 4837(2002)에 기재된 보잉 파라미터(bowing parameter)를 이용하였다.
소정의 AlxGa1 － xN를 성장하여, x=0.21, 0.25, 0.30에 있어서의 광 발광 파장에 대해서, AlxGa1 － xN의 피크(최단 파장으로 볼 수 있는 피크) 강도에서 규격화한 것으로 비교하면, x=0.21에서는 장파장측에서 특별히 큰 피크를 볼 수 없다. 장파장측에서 볼 수 있는 피크는 AlxGa1 － xN의 밴드갭과는 다른 에너지 준위가 있는 것을 나타내기 위하여, 결정 중에 결함, 특히, 점결함이 도입되고 있는 것을 시사한다.즉, Al0 .21Ga0 .79N은 결정 결함이 적은 것을 나타내고 있다. 그에 대하여, x=0.25가 되는 Al0 .25Ga0 .75N에서는 380㎚ 부근에 피크가 출현하기 시작한다. 게다가 x=0.30이 되는 Al0 .30Ga0 .70N에서는 Al0 .30Ga0 .70N의 피크 강도보다 최대 6배 정도의 결함 기인의 피크가 출현하고 있다. 이것으로부터, x=0.43에서는 급격하게 AlxGa1 － xN 결정 내에 결함이 도입되어, 그 결과, X선 측정에 있어서의 반치폭의 값도 급격하게 악화되는 것이라고 생각할 수 있다.
(실시예 3)
초격자 스트레인 완충층의 GaN층을 형성할 때의 Mg가스 유량을 2배로 한 것 외에는, 실시예 1과 동일하게 하여 질화물 반도체 소자를 제작하였다. 그리고, 실시예 1과 동일하게 하여, 초격자 스트레인 완충층의 평탄성, 에피텍셜 적층체의 결정성 및 질화물 반도체 소자의 발광 출력을 평가하였다. 결과를 표 4에 나타낸다.

 GaN층의 형성조건 표면거칠기 반치폭(초)
 Po
(㎼)
Cp2Mg 유량(sccm) Ra(㎚) (002)면 (102)면
실시예 1 25 0.21 268 482 178.8
비교예 1 - 0.49 329 611 10.6
실시예 3 50 0.40 253 513 58.3
표 4의 결과로부터, Mg 양이 많은 실시예 3에서는, Mg를 도프하지 않는 비교예 1보다 결정성이 향상된 것을 볼 수 있지만, 실시예 1에 비해 효과는 작아져, Mg도프량에 적정한 범위가 있는 것을 알 수 있다.
(참고예 1)
실시예 1의 제1의 층에 포함되는 Mg 양을 측정하기 위하여, 실시예 1의 제2의 층(AlN)의 원료 가스를 흘리지 말고, 제1의 층(GaN)만의 적층체를 작성하여, SIMS에 의한 불순물 농도의 측정을 실시하였다. 그림 5(a)에 그 결과를 나타낸다.이것보다, 실시예 1에 있어서 제1의 층에 포함되는 Mg의 농도는 7×1017~1.7×1019cm-3인 것을 알 수 있다. 또한, 확산의 영향을 배제하여 층 형성시, 제1의 층에 포함되는 Mg의 농도는, 7×1018~1.7×1019cm-3인 것도 알 수 있다.
(참고예 2)
또한, 실시예 1의 초격자 스트레인 완충층 전체의 Mg 농도를 측정하기 위하여, 에피텍셜 적층체의 SIMS에 의한 불순물 농도의 측정을 실시하였다. 그림 5(b)에 그 결과를 나타낸다. 그림 5(b)의 파선으로 둘러싸인 부분이 초격자 스트레인 완충층에 해당된다. 여기에서, 실시예 1에 있어서의 초격자에 해당하는 영역에 포함되는 Mg 양은 전체적으로 7×1017cm-3 이하인 것을 알 수 있다. 또한, SIMS에서는 초격자 스트레인 완충층의 제1의 층과 제2의 층을 분리하여 측정하는 것은 불가능하고, 그림 5(b)에서는, 제1의 층으로부터의 신호와 제2의 층으로부터의 신호가 합쳐져 제1의 층의 Mg 농도가 희미하게 검출되고 있다. 여기서, 제1의 층으로부터 제2의 층으로의 확산의 정도는 불명확하지만, Mg는 주로 제1의 층에 머무르고 있어 제2의 층과의 사이에 도프량은 평탄화하지 않을 것이라고 추측된다.
(실시예 4)
사파이어 기판 (0001)면에 AlN 스트레인 완충층을 갖는 AlN 템플릿 상에, MOCVD법에 의해 초기층으로서 AlN층(두께 27㎚)을 적층한 후, 초격자 스트레인 완충층과 Al0 .35Ga0 .65N으로 이루어진 i형 질화물 반도체층을 차례차례 에피택셜 성장시켜, 에피텍셜 적층체를 제작하였다. 또한, AlN 스트레인 완충층은 두께가 800 ㎚이며 전위 밀도가 1×1010cm-2 이하의 것을 사용하였. 여기서, 초격자 스트레인 완충층은 제1의 층을 GaN로 하고, AlN층(두께 9㎚)과 GaN층(두께 2.1㎚)를 교대로 20쌍 적층한 초격자층 I와, AlN층(두께 2.7㎚)과 GaN층(두께 2.1㎚)을 교대로 30쌍 적층한 초격자층 II와, AlN층(두께 0.9㎚)과 GaN층(두께 2.1㎚)을 교대로 50쌍 적층한 초격자층 III을 차례차례 적층한 구조로 하여, GaN층(제1의 층)에는, Mg를 첨가하였다. 또한, 초격자 스트레인 완충층 및 AlN 초기층의 제작 조건은 실시예 1과 같다.
그리고, 제작한 에피텍셜 적층체에 대하여, AFM를 이용하여 i형 질화물 반도체층의 표면을 관찰하여 표면의 평탄성을 확인했는데, 그림 6(a)에 나타낸 바와 같이, 원자 한층 또는 2층 분의 원자 스텝만이 관찰되어 표면 거칠기(Ra)는, 0.73㎚였다.
(비교예 5)
초격자 스트레인 완충층 중에서 GaN층에 Mg를 첨가하지 않은 것 이외에, 실시예 4와 동일하게 하여 에피텍셜 적층체를 제작하였다.
그리고, 제작한 에피텍셜 적층체에 대하여, AFM를 이용하여 i형 질화물 반도체층의 표면을 관찰하여, 표면의 평탄성을 확인했는데, 그림 6(b)에 나타낸 바와 같이, 원자 3층분 이상의 단차인 번칭(bunching)이 많이 관찰되어 Ra 값은 2.87㎚였다.
실시예 4 및 비교예 5에서, 제1의 층(GaN층)에 Mg를 첨가하는 것에 의해, 초격자 스트레인 완충층 상에 형성한 i형 질화물 반도체층의 평탄성을 향상시킬 수 있음을 확인할 수 있었다. 따라서, 수발광소자나 전자 디바이스 등의 일반적인 반도체 소자에 대하여 본 발명이 유효하다는 것이 확인되었다.
본 발명에 따르면, 기판 상의 AlN 스트레인 완충층 상에 Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을 평탄성 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 n형 질화물 반도체층을 형성한, 발광 출력이 높은 질화물 반도체 소자를 제공할 수 있다.
또한, 본 발명에 따르면, 기판 상의 AlN 스트레인 완충층 상에 Al 함유율이 낮은 AlGaN층이나 GaN층을 이용한 초격자 스트레인 완충층을 평탄성 좋게 형성함과 동시에, 상기 초격자 스트레인 완충층 상에 평탄성 및 결정성이 양호한 질화물 반도체층을 형성한, 양호한 전류 특성을 갖는 질화물 반도체 소자를 제공할 수 있다.
1 : 기판
2 : AlN 스트레인 완충층
3 : 초격자 스트레인 완충층
4 : n형 질화물 반도체층
4' : 질화물 반도체층
4'a :　채널층
4'b : 전자 공급층
5 : 발광층
6 : p형 질화물 반도체층
7 : n측 전극
8 : p측 전극
10 : 질화물 반도체 소자
20 : 질화물 반도체 소자
31 : 제1의 층
32 : 제2의 층

Claims (11)

  1. 기판과, 상기 기판 상에 형성된 AlN로 이루어진 AlN 스트레인(strain) 완충층과, 상기 AlN 스트레인 완충층 상에 형성된 초격자 스트레인 완충층과, 상기 초격자 스트레인 완충층 상에 형성된 질화물 반도체층을 갖춘 질화물 반도체 소자이며,
    상기 초격자 스트레인 완충층은,
    AlxGa1－xN(0≤x≤0.25)로 이루어지고, p형 불순물을 포함한 제1의 층과, AlN로 이루어지고, 언도프층인 제2의 층을 교대로 적층한 초격자 구조를 형성한 것을 특징으로 하는, 질화물 반도체 소자.
  2. 기판과, 상기 기판 상에 형성된 AlN로 이루어진 AlN 스트레인 완충층과, 상기 AlN 스트레인 완충층 상에 형성된 초격자 스트레인 완충층과, 상기 초격자 스트레인 완충층 상에 형성된 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성된 발광층과, 상기 발광층 상에 형성된 p형 질화물 반도체층과, 상기 n형 질화물 반도체층에 전기적으로 연결된 n측 전극과, 상기 p형 질화물 반도체층에 전기적으로 연결된 p측 전극을 갖춘 질화물 반도체 소자이며,
    상기 초격자 스트레인 완충층은,
    AlxGa1－xN(0≤x≤0.25)로 이루어지고, p형 불순물을 포함한 제1의 층과, AlN로 이루어지고, 언도프층인 제2의 층을 교대로 적층한 초격자 구조를 형성한 것을 특징으로 하는, 질화물 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 p형 불순물은,
    Mg, Zn, Ca 또는 Be인 것을 특징으로 하는, 질화물 반도체 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제1의 층의 두께는,
    0.1~3㎚인 것을 특징으로 하는, 질화물 반도체 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 제1의 층 중의 상기 p형 불순물의 농도는,
    5×1016cm-3 이상 2×1019cm-3 미만인 것을 특징으로 하는, 질화물 반도체 소자.
  6. 기판 상에 AlN로 이루어진 AlN 스트레인 완충층을 형성하는 공정과, 상기 AlN 스트레인 완충층 상에 초격자 스트레인 완충층을 형성하는 공정과, 상기 초격자 스트레인 완충층 상에 질화물 반도체층을 형성하는 공정을 포함하는 질화물 반도체 소자의 제조 방법이며,
    상기 초격자 스트레인 완충층을 형성하는 공정은,
    AlxGa1－xN(0≤x≤0.25)로 이루어지고, p형 불순물을 포함한 제1의 층과, AlN로 이루어지고, 언도프층인 제2의 층을 교대로 적층한 초격자 구조를 형성하는 공정인 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  7. 기판 상에 AlN로 이루어진 AlN 스트레인 완충층을 형성하는 공정과, 상기 AlN 스트레인 완충층 상에 초격자 스트레인 완충층을 형성하는 공정과, 상기 초격자 스트레인 완충층 상에 n형 질화물 반도체층을 형성하는 공정과, 상기 n형 질화물 반도체층 상에 발광층을 형성하는 공정과, 상기 발광층 상에 p형 질화물 반도체층을 형성하는 공정과, 상기 n형 질화물 반도체층에 전기적으로 연결된 n측 전극을 형성하는 공정과, 상기 p형 질화물 반도체층에 전기적으로 연결된 p측 전극을 형성하는 공정을 포함하는 질화물 반도체 소자의 제조 방법이며,
    상기 초격자 스트레인 완충층을 형성하는 공정은,
    AlxGa1－xN(0≤x≤0.25)로 이루어지고, p형 불순물을 포함한 제1의 층과 AlN로 이루어지고, 언도프층인 제2의 층을 교대로 적층한 초격자 구조를 형성하는 공정인 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 n측 전극을 형성하는 공정은,
    상기 발광층 상에 p형 질화물 반도체층을 형성한 후에, 상기 n형 질화물 반도체층의 상기 발광층 측의 일부를 노출시켜, 상기 노출시킨 일부에 n측 전극을 형성하는 것을 포함하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 p형 불순물은,
    Mg, Zn, Ca 또는 Be인 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1의 층의 두께를 0.1~3 ㎚로 하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  11. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1의 층 중의 상기 p형 불순물의 농도를 5×1016cm-3 이상 2×1019cm-3 미만으로 하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
KR1020127007628A 2009-08-24 2010-08-23 질화물 반도체 소자 및 그 제조 방법 KR101313989B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009193090 2009-08-24
JPJP-P-2009-193090 2009-08-24
JPJP-P-2010-044744 2010-03-01
JP2010044744 2010-03-01
JPJP-P-2010-183420 2010-08-18
JP2010183420A JP4681684B1 (ja) 2009-08-24 2010-08-18 窒化物半導体素子およびその製造方法
PCT/JP2010/064653 WO2011024979A1 (ja) 2009-08-24 2010-08-23 窒化物半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20120049371A KR20120049371A (ko) 2012-05-16
KR101313989B1 true KR101313989B1 (ko) 2013-10-01

Family

ID=43628074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007628A KR101313989B1 (ko) 2009-08-24 2010-08-23 질화물 반도체 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8680509B2 (ko)
EP (1) EP2472605A4 (ko)
JP (1) JP4681684B1 (ko)
KR (1) KR101313989B1 (ko)
CN (1) CN102598316B (ko)
TW (1) TWI462287B (ko)
WO (1) WO2011024979A1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513044B (zh) * 2010-03-01 2015-12-11 Dowa Electronics Materials Co Semiconductor element and manufacturing method thereof
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN102870195A (zh) * 2010-04-28 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
US8395165B2 (en) * 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
KR101262725B1 (ko) * 2011-08-08 2013-05-09 일진엘이디(주) 누설전류 차단 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법
JP2013128103A (ja) * 2011-11-17 2013-06-27 Sanken Electric Co Ltd 窒化物半導体装置及び窒化物半導体装置の製造方法
JP5514920B2 (ja) 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
KR102032437B1 (ko) * 2012-02-28 2019-10-16 루미리즈 홀딩 비.브이. Ac led들을 위한 실리콘 기판들 상에서의 알루미늄 갈륨 나이트라이드/갈륨 나이트라이드 디바이스들을 갖는 갈륨 나이트라이드 led들의 집적
CN103296151A (zh) * 2012-03-01 2013-09-11 上海蓝光科技有限公司 一种降低led外延翘曲应力的方法
KR102281726B1 (ko) * 2012-07-11 2021-07-26 루미리즈 홀딩 비.브이. Iii-질화물 구조체들에서의 나노파이프 결함들의 감소 또는 제거
JP5765861B2 (ja) * 2012-08-27 2015-08-19 コバレントマテリアル株式会社 窒化物半導体層の分析方法及びこれを用いた窒化物半導体基板の製造方法
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
CN105264643B (zh) * 2012-12-18 2019-11-08 爱思开矽得荣株式会社 半导体衬底及其制造方法
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
CN103137805B (zh) * 2013-03-12 2015-11-25 南京大学 用于光电微型传感器的宽谱紫外发光二极管及其制作方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
CN104217958B (zh) * 2013-10-18 2017-04-12 苏州新纳晶光电有限公司 一种用于提高GaN外延层高电阻特性的预处理方法
US9159788B2 (en) 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
KR102439708B1 (ko) 2014-05-27 2022-09-02 실라나 유브이 테크놀로지스 피티이 리미티드 광전자 디바이스
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
JP6033342B2 (ja) * 2015-01-19 2016-11-30 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
TW201717424A (zh) * 2015-11-12 2017-05-16 Lextar Electronics Corp 紫外光發光二極體
US9680056B1 (en) * 2016-07-08 2017-06-13 Bolb Inc. Ultraviolet light-emitting device with a heavily doped strain-management interlayer
JP6807730B2 (ja) * 2016-12-26 2021-01-06 住友化学株式会社 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板
JP2017168862A (ja) * 2017-05-29 2017-09-21 富士通株式会社 半導体装置
CN107658374B (zh) * 2017-08-22 2020-07-07 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN108091741B (zh) * 2017-11-15 2019-08-23 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法
KR102510613B1 (ko) * 2018-01-11 2023-03-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
CN109545918B (zh) * 2018-09-27 2020-11-27 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN111653934B (zh) * 2020-06-05 2021-11-30 北京飓芯科技有限公司 一种基于立体掩模衬底的半导体激光器制备方法
CN111785813B (zh) * 2020-06-05 2022-03-11 北京飓芯科技有限公司 一种基于立体掩模衬底的MicroLED制备方法
CN113161456A (zh) * 2021-05-06 2021-07-23 厦门三安光电有限公司 氮化物发光二极管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077412A (ja) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2006030845A1 (ja) 2004-09-16 2006-03-23 Nec Corporation Iii族窒化物半導体光素子
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2298735A (en) * 1995-03-08 1996-09-11 Sharp Kk Semiconductor device having a miniband
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
KR20070062686A (ko) * 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
JP4907476B2 (ja) * 2007-03-13 2012-03-28 コバレントマテリアル株式会社 窒化物半導体単結晶

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077412A (ja) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2006030845A1 (ja) 2004-09-16 2006-03-23 Nec Corporation Iii族窒化物半導体光素子
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Vinod ADIVARAHAN 외 5명, Robust 290nm Emission Light Emitting Diodes over Pulsed Laterally Overgrown AlN, Japanese Journal of Applied Physics, Vol. 46, No. 36, pp. L877~L879, 2007.9.14. *
Vinod ADIVARAHAN 외 5명, Robust 290nm Emission Light Emitting Diodes over Pulsed Laterally Overgrown AlN, Japanese Journal of Applied Physics, Vol. 46, No. 36, pp. L877~L879, 2007.9.14.*

Also Published As

Publication number Publication date
US20120175589A1 (en) 2012-07-12
EP2472605A4 (en) 2014-11-12
WO2011024979A1 (ja) 2011-03-03
US8680509B2 (en) 2014-03-25
KR20120049371A (ko) 2012-05-16
JP4681684B1 (ja) 2011-05-11
TWI462287B (zh) 2014-11-21
JP2011205053A (ja) 2011-10-13
EP2472605A1 (en) 2012-07-04
TW201133833A (en) 2011-10-01
CN102598316A (zh) 2012-07-18
CN102598316B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
KR101313989B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US8735938B2 (en) Semiconductor device and method of producing the same
KR102171911B1 (ko) Iii족 질화물 반도체 발광소자 및 그 제조방법
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
US9029832B2 (en) Group III nitride semiconductor light-emitting device and method for producing the same
EP3451392B1 (en) Group-iii nitride stacked body and group-iii nitride light-emitting element
KR20130083859A (ko) Ⅲ족 질화물 에피택셜 기판 및 그 기판을 이용한 심자외 발광소자
JP2001077412A (ja) 半導体素子およびその製造方法
JP3545197B2 (ja) 半導体素子およびその製造方法
JP2015133443A (ja) 窒化物半導体素子及び窒化物半導体ウェーハ
CN112753108A (zh) Iii族氮化物半导体发光元件及其制造方法
JP5873260B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
US20210391502A1 (en) Iii-nitride semiconductor light-emitting device and method of producing the same
EP3879583A1 (en) Group iii nitride semiconductor light-emitting element and production method therefor
KR101692181B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
US20220045239A1 (en) Group iii nitride semiconductor light emitting element and method of manufacturing the same
WO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
JP2007036113A (ja) 窒化ガリウム系化合物半導体積層物の製造方法
CN117810337A (zh) 发光二极管外延片及其制备方法、发光二极管
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6