KR101300138B1 - Led chip package - Google Patents

Led chip package Download PDF

Info

Publication number
KR101300138B1
KR101300138B1 KR1020120047379A KR20120047379A KR101300138B1 KR 101300138 B1 KR101300138 B1 KR 101300138B1 KR 1020120047379 A KR1020120047379 A KR 1020120047379A KR 20120047379 A KR20120047379 A KR 20120047379A KR 101300138 B1 KR101300138 B1 KR 101300138B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting chip
phosphor
glass layer
circuit board
Prior art date
Application number
KR1020120047379A
Other languages
Korean (ko)
Inventor
정희석
Original Assignee
재단법인 한국조명연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국조명연구원 filed Critical 재단법인 한국조명연구원
Priority to KR1020120047379A priority Critical patent/KR101300138B1/en
Application granted granted Critical
Publication of KR101300138B1 publication Critical patent/KR101300138B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: An LED chip package is provided to increase light conversion efficiency by using a mixture of silicon and phosphor. CONSTITUTION: A substrate includes a heat radiation member. A light emitting chip is adhered to a mounting part (220). A printed circuit board (PCB) pattern is connected to the light emitting chip. A phosphor coating glass layer (230) is formed on the light emitting chip and the upper part of the PCB pattern. A reflection plate (240) surrounds the light emitting chip.

Description

발광칩 패키지{LED Chip Package}LED Chip Package

본 발명은 발광칩 패키지에 관한 것으로, 보다 상세하게는 발광칩의 상부에 봉지재를 형성하는 대신 형광체가 코팅된 유리를 구비하는 발광칩 패키지에 관한 것이다.The present invention relates to a light emitting chip package, and more particularly to a light emitting chip package having a glass coated with a phosphor instead of forming an encapsulant on the light emitting chip.

발광 다이오드(LED: Light Emitting Diode)로 이루어진 발광칩은 전압을 가하면 전자와 정공의 결합으로 반도체의 밴드갭에 해당하는 에너지를 빛의 형태로 방출한다. LED 기술이 발달함에 따라 발광 칩을 리드 프레임에 실장하고 봉지재를 주입한 LED 패키지에 대한 연구가 진행되고 있으며, LED 패키지들의 조합은 고휘도 광원, 액정 디스플레이의 후 광원(Back Light), 전광판용 광원, 조명 및 스위치 조명의 광원 등 다양한 분야에서 사용된다.A light emitting chip composed of a light emitting diode (LED) emits energy corresponding to a band gap of a semiconductor in the form of light by combining electrons and holes when a voltage is applied. With the development of LED technology, researches on LED packages in which light emitting chips are mounted on lead frames and injecting encapsulant are being conducted. It is used in various fields such as light source of lighting and switch lighting.

도 1은 기존의 LED 패키지(100)를 도시한 도면이다.1 is a view showing a conventional LED package 100.

도 1을 참조하면, 기존의 LED 패키지(100)는 기판(110)을 포함하는 제1레이어, LED 칩(122)을 포함하는 제2레이어 및 반사판(130)을 포함한다.Referring to FIG. 1, the conventional LED package 100 includes a first layer including a substrate 110, a second layer including an LED chip 122, and a reflector 130.

제1레이어는 기판(110), 방열 패드(Thermal Pad)(112), 한 개 이상의 전극(114) 및 한 개 이상의 비아홀(116)을 포함한다.The first layer includes a substrate 110, a thermal pad 112, one or more electrodes 114, and one or more via holes 116.

기판(110)은 LED 칩(122)을 포함하는 한 개 이상의 발광칩들 및 반사판(130)이 실장되기 위한 판 형태를 갖는다. 기판(110)의 하면 전체 또는 일부에는 방열 패드(112)가 구비된다. 방열 패드(112)는 LED 칩(122)의 과열을 방지한다. 또한, 기판(110)의 하면에는 한 개 이상의 전극(114)이 실장된다. 전극(114)은 비아홀(116)을 통해 LED 칩(122)과 전기적으로 연결된다.The substrate 110 has a plate shape in which one or more light emitting chips including the LED chip 122 and the reflecting plate 130 are mounted. The heat dissipation pad 112 may be provided on the whole or part of the lower surface of the substrate 110. The heat dissipation pad 112 prevents overheating of the LED chip 122. In addition, one or more electrodes 114 are mounted on the bottom surface of the substrate 110. The electrode 114 is electrically connected to the LED chip 122 through the via hole 116.

비아홀(116)은 전극(114)과 반사판(130) 사이를 관통하도록 마련되고, 비아홀(116)의 하단부는 전극(114)과 전기적으로 통하도록 마련된다.The via hole 116 is provided to penetrate between the electrode 114 and the reflector plate 130, and the lower end of the via hole 116 is provided to be in electrical communication with the electrode 114.

제2레이어는 안착부(120), LED 칩(122), 인쇄회로기판(PCB: Printed Circuit Board) 패턴(124), 와이어(Wire) (126) 및 봉지재(128)를 포함한다.The second layer includes a seating part 120, an LED chip 122, a printed circuit board (PCB) pattern 124, a wire 126, and an encapsulant 128.

LED 칩(122)은 LED 소자를 예로 들 수 있으며, 안착부(120)의 상면에 적층된다. LED 칩(122)은 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광소자이거나 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자이다.The LED chip 122 may be an LED element, for example, and is stacked on the upper surface of the seating part 120. The LED chip 122 is a colored light emitting device that emits light of red, green, blue, white, or the like, or is a UV (Ultra Violet) light emitting device that emits ultraviolet light.

안착부(120)는 다이 본딩용 에폭시 수지로 형성될 수 있다.The seating part 120 may be formed of an epoxy resin for die bonding.

안착부(120)에 적층된 LED 칩(122)은 와이어(126)에 의해 와이어 본딩 방식으로 인쇄회로기판 패턴(124) 및 전극(114)과 연결된다. 즉, 인쇄회로기판 패턴(124)은 기판(110) 상에 마련되며, 와이어(126)에 의해 LED 칩(122)과 연결될 수 있다.The LED chip 122 stacked on the seating part 120 is connected to the printed circuit board pattern 124 and the electrode 114 by a wire bonding method by a wire 126. That is, the printed circuit board pattern 124 is provided on the substrate 110 and may be connected to the LED chip 122 by the wire 126.

와이어(126)는 LED 칩(122)과 인쇄회로기판 패턴(124)을 연결한다. 봉지재(128)는 안착부(120)와 인쇄회로기판 패턴(124)이 구비되는 공간 중 비어있는 공간에 LED 칩(122)을 덮도록 형성된다. 봉지재(128)는 상기 비어있는 공간에 형광체가 혼합된 실리콘이 몰딩된 형태를 갖는다. The wire 126 connects the LED chip 122 and the printed circuit board pattern 124. The encapsulant 128 is formed to cover the LED chip 122 in an empty space among the spaces in which the seating portion 120 and the printed circuit board pattern 124 are provided. The encapsulant 128 has a form in which silicon in which phosphors are mixed in the empty space is molded.

반사판(130)은 봉지재(128)의 측면에 형성되어, LED 칩(122)에서 발광되는 빛이 산란되어 소멸되는 것을 방지한다.The reflective plate 130 is formed on the side of the encapsulant 128 to prevent the light emitted from the LED chip 122 from scattering and disappearing.

상술한 기존의 발광칩 패키지가 White LED 패키지인 경우, 블루 LED칩 위에 형광체가 혼합된 실리콘이 몰딩된 형태의 봉지재(128)가 형성된다. 그러나, 기존의 봉지재(128)는 형광체가 포함되어 있으므로 형광체에 의해 실리콘이 변색되고 수분 침투를 받을 수 있으므로, 이에 의해 발광칩이 경화되면서 크랙이 발생할 수 있다. When the above-mentioned conventional light emitting chip package is a white LED package, an encapsulant 128 in which silicon is mixed with phosphors is molded on the blue LED chip. However, since the existing encapsulant 128 contains phosphors, silicon may be discolored by the phosphors and may be penetrated by water, thereby causing cracks as the light emitting chip is cured.

또한, 고온에 의한 봉지재(128)의 열화현상으로 인해 황변현상이 일어나며, 가스 및 수분침투로 인한 신뢰성이 저하되는 경우가 발생한다.In addition, a yellowing phenomenon occurs due to deterioration of the encapsulant 128 due to high temperature, and a case in which reliability due to gas and moisture penetration is reduced.

또한, 기존의 LED 패키지에서 LED 리드프레임의 몰드 부분에 들어가는 Resin과 렌즈에 대해서도 UV 레지스턴스가 우수한 세라믹에 대한 요구가 증대되고 있으며, 장시간 사용되는 LED 조명의 경우 투과율 및 장기성능이 우수한 패키지 연구를 필요로 하고 있다.In addition, there is an increasing demand for ceramics with excellent UV resistance for resins and lenses entering the mold part of LED leadframes in existing LED packages. For LED lights that are used for a long time, research on packages having excellent transmittance and long-term performance is required. I am doing it.

KR20-2011-0039228 A (렌즈 장착식 발광 다이오드 패키지)KR20-2011-0039228 A (lens-mounted light emitting diode package)

본 발명적 개념의 예시적 실시예에 따르면, 실리콘과 형광체의 배합물을 사용함으로써 발생하는 밝기의 저하 현상을 방지하여 LED 소자의 광변환 효율성을 높일 수 있는 발광칩 패키지를 제공하는 것이다.According to an exemplary embodiment of the present invention, it is to provide a light emitting chip package that can increase the light conversion efficiency of the LED device by preventing the degradation of brightness caused by using a combination of silicon and phosphor.

본 발명적 개념의 다른 예시적 실시 예에 따르면, 방열 부재가 구비된 기판; 상기 기판 상에 마련되며, 발광칩이 부착되는 안착부; 상기 기판 상에 마련되며, 골드 와이어에 의해 상기 발광칩과 연결되는 인쇄회로기판(PCB: Printed Circuit Board) 패턴; 및 하면에 형광체가 코팅되며, 상기 발광칩과 상기 인쇄회로기판 패턴의 상부에 형성되는 형광체 코팅 유리층;을 포함하는 것을 특징으로 하는 발광칩 패키지이 제공된다. According to another exemplary embodiment of the inventive concept, a substrate having a heat dissipation member; A mounting part provided on the substrate and to which a light emitting chip is attached; A printed circuit board (PCB) pattern provided on the substrate and connected to the light emitting chip by a gold wire; And a phosphor coated on a lower surface thereof, and a phosphor coated glass layer formed on the light emitting chip and the printed circuit board pattern.

상기 기판과 상기 형광체 코팅 유리층 사이에 형성되며, 상기 안착부와 상기 인쇄회로기판 패턴이 구비되는 공간의 내부에는 상기 형광체가 충전되지 않는다.The phosphor is formed between the substrate and the phosphor coating glass layer, and the interior of the space in which the seating portion and the printed circuit board pattern are provided is not filled with the phosphor.

상기 기판과 상기 형광체 코팅 유리층 사이에 형성되며, 상기 안착부와 상기 인쇄회로기판 패턴이 구비되는 공간의 내부는 질소 기체로 충전된다.It is formed between the substrate and the phosphor coating glass layer, the interior of the space provided with the seating portion and the printed circuit board pattern is filled with nitrogen gas.

상기 기판과 상기 형광체 코팅 유리층 사이에 형성되며, 상기 안착부와 상기 인쇄회로기판 패턴이 구비되는 공간의 내부는 빈 공간으로 형성된다.It is formed between the substrate and the phosphor-coated glass layer, the interior of the space provided with the seating portion and the printed circuit board pattern is formed as an empty space.

상기 형광체 코팅 유리층은 상기 발광칩과 사전에 정해진 거리만큼 이격되어 구비된다.The phosphor coating glass layer is provided to be spaced apart from the light emitting chip by a predetermined distance.

상기 형광체 코팅 유리층은 볼록한 돔 형태로 형성된다.The phosphor coated glass layer is formed in a convex dome shape.

또는, 상기 형광체 코팅 유리층의 상면 또는 하면에는 상기 발광칩으로부터 발광되는 빛의 방향을 조절하기 위한 광학 패턴이 형성될 수 있다.Alternatively, an optical pattern for controlling the direction of light emitted from the light emitting chip may be formed on the upper or lower surface of the phosphor coating glass layer.

또는, 상기 형광체 코팅 유리층의 상면 또는 하면에는 광학 시트가 형성될 수 있다.Alternatively, an optical sheet may be formed on the upper or lower surface of the phosphor coating glass layer.

본 발명적 개념의 하나 이상의 예시적 실시 예에 따르면, 실리콘과 형광체의 배합물을 사용함으로써 발생하는 밝기의 저하 현상을 방지하여 LED 소자의 광변환 효율성을 높일 수 있다. According to one or more exemplary embodiments of the inventive concept, it is possible to prevent the degradation of brightness caused by using a combination of silicon and phosphors to increase the light conversion efficiency of the LED device.

또한, 본 발명의 실시예에 따르면, 형광체가 도포되는 봉지재를 대신하여 형광체가 코팅된 유리를 사용함으로써 봉지재의 실리콘이 변색되어 수분의 침투를 쉽게 받는 문제점을 해소할 수 있다. In addition, according to an embodiment of the present invention, by using a glass coated with a phosphor in place of the encapsulant to which the phosphor is applied, it is possible to solve the problem that the silicon of the encapsulant is discolored and easily receives moisture.

또한, 본 발명의 실시예에 따르면, 기존의 형광체가 도포되는 봉지재를 대신하여 캐버티 내에 질소를 충진함으로써 캐버티 내에 존재하는 불순물을 제거할 수 있다.In addition, according to an embodiment of the present invention, the impurities present in the cavity can be removed by filling nitrogen into the cavity instead of the encapsulant to which the conventional phosphor is applied.

또한, 본 발명의 실시예에 따르면, 봉지재를 대신하여 저융점 유리를 발광칩 상부에 구비함으로써 형광체 코팅 유리층의 모양을 쉽게 성형할 수 있다.In addition, according to the embodiment of the present invention, the shape of the phosphor-coated glass layer can be easily formed by providing a low melting glass on the light emitting chip instead of the encapsulant.

또한, 본 발명의 실시예에 따르면, 형광체 코팅 유리층의 표면을 돔형태로 형성하거나, 상면 또는 하면에 광학 패턴 또는 광학 시트를 형성하여 발광칩으로부터 발광되는 빛의 방향을 조절할 수 있다.Further, according to an embodiment of the present invention, the surface of the phosphor-coated glass layer may be formed in a dome shape, or an optical pattern or an optical sheet may be formed on an upper surface or a lower surface to adjust the direction of light emitted from the light emitting chip.

도 1은 종래의 발광칩 패키지를 도시한 도면,
도 2은 본 발명적 개념의 예시적 실시예에 따른 발광칩 패키지를 도시한 도면,
도 3a는 형광체 코팅 유리층이 돔 형태로 형성된 일 실시예를 도시한 도면,
도 3b는 형광체 코팅 유리층의 표면에 광학 패턴이 형성된 일 실시예를 도시한 도면, 그리고,
도 3c는 형광체 코팅 유리층의 표면에 광학 시트가 형성된 일 실시예를 도시한 도면이다.1 is a view showing a conventional light emitting chip package;
2 illustrates a light emitting chip package according to an exemplary embodiment of the inventive concept;
3A illustrates an embodiment in which a phosphor coating glass layer is formed in a dome shape;
3b is a view showing an embodiment in which an optical pattern is formed on a surface of a phosphor coated glass layer, and
3C is a diagram illustrating an embodiment in which an optical sheet is formed on a surface of a phosphor coated glass layer.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features, and advantages of the present invention will become more readily apparent from the following description of preferred embodiments with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.In this specification, when an element is referred to as being on another element, it may be directly formed on another element, or a third element may be interposed therebetween. Further, in the drawings, the thickness of the components is exaggerated for an effective description of the technical content.

본 명세서에서 제1, 제2 등의 용어가 구성요소들을 기술하기 위해서 사용된 경우, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.Where the terms first, second, etc. are used herein to describe components, these components should not be limited by such terms. These terms have only been used to distinguish one component from another. The embodiments described and exemplified herein also include their complementary embodiments.

또한, 제1 엘리먼트 (또는 구성요소)가 제2 엘리먼트(또는 구성요소) 상(ON)에서 동작 또는 실행된다고 언급될 때, 제1 엘리먼트(또는 구성요소)는 제2 엘리먼트(또는 구성요소)가 동작 또는 실행되는 환경에서 동작 또는 실행되거나 또는 제2 엘리먼트(또는 구성요소)와 직접 또는 간접적으로 상호 작용을 통해서 동작 또는 실행되는 것으로 이해되어야 할 것이다.Also, when it is mentioned that the first element (or component) is operated or executed on the second element (or component) ON, the first element (or component) It should be understood that it is operated or executed in an operating or running environment or is operated or executed through direct or indirect interaction with a second element (or component).

어떤 엘리먼트, 구성요소, 장치, 또는 시스템이 프로그램 또는 소프트웨어로 이루어진 구성요소를 포함한다고 언급되는 경우, 명시적인 언급이 없더라도, 그 엘리먼트, 구성요소, 장치, 또는 시스템은 그 프로그램 또는 소프트웨어가 실행 또는 동작하는데 필요한 하드웨어(예를 들면, 메모리, CPU 등)나 다른 프로그램 또는 소프트웨어(예를 들면 운영체제나 하드웨어를 구동하는데 필요한 드라이버 등)를 포함하는 것으로 이해되어야 할 것이다.It is to be understood that when an element, component, apparatus, or system is referred to as comprising a program or a component made up of software, it is not explicitly stated that the element, component, (E.g., memory, CPU, etc.) or other programs or software (e.g., drivers necessary to drive an operating system or hardware, etc.)

또한 어떤 엘리먼트(또는 구성요소)가 구현됨에 있어서 특별한 언급이 없다면, 그 엘리먼트(또는 구성요소)는 소프트웨어, 하드웨어, 또는 소프트웨어 및 하드웨어 어떤 형태로도 구현될 수 있는 것으로 이해되어야 할 것이다.It is also to be understood that the elements (or components) may be implemented in software, hardware, or any form of software and hardware, unless the context clearly dictates otherwise.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms "comprises" and / or "comprising" used in the specification do not exclude the presence or addition of one or more other elements.

이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다. 아래의 특정 실시예들을 기술하는데 있어서, 여러 가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 독자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될 수 있다는 것을 인지할 수 있다. 어떤 경우에는, 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련 없는 부분들은 본 발명을 설명하는 데 있어 별 이유 없이 혼돈이 오는 것을 막기 위해 기술하지 않음을 미리 언급해 둔다. Hereinafter, the present invention will be described in detail with reference to the drawings. In describing the specific embodiments below, various specific details have been set forth in order to explain the invention in greater detail and to assist in understanding it. However, those skilled in the art can understand that the present invention can be used without these various specific details. In some cases, it is mentioned in advance that parts of the invention which are commonly known in the description of the invention and which are not highly related to the invention are not described in order to prevent confusion in explaining the invention without cause.

도 2는 본 발명적 개념의 예시적 실시예에 따른 발광칩 패키지(200)를 도시한 도면이다.2 illustrates a light emitting chip package 200 according to an exemplary embodiment of the inventive concept.

도 2에 예시적으로 도시된 발광칩 패키지(200)는 기판(210)을 포함하는 제1레이어, 발광칩(222)을 포함하는 제2레이어, 형광체 코팅 유리층(230)을 포함하는 제3레이어 및 반사판(240)을 포함한다.2, the light emitting chip package 200 illustrated in FIG. 2 includes a first layer including a substrate 210, a second layer including a light emitting chip 222, and a third layer including a phosphor coating glass layer 230. Layer and reflector 240.

제1레이어는 기판(210), 방열 패드(Thermal Pad)(212), 한 개 이상의 전극(214) 및 한 개 이상의 비아홀(216)을 포함한다.The first layer includes a substrate 210, a thermal pad 212, one or more electrodes 214, and one or more via holes 216.

기판(210)은 발광칩(222)을 포함하는 한 개 이상의 발광칩들 및 반사판(240)이 실장되기 위한 판 형태를 가질 수 있다. 기판(210)은 합성수지, 세라믹 등 다양한 소재로 형성될 수 있으며, 발광칩(222)의 특성 및 공정 조건에 따라 변경가능하다.The substrate 210 may have a plate shape in which one or more light emitting chips including the light emitting chip 222 and the reflecting plate 240 are mounted. The substrate 210 may be formed of various materials such as synthetic resin and ceramic, and may be changed according to the characteristics and process conditions of the light emitting chip 222.

기판(210)의 하면 전체 또는 일부에는 방열 패드(212)가 구비된다. 방열 패드(212)는 발광칩(222)의 발광 시 수반되는 열로 인해 발광칩(222)이 손상되는 위험을 최소화하기 위해, 즉, 발광칩(222)의 과열을 방지하기 위해 사용된다.The heat dissipation pad 212 may be provided on all or part of the bottom surface of the substrate 210. The heat dissipation pad 212 is used to minimize the risk of damage to the light emitting chip 222 due to heat accompanying light emission of the light emitting chip 222, that is, to prevent overheating of the light emitting chip 222.

또한, 기판(210)의 하면에는 한 개 이상의 전극(214)이 실장된다. 전극(214)은 비아홀(216)을 통해 발광칩(222)과 전기적으로 연결되며, 외부 전원(미도시)에 연결될 때, 발광칩(222)에 전원을 공급할 수 있다.In addition, one or more electrodes 214 are mounted on the bottom surface of the substrate 210. The electrode 214 is electrically connected to the light emitting chip 222 through the via hole 216, and when connected to an external power source (not shown), the electrode 214 may supply power to the light emitting chip 222.

비아홀(216)은 전극(214)과 반사판(240) 사이를 관통하도록 마련될 수 있다. 비아홀(216)의 하단부는 전극(214)과 전기적으로 통하도록 마련될 수 있다.The via hole 216 may be provided to penetrate between the electrode 214 and the reflector 240. The lower end of the via hole 216 may be provided to be in electrical communication with the electrode 214.

제2레이어는 안착부(220), 발광칩(222), 인쇄회로기판(PCB: Printed Circuit Board) 패턴(224), 골드 와이어(Gold Wire) (226) 및 캐버티(Cavity)(228)를 포함할 수 있다.The second layer includes a seating part 220, a light emitting chip 222, a printed circuit board (PCB) pattern 224, a gold wire 226, and a cavity 228. It may include.

발광칩(222)은 LED 소자를 예로 들 수 있으며, 안착부(220)의 상면에 적층될 수 있다. 발광칩(222)은 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광소자이거나 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있다. The light emitting chip 222 may be an LED device, for example, and may be stacked on the top surface of the seating part 220. The light emitting chip 222 may be a colored light emitting device that emits light of red, green, blue, white, or the like, or a UV (Ultra Violet) light emitting device that emits ultraviolet light.

안착부(220)는 다이 본딩용 에폭시 수지로 형성될 수 있다.The seating part 220 may be formed of an epoxy resin for die bonding.

안착부(220)에 적층된 발광칩(222)은 골드 와이어(226)에 의해 와이어 본딩 방식으로 인쇄회로기판 패턴(224) 및 전극(214)과 연결된다. 즉, 인쇄회로기판 패턴(224)은 기판(210) 상에 마련되며, 골드 와이어(226)에 의해 발광칩(222)과 연결될 수 있다.The light emitting chip 222 stacked on the seating part 220 is connected to the printed circuit board pattern 224 and the electrode 214 by a wire bonding method by the gold wire 226. That is, the printed circuit board pattern 224 may be provided on the substrate 210 and may be connected to the light emitting chip 222 by the gold wire 226.

골드 와이어(226)는 일반적으로 발광칩과 리드 프레임, 그리고, 인쇄회로기판 패턴을 연결하는 금속전선으로서, 반도체 기술에서 사용되는 핵심 소재 중 하나이다.The gold wire 226 is generally a metal wire connecting the light emitting chip, the lead frame, and the printed circuit board pattern, and is one of the core materials used in semiconductor technology.

캐버티(228)는 안착부(220)와 인쇄회로기판 패턴(224)이 구비되는 공간 중 비어있는 공간으로서, 본원 발명의 실시예에 따르면, 캐버티(228) 중 발광칩(222)과 직접적으로 인접한 공간에는 형광체가 비충진된다. The cavity 228 is an empty space among the spaces in which the seating part 220 and the printed circuit board pattern 224 are provided. According to an embodiment of the present invention, the cavity 228 is directly connected to the light emitting chip 222 of the cavity 228. The phosphor is not filled in the adjacent space.

일반적으로 캐버티(228)에는 형광체를 포함하는 실리콘 몰딩부가 봉지재로서 형성된다. 그러나, 봉지재에 형광체가 포함되어 있는 경우, 형광체에 의해 실리콘이 변색되고 수분 침투를 받을 수 있으므로, 이에 의해 발광칩이 경화되면서 크랙이 발생할 수 있다. 따라서, 본 발명의 예시적 실시예에서는 봉지재를 충진하는 대신 질소를 캐버티(228) 내에 주입하거나, 빈 공간으로 둘 수 있으며, 대신 형광체가 코팅된 형광체 코팅 유리층(230)을 사용할 수 있다. 형광체 코팅 유리층(230)은 유리(231)와 형광층(232)을 포함할 수 있다.In general, the cavity 228 is formed of a silicon molding part including a phosphor as an encapsulant. However, when the encapsulant contains a phosphor, since the silicon may be discolored by the phosphor and may receive moisture, cracks may occur while the light emitting chip is cured. Therefore, in an exemplary embodiment of the present invention, instead of filling the encapsulant, nitrogen may be injected into the cavity 228, or may be left in an empty space, and a phosphor coated glass layer 230 coated with phosphor may be used instead. . The phosphor coated glass layer 230 may include a glass 231 and a phosphor layer 232.

또한, 캐버티(228)는 상술한 바와 같이 빈 공간이거나 질소와 같은 기체가 주입되어 있을 수 있다. 질소를 주입하는 경우 캐버티(228) 내부의 불순물을 제거할 수 있다.In addition, as described above, the cavity 228 may be an empty space or a gas such as nitrogen may be injected. When nitrogen is injected, impurities in the cavity 228 may be removed.

본원 발명의 실시예에서는 기존의 봉지재를 캐버티 형태로 유지하고, 상술한 문제점을 해결하기 위해 형광체 코팅 유리층(230)을 사용할 수 있다. 형광체 코팅 유리층(230)은 발광칩(222)과 인쇄회로기판 패턴(224)의 상부에 형성되며, 유리(231)의 하면에 형광체가 코팅되어 형광층(232)을 형성하고 있다. 여기서, ‘상부’는 발광칩(222)과 인쇄회로기판 패턴(224)의 상면과 직접 맞닿는 것이 아닌, 이격된 거리를 갖는 위치를 의미한다. ‘하면’은 형광체 코팅 유리층(230)의 유리(231)와 형광층(232)이 직접적으로 맞닿는 면을 의미한다.In the exemplary embodiment of the present invention, the phosphor encapsulating glass layer 230 may be used to maintain the existing encapsulant in the form of a cavity and to solve the above problems. The phosphor coating glass layer 230 is formed on the light emitting chip 222 and the printed circuit board pattern 224, and the phosphor is coated on the lower surface of the glass 231 to form the phosphor layer 232. Here, the upper portion refers to a position having a spaced apart distance from the upper surface of the light emitting chip 222 and the printed circuit board pattern 224. The term 'bottom' refers to a surface where the glass 231 and the phosphor layer 232 of the phosphor coated glass layer 230 directly contact each other.

형광체 코팅 유리층(230)은 도 2에 도시된 바와 같이 기판(210)을 기준으로 수평하게 형성되거나, 또는 도 3a 내지 도 3c에 도시된 바와 같이 다양한 형태로 형성될 수도 있다.The phosphor coating glass layer 230 may be formed horizontally with respect to the substrate 210 as shown in FIG. 2, or may be formed in various forms as shown in FIGS. 3A to 3C.

도 3a는 형광체 코팅 유리층(230)이 돔 형태로 형성된 일 실시예를 도시한 도면이다. 도 3a를 참조하면 형광체 코팅 유리층(230)은 위로 볼록한 돔 형태로 형성될 수도 있다. 즉, 형광체 코팅 유리층(230)의 유리(231)와 형광층(232)은 돔 형태로 형성될 수도 있다.3A illustrates an embodiment in which the phosphor coated glass layer 230 is formed in a dome shape. Referring to FIG. 3A, the phosphor coated glass layer 230 may be formed in a convex dome shape. That is, the glass 231 and the phosphor layer 232 of the phosphor coated glass layer 230 may be formed in a dome shape.

도 3b는 형광체 코팅 유리층(230)의 표면에 광학 패턴이 형성된 일 실시예를 도시한 도면이다. 도 3b를 참조하면 형광체 코팅 유리층(230) 중 유리(231)의 상면은 부드러운 요철 형태의 광학 패턴이 형성될 수 있다. 또는 도시되지는 않았으나, 유리(231)의 하면 또는 형광체 코팅 유리층(230)의 하면에 요철 형태의 광학 패턴이 형성될 수도 있다. 3B is a diagram illustrating an embodiment in which an optical pattern is formed on a surface of the phosphor coated glass layer 230. Referring to FIG. 3B, the upper surface of the glass 231 of the phosphor coated glass layer 230 may have a soft uneven optical pattern. Alternatively, although not shown, an uneven optical pattern may be formed on the lower surface of the glass 231 or the lower surface of the phosphor coated glass layer 230.

도 3c는 형광체 코팅 유리층(230)의 표면에 광학 시트가 형성된 일 실시예를 도시한 도면이다. 도 3c를 참조하면, 형광체 코팅 유리층(230)의 상면 또는 하면(미도시) 또는 유리(231)의 하면(미도시)에는 요철 형태를 가지는 광학 시트가 형성될 수 있다.FIG. 3C illustrates an embodiment in which an optical sheet is formed on the surface of the phosphor coated glass layer 230. Referring to FIG. 3C, an optical sheet having an uneven shape may be formed on an upper surface or a lower surface of the phosphor coating glass layer 230 or a lower surface of the glass 231 (not shown).

상술한 도 3a 내지 도 3c와 같이 형광체 코팅 유리층(230)을 형성함으로써 발광칩(222)으로부터 발광되는 빛의 방향을 다양하게 또는 정밀하게 조절할 수 있다.As described above with reference to FIGS. 3A to 3C, the phosphor coating glass layer 230 may be formed to variously or precisely control the direction of light emitted from the light emitting chip 222.

한편, 형광체 코팅 유리층(230)의 유리(231)는 저융점 유리를 사용할 수 있다. 저융점 유리는 소성 온도가 500℃ 이하이며, 투명한 글래스 프릿(Glass Frit)으로 조성된 유리이다. 글래스 프릿은 유리나 금속을 부착시켜 절연성, 기밀성 등의 기능을 발휘하고, 기계적 강도와 화학적 내구성이 강한 전자재료용 저융점 분말유리이다. 유리(231)로서 저융점 유리를 사용하는 경우, 형광체 코팅 유리층(230)의 모양의 성형이 용이하다. 이러한 형광체 코팅 유리층(230)은 발광칩(222)과 일정 거리 이격되어 배치된다.Meanwhile, the glass 231 of the phosphor coated glass layer 230 may use low melting glass. Low-melting glass is a glass having a firing temperature of 500 ° C. or less and composed of transparent glass frit. Glass frit is a low-melting powder glass for electronic materials that adheres to glass or metal, exhibits functions such as insulation and airtightness, and is strong in mechanical strength and chemical durability. When low melting glass is used as the glass 231, the shape of the phosphor coating glass layer 230 is easily formed. The phosphor coating glass layer 230 is spaced apart from the light emitting chip 222 by a predetermined distance.

상술한 실시예에서는 저융점 유리의 하면에 형광체를 코팅한 형광체 코팅 유리층(230)을 예로 들어 설명하였으나, 이에 한정되지 않는 것이 바람직하다. 즉, 다른 실시예에서는, 저융점 유리의 내부에 형광체를 주입시킨 유리층(미도시)을 형광체 코팅 유리층(230) 대용으로 적용할 수도 있다.In the above-described embodiment, the phosphor coating glass layer 230 having the phosphor coated on the lower surface of the low melting point glass is described as an example, but is not limited thereto. That is, in another embodiment, a glass layer (not shown) in which a phosphor is injected into the low melting glass may be used as a substitute for the phosphor coating glass layer 230.

반사판(240)은 캐버티(228)와 형광체 코팅 유리층(230)의 측면에 형성될 수 있다. 반사판(240)은 발광칩(222)에서 발광되는 빛이 산란되어 소멸되는 것을 방지하기 위해 반사 물질을 함유할 수 있다. 예를 들어, 반사판(240)은 고 반사율의 은(Ag) 또는 은 계열의 화합물을 도포하여 형성할 수 있으며, 이에 한정되는 것은 아니다.The reflector 240 may be formed on the side surface of the cavity 228 and the phosphor coated glass layer 230. The reflector 240 may contain a reflective material to prevent the light emitted from the light emitting chip 222 from scattering and disappearing. For example, the reflector 240 may be formed by applying a high reflectance silver (Ag) or a silver-based compound, but is not limited thereto.

또한, 반사판(240)에는 발광칩(222)에서 방출되는 빛을 확산하는 광학산제가 도포되어 있을 수 있다. 이러한 경우, 반사판(240)은 빛의 반사뿐만 아니라 확산 효과를 가지는 난관반사 컵(Diffusive Reflector Cup)을 적용할 수 있으며, 이로써 광효율을 개선하고 발광칩 패키지(200)의 신뢰도를 확보하도록 할 수 있다.In addition, the optical plate for diffusing the light emitted from the light emitting chip 222 may be coated on the reflecting plate 240. In this case, the reflector 240 may apply a diffuse reflector cup having a diffusion effect as well as the reflection of light, thereby improving the light efficiency and ensuring the reliability of the light emitting chip package 200. .

상기와 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been described with reference to the particular embodiments and drawings, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

200: 발광칩 패키지 212: 방열 패드
214: 전극 216: 비아홀
220: 안착부 222: 발광칩
224: 인쇄회로기판 226: 골드 와이어
228: 캐버티 230: 형광체 코팅 유리층
231: 유리 232: 형광층200: light emitting chip package 212: heat dissipation pad
214: electrode 216: via hole
220: seating portion 222: light emitting chip
224: printed circuit board 226: gold wire
228: cavity 230: phosphor coated glass layer
231: glass 232: fluorescent layer

Claims (8)

방열 부재가 구비된 기판;
상기 기판 상에 마련되며, 발광칩이 부착되는 안착부;
상기 기판 상에 마련되며, 골드 와이어에 의해 상기 발광칩과 연결되는 인쇄회로기판(PCB: Printed Circuit Board) 패턴;
하면에 형광체가 코팅되며, 상기 발광칩과 상기 인쇄회로기판 패턴의 상부에 형성되는 형광체 코팅 유리층; 및
상기 발광칩으로부터 방출되는 빛을 확산하는 광확산제가 도포된 반사판으로서, 상기 안착부에 부착된 발광칩을 둘러싸는 상기 반사판을 포함하며,
상기 안착부와 상기 인쇄회로기판 패턴이 구비되는 공간의 내부에는 형광체가 충전되지 않으며,
상기 형광체 코팅 유리층은 볼록한 돔 형태로 형성되고, 상기 형광체 코팅 유리층의 상면 또는 하면에는 상기 발광칩으로부터 발광되는 빛의 방향을 조절하기 위한 광학 패턴 또는 광학 시트가 형성되어 있는 것을 특징으로 하는 발광칩 패키지.A substrate having a heat dissipation member;
A mounting part provided on the substrate and to which a light emitting chip is attached;
A printed circuit board (PCB) pattern provided on the substrate and connected to the light emitting chip by a gold wire;
A phosphor coated glass layer formed on a lower surface of the phosphor, and formed on the light emitting chip and the printed circuit board pattern; And
A reflecting plate coated with a light diffusing agent for diffusing light emitted from the light emitting chip, the reflecting plate surrounding the light emitting chip attached to the seating part;
Phosphors are not filled in the space where the seating portion and the printed circuit board pattern are provided.
The phosphor coating glass layer is formed in a convex dome shape, the upper or lower surface of the phosphor coating glass layer is characterized in that the optical pattern or optical sheet for controlling the direction of the light emitted from the light emitting chip is formed Chip package. 삭제delete 제1항에 있어서,
상기 안착부와 상기 인쇄회로기판 패턴이 구비되는 공간의 내부는 질소 기체로 충전되는 것을 특징으로 하는 발광칩 패키지.The method of claim 1,
The inside of the space provided with the seating portion and the printed circuit board pattern is a light emitting chip package, characterized in that the filling with nitrogen gas. 삭제delete 제3항에 있어서,
상기 형광체 코팅 유리층은 상기 발광칩과 사전에 정해진 거리만큼 이격되어 구비되는 것을 특징으로 하는 발광칩 패키지.The method of claim 3,
The phosphor coating glass layer is a light emitting chip package, characterized in that spaced apart from the light emitting chip by a predetermined distance. 삭제delete 삭제delete 삭제delete
KR1020120047379A 2012-05-04 2012-05-04 Led chip package KR101300138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120047379A KR101300138B1 (en) 2012-05-04 2012-05-04 Led chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120047379A KR101300138B1 (en) 2012-05-04 2012-05-04 Led chip package

Publications (1)

Publication Number Publication Date
KR101300138B1 true KR101300138B1 (en) 2013-08-26

Family

ID=49221245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120047379A KR101300138B1 (en) 2012-05-04 2012-05-04 Led chip package

Country Status (1)

Country Link
KR (1) KR101300138B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043473A1 (en) * 2014-09-17 2016-03-24 (주)베이스 Pig for vehicle and manufacturing method therefor
CN106531857A (en) * 2016-12-28 2017-03-22 芜湖聚飞光电科技有限公司 Chip scale LED packaging structure and packaging technology
CN107731986A (en) * 2017-10-30 2018-02-23 深圳莱特光电股份有限公司 Infrared LED integral type encapsulating structure for lossless signal transmission
US9929320B2 (en) 2014-12-18 2018-03-27 Samsung Electronics Co., Ltd. Wavelength conversion film and light emitting device package including the same
CN111970817A (en) * 2020-08-27 2020-11-20 广东勤天投资有限公司 Packaging structure and packaging device of flexible circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110039228A (en) * 2011-03-31 2011-04-15 서울반도체 주식회사 Lens mount type light emitting diode package
JP2011166035A (en) * 2010-02-12 2011-08-25 Toshiba Lighting & Technology Corp Light emitting device and lighting apparatus
KR20120011185A (en) * 2010-07-28 2012-02-07 엘지디스플레이 주식회사 Liquid crystal display device using light diffusion lens
KR20120017147A (en) * 2010-08-18 2012-02-28 엘지이노텍 주식회사 Chip package for white light emitting with lens pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166035A (en) * 2010-02-12 2011-08-25 Toshiba Lighting & Technology Corp Light emitting device and lighting apparatus
KR20120011185A (en) * 2010-07-28 2012-02-07 엘지디스플레이 주식회사 Liquid crystal display device using light diffusion lens
KR20120017147A (en) * 2010-08-18 2012-02-28 엘지이노텍 주식회사 Chip package for white light emitting with lens pattern
KR20110039228A (en) * 2011-03-31 2011-04-15 서울반도체 주식회사 Lens mount type light emitting diode package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043473A1 (en) * 2014-09-17 2016-03-24 (주)베이스 Pig for vehicle and manufacturing method therefor
US9929320B2 (en) 2014-12-18 2018-03-27 Samsung Electronics Co., Ltd. Wavelength conversion film and light emitting device package including the same
CN106531857A (en) * 2016-12-28 2017-03-22 芜湖聚飞光电科技有限公司 Chip scale LED packaging structure and packaging technology
CN107731986A (en) * 2017-10-30 2018-02-23 深圳莱特光电股份有限公司 Infrared LED integral type encapsulating structure for lossless signal transmission
CN111970817A (en) * 2020-08-27 2020-11-20 广东勤天投资有限公司 Packaging structure and packaging device of flexible circuit board

Similar Documents

Publication Publication Date Title
US7714342B2 (en) Chip coated light emitting diode package and manufacturing method thereof
KR101235460B1 (en) Side-View Type Light Emitting Diode and Manufacturing Method thereof
US7842960B2 (en) Light emitting packages and methods of making same
JP5084324B2 (en) Light emitting device and lighting device
JP5569389B2 (en) LIGHT EMITTING DEVICE MANUFACTURING METHOD AND LIGHT EMITTING DEVICE
JP6628739B2 (en) Light emitting device
CN111063785A (en) Method for manufacturing light emitting device
JP2013191872A (en) Light emitting element package
KR101300138B1 (en) Led chip package
JP2017162942A (en) Light-emitting device and illuminating device
JP2014229759A (en) Light emitting device
JP2013131519A (en) Light emitting device
JP2014060328A (en) Light-emitting device
JP2007027585A (en) Light emitting device with phosphor layer, and manufacture method therefor
JP2002217459A (en) Light-emitting diode, and backlight device of liquid crystal display using the light-emitting diode as light source
JP5406691B2 (en) Semiconductor light emitting device
KR101901890B1 (en) Luminescence device
JP2023001231A (en) Light-emitting device
JP2018032693A (en) Light-emitting device, and illumination apparatus
KR20120083080A (en) Light emitting device package and method of manufacturing the light emitting device package
JP2017163002A (en) Light-emitting device and illuminating device
KR20100079273A (en) Light emitting diode package
JP2008112867A (en) Light emitting device
KR101309765B1 (en) Light emitting diode with reduced chromatic deviation
KR20150035176A (en) Vertical led package and lighting device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee