KR101296629B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101296629B1
KR101296629B1 KR1020060072027A KR20060072027A KR101296629B1 KR 101296629 B1 KR101296629 B1 KR 101296629B1 KR 1020060072027 A KR1020060072027 A KR 1020060072027A KR 20060072027 A KR20060072027 A KR 20060072027A KR 101296629 B1 KR101296629 B1 KR 101296629B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
gate
semiconductor layer
thickness
Prior art date
Application number
KR1020060072027A
Other languages
English (en)
Other versions
KR20080011563A (ko
Inventor
이성민
박청훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060072027A priority Critical patent/KR101296629B1/ko
Publication of KR20080011563A publication Critical patent/KR20080011563A/ko
Application granted granted Critical
Publication of KR101296629B1 publication Critical patent/KR101296629B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 특히 액정표시장치는 서로 마주보는 제 1, 제 2 기판, 상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 이에 돌출되는 게이트 전극, 상기 게이트 라인을 포함한 제 1 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖고 형성되는 드레인 전극, 상기 드레인 전극 상에 콘택홀을 갖고 상기 소스/드레인 전극 및 데이터 라인을 포함한 상기 제 1 기판 전면에 형성되는 보호막, 상기 드레인 전극에 연결되고 상기 화소영역에 형성되는 화소전극, 상기 데이터 라인 및 게이트 라인 상측에 대응하여, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 형성되는 블랙매트릭스, 상기 제 2 기판상에 형성되는 공통전극 및 상기 제 1 기판과 상기 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.
액정표시장치, 블랙매트릭스, 컬럼스페이서

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display and Method For Manufacturing of The Same}
도 1은 일반적인 액정표시장치를 나타낸 분해사시도
도 2는 일반적인 액정표시장치를 나타낸 단면도
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타내는 평면도
도 4는 도 3의 I-I'선 및 Ⅱ-Ⅱ'선에 따른 본 발명의 제 1 실시예에 따른 액정표시장치를 나타내는 단면도
도 5a 내지 도 5h는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 나타내는 공정 단면도
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타내는 평면도
도 7은 도 6의 Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선에 따른 본 발명의 제 2 실시예에 따른 액정표시장치를 나타내는 단면도
도 8a 내지 도 8h는 본 발명의 제 2 실시예에 따른 액정표시장치를 나타내는 공정 단면도
<도면의 주요 부분에 대한 명칭>
10, 100, 200 : 제 1 기판 11, 111, 211 : 게이트 라인
14, 114, 214 : 데이터 라인
31 : 컬럼 스페이서 131, 231 : 블랙매트릭스
20, 120, 220 : 제 2 기판 24, 121, 221 : 공통전극
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 특히 하부기판에 블랙매트릭스를 형성하여 컬럼 스페이서를 대체한 액정표시장치 및 이의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
도 1은 일반적인 액정표시장치를 나타낸 분해 사시도이고, 도 2는 일반적인 액정표시장치를 나타낸 단면도이다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1 기판(10) 및 제 2 기판(20)과, 상기 제 1, 제 2 기판(10, 20) 사이에 주입된 액정층(30)으로 구성된다.
보다 구체적으로 설명하면, 상기 제 1 기판(10)에는 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 배선(11)이 배열되고, 상기 게이트 배선(11)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 배선(14)이 배열된다. 그리고, 상기 게이트 배선(11)과 데이터 배선(14)에 의해 정의되는 각 화소영역(P)에는 화소전극(17)이 형성되고, 상기 각 게이트 배선(11)과 데이터 배선(14)이 교차하는 부분에는 상기 게이트 배선(11)의 스캔 신호에 따라 턴온/오프되어 상기 데이터 배선(14)의 데이타 신호를 상기 각 화소전극(17)에 인가하는 박막 트랜지스터(T)가 형성되어 있다. 이를 박막트랜지스터 어레이 기판이라 한다.
그리고 상기 제 2 기판(20)에는 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(21)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(22)과, 화상을 구현하기 위한 공통전극(24)이 형성되어 있다. 이를 칼라 필터 어레이 기판이라 한다.
상기와 같이 형성된 제 1 기판(10) 및 제 2 기판(20)은 서로 정렬되어 일정간격을 갖고 합착된다.
상기와 같은 액정 표시 장치는 상기 화소 전극(17)과 공통 전극(24) 사이의 전계에 의해 상기 제 1, 제 2 기판(10, 20) 사이에 형성된 액정층(30)의 액정이 배향되고, 상기 액정층(30)의 배향 정도에 따라 액정층(30)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판(10, 20) 사이에는 액정층(30)이 형성되는 일정한 간격을 유지하기 위해 스페이서(31)가 형성된다.
이러한 스페이서(31)는 그 형상에 따라 볼 스페이서 또는 컬럼 스페이서로 나뉘어진다.
볼 스페이서는 구 형상이며, 제 1, 제 2 기판(10, 20) 상에 산포하여 제조되고, 상기 제 1, 제 2 기판(10, 20)의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판(10, 20)과의 접촉 면적이 작다.
반면, 컬럼 스페이서는 제 1 기판(10) 또는 제 2 기판(20) 상의 어레이 공정에서 형성되는 것으로, 소정 기판상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.
상기 볼 스페이서는 액정주입방식의 액정표시장치 제조방법에 이용되고, 상기 컬럼 스페이서는 액정적하방식의 액정표시장치 제조방법에 이용된다.
그러나 종래 기술에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 문제점이 있다.
즉, 상술한 바와 같이 박막트랜지스터가 형성된 제 1 기판과 컬러필터층이 형성된 제 2 기판이 서로 정렬되어 합착되므로, 상기 제 1, 제 2 기판 간에 오정렬이 발생할 경우 빛샘으로 인한 불량이 발생한다. 따라서 빛샘 현상을 방지하기 위해 상기 블랙매트릭스는 합착마진을 고려하여 보다 넓게 형성된다. 이와 같이, 블랙매트릭스가 넓게 형성되므로 개구율이 감소하게 된다. 또한, 제 1 기판과 제 2 기판의 일정한 간격을 유지하기 위하여 별도로 스페이서를 형성하므로 공정이 복잡하다.
본 발명은 제 1 기판의 게이트 라인 및 데이터 라인 상부에 블랙매트릭스를 형성함으로써 합착 마진의 설계가 필요없고, 상기 블랙매트릭스를 상기 제 1, 제 2 기판 사이의 셀겝을 유지하기 위한 스페이서로 대신하여 공정을 단순화 시킬 수 있는 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 서로 마주보는 제 1, 제 2 기판, 상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 이에 돌출되는 게이트 전극, 상기 게이트 라인을 포함한 제 1 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖고 형성되는 드레인 전극, 상기 드레인 전극 상에 콘택홀을 갖 고 상기 소스/드레인 전극 및 데이터 라인을 포함한 상기 제 1 기판 전면에 형성되는 보호막, 상기 드레인 전극에 연결되고 상기 화소영역에 형성되는 화소전극, 상기 데이터 라인 및 게이트 라인 상측에 대응하여, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 형성되는 블랙매트릭스, 상기 제 2 기판상에 형성되는 공통전극 및 상기 제 1 기판과 상기 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 서로 마주보는 제 1, 제 2 기판, 상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인, 이에 돌출되는 게이트 전극, 상기 게이트 라인에 평행하는 공통라인 및 상기 공통라인에 돌출되어 게이트 라인과 수직한 방향으로 형성된 복수개의 공통전극, 상기 게이트 라인, 게이트 전극, 공통라인, 공통전극을 포함한 제 1 기판 전면에 형성된 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖고 형성되는 드레인 전극, 상기 드레인 전극 상에 콘택홀을 갖고 상기 소스/드레인 전극 및 데이터 라인을 포함한 상기 제 1 기판 전면에 형성되는 보호막, 상기 드레인 전극에 전기적으로 연결되고 상기 공통전극 사이에서 평행하도록 형성되는 복수개의 화소전극, 상기 데이터 라인 및 게이트 라인 상측의 보호막 위에 형성되는 블랙매트릭스 및 상기 제 1 기판과 상기 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 제 1 기판 및 제 2 기판을 준비하는 단계, 상기 제 1 기판 상에 일정한 간격을 갖고 일방향으로 게이트 라인 및 이에 돌출된 게이트 전극을 형성하는 단계, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 반도체층 일측면에 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층 타측면에 상기 소스 전극과 일정한 간격을 갖는 드레인 전극을 형성하는 단계, 상기 반도체층, 소스/드레인 전극을 포함한 제 1 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계, 상기 게이트 라인 및 데이터 라인 상부에 대응하여, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 블랙매트릭스를 형성하는 단계, 상기 제 2 기판상의 전면에 공통전극을 형성하는 단계 및 제 1 기판 상부에 액정층을 적하하고 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 제 1 기판 및 제 2 기판을 준비하는 단계, 상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 게이트 라인, 이에 돌출되는 게이트 전극, 상기 게이트 라인에 평행하는 공통라인 및 상기 공통라인에 돌출되어 게이트 라인과 수직한 방향으로 복수개의 공 통전극을 형성하는 단계, 상기 게이트 라인, 게이트 전극, 공통라인, 공통전극을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖는 드레인 전극을 형성하는 단계, 상기 반도체층, 소스/드레인 전극을 포함한 제 1 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되고 상기 공통전극 사이에서 평행하도록 복수개의 화소전극을 형성하는 단계, 상기 게이트 라인 및 데이터 라인 상측의 상기 보호막 상에 블랙매트릭스를 형성하는 단계 및 제 1 기판 상부에 액정층을 적하하고 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 3, 도 4는 본 발명의 제 1 실시예로서, 도 3은 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 4는 도 3의 I-I'선 및 Ⅱ-Ⅱ'선에 따른 본 발명의 액정표시장치를 나타내는 단면도이다.
본 발명에 의한 액정표시장치는 도 3, 도 4에 도시된 바와 같이, 박막 트랜지스터 어레이 기판은 투명한 유리 재질의 제 1 기판(100)에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인(111) 및 이에 돌출되는 게이트 전극(111a), 상기 게이트 라인(111)을 포함한 제 1 기판(100)의 전면에 형성되는 게이트 절연막(112), 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 형성되는 반도체층(113), 상기 반도체층(113)의 일측면에 상기 게이트 라인(111)과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인(114) 및 상기 데이터라인(114)으로부터 상기 반도체층(113) 상측으로 돌출되는 소스전극(114a), 상기 반도체층(113)의 타측면에 상기 소스전극(114a)과 일정한 간격을 갖고 형성되는 드레인 전극(115), 상기 드레인 전극(115) 상에 콘택홀을 갖고 상기 데이터 라인(114), 소스전극(114a) 및 드레인 전극(115)을 포함한 제 1 기판(100) 전면에 형성되는 보호막(116) 및 오버코트층(117), 상기 드레인 전극(115)에 연결되고 상기 화소영역에 형성되는 화소전극(118), 상기 데이터 라인(114) 및 게이트 라인(111) 상측의 상기 오버코트층(117) 위에 형성되는 스페이서 겸 블랙매트릭스(131)를 구비한다.
그리고 상기 제 1 기판(100)에 대응되는 제 2 기판(120) 전면에는 공통전극(121)이 구비된다. 이와같이 구성된 제 1, 제 2 기판(100, 120)이 일정 공간을 갖고 합착되고, 상기 제 1 기판(100)과 상기 제 2 기판(120) 사이에 형성된 액정층(130)을 포함하여 구성되어 있다.
이때, 상기 블랙매트릭스(131)는 상기 게이트 전극(111a), 게이트 절연막(112), 반도체층(113), 소스/드레인 전극(114a, 115), 보호막(116), 오버코트층(117), 화소전극(118)으로 구성된 박막 트랜지스터의 상측에 더 형성되고, 상기 박막 트랜지스터의 상측에 형성되는 블랙매트릭스(131)의 두께는 제 1 두께로 형성되며, 상기 게이트 라인(111) 및 데이터 라인(114) 상측에 형성되는 블랙매트릭 스(131)의 두께는 상기 제 1 두께보다 얇은 제 2 두께로 형성된다.
도 5a 내지 도 5h는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법은 먼저, 도 5a와 같이, 투명한 유리 재질의 제 1 기판(100) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.
이어, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 패터닝하여 게이트 라인(도시하지 않음) 및 상기 게이트 라인에서 분기 되는 게이트 전극(111a)을 형성한다. 이어, 상기 게이트 전극(111a)을 포함한 제 1 기판(100) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(112)을 형성한다.
도 5b와 같이, 상기 게이트 절연막(112) 상부의 전면에 순수한 비정질 실리콘층(113a)과 불순물이 포함된 비정질 실리콘층(113b)을 적층하고, 포토 및 식각 공정을 통해 상기 순수한 비정질 실리콘층(113a)과 불순물이 포함된 비정질 실리콘층(113b)을 선택적으로 제거하여 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 반도체층(113)을 형성한다.
도 5c와 같이, 상기 반도체층(113)을 포함한 게이트 절연막(112) 상의 제 1 기판(100) 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질 중 어느 하나를 스퍼터링(sputtering) 방법으로 증착하고, 상기 저저항 금속물질을 선택적으로 식각하여 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인(114), 이에 돌출되고 상기 반도체층(113) 상부의 일측에 소스 전극(114a), 상기 반도체층(113) 상부의 타측에 드레인 전극(115)을 형성한다. 그리고, 상기 소스 전극(114a)과 드레인 전극(115) 사이에 상기 불순물이 포함된 비정질 실리콘층(113b)을 제거한다.
도 5d와 같이, 상기 반도체층(113), 데이터 라인(114), 소스 전극(114a), 드레인 전극(115)을 포함한 제 1 기판(100) 전면에 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하여 보호막(116)을 형성한다. 상기 보호막(116) 상부에 단차를 제거하기 위하여 오버코트층(117)을 형성한다.
상기에서 보호막(116)의 재료로 무기재료가 아닌 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막을 형성하는 경우에는 그 두께가 충분히 두꺼우므로 오버코트층을 별도로 형성하여 단차를 제거할 필요가 없다. 다만, 유기재료로 보호막을 형성하는 경우에는 무기재료를 사용하는 경우보다 비용이 많이 든다.
도 5e와 같이, 상기 드레인 전극(115)의 표면이 소정부분 노출되도록 상기 보호막(116) 및 오버코트층(117)을 선택적으로 식각하여 콘택홀을 형성한다.
다음으로 상기 콘택홀을 포함한 제 1 기판(100) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 포토 및 식각 공정을 통해 상기 투명한 금속을 선택적으로 패터닝하여 상기 콘택홀을 통해 상기 드레인 전극(115)과 전기적으로 연결되는 화소전극(118)을 형성한다.
이때 상기 게이트 전극(111a), 게이트 절연막(112), 반도체층(113), 소스/드레인 전극(114a, 115), 보호막(116), 오버코트층(117), 화소전극(118)이 게이트 라인 및 데이터 라인(114)의 교차하는 부위에 박막 트랜지스터를 구성한다.
도 5f와 같이, 오버코트층(117) 상의 제 1 기판(100) 전면에 감광성 블랙 유기물질인 수지를 도포하여 수지막(131a)을 형성한다. 상기 수지막(131a) 상부에 회절마스크(150)를 씌워 UV 또는 x-선 파장에 노출시킨다.
상기 회절 마스크(150)는 박막 트랜지스터 부분에서 빛을 차광하는 차광부(150a)와, 게이트 라인 및 데이터 라인(114) 부분에서 빛을 반만 투과하는 반투과부(150b)와, 나머지 부분에서 빛을 투과하는 투과부(150c)로 구성된다.
따라서, 상기 회절마스크(150)를 이용하여 상기 수지막(131a)을 노광하고 현상하면, 도 5g와 같이, 차광부(150a)에 상응하는 수지막(131a)은 그대로 남아있고, 투과부에 상응하는 수지막(131a)은 전부 제거되며, 반투과부(150b)에 상응하는 수지막(131a)은 차광부(150a)에 형성되는 것보다 더 얇은 두께로 남게 된다. 즉, 상기 박막 트랜지스터의 상측에 형성되는 블랙매트릭스(131)의 두께는 제 1 두께로 형성되고, 상기 게이트 라인 및 데이터 라인(114) 상측에 형성되는 블랙매트릭스(131)의 두께는 상기 제 1 두께보다 얇은 제 2 두께로 형성된다.
이때, 상기 블랙매트릭스(131)는 두께 조정이 가능하므로 제 1 기판(100)과 제 2 기판(120) 사이의 셀겝을 조정할 수 있으므로 스페이서 역할을 하도록 한다.
그리고, 상기 수지막은 빛을 받는 부분이 현상되는 포지티브형(positive type)과 빛을 받지 않는 부분이 현상되는 네거티브형(negative type)으로 나눌 수 있다.
또한, 종래의 블랙매트릭스(131)는 크롬(Cr) 등의 금속을 이용하였으나, 상기 크롬(Cr) 대신 수지를 블랙매트릭스(131)로 사용하는 경우에는 상술한 바와 같이 현상 후에 별도의 에칭과정을 요하지 않으므로 블랙매트릭스(131) 형성과정이 보다 간단하다.
도 5h와 같이, 제 2 기판(120) 상의 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하여 공통전극(121)을 형성한다. 다음으로 상기 제 1 기판(100) 또는 제 2 기판(120)에 적당량의 액정층(130)을 적하하고 두 기판을 합착한다. 이때 제 2 기판(120) 상에 블랙매트릭스(131)가 형성되어 있지 않으므로 합착마진을 설계할 필요가 없다.
이때, 제 1, 제 2 기판(100, 120)을 합착한 후에 액정층(130)을 주입하는 방법도 가능하다.
다음으로 도 6, 도 7은 본 발명의 제 2 실시예로서, 도 6은 본 발명의 제 2 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 7은 도 6의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선에 따른 본 발명의 제 2 실시예에 의한 액정표시장치를 나타내는 단면도이다.
본 발명의 제 2 실시예에 의한 액정표시장치는 도 6, 도 7에 도시된 바와 같이, 박막트랜지스터 어레이 기판은 상기 제 1 기판(200)상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인(211), 이에 돌출되는 게이트 전극(211a), 상기 게이트 라인(211)에 평행하는 공통라인(240) 및 상기 공통라인(240)에 돌출되어 게이트 라인(211)과 수직한 방향으로 형성된 복수개의 공통전극(241), 상기 게이트 라인(211), 게이트 전극(211a), 공통라인(240), 공통전극(241)을 포함한 제 1 기판(200) 전면에 형성된 게이트 절연막(212), 상기 게이트 전극(211a) 상부의 게이트 절연막(212) 상에 형성되는 반도체층(213), 상기 반도체층(213)의 일측면에 상기 게이트 라인(211)과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인(214) 및 상기 데이터 라인(214)으로부터 상기 반도체층(213) 상측으로 돌출되는 소스 전극(214a), 상기 반도체층(213)의 타측면에 상기 소스 전극(214a)과 일정한 간격을 갖고 형성되는 드레인 전극(215), 상기 드레인 전극(215) 상에 콘택홀을 갖고 상기 소스/드레인 전극(214a, 215) 및 데이터 라인(214)을 포함한 상기 제 1 기판(200) 전면에 형성되는 보호막(216) 및 오버코트층(217), 상기 드레인 전극(215)에 전기적으로 연결되고 상기 공통전극(241) 사이에서 평행하도록 형성되는 복수개의 화소전극(218), 상기 데이터 라인(214) 및 게이트 라인(211) 상측의 오버코트층(217) 위에 형성되는 스페이서 겸 블랙매트릭스(231)를 구비한다.
그리고 상기 제 1 기판(200)에 대응되는 제 2 기판(220)이 일정 공간을 갖고 합착되고, 상기 제 1 기판(200)과 상기 제 2 기판(220) 사이에 형성된 액정층(230)을 포함하여 구성되어 있다.
이때, 상기 블랙매트릭스(231)는 상기 게이트 전극(211a), 게이트 절연막(212), 반도체층(213), 소스/드레인 전극(214a, 215), 보호막(216), 오버코트 층(217), 화소전극(218)으로 구성된 박막 트랜지스터의 상측에 더 형성되고, 상기 박막 트랜지스터의 상측에 형성되는 블랙매트릭스(231)의 두께는 제 1 두께로 형성되며, 상기 게이트 라인(211) 및 데이터 라인(214) 상측에 형성되는 블랙매트릭스(231)의 두께는 상기 제 1 두께보다 얇은 제 2 두께로 형성된다.
도 8a 내지 도 8h는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법은 먼저, 도 8a와 같이, 투명한 유리 재질의 제 1 기판(200) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.
이어, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 패터닝하여 게이트 라인(도시하지 않음) 및 상기 게이트 라인에서 분기 되는 게이트 전극(211a), 상기 게이트 라인에 평행하는 공통라인(도시하지 않음) 및 상기 공통라인에 돌출되어 게이트 라인과 수직한 방향으로 복수개의 공통전극(241)을 형성한다. 이어, 상기 게이트 라인, 게이트 전극(211a), 공통라인, 공통전극(241)을 포함한 제 1 기판(200) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(212)을 형성한다.
도 8b와 같이, 상기 게이트 절연막(212) 상부의 전면에 순수한 비정질 실리콘층(213a)과 불순물이 포함된 비정질 실리콘층(213b)을 적층하고, 포토 및 식각 공정을 통해 상기 순수한 비정질 실리콘층(213a)과 불순물이 포함된 비정질 실리콘 층(213b)을 선택적으로 제거하여 상기 게이트 전극(211a) 상부의 게이트 절연막(212) 상에 반도체층(213)을 형성한다.
도 8c와 같이, 상기 반도체층(213)을 포함한 게이트 절연막(212) 상의 제 1 기판(200) 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질 중 어느 하나를 스퍼터링(sputtering) 방법으로 증착하고, 상기 저저항 금속물질을 선택적으로 식각하여 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인(214), 이에 돌출되고 상기 반도체층(213) 상부의 일측에 소스 전극(214a), 상기 반도체층(213) 상부의 타측에 드레인 전극(215)을 형성한다. 그리고, 상기 소스 전극(214a)과 드레인 전극(215) 사이에 상기 불순물이 포함된 비정질 실리콘층(213b)을 제거한다.
도 8d와 같이, 상기 반도체층(213), 데이터 라인(214), 소스 전극(214a), 드레인 전극(215)을 포함한 제 1 기판(200) 전면에 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하여 보호막(216)을 형성한다. 상기 보호막(216) 상부에 단차를 제거하기 위하여 오버코트층(217)을 형성한다.
도 8e와 같이, 상기 드레인 전극(215)의 표면이 소정부분 노출되도록 상기 보호막(216) 및 오버코트층(217)을 선택적으로 식각하여 콘택홀을 형성한다.
다음으로 상기 콘택홀을 포함한 제 1 기판(200) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 포토 및 식각 공정을 통해 상기 투명한 금속을 선택적으로 패터닝하여 상기 콘택홀을 통해 상기 드레인 전극(215)과 전기적으로 연결되고 상기 공통전극(241) 사이에서 평행하도록 복수개의 화소전극(218)을 형성한다.
이때 상기 게이트 전극(211a), 게이트 절연막(212), 반도체층(213), 소스/드레인 전극(214a, 215), 보호막(216), 오버코트층(217), 화소전극(218)이 게이트 라인 및 데이터 라인(214)의 교차하는 부위에 박막 트랜지스터를 구성한다.
도 8f와 같이, 오버코트층(217) 상의 제 1 기판(200) 전면에 감광성 블랙 유기물질인 수지를 도포하여 수지막(231a)을 형성한다. 상기 수지막(231a) 상부에 회절마스크(250)를 씌워 UV 또는 x-선 파장에 노출시킨다.
상기 회절 마스크(250)는 박막 트랜지스터 부분에서 빛을 차광하는 차광부(250a)와, 게이트 라인 및 데이터 라인(214) 부분에서 빛을 반만 투과하는 반투과부(250b)와, 나머지 부분에서 빛을 투과하는 투과부(250c)로 구성된다.
따라서, 상기 회절마스크(250)를 이용하여 상기 수지막(231a)을 노광하고 현상하면, 도 8g와 같이, 차광부(250a)에 상응하는 수지막(231a)은 그대로 남아있고, 투과부에 상응하는 수지막(231a)은 전부 제거되며, 반투과부(250b)에 상응하는 수지막(231a)은 차광부(250a)에 형성되는 것보다 더 얇은 두께로 남게 된다. 즉, 상기 박막 트랜지스터의 상측에 형성되는 블랙매트릭스(231)의 두께는 제 1 두께로 형성되고, 상기 게이트 라인 및 데이터 라인(214) 상측에 형성되는 블랙매트릭스(231)의 두께는 상기 제 1 두께보다 얇은 제 2 두께로 형성된다.
도 8h와 같이, 상기 제 1 기판(200) 또는 제 2 기판(220)에 적당량의 액정 층(230)을 적하하고 두 기판을 합착한다. 이때 제 2 기판(220) 상에 블랙매트릭스(231)가 형성되어 있지 않으므로 합착마진을 설계할 필요가 없다.
상기 제 1, 제 2 실시예의 경우 흑백 액정표시장치(Mono LCD)로 사용할 수 있다. 다만, 상기 제 1, 제 2 실시예에서 제 2 기판 전면에 R,G,B 컬러 필터층을 형성하면 컬러 액정표시장치로 사용가능하다.
또한, 상기 블랙매트릭스(BM ; Black Matrix)는 감광성 블랙 유기물질인 수지를 사용하여 형성하는 것이 바람직하다.
한 편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
하부 기판상에 블랙매트릭스를 형성하므로 합착시 상기 상하부 기판 간에 약간의 오정렬이 발생하더라도 빛샘현상이 발생하지 않으므로 상기 블랙매트릭스에 합착마진을 설계할 필요가 없어 개구율이 증가한다.
또한, 상기 블랙매트릭스가 상기 상하부 기판 사이의 셀겝을 유지하는 스페이서 역할을 할 수 있으므로 별도의 스페이서 형성 공정이 요구되지 않으므로 공정을 단순화시킬 수 있다.

Claims (24)

  1. 서로 마주보는 제 1, 제 2 기판;
    상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 이에 돌출되는 게이트 전극;
    상기 게이트 라인을 포함한 제 1 기판의 전면에 형성되는 게이트 절연막;
    상기 게이트 전극 상부의 상기 게이트 절연막 상에 형성되는 반도체층;
    상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극;
    상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖고 형성되는 드레인 전극;
    상기 드레인 전극 상에 콘택홀을 갖고 상기 소스/드레인 전극 및 데이터 라인을 포함한 상기 제 1 기판 전면에 형성되는 보호막;
    상기 드레인 전극에 연결되고 상기 화소영역에 형성되는 화소전극;
    상기 데이터 라인 및 게이트 라인 상측의 상기 보호막 위에 형성되며, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 형성되는 블랙매트릭스;
    상기 제 2 기판상에 형성되는 공통전극; 및
    상기 제 1 기판과 상기 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 블랙 매트릭스는 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극, 보호막, 화소전극으로 구성된 박막 트랜지스터의 상측에 더 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 블랙 매트릭스는 상기 박막 트랜지스터의 상측에는 상기 제 1 두께로, 상기 게이트 라인 및 데이터 라인 상측에는 상기 제 2 두께로 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 두께로 형성되는 블랙 매트릭스는 컬럼 스페이서인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 2 기판 상부에 컬러필터층을 더 포함하여 구성됨을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 블랙 매트릭스는 수지로 형성된 것을 특징으로 하는 액정표시장치.
  7. 서로 마주보는 제 1, 제 2 기판;
    상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인, 이에 돌출되는 게이트 전극, 상기 게이트 라인에 평행하는 공통라인 및 상기 공통라인에 돌출되어 게이트 라인과 수직한 방향으로 형성된 복수개의 공통전극;
    상기 게이트 라인, 게이트 전극, 공통라인, 공통전극을 포함한 제 1 기판 전면에 형성된 게이트 절연막;
    상기 게이트 전극 상부의 상기 게이트 절연막 상에 형성되는 반도체층;
    상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극;
    상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖고 형성되는 드레인 전극;
    상기 드레인 전극 상에 콘택홀을 갖고 상기 소스/드레인 전극 및 데이터 라인을 포함한 상기 제 1 기판 전면에 형성되는 보호막;
    상기 드레인 전극에 전기적으로 연결되고 상기 공통전극 사이에서 평행하도록 형성되는 복수개의 화소전극;
    상기 데이터 라인 및 게이트 라인 상측의 상기 보호막 위에 형성되며, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 형성되는 블랙매트릭스; 및
    상기 제 1 기판과 상기 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 블랙 매트릭스는 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극, 보호막, 화소전극으로 구성된 박막 트랜지스터의 상측에 더 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 블랙 매트릭스는 상기 박막 트랜지스터의 상측에는 상기 제 1 두께로, 상기 게이트 라인 및 데이터 라인 상측에는 상기 제 2 두께로 형성되는 것을 특징으로 하는 액정표시장치.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 두께로 형성되는 블랙 매트릭스는 컬럼 스페이서인 것을 특징으로 하는 액정표시장치.
  11. 제 7 항에 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 기판 상부에 컬러필터층을 더 포함하여 구성됨을 특징으로 하는 액정표시장치.
  12. 제 7 항에 있어서,
    상기 블랙 매트릭스는 수지로 형성된 것을 특징으로 하는 액정표시장치.
  13. 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판 상에 일정한 간격을 갖고 일방향으로 게이트 라인 및 이에 돌출된 게이트 전극을 형성하는 단계;
    상기 게이트 라인을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상부의 상기 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 반도체층 일측면에 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층 타측면에 상기 소스 전극과 일정한 간격을 갖는 드레인 전극을 형성하는 단계;
    상기 반도체층, 소스/드레인 전극을 포함한 제 1 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계;
    상기 게이트 라인 및 데이터 라인 상부의 상기 보호막 위에, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 블랙매트릭스를 형성하는 단계;
    상기 제 2 기판상의 전면에 공통전극을 형성하는 단계; 및
    상기 제 1 기판 상부에 액정층을 적하하고 상기 제 1 기판과 상기 제 2 기판을 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 블랙 매트릭스는 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극, 보호막, 화소전극으로 구성된 박막 트랜지스터의 상측에 더 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 블랙 매트릭스는 상기 박막 트랜지스터의 상측에는 상기 제 1 두께로, 상기 게이트 라인 및 데이터 라인 상측에는 상기 제 2 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제 1 두께로 형성되는 블랙 매트릭스는 컬럼 스페이서인 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    제 2 기판상에 공통전극을 형성하기 전에 컬러필터층을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 13 항에 있어서,
    상기 블랙매트릭스는 수지로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판상에 일정한 간격을 갖고 일방향으로 게이트 라인, 이에 돌출되는 게이트 전극, 상기 게이트 라인에 평행하는 공통라인 및 상기 공통라인에 돌출되어 게이트 라인과 수직한 방향으로 복수개의 공통전극을 형성하는 단계;
    상기 게이트 라인, 게이트 전극, 공통라인, 공통전극을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상부의 상기 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 반도체층의 일측면에 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인으로부터 상기 반도체층의 상측으로 돌출되는 소스 전극, 상기 반도체층의 타측면에 상기 소스 전극과 일정한 간격을 갖는 드레인 전극을 형성하는 단계;
    상기 반도체층, 소스/드레인 전극을 포함한 제 1 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되고 상기 공통전극 사이에서 평행하도록 복수개의 화소전극을 형성하는 단계;
    상기 게이트 라인 및 데이터 라인 상부의 상기 보호막 위에, 일부분은 제 1 두께로, 상기 일부분을 제외한 부분은 상기 제 1 두께보다 얇은 제 2 두께로 블랙매트릭스를 형성하는 단계; 및
    상기 제 1 기판 상부에 액정층을 적하하고 상기 제 1 기판과 상기 제 2 기판을 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 블랙 매트릭스는 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극, 보호막, 화소전극으로 구성된 박막 트랜지스터의 상측에 더 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 블랙 매트릭스는 상기 박막 트랜지스터의 상측에는 상기 제 1 두께로, 상기 게이트 라인 및 데이터 라인 상측에는 상기 제 2 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 제 1 두께로 형성되는 블랙 매트릭스는 컬럼 스페이서인 것을 특징으로 하는 액정표시장치의 제조방법.
  23. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서,
    제 2 기판상에 공통전극을 형성하기 전에 컬러필터층을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  24. 제 19 항에 있어서,
    상기 블랙매트릭스는 수지로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060072027A 2006-07-31 2006-07-31 액정표시장치 및 그의 제조방법 KR101296629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072027A KR101296629B1 (ko) 2006-07-31 2006-07-31 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072027A KR101296629B1 (ko) 2006-07-31 2006-07-31 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080011563A KR20080011563A (ko) 2008-02-05
KR101296629B1 true KR101296629B1 (ko) 2013-08-14

Family

ID=39340075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072027A KR101296629B1 (ko) 2006-07-31 2006-07-31 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101296629B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761180B1 (ko) * 2010-08-10 2017-07-26 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
KR101730995B1 (ko) 2010-10-22 2017-04-28 삼성디스플레이 주식회사 표시장치
KR101949529B1 (ko) 2012-06-20 2019-02-18 리쿠아비스타 비.브이. 전기 습윤 표시장치
KR102107544B1 (ko) * 2012-12-21 2020-05-08 엘지디스플레이 주식회사 액정표시 패널
KR102318870B1 (ko) * 2015-03-10 2021-10-29 삼성디스플레이 주식회사 액정 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035181A (ko) * 2002-10-18 2004-04-29 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20040061288A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035181A (ko) * 2002-10-18 2004-04-29 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20040061288A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080011563A (ko) 2008-02-05

Similar Documents

Publication Publication Date Title
KR101286544B1 (ko) 액정표시장치 및 그 제조방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR101274706B1 (ko) 액정표시장치 및 그 제조방법
KR101720524B1 (ko) 액정표시장치 및 그 제조방법
WO2010071160A1 (ja) アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
JP4727201B2 (ja) 水平電界型の液晶表示パネル
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR20160028587A (ko) 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR101296629B1 (ko) 액정표시장치 및 그의 제조방법
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101274684B1 (ko) 액정표시장치 및 그의 제조방법
KR20080052768A (ko) 액정표시장치 및 그 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20080048738A (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
CN113126357B (zh) 显示面板、显示装置及其制造方法
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR101318002B1 (ko) 액정표시장치 및 그 제조방법
KR20090056641A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20070045706A (ko) 액정표시장치 및 그의 제조방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080001112A (ko) 액정표시장치 및 이의 제조방법
KR101255273B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7