KR101255707B1 - 박막 트랜지스터 소자 및 그 제조방법 - Google Patents
박막 트랜지스터 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101255707B1 KR101255707B1 KR1020060082270A KR20060082270A KR101255707B1 KR 101255707 B1 KR101255707 B1 KR 101255707B1 KR 1020060082270 A KR1020060082270 A KR 1020060082270A KR 20060082270 A KR20060082270 A KR 20060082270A KR 101255707 B1 KR101255707 B1 KR 101255707B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate electrode
- active pattern
- layer
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 26
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 11
- 239000010948 rhodium Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 2
- 229910052707 ruthenium Inorganic materials 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002438 flame photometric detection Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002087 whitening effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트 금속에 의해 반사되어 박막 트랜지스터 소자의 액티브패턴으로 유입되는 광을 줄인 박막 트랜지스터 소자 및 그 제조방법에 관한 것이다.
이 박막 트랜지스터 소자는 기판상에 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속으로 형성된 게이트 전극과; 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브패턴과; 층간절연막을 사이에 두고 상기 게이트 전극과 절연되게 형성된 소스/드레인 전극을 구비한다.
Description
도 1은 종래의 유기전계 발광표시장치의 구성을 개략적으로 나타내는 단면도.
도 2a 및 도 2b는 본 발명에 따른 박막트랜지스터 소자을 나타내는 단면도.
도 3은 도 2a에 도시된 박막트랜지스터 소자를 적용한 유기전계 발광표시장치의 일부를 나타내는 단면도.
도 4는 도 2a에 도시된 박막트랜지스터 소자를 적용한 액정표시장치의 일부를 나타내는 단면도.
도 5a 내지 도 5d는 도 2a에 도시된 박막 트랜지스터 소자의 제조방법을 나타내는 단면도들.
<도면의 주요부분에 대한 간단한 설명>
1,101 : 기판 2,102 : 버퍼층
4S,4D,20,104S,104D,120,220 : 컨택홀 6,106 : 게이트전극
8,108 : 소스전극 10,110 : 드레인전극
12,112 : 게이트절연막 14,114 : 액티브패턴
16,116 : 층간절연막 18,118,218 : 보호막
22,122 : 제1 전극 24,124 : 유기발광층
26,126 : 제2 전극 222 : 화소 전극
본 발명은 표시장치의 박막 트랜지스터 소자에 관한 것으로 특히, 게이트 금속에 의해 반사되어 박막 트랜지스터 소자의 액티브패턴으로 유입되는 광을 줄일 수 있는 박막 트랜지스터 소자 및 그 제조방법에 관한 것이다.
표시장치 시장은 대면적이 용이하고 박형이고 경량화가 가능한 평판 디스플레이(Flat Panel Display:이하 "FPD"라 함) 위주로 급속히 변화하고 있다. FPD에는 액정 표시장치(LCD:Liquid Crystal Display), 유기 전계 발광 표시장치(OLED:Organic Electro Luminescence Display)등이 있다. 이러한 LCD 및 OLED의 구동소자로 주로 박막 트랜지스터(Thin Film Transistor; 이하, "TFT"라 함.)가 이용된다.
TFT 소자의 액티브패턴으로는 아몰퍼스 실리콘(Amorphous Si) 또는 폴리 실리콘(Poly Si)이 이용된다. 여기서, 아몰퍼스 실리콘 보다 전하 이동도가 약 100배 정도 빠른 폴리 실리콘을 이용하는 경우 TFT소자는 빠른 응답 속도 및 저 소비 전력등을 구현할 수 있다.
도 1은 종래의 폴리 실리콘을 이용한 OLED의 단위 화소의 일부를 나타내는 단면도이다.
도 1을 참조하면, OLED는 기판(1) 상에 형성된 TFT와, TFT와 접속되는 제1 전극(22)과, 유기 발광층(24)을 사이에 두고 제1 전극(22)과 중첩되게 형성되는 제2 전극(26)을 구비한다.
TFT는 버퍼막(2) 상에 형성되는 액티브패턴(14), 게이트 절연막(12)상에 형성되는 게이트 전극(6)과, 게이트 전극(6)을 사이에 두고 마주하여 형성되는 소스 및 드레인 전극(8,10)을 구비한다. 액티브 패턴(14)은 불순물이 주입되지 않은 채널영역(14C)과, 불순물이 주입된 소스 영역(14S) 및 드레인 영역(14D)으로 구성된다.
게이트전극(6)은 액티브패턴(14)의 채널영역(14C)과 게이트절연막(12)을 사이에 두고 중첩되게 형성된다. 소스전극(8)은 게이트전극(6)과 층간절연막(16)을 사이에 두고 절연되게 형성되며, 액티브패턴의 소스영역(14S)에 소스컨택홀(4S)을 통해 접속된다. 드레인전극(14D)은 게이트전극(6)과 층간절연막(16)을 사이에 두고 절연되게 형성되며, 액티브패턴의 드레인영역(14D)과 드레인컨택홀(4D)을 통해 접속된다.
제1 전극(22)은 보호막(18) 상에 투명전도성물질로 형성된다. 이러한 제1 전극(22)은 화소컨택홀(20)을 통해 TFT의 드레인전극(10)에 접속된다.
유기발광층(24)은 도면으로 나타내지는 않았지만 정공주입층, 발광층 및 전 자주입층으로 이루어진다. 이러한 유기발광층(24)은 제1 전극(22)과 제2 전극(26)에 구동전압이 인가되면 정공주입층 내의 정공과 전자주입층 내의 전자는 각각 발광층쪽으로 진행하여 발광층 내의 형광물질을 여기시키게 된다.
제2 전극(26)은 유기발광층(24) 상에 금속전극물질로 형성되어 유기발광층(24)을 발광시키기 위한 구동전압이 인가된다.
이러한 OLED는 제1 전극(22)과 제2 전극(26)에 전원을 인가하여 유기발광층(24)을 발광하게 되면 유기발광층(24)으로부터 발광된 광은 제1 전극(22)과 기판(1)을 통해 사용자의 눈에 비치게 된다.
종래 OLED의 유기발광층(24)이 비발광시 외부로부터 입사된 외부입사광은 OLED의 각 층에서 투과, 흡수 또는 반사되는데 이러한 외부 입사광이 게이트 전극(6)에 입사되면, 게이트 전극(6)을 통해 반사되어 액티브 층(14)에 흡수되는 광량을 증가시킨다. 특히, 게이트 전극(6)을 통해 반사되어 액티브 층(14)에 흡수되는 광은 액티브 층(14)에 포함된 실리콘(Si)의 밴드 갭 에너지와 유사한 에너지를 가지는 파장대의 광이 대부분이다. 즉 액티브 층(14)에 흡수되는 광은 실리콘의 밴드 갭 에너지 1.1eV와 동일한 에너지를 가지는 1100nm의 파장대를 포함하는 700nm파장대부터 1500nm의 파장대(이하, "λ700-1500"이라고 함.)까지가 대부분이다. 따라서, 종래 OLED의 게이트 전극(6)은 Mo(λ700-1500에 대한 반사율 ; 약 98%이상), Al(λ700-1500에 대한 반사율 ; 약 93%이상)등 λ700-1500에 대한 반사율 90%이상인 금속으로 형성되므로 게이트 전극(6)쪽으로 유입된 대부분의 외부 입사광이 게이트 전 극(6)을 통해 반사되어 액티브 층(14)으로 흡수된다. 게이트 전극(6)을 통해 반사되어 액티브 층(14)으로 흡수되는 광량 특히, 채널 영역(14C)으로 흡수되는 광량이 크면, TFT 소자 특성이 저하된다. 이하, TFT 소자 특성이 저하되는 현상을 상세히 하기로 한다. 액티브 층(14)으로 흡수되는 광이 증가하면 채널 영역(14C)이 활성화되어 TFT 소자에 광 누설전류가 흐르게 된다. 이러한 광 누설전류는 특정 셀의 전류량을 증가시켜 OLED 화면 일부가 밝게 표시되는 백화(whitening) 현상을 유발하거나 전류간 간섭을 일으켜 OLED 화면에 물결무늬가 표시되는 웨이브 노이즈(wave noise)현상을 유발하므로 문제가 된다. 이러한 문제는 OLED뿐 만 아니라 폴리 실리콘을 포함한 TFT소자가 적용되는 LCD에서도 발생한다.
이러한 현상을 방지하기 위해 종래에는 액티브 패턴으로 유입되는 외부광을 줄이기 위해 액티브패턴과 중첩되는 부분에 광차단 패턴을 별도로 구비하기도 한다. 그러나 이 경우도 액티브 패턴이 폴리 실리콘으로 이루어지면 아몰포스 실리콘을 결정화하기 위한 열처리 공정 때문에 광차단 패턴이 액티브 패턴을 정확히 가리지 못하여 문제가 될 수 있다. 이에 대해 보다 상세히 하면, 액티브층을 구성하는 폴리 실리콘은 광차단 패턴이 형성된 기판 상에 아몰포스 실리콘을 증착하여 아몰포스 실리콘을 결정화하여 형성된다. 아몰포스 실리콘을 결정화하는 방법에는 레이저를 이용하여 아몰포스 실리콘에만 열처리하는 방법과 기판 전체에 열을 가하는 방법이 있다. 레이저를 이용한 방법의 경우에는 아몰포스 실리콘에만 열을 가할 수 있으므로 문제가 되지 않을 수 있으나, 이외의 방법은 기판 전체에 열이 가해지므로 아몰포스 실리콘을 결정화하는 과정에서 고온에 의해 광차단 패턴 및 기 판의 변형을 초래한다. 이 후, 폴리 실리콘 즉 액티브 패턴을 가리는 위치에 형성된 광차단 패턴이 변형되어 액티브 패턴을 정확히 가리지 못할 수 있다.
따라서, 본 발명의 목적은 게이트 금속에 의해 반사되어 박막 트랜지스터 소자의 액티브패턴으로 유입되는 광을 줄인 박막 트랜지스터 소자 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 소자는 기판상에 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속으로 형성된 게이트 전극과; 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브패턴과; 층간절연막을 사이에 두고 상기 게이트 전극과 절연되게 형성된 소스/드레인 전극을 구비한다.
본 발명에 따른 박막 트랜지스터 소자의 제조 방법은 기판 상에 버퍼막을 형성하는 단계와; 상기 버퍼막 상에 액티브패턴을 형성하는 단계와; 상기 액티브패턴 상에 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속을 패터닝하여 게이트 전극을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 액티브패턴을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 상에 상기 액티브패턴과 접촉되는 소스전극 및 드레인 전극을 형성하는 단계를 포함한다.
상기 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속은 텅스텐(W), 이리듐(Ir), 로듐(Rh), 팔라듐(Pd) 중 적어도 어느 하나를 포함한다.
상기 게이트 전극은 상기 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속층 상에 몰리브덴(Mo), 몰리브덴-텅스텐(Mo-W), 알루미늄(Al), 구리(Cu) 중 적어도 어느 하나를 포함하는 저저항 금속으로 이루어진 제2 금속층이 중첩되어 형성될 수 있다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2a 내지 도 5d를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 따른 박막 트랜지스터(Thin Film Transistor; 이하, "TFT"라 함.) 소자를 나타내는 단면도이다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 TFT 소자는 기판(101) 상의 버퍼막(102) 상에 형성되는 액티브패턴(114), 게이트 절연막(112)상에 형성되는 게이트 전극(106)과, 게이트 전극(106)을 사이에 두고 마주하여 형성되는 소스 및 드레인 전극(108,110)을 구비한다.
게이트전극(106)은 도 2a에 도시된 바와 같이 700nm이상 1500nm 이하 파장대의 광(이하, "λ700-1500" 이라고 함)에 대한 반사율이 85%이하인 금속으로 이루어진 단일층으로 형성되거나, 도 2b에 도시된 바와 같이 게이트 절연막(112)상에 λ700-1500에 대한 반사율이 85%이하인 금속으로 이루어진 제1 금속층(106a) 및 제1 금속층(106a) 상에 동일 패턴으로 적층되어 게이트전극(106)의 저항을 줄이기 위해 저저항 금속으로 이루어진 제2 금속층(106b)을 포함하는 이중층 또는 다중층으로 형성될 수 있다. 또한 게이트 전극(106)은 액티브패턴(114)의 채널영역(114C)과 게이트절연막(112)을 사이에 두고 중첩되게 형성된다. 여기서 λ700-1500에 대한 반사율이 85% 이하인 금속으로는 텅스텐(W)(λ700-1500에 대한 반사율 ; 약 62%), 이리듐(Ir)(λ700-1500에 대한 반사율 ; 약 75%), 로듐(Rh)(λ700-1500에 대한 반사율 ; 약 75%), 팔라듐(λ700-1500에 대한 반사율 ; 약 73.4%) 등이 있다. 그리고 제2 금속층(106b)으로 이용되는 저저항 금속으로는 Mo, Mo-W, Al, Cu 등이 있다.
소스전극(108)은 게이트전극(106)과 층간절연막(116)을 사이에 두고 절연되게 형성되며, 불순물이온이 주입된 액티브패턴의 소스영역(114S)에 소스컨택홀(104S)을 통해 접속된다. 드레인전극(114D)은 게이트전극(106)과 층간절연막(116)을 사이에 두고 절연되게 형성되며, 불순물이온이 주입된 액티브패턴의 드레인영역(114D)에 드레인컨택홀(104D)을 통해 접속된다.
여기서, 액티브패턴(114)에는 TFT(130)의 채널에 따라 주입되는 불순물이온이 달라진다. 즉, TFT가 N 채널인 경우에는 n+ 이온이 액티브패턴에 주입되며, P 채널인 경우에는 p+이온이 액티브패턴에 주입된다.
불순물이온이 주입된 액티브패턴은 소스영역(114S) 및 드레인영역(114D)이 되며, 불순물이온이 주입되지 않은 액티브패턴은 채널영역(114C)이 된다. 특히, N채널 TFT는 액티브패턴의 채널영역(114C)과 드레인영역(114D), 채널영역(114C)과 소스영역(114S) 사이에 오프전류를 감소시키기 위해 n-이온이 주입된 엘디디(Lightly Doped Drain ; LDD)영역을 추가로 포함한다.
이와 같이 λ700-1500에 대한 반사율이 85%이하인 저반사 금속으로 형성된 게이트 전극(106)은 게이트 전극(106)쪽으로 입사된 광이 반사되어 액티브패턴(114)으로 흡수되는 현상을 줄여준다.
도 3은 본 발명에 따른 TFT소자가 유기 전계 발광표시장치에 적용된 일예를 도시한 것이고, 도 4는 본 발명에 따른 TFT소자가 액정표시장치에 적용된 일예를 도시한 것이다. 도 3 및 도 4에서는 도 2a에 도시된 바와 같이 게이트 전극(106)이 단일층인 경우만을 예로 들었으나, 도 2b에 도시된 바와 같이 게이트 전극(106)이 이중층 또는 다중층으로 형성될 수 있다.
또한 유기 전계 발광표시장치는 구동용 TFT소자 및 스위칭용 TFT소자를 구비하고 있으며, 본 발명에 따른 TFT소자는 구동용 TFT소자 및 스위칭용 TFT소자에 적용된다. 도 3에서는 구동용 TFT 소자부만을 도시하였다.
도 3을 참조하면, 본 발명에 따른 TFT소자가 적용된 유기 전계 발광표시장치는 도 2a 및 도 2b에서 상술한 TFT 소자 상에 TFT와 접속되는 제1 전극(122)과 유기 발광층(124)을 사이에 두고 제1 전극(122)과 중첩되게 형성되는 제2 전극(126) 을 구비한다.
제1 전극(122)은 보호막(118) 상에 투명전도성물질로 형성된다. 이러한 제1 전극(122)은 화소컨택홀(120)을 통해 TFT의 드레인전극(110)에 접속된다.
유기발광층(124)은 도시하지 않은 정공주입층, 발광층 및 전자주입층으로 이루어진다. 이러한 유기발광층(124)은 제1 전극(122)과 제2 전극(126)에 구동전압이 인가되면 정공주입층 내의 정공과 전자주입층 내의 전자는 각각 발광층쪽으로 진행하여 발광층 내의 형광물질을 여기시키게 된다.
제2 전극(126)은 유기발광층(124) 상에 금속전극물질로 형성되어 유기발광층(124)을 발광시키기 위한 구동전압이 인가된다.
이러한 유기 전계 발광표시장치는 제1 전극(122)과 제2 전극(126)에 전원을 인가하여 유기발광층(24)을 발광하게 되면 유기발광층(124)으로부터 발광된 광은 제1 전극(122)과 기판(101)을 통해 사용자의 눈에 비치게 된다.
도 4를 참조하면, 본 발명에 따른 TFT소자가 적용된 액정표시장치는 도 2a 및 도 2b에서 상술한 TFT 소자 상에 TFT와 접속되는 화소 전극(222)을 구비한다.
화소전극(222)은 보호막(218) 상에 투명전도성물질로 형성되며 화소컨택홀(220)을 통해 TFT의 드레인전극(210)에 접속된다. 이러한 화소 전극(222)은 TFT소자에 충전된 화소 전압에 의해 도시하지 않은 공통 전극과 전위차를 발생시킨다. 액정표시장치는 상기 전위차에 의해 도시되지 않은 액정이 유전 이방성에 의해 회전하게 되어 화상을 구현한다.
이하, 도 5a 내지 도 5d를 참조하여 도 2a에 도시된 TFT 소자의 제조방법을 단계적으로 설명하면 다음과 같다. 도 2b에 도시된 TFT 소자의 제조 방법에 대한 설명은 게이트 금속층이 이중층으로 형성되는 것 외에는 도 2a에 도시된 TFT소자의 제조방법과 동일하므로 생략한다.
먼저, 기판(101) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(102)이 형성된다. 버퍼막(102)이 형성된 기판(102) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 고상 결정화(solid phase crystallization ; SPC)방법, 금속 유도 결정화(metal induced crystallization ; MIC)방법 등에 의해 결정화되어 폴리 실리콘막이 된다. 이 폴리 실리콘막이 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 5a에 도시된 바와 같이 액티브패턴(114)이 형성된다.
액티브패턴이 형성된 기판(101) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(112)이 형성된다. 게이트절연막(112)이 형성된 기판(101) 상에 게이트금속층이 전면 증착된 후 제2 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝된다. 이에 따라, 도 5b에 도시된 바와 같이 게이트 전극(106)을 포함하는 게이트 패턴이 형성된다. 여기서, 게이트금속층은 도 2a에서 상술한 바와 같이 λ700-1500에 대한 반사율이 85%이하인 금속으로 이루어진 단일층으로 형성된다. 또는 게이트 금속층은 도 2b에 도시된 바와 같이 게이트 절연막(112)상에 λ700-1500에 대한 반사율이 85%이하인 금속으로 이루어진 제1 금속층(106a) 및 제1 금속층(106a) 상에 적층되어 게이트전극(106)의 저항을 줄이기 위 해 저저항 금속으로 이루어진 제2 금속층(106b)을 포함하는 이중층 또는 다중층으로 형성된다.
이 게이트 전극(106)을 마스크로 이용하여 액티브패턴(114)에 불순물 예를 들어, n+이온 또는 p+이온 중 어느 하나가 주입됨으로써 게이트전극(106)과 중첩되는 액티브패턴(114)은 채널영역(114C)으로, 게이트전극(106)과 중첩되지 않는 액티브패턴(140,142)은 소스 영역 및 드레인 영역(114S, 114D)으로 구분되어 형성된다.
이어서, 불순물이 주입된 주입된 액티브패턴(114)이 형성된 기판(101) 상에 절연물질이 전면 증착됨으로써 층간절연막(116)이 형성된다. 이 후 층간절연막(116)과 게이트 절연막(112)이 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 5c에 도시된 바와 같이 TFT 소자의 소스영역(114S)과 드레인영역(114D)을 각각 노출시키는 소스 컨택홀(104S)과 드레인컨택홀(114D)이 형성된다.
소스컨택홀(114S) 및 드레인컨택홀(114D)이 형성된 기판(101) 상에 소스/드레인 금속층이 전면 증착된 후 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 소스/드레인 금속층이 패터닝된다. 이에 따라, 도 5d에 도시된 바와 같이 TFT 소자의 소스 전극 및 드레인 전극(108,110)이 형성된다. 소스 전극(108)은 소스컨택홀(104S)을 통해 액티브패턴(114)의 소스영역(114S)과 접촉된다. 드레인 전극(110)은 드레인컨택홀(104D)을 통해 액티브패턴(114)의 드레인영역(114D)과 접촉된다. 여기서, 소스/드레인 금속물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등이 이용된다.
이와 같이, 종래 대비 게이트 전극의 반사율이 줄어들게 됨으로써 액티브 패턴으로 유입되는 광을 줄일 수 있다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 소자 및 그 제조 방법은 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85%이하인 저반사 금속으로 게이트 금속을 구성함으로써 게이트 전극을 통해 반사되어 액티브패턴으로 유입되는 광을 줄일 수 있다. 이에 따라 본 발명은 액티브 패턴에 흡수되는 광에 의한 박막 트랜지스터 소자의 특성 변화를 줄일 수 있다.
이와 같이 본 발명은 액티브 패턴에 흡수되는 광에 의한 박막 트랜지스터 소자의 특성 변화를 줄일 수 있으므로 박막 트랜지스터 소자의 특성 변화에 기인한 표시장치의 백화 현상 및 웨이브 노이즈 현상을 개선할 수 있다.
또한 본 발명은 광차단 패턴이 형성되고 이 광차단 패턴이 액티브 패턴을 정확히 가리지 못하더라도 액티브 패턴에 흡수되는 광에 의해 박막 트랜지스터 소자의 특성이 변화되는 현상을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (6)
- 기판상에 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하이고, 이리듐(Ir), 로듐(Rh), 팔라듐(Pd), 루테늄(Ru) 중 적어도 어느 하나를 포함하는 금속으로 형성된 게이트 전극과;게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브패턴과;층간절연막을 사이에 두고 상기 게이트 전극과 절연되게 형성된 소스/드레인 전극을 구비하는 것을 특징으로 하는 박막 트랜지스터 소자.
- 삭제
- 제 1 항에 있어서,상기 게이트 전극은 상기 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속층 상에 몰리브덴(Mo), 몰리브덴-텅스텐(Mo-W), 알루미늄(Al), 구리(Cu) 중 적어도 어느 하나를 포함하는 저저항 금속으로 이루어진 제2 금속층이 중첩되어 형성되는 것을 특징으로 하는 박막 트랜지스터 소자.
- 기판 상에 버퍼막을 형성하는 단계와;상기 버퍼막 상에 액티브패턴을 형성하는 단계와;상기 액티브패턴 상에 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하이고, 이리듐(Ir), 로듐(Rh), 팔라듐(Pd), 루테늄(Ru) 중 적어도 어느 하나를 포함하는 금속을 패터닝하여 게이트 전극을 형성하는 단계와;상기 게이트 패턴이 형성된 기판 상에 액티브패턴을 노출시키는 층간절연막을 형성하는 단계와;상기 층간절연막 상에 상기 액티브패턴과 접촉되는 소스전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 소자의 제조방법.
- 삭제
- 제 4 항에 있어서,상기 게이트 전극은 상기 700nm이상 1500nm 이하 파장대의 광에 대한 반사율이 85% 이하인 금속층 상에 몰리브덴(Mo), 몰리브덴-텅스텐(Mo-W), 알루미늄(Al), 구리(Cu) 중 적어도 어느 하나를 포함하는 저저항 금속으로 이루어진 제2 금속층이 중첩되어 형성되는 것을 특징으로 하는 박막 트랜지스터 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060082270A KR101255707B1 (ko) | 2006-08-29 | 2006-08-29 | 박막 트랜지스터 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060082270A KR101255707B1 (ko) | 2006-08-29 | 2006-08-29 | 박막 트랜지스터 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080019839A KR20080019839A (ko) | 2008-03-05 |
| KR101255707B1 true KR101255707B1 (ko) | 2013-04-17 |
Family
ID=39394947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060082270A KR101255707B1 (ko) | 2006-08-29 | 2006-08-29 | 박막 트랜지스터 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101255707B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022124460A1 (ko) * | 2020-12-10 | 2022-06-16 | 엘티메탈 주식회사 | 몰리브덴 산화물을 주된 성분으로 하는 금속 산화물 소결체 및 이를 포함하는 스퍼터링 타겟{metal oxide sintered body containing molybdenum oxide as the main component and sputtering target comprising the same} |
| KR102315283B1 (ko) * | 2020-12-10 | 2021-10-21 | 엘티메탈 주식회사 | 몰리브덴 산화물을 주된 성분으로 하는 금속 산화물 박막 및 이러한 박막이 형성된 박막트랜지스터와 디스플레이 장치 |
| KR102646917B1 (ko) * | 2021-09-16 | 2024-03-13 | 엘티메탈 주식회사 | 몰리브덴 산화물계 소결체, 상기 소결체를 이용한 박막, 상기 박막을 포함하는 박막트랜지스터 및 디스플레이 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094113A (ja) * | 1998-11-17 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR20050066258A (ko) * | 2003-12-26 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법 |
-
2006
- 2006-08-29 KR KR1020060082270A patent/KR101255707B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094113A (ja) * | 1998-11-17 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR20050066258A (ko) * | 2003-12-26 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080019839A (ko) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898773B1 (ko) | 액티브 매트릭스 표시장치 | |
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| TWI420669B (zh) | 薄膜電晶體（ｔｆｔ）陣列基板，包含該基板之液晶顯示器，以及ｔｆｔ陣列基板之製造方法 | |
| US9024323B2 (en) | Array substrate and method of fabricating the same | |
| KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
| US7973466B2 (en) | Organic electroluminescent display device with light-shielding means and method of fabricating the same | |
| US7833846B1 (en) | Array substrate and method of fabricating the same | |
| KR101131793B1 (ko) | 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법 | |
| WO2017065199A1 (ja) | 半導体装置およびその製造方法 | |
| JP2008096962A (ja) | 表示装置及びその製造方法 | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| WO2011129128A1 (ja) | 電子基板の製造方法、液晶表示装置の製造方法、電子基板、及び、液晶表示装置 | |
| KR20170026744A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR20170077920A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR101255707B1 (ko) | 박막 트랜지스터 소자 및 그 제조방법 | |
| US20030169381A1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JP2006209130A (ja) | 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法 | |
| KR100894594B1 (ko) | 표시장치용 소자기판 및 이의 제조방법 | |
| TWI459566B (zh) | 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法 | |
| KR102468858B1 (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
| KR20090060082A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR100939918B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20070019071A (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 | |
| JP2008122504A (ja) | 表示装置とその製造方法 | |
| KR20060028968A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |