KR101234212B1 - Liquid crystal display device and method of fabricating the same - Google Patents
Liquid crystal display device and method of fabricating the same Download PDFInfo
- Publication number
- KR101234212B1 KR101234212B1 KR1020050082353A KR20050082353A KR101234212B1 KR 101234212 B1 KR101234212 B1 KR 101234212B1 KR 1020050082353 A KR1020050082353 A KR 1020050082353A KR 20050082353 A KR20050082353 A KR 20050082353A KR 101234212 B1 KR101234212 B1 KR 101234212B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- forming
- region
- pixel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Abstract
본 발명의 액정표시장치 및 그 제조방법은 에치 스타퍼(etch stopper)와 화소전극을 동시에 형성함으로써 마스크공정의 추가 없이 소자의 신뢰성을 향상시키기 위한 것으로, 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 게이트전극을 형성하는 단계; 상기 게이트전극 상부에 게이트절연막과 액티브패턴을 형성하는 단계; 한번의 마스크공정으로 상기 액티브패턴 위에 절연막으로 이루어진 에치 스타퍼를 형성하며, 화소영역에 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 제 1 기판의 화소부에 소오스전극과 드레인전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.The liquid crystal display of the present invention and a method of manufacturing the same are to improve the reliability of the device without the addition of a mask process by forming an etch stopper and a pixel electrode at the same time, the first substrate divided into a pixel portion and a pad portion Providing; Forming a gate electrode on the pixel portion of the first substrate; Forming a gate insulating layer and an active pattern on the gate electrode; Forming an etch stopper made of an insulating film on the active pattern in one mask process, and forming a pixel electrode made of a conductive film in the pixel region; Forming a source electrode and a drain electrode on the pixel portion of the first substrate; And bonding the first substrate and the second substrate to each other.
에치 스타퍼, 화소전극, 회절노광 Etch stopper, pixel electrode, diffraction exposure
Description
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.2A to 2E are sectional views sequentially showing a manufacturing process of an array substrate in the liquid crystal display device shown in Fig.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.3 is a plan view illustrating a portion of an array substrate of a liquid crystal display according to an exemplary embodiment of the present invention.
도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.4A to 4D are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 3.
도 5a 내지 도 5e는 도 4c에 있어서, 에치 스타퍼와 화소전극을 동시에 형성하는 과정을 구체적으로 나타내는 단면도.5A to 5E are cross-sectional views illustrating a process of simultaneously forming an etch stopper and a pixel electrode in FIG. 4C.
** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS
110 : 어레이 기판 116 : 게이트라인110: array substrate 116: gate line
116P : 게이트패드 배선 117 : 데이터라인116P: Gate Pad Wiring 117: Data Line
117P : 데이터패드 배선 118 : 화소전극117P: Data pad wiring 118: Pixel electrode
121 : 게이트전극 122 : 소오스전극121: gate electrode 122: source electrode
123 : 드레인전극 126P : 게이트패드전극123:
127P : 데이터패드전극 150 : 에치 스타퍼127P: Data pad electrode 150: Etch stopper
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시킨 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to a liquid crystal display device and a method for manufacturing the same by reducing the number of masks to simplify the manufacturing process and improve the yield.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display comprises a color filter substrate as a first substrate, an array substrate as a second substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 박막을 사용한다.In this case, a thin film transistor (TFT) is generally used as a switching element of the liquid crystal display, and an amorphous silicon thin film is used as a channel layer of the thin film transistor.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크공정의 수를 줄이는 방법이 요구되어지고 있다.Since the manufacturing process of the liquid crystal display device basically requires a plurality of mask processes (ie, photolithography process) for fabricating an array substrate including a thin film transistor, a method of reducing the number of mask processes in terms of productivity is required. It is required.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, the structure of a typical liquid crystal display device will be described in detail with reference to FIG.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically showing a general liquid crystal display device.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display comprises a
상기 컬러필터 기판(5)은 색상을 구현하는 서브-컬러필터(적, 녹, 청)(7)를 포함하는 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The
또한, 상기 어레이 기판(10)은 상기 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 구성된다.In addition, the
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영 역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 두 기판의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.2A to 2E are cross-sectional views sequentially showing the steps of manufacturing an array substrate in the liquid crystal display device shown in Fig.
도 2a에 도시된 바와 같이, 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.As shown in FIG. 2A, a
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면에 차례대로 제 1 절연막(15A)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.Next, as illustrated in FIG. 2B, the first
이때, 상기 액티브패턴(24) 위에는 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막 패턴(25)이 남아있게 된다.In this case, the n + amorphous silicon
이후, 도 2c에 도시된 바와 같이, 상기 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막 패턴의 소정영역이 제거되어 상기 액티브패턴(24)과 소오스전극(22) 및 드레인전극(23) 사이에 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.Subsequently, as illustrated in FIG. 2C, the conductive metal material is deposited on the entire surface of the
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 기판(10) 전면에 제 2 절연막(15B)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15B)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.Next, as shown in FIG. 2D, after depositing the second
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전성 금속물질을 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.Finally, as shown in FIG. 2E, a transparent conductive metal material is deposited on the entire surface of the
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스전극과 드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.As described above, fabrication of an array substrate including a thin film transistor requires a total of five photolithography processes to pattern a gate electrode, an active pattern, a source electrode and a drain electrode, a contact hole, a pixel electrode, and the like.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 많은 문제점이 있다.The photolithography process is a series of processes for transferring a pattern drawn on a mask onto a substrate on which a thin film is deposited to form a desired pattern. The photolithography process includes a plurality of processes such as photoresist coating, exposure, and development. As a result, many photolithography processes have many problems, such as lowering the production yield and increasing the probability of defects in the formed thin film transistors.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있다.In particular, a mask designed to form a pattern is very expensive, and as the number of masks applied to the process increases, the manufacturing cost of the liquid crystal display device increases in proportion.
또한, 상기에 설명된 박막 트랜지스터는 에치 스타퍼(etch stopper)가 형성 되지 않은 백 채널 에치 타입으로 채널 상부의 n+ 비정질 실리콘 박막을 식각하는 과정에서 박막 트랜지스터의 백 채널(back channel)이 손상을 받을 수 있으며, 이로 인해 소자의 신뢰성에 문제가 되고 있다. 이를 해결하기 위해 채널 상부에 에치 스타퍼를 형성한 에치 스타퍼 타입의 박막 트랜지스터는 상기 에치 스타퍼를 형성하는데 있어 또 하나의 마스크공정이 추가되는 단점이 있다.In addition, the above-described thin film transistor is a back channel etch type in which an etch stopper is not formed, and a back channel of the thin film transistor may be damaged during the etching of the n + amorphous silicon thin film on the upper channel. This is a problem in the reliability of the device. In order to solve this problem, an etch stopper type thin film transistor in which an etch stopper is formed on an upper channel has a disadvantage in that another mask process is added to form the etch stopper.
본 발명은 상기한 문제를 해결하기 위한 것으로, 마스크공정의 추가 없이 에치 스타퍼를 형성할 수 있는 액정표시장치의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a liquid crystal display device capable of forming an etch stopper without the addition of a mask process.
또한, 본 발명의 다른 목적은 상기와 같은 에치 스타퍼의 형성으로 소자의 신뢰성을 향상시킨 액정표시장치 및 그 제조방법을 제공하는데 있다.In addition, another object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same which improve the reliability of the device by forming the etch stopper as described above.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 화소부와 패드부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 형성된 게이트전극; 상기 게이트전극 상부에 게이트절연막을 개재하여 형성된 액티브패턴; 상기 액티브패턴 위에 절연막으로 형성된 에치 스타퍼; 상기 제 1 기판의 화소부에 화소부 절연막을 개재하여 형성된 화소전극; 상기 제 1 기판의 패드부에 패드부 절연막을 개재하여 형성된 게이트패드전극과 데이터패드전극; 상기 화소전극이 형성된 제 1 기판의 화소부에 형성된 소오스전극과 드레인전극; 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함하며, 상기 화소부 절연막과 패드부 절연막은 상기 에치 스타퍼를 구성하는 상기 절연막으로 이루어진 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display of the present invention comprises a first substrate divided into a pixel portion and a pad portion; A gate electrode formed on the pixel portion of the first substrate; An active pattern formed on the gate electrode through a gate insulating film; An etch stopper formed of an insulating film on the active pattern; A pixel electrode formed on the pixel portion of the first substrate via the pixel portion insulating film; A gate pad electrode and a data pad electrode formed on a pad portion of the first substrate via a pad insulating film; A source electrode and a drain electrode formed on the pixel portion of the first substrate on which the pixel electrode is formed; And a second substrate joined to face the first substrate, wherein the pixel portion insulating film and the pad portion insulating film are formed of the insulating film constituting the etch stopper.
또한, 본 발명의 액정표시장치의 제조방법은 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 게이트전극을 형성하는 단계; 상기 게이트전극 상부에 게이트절연막과 액티브패턴을 형성하는 단계; 한번의 마스크공정으로 상기 액티브패턴 위에 절연막으로 이루어진 에치 스타퍼를 형성하며, 화소영역에 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 제 1 기판의 화소부에 소오스전극과 드레인전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.In addition, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of providing a first substrate divided into a pixel portion and a pad portion; Forming a gate electrode on the pixel portion of the first substrate; Forming a gate insulating layer and an active pattern on the gate electrode; Forming an etch stopper made of an insulating film on the active pattern in one mask process, and forming a pixel electrode made of a conductive film in the pixel region; Forming a source electrode and a drain electrode on the pixel portion of the first substrate; And bonding the first substrate and the second substrate to each other.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of a liquid crystal display and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 게이트패드부와 데이터패드부를 포함하여 하나의 화소를 나타내고 있다.3 is a plan view illustrating a portion of an array substrate of a liquid crystal display according to an exemplary embodiment of the present invention, and shows one pixel including a gate pad part and a data pad part.
실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.In the actual array substrate, N gate lines and M data lines intersect and MxN pixels exist, but for simplicity, only one pixel is shown in the drawing.
도면에 도시된 바와 같이, 어레이 기판(110)에는 상기 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.As shown in the figure, a
이때, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126P)과 데이터패드전극(127P)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.In this case, a
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 게이트패드 배선(116P)과 데이터패드 배선(117P)을 형성하며, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)은 상기 배선(116P, 117P)과 각각 전기적으로 접속된 게이트패드전극(126P)과 데이터패드전극(127P)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.That is, the
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스전극(122) 및 드레인전극(123) 사이의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.The thin film transistor includes a
상기 소오스전극(122)의 일부는 데이터라인(117)과 연결되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 그 하부의 화소전극(118)과 전기적으로 접속하게 된다.A part of the
이때, 상기 액티브패턴 상부에는 상기 제 2 절연막과 동일한 절연물질로 이루어진 에치 스타퍼(150)가 형성되어 있으며, 상기 에치 스타퍼(150)는 회절노광을 이용함으로써 상기 화소전극(118)과 동일한 마스크공정을 통해 형성하게 된다.In this case, an
즉, 액티브패턴을 형성한 후에 제 2 절연막의 형성을 위한 절연물질을 증착하고 패터닝 없이 투명한 도전물질을 증착한다. 그리고, 회절노광을 이용하여 에치 스타퍼 영역은 감광막의 두께가 화소전극 영역에 비해 얇게 형성되도록 한 후 상기 에치 스타퍼 영역의 도전물질을 선택적으로 제거함으로써 화소전극(118)과 에치 스타퍼(150)를 동시에 패터닝한다. 이후, 감광막 애싱(ashing)공정을 통해 상기 에치 스타퍼(150) 위에 남아있는 투명한 도전물질을 제거함으로써 화소전극(118)과 에치 스타퍼(150)를 하나의 마스크공정을 통해 형성할 수 있게 되며, 이를 다음의 액정표시장치의 제조공정을 통해 상세히 설명한다.That is, after forming the active pattern, an insulating material for forming the second insulating film is deposited and a transparent conductive material is deposited without patterning. In addition, the etch stopper region is formed to be thinner than the pixel electrode region by using diffraction exposure, and then the conductive material of the etch stopper region is selectively removed to thereby remove the
도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 우측에는 차례대로 게이트패드부와 데이터패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.4A through 4D are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 3, in which a process of manufacturing an array substrate of a pixel portion is performed on the left side, and an array substrate of a gate pad portion and a data pad portion is sequentially manufactured on the right side. The process is shown.
도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110)의 화소부에 게이트전극(121)을 형성하며 게이트패드부에 게이트패드 배선(116P)을 형성한다.As shown in FIG. 4A, the
이때, 상기 게이트전극(121)과 게이트패드 배선(116P)은 제 1 도전막을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.In this case, the
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 게이트전극(121)과 게이트패드 배선(116P)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.The first conductive layer may include aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), or the like. The same low resistance opaque conductive material can be used. In addition, the
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트패드 배선(116P)이 형성된 기판(110) 전면에 차례대로 제 1 절연막과 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 제 1 절연막과 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 위에 제 1 절연막으로 이루어진 게이트절연막(115A)과 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.Next, as shown in FIG. 4B, the first insulating film and the amorphous silicon thin film are sequentially deposited on the entire surface of the
그리고, 도 4c에 도시된 바와 같이, 기판(110) 전면에 제 2 절연막(미도시)과 제 2 도전막(미도시)을 차례로 증착한 후, 회절노광을 이용하여 한번의 포토리소그래피공정(제 3 마스크공정)으로 상기 화소부의 게이트전극(121) 상부에 상기 제 2 절연막으로 이루어진 에치 스타퍼(150)를 형성하는 동시에 화소부의 화소영역에 상기 제 2 도전막으로 이루어진 화소전극(118)을 형성한다.4C, a second insulating film (not shown) and a second conductive film (not shown) are sequentially deposited on the entire surface of the
이하, 상기의 제 3 마스크공정을 도면을 참조하여 상세히 설명한다.Hereinafter, the third mask process will be described in detail with reference to the drawings.
도 5a 내지 도 5e는 도 4c에 있어서 에치 스타퍼와 화소전극을 동시에 형성하는 과정을 구체적으로 나타내는 단면도로써, 본 실시예의 제 3 마스크공정을 순 차적으로 나타내고 있다.5A through 5E are cross-sectional views illustrating in detail the process of simultaneously forming the etch stopper and the pixel electrode in FIG. 4C, and sequentially illustrate the third mask process of the present embodiment.
도 5a에 도시된 바와 같이, 액티브패턴(124)이 형성되어 있는 상기 기판(110) 전면에 차례대로 제 2 절연막(115)과 제 2 도전막(130)을 형성한다.As shown in FIG. 5A, the second insulating
이때, 에치 스타퍼를 형성하기 위한 상기 제 2 절연막(115)은 실리콘산화막 또는 실리콘질화막과 같은 투명한 무기절연물질을 포함하며, 고개구율을 위해 벤조사이클로부텐(benzocyclobutene; BCB) 또는 아크릴계 수지(resin)와 같은 투명한 유기절연물질을 포함할 수도 있다.In this case, the second
또한, 상기 제 2 도전막(130)은 화소전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.In addition, the second
다음으로, 도 5b에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후 본 실시예의 회절마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.Next, as shown in FIG. 5B, a
이때, 본 실시예에 사용한 회절마스크(180)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 마스크(180)를 투과한 빛만이 감광막(170)에 조사되게 된다.In this case, the
이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 5c에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 감광막패턴(170A~170D)들이 남아 있게 되고, 모든 광이 투과된 투과영역(I)에는 감광막이 완전히 제거되어 제 2 도전막(130) 표면이 노출되게 된다.Subsequently, after developing the
이때, 상기 슬릿영역(II)을 통해 형성된 제 1 감광막패턴(170A)은 차단영역(III)에 형성된 제 2 감광막패턴(170B) 내지 제 4 감광막패턴(170D)보다 얇게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막(170)이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.In this case, the
다음으로, 상기와 같이 형성된 감광막패턴(170A~170D)들을 마스크로 하여, 그 하부에 형성된 제 2 도전막(130)과 제 2 절연막(115)을 선택적으로 제거하게 되면, 액티브패턴(124)의 소정영역(즉, 구체적으로는 액티브패턴(124)의 채널영역) 상부에 에치 스타퍼(150)가 패터닝되는 동시에 화소영역에 화소전극(118)이 패터닝되게 된다.Next, when the second
이때, 투명한 제 2 절연막으로 이루어진 에치 스타퍼(150) 상부에는 상기 에치 스타퍼(150)와 동일한 형태로 패터닝된 도전막패턴(118')이 남아있게 되며, 화소전극(118) 하부에는 상기 화소전극(118)과 동일한 형태로 패터닝된 화소부 절연막(115B)이 형성되게 된다.In this case, the
또한, 게이트패드부의 게이트패드 배선(116P) 상부에는 외부의 구동회로부(미도시)와 전기적으로 접속하기 위한 게이트패드전극(126P)이 형성되어 있으며, 데이터패드부의 어레이 기판(110)에는 상기 구동회로부와 전기적으로 접속하기 위한 데이터패드전극(127P)이 형성되어 있다. 이때, 게이트패드전극(126P)과 데이터패드 전극(127P) 하부에는 각각 상기 게이트패드전극(126P)과 데이터패드전극(127P)과 동일한 형태로 패터닝된 패드부 절연막(115B', 115B")이 남아있게 된다.In addition, a
이때, 상기 게이트패드부의 소정영역에도 전술한 투과영역(I)이 적용됨으로써 상기 게이트패드 배선(116P)의 일부가 노출되도록 게이트패드전극(126P)과 게이트패드부 절연막(115B')이 패터닝되게 된다.In this case, the above-described transparent region I is also applied to a predetermined region of the gate pad portion so that the
이후, 상기 감광막패턴(170A~170D)들의 일부를 제거하는 애싱공정을 진행하게 되면, 도 5d에 도시된 바와 같이, 상기 에치 스타퍼(150) 상부, 즉 회절노광이 적용된 슬릿영역(II)의 제 1 감광막패턴(170A)이 완전히 제거되어 도전막패턴(118') 표면이 노출되게 된다.Subsequently, when the ashing process of removing a portion of the
이때, 상기 제 2 감광막패턴(170B) 내지 제 4 감광막패턴(170D)은 상기 제 1 감광막패턴(170A)의 두께만큼이 제거된 제 5 감광막패턴(170B') 내지 제 7 감광막패턴(170D')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.In this case, the
이후, 상기 남아있는 제 5 감광막패턴(170B') 내지 제 7 감광막패턴(170D')을 마스크로 하여 상기 에치 스타퍼(150) 상부의 도전막패턴(118')을 완전히 제거하게 된다.Thereafter, the remaining
그리고, 상기 남아있는 제 5 감광막패턴(170B') 내지 제 7 감광막패턴(170D')을 제거하고 나면, 도 5e에 도시된 바와 같이, 상기 화소부의 게이트전극(121) 상부에는 상기 제 2 절연막으로 이루어진 에치 스타퍼(150)가 형성하는 동시에 화소부의 화소영역에는 상기 투명한 제 2 도전물질로 이루어진 화소전극(118)이 형성되게 된다.After removing the remaining
이때, 게이트패드부의 게이트패드 배선(116P) 상부에는 상기 투명한 제 2 도전물질로 이루어진 게이트패드전극(126P)이 형성되며, 데이터패드부의 어레이 기판(110) 상부에는 상기 투명한 제 2 도전물질로 이루어진 데이터패드전극(127P)이 형성되게 된다.In this case, a
이후, 도 4d에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 n+ 비정질 실리콘 박막과 제 3 도전막을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 n+ 비정질 실리콘 박막과 제 3 도전막을 선택적으로 패터닝함으로써 화소부에 상기 액티브패턴(124)의 소정영역과 전기적으로 접속하는 소오스전극(122)과 드레인전극(123)을 형성한다. 상기 소오스전극(122)과 드레인전극(123)은 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(125)을 통해 상기 액티브패턴(124)의 소정영역과 오믹-콘택을 형성하게 된다. 또한, 상기 드레인전극(123)은 그 하부의 화소전극(118)과 상기 오믹-콘택층(125)을 사이에 두고 전기적으로 접속하게 된다.Thereafter, as illustrated in FIG. 4D, the n + amorphous silicon thin film and the third conductive film are sequentially deposited on the entire surface of the
이때, 상기 에치 스타퍼(150)의 형성으로 상기 n+ 비정질 실리콘 박막 식각시 액티브패턴(124)의 백 채널이 손상 받는 것이 방지되며, 그 결과 소자의 신뢰성이 향상되게 된다. 즉, 본 실시예의 박막 트랜지스터는 에치 스타퍼(150)를 포함함으로써 n+ 비정질 실리콘 박막을 식각할 때 발생하는 박막 트랜지스터 소자의 백 채널이 손상 받는 것을 방지할 수 있으며, 상기의 에치 스타퍼(150)는 회절노광을 이용하여 화소전극(118)과 동시에 형성함으로써 추가적인 마스크공정이 필요하지 않은 장점이 있다.At this time, the formation of the
이와 같이 제 4 마스크공정을 통해 화소부에 소오스전극(122)과 드레인전극(123)을 형성할 때 동일한 마스크공정을 통해 상기 제 3 도전막으로 게이트패드부와 데이터패드부에 각각 연결전극(116'P)과 데이터패드 배선(117P)을 형성한다.As such, when the
상기 연결전극(116'P)은 하부의 게이트패드 배선(116P)과 게이트패드전극(126P)을 전기적으로 접속시키는 역할을 하며, 상기 데이터패드 배선(117P)은 그 하부의 데이터패드전극(127P)과 전기적으로 접속하여 상기 데이터패드전극(127P)을 통해 입력된 데이터신호를 해당 데이터라인(미도시)에 전달하는 역할을 한다.The
여기서, 도면부호 125' 및 125"은 각각 게이트패드부 n+ 비정질 실리콘 박막 패턴 및 데이터패드부 n+ 비정질 실리콘 박막 패턴을 나타낸다.Here,
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 에치 스타퍼와 화소전극을 동시에 패터닝함으로써 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.As described above, the liquid crystal display device and the method of manufacturing the same according to the present invention provide an effect of reducing the number of masks used for manufacturing the thin film transistor by simultaneously patterning the etch stopper and the pixel electrode, thereby reducing the manufacturing process and cost.
또한, 본 발명의 액정표시장치는 상기의 에치 스타퍼의 형성으로 소자의 신뢰성이 향상되는 효과를 제공한다.In addition, the liquid crystal display of the present invention provides an effect of improving the reliability of the device by forming the etch stopper.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050082353A KR101234212B1 (en) | 2005-09-05 | 2005-09-05 | Liquid crystal display device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050082353A KR101234212B1 (en) | 2005-09-05 | 2005-09-05 | Liquid crystal display device and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070025811A KR20070025811A (en) | 2007-03-08 |
KR101234212B1 true KR101234212B1 (en) | 2013-02-18 |
Family
ID=38100032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050082353A KR101234212B1 (en) | 2005-09-05 | 2005-09-05 | Liquid crystal display device and method of fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101234212B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000060195A (en) * | 1999-03-12 | 2000-10-16 | 윤종용 | Thin film transistor substrate for liquid crystal display and manufacturing method thereof |
KR20010081579A (en) * | 2000-02-16 | 2001-08-29 | 구본준, 론 위라하디락사 | liquid crystal display device and fabrication method thereof |
KR20040015845A (en) * | 2002-08-13 | 2004-02-21 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method thereof |
KR20050067308A (en) * | 2003-12-27 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | Method for fabricating liquid crystal display panel improving process of making wires |
-
2005
- 2005-09-05 KR KR1020050082353A patent/KR101234212B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000060195A (en) * | 1999-03-12 | 2000-10-16 | 윤종용 | Thin film transistor substrate for liquid crystal display and manufacturing method thereof |
KR20010081579A (en) * | 2000-02-16 | 2001-08-29 | 구본준, 론 위라하디락사 | liquid crystal display device and fabrication method thereof |
KR20040015845A (en) * | 2002-08-13 | 2004-02-21 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method thereof |
KR20050067308A (en) * | 2003-12-27 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | Method for fabricating liquid crystal display panel improving process of making wires |
Also Published As
Publication number | Publication date |
---|---|
KR20070025811A (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100978260B1 (en) | Liquid crystal display device and method of fabricating the same | |
US7876390B2 (en) | Liquid crystal display fabrication method | |
KR101048927B1 (en) | Liquid crystal display device and manufacturing method thereof | |
US20090121234A1 (en) | Liquid crystal display device and fabrication method thereof | |
US20080174709A1 (en) | Liquid crystal display device and fabrication method thereof | |
KR101141534B1 (en) | Liquid crystal display device and method of fabricating thereof | |
KR100983716B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR20110056962A (en) | Method of fabricating substrate for thin film transistor | |
KR101201707B1 (en) | Liquid crystal display device and method of fabricating the same | |
US8357937B2 (en) | Thin film transistor liquid crystal display device | |
KR20100069432A (en) | Liquid crystal display device and method of fabricating the same | |
KR101234212B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101408257B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101186513B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR20090016340A (en) | Liquid crystal display device and method of fabricating the same | |
KR20080057034A (en) | Liquid crystal display device and method of fabricating the same | |
KR20080057035A (en) | Liquid crystal display device and method of fabricating the same | |
KR101036708B1 (en) | Fabricating method liquid crystal display device | |
KR101206286B1 (en) | Method of fabricating liquid crystal display device | |
KR20110077254A (en) | Method of fabricating in plane switching mode liquid crystal display device | |
KR100675634B1 (en) | Method of fabricating liquid crystal display device | |
KR20100010286A (en) | Liquid crystal display device and method of fabricating the same | |
KR101432571B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101266274B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR20080056569A (en) | Liquid crystal display device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 7 |