KR101227813B1 - 웨이퍼의 칩들을 프로빙하는 방법 - Google Patents

웨이퍼의 칩들을 프로빙하는 방법 Download PDF

Info

Publication number
KR101227813B1
KR101227813B1 KR1020110010836A KR20110010836A KR101227813B1 KR 101227813 B1 KR101227813 B1 KR 101227813B1 KR 1020110010836 A KR1020110010836 A KR 1020110010836A KR 20110010836 A KR20110010836 A KR 20110010836A KR 101227813 B1 KR101227813 B1 KR 101227813B1
Authority
KR
South Korea
Prior art keywords
points
chips
wafer
pattern
probing
Prior art date
Application number
KR1020110010836A
Other languages
English (en)
Other versions
KR20120090418A (ko
Inventor
정상용
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020110010836A priority Critical patent/KR101227813B1/ko
Publication of KR20120090418A publication Critical patent/KR20120090418A/ko
Application granted granted Critical
Publication of KR101227813B1 publication Critical patent/KR101227813B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼의 칩들을 프로빙하는 방법으로 우선, 접착 필름에 부착된 상태로 다수의 칩들로 소잉된 웨이퍼의 중앙 지점과 상기 중앙 지점을 기준으로 각각 서로 대칭인 상하 지점들 및 좌우 지점들인 총 5개의 제1 지점들에서 설정 패턴을 검색한다. 이어, 상기 제1 지점들과 다른 다수의 제2 지점들에서 상기 설정 패턴을 검색한다. 이어, 상기 제1 및 제2 지점들의 검색된 위치를 통해 상기 칩들의 소잉된 패턴을 산출한다. 이어, 상기 산출한 패턴을 통해 상기 칩들 각각의 위치를 파악하여 상기 칩들 각각을 프로빙한다.

Description

웨이퍼의 칩들을 프로빙하는 방법{METHOD FOR PROBING CHIPS OF WAFER}
본 발명은 웨이퍼의 칩들을 프로빙하는 방법에 관한 것으로써, 더욱 상세하게는 웨이퍼를 소잉하여 제작한 칩들을 프로버를 통해 프로빙하는 방법에 관한 것이다.
일반적으로, LED 발광 소자는 웨이퍼(wafer) 상에 특정 패턴(pattern)을 반복적으로 형성하여 집적 회로를 구성하는 공정과, 상기 집적 회로가 구성된 웨이퍼를 접착 필름에 부착된 상태로 단위의 LED 칩들로 소잉하는 공정과, 상기 웨이퍼를 소잉한 LED 칩들의 전기적인 특성을 검사하는 공정을 수행하여 제작된 LED 칩들을 통해 제조된다.
여기서, 상기 검사하는 공정은 구체적으로, 테스트 장치와 연결된 프로버(prober)를 이용하여 상기 LED 칩들 각각을 프로빙함으로써, 진행된다. 이때, 상기 프로버가 상기 LED 칩을 정확한 위치에서 프로빙하기 위하여 상기 LED 칩들의 위치를 사전에 검색한다.
구체적으로, 상기 LED 칩들로 소잉된 웨이퍼는 상기 검사 장소로 로딩하기 전에, 그 상면에 형성된 특정 패턴을 검색하여 그 각각의 위치를 파악하게 된다.
그러나, 상기에서와 같이 LED 칩들을 상기 검사 장소로 로딩하기 전에 그 위치를 파악하였더라도 상기 LED 칩들의 특성 상 사이즈가 매우 작고 그 소잉되는 라인도 일부 불규칙한 부분이 있음에 따라, 상기 프로버가 프로빙하는 위치가 정확하지 못한 문제점을 안고 있다.
본 발명의 목적은 웨이퍼 칩들의 위치를 파악하기 위한 검색 지점들을 더 추가하여 프로버가 정확한 위치에 프로빙할 수 있는 웨이퍼의 칩들을 프로빙하는 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 웨이퍼의 칩들을 프로빙하는 방법으로 우선, 접착 필름에 부착된 상태로 다수의 칩들로 소잉된 웨이퍼의 중앙 지점과 상기 중앙 지점을 기준으로 각각 서로 대칭인 상하 지점들 및 좌우 지점들인 총 5개의 제1 지점들에서 설정 패턴을 검색한다. 이어, 상기 제1 지점들과 다른 다수의 제2 지점들에서 상기 설정 패턴을 검색한다. 이어, 상기 제1 및 제2 지점들의 검색된 위치를 통해 상기 칩들의 소잉된 패턴을 산출한다. 이어, 상기 산출한 패턴을 통해 상기 칩들 각각의 위치를 파악하여 상기 칩들 각각을 프로빙한다.
이때, 상기 제2 지점들은 상기 중앙 지점을 기준으로 상기 지점들 중 상하 지점들 및 좌우 지점들 각각의 사이에 형성될 수 있다.
또한, 상기 제2 지점들은 상기 웨이퍼 상에 매트릭스 형태로 형성된 것을 특징으로 하는 웨이퍼의 칩들을 프로빙하는 방법.
한편, 상기 웨이퍼를 상기 중앙 지점을 기준으로 동심원 형태로 다수의 영역들로 구분할 수 있다. 이럴 경우, 상기 제2 지점들은 상기 영역들 중 상기 지점들과 다른 영역에 형성될 수 있다.
이러한 웨이퍼의 칩들을 프로빙하는 방법에 따르면, 접착 필름에 부착된 상태로 다수의 칩들로 소잉된 웨이퍼의 중앙 지점과 상기 중앙 지점을 기준으로 각각 서로 대칭인 상하 지점들 및 좌우 지점들인 총 5개의 지점들에서 설정 패턴을 검색함으로써, 상기 칩들이 LED 칩과 같이 사이즈가 작거나 그 소잉된 패턴이 일부 불규칙하더라도 상기 칩들의 위치를 정확하게 파악할 수 있다. 이로써, 프로버가 상기 칩들을 정확하게 프로빙하여 상기 칩들의 검사 효율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 프로빙 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 도 1에 도시된 웨이퍼의 소잉된 상태를 나타낸 도면이다.
도 3은 도 2의 A부분을 확대한 도면이다.
도 4는 도 1의 프로빙 장치를 통해서 웨이퍼의 칩들을 프로빙하는 과정을 나타낸 순서도이다.
도 5 내지 도 7은 도 4의 순서도에 의해서 웨이퍼 칩들의 위치를 추가적으로 검색하는 방법의 실시예들을 나타낸 도면들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 프로빙 장치 및 이를 이용하여 웨이퍼의 칩들을 프로빙하는 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 프로빙 장치의 개략적인 구성을 나타낸 도면이고, 도 2는 도 1에 도시된 웨이퍼의 소잉된 상태를 나타낸 도면이며, 도 3은 도 2의 A부분을 확대한 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 프로빙 장치(1000)는 홀더(100), 프로빙 기구(200), 검색 기구(300) 및 위치 제어부(400)를 포함하여 웨이퍼(10)를 프로빙한다.
여기서, 상기 웨이퍼(10)는 이전의 공정에서 접착 필름(20)에 부착된 상태로 다수의 칩(30)들로 소잉되어 상기 프로빙 장치(1000)로 로딩된다. 이때, 상기 칩(30)들은 발광 소자로 사용되는 비교적 작은 사이즈의 LED 칩 또는 메모리로 사용되는 반도체 칩으로 이루어질 수 있다.
여기서, 상기 칩(30)들이 사이즈가 작은 LED 칩으로 이루어져 있을 경우에는 도 3에서와 같이 그 소잉된 라인이 규칙적인 직선을 나타내지 못하고, 일부에서 휘어진 형태를 나타낼 수 있다.
상기 홀더(100)는 링 형태를 가지면서 상기 웨이퍼(10)가 부착된 접착 필름(20)의 상기 웨이퍼(10)의 둘레를 홀딩하여 상기 웨이퍼(10)를 고정한다. 이에, 상기 홀더(100)는 상기 접착 필름(20)을 사이로 두 개로 구분된 구조를 가질 수 있다. 또한, 상기 웨이퍼(10)의 소잉된 칩(30)들은 상기 홀더(100)가 상기 접착 필름(20)을 홀딩함으로써 서로의 간격이 도 3에서처럼 일부 벌어질 수 있다.
이러한 홀더(100)는 외부의 로딩/언로딩 장치(40)와 연결된다. 상기 로딩/언로딩 장치(40)는 상기 웨이퍼(10)를 대상으로 프로빙 공정이 수행되도록 상기 홀더(100)를 상기 프로빙 장치(1000)로 로딩시키거나, 상기 프로빙 공정이 완료된 웨이퍼(10)를 상기 홀더(100)를 통해 외부로 언로딩시킨다. 여기서, 상기 웨이퍼(10)는 상기 로딩/언로딩 장치(40)를 통하여 상기 프로빙 장치(1000)로 로딩되기 전에, 기본적으로 그 위치가 별도의 정렬 장치(미도시)를 통해 정렬될 수 있다.
상기 프로빙 기구(200)는 상기 접착 필름(20)에 부착된 상태로 상기 칩(30)들로 소잉된 웨이퍼(10)의 상부에 위치한다. 상기 프로빙 기구(200)는 상기 칩(30)들 각각과 접속하여 상기 칩(30)들의 전기적인 상태를 검사한다.
구체적으로, 상기 프로빙 기구(200)는 프로브 헤드(210), 상기 프로브 헤드(210)에 상기 웨이퍼(10) 칩(30)들 각각의 회로 패턴에 따라 교체 가능하도록 장착된 프로브 카드(220) 및 상기 프로브 카드(220)에 형성되어 상기 칩(30)들의 전기적인 특성을 검사하기 위하여 상기 칩(30)들 각각에 직접 탐침하는 니들 형태의 프로버(prober, 230)를 포함할 수 있다.
이때, 상기 프로빙 기구(200)는 상기 웨이퍼(10)의 상부에서 상기 프로버(230)가 상기 칩(30)들 각각으로 이송되도록 상기 프로브 헤드(210)와 연결된 제1 이송 기구(240)를 더 포함할 수 있다.
상기 검색 기구(300)는 상기 칩(30)들로 소잉된 웨이퍼(10)의 상부에 상기 프로빙 기구(200)와 병렬 형태로 위치한다. 상기 검색 기구(300)는 상기 웨이퍼(10)로부터 소잉된 칩(30)들 각각의 위치를 검색한다.
구체적으로, 상기 검색 기구(300)는 검색 헤드(310) 및 상기 검색 헤드(310)에 장착되어 상기 칩(30)들 표면의 이미지를 촬영하는 촬상부(320)를 포함할 수 있다. 상기 검색 헤드(310)는 상기 촬상부(320)에서 촬영한 이미지로부터 상기 칩(30)들의 설정 패턴의 위치를 파악한다. 여기서, 상기 설정 패턴은 위치 파악을 위하여 임의적으로 형성된 패턴일 수 있고, 상기 칩(30)들 각각의 상면에 형성된 회로 패턴에서 특정 위치에 반복적으로 형성된 어느 특정 패턴일 수 있다.
또한, 상기 검색 기구(300)는 상기 웨이퍼(10)의 상부에서 상기 촬상부(320)가 상기 웨이퍼(10)의 특정 지점들로 이송하면서 상기 검색 헤드(310)가 상기 칩(30)들의 설정 패턴을 파악하도록 상기 검색 헤드(310)와 연결된 제2 이송 기구(330)를 더 포함할 수 있다. 이때, 상기 제1 및 제2 이송 기구(240, 330)들 각각은 상기 프로빙 기구(200)와 상기 검색 기구(300)가 상기 웨이퍼(10)의 상부에서 서로 간섭되지 않도록 상기 웨이퍼(10)의 상부에서 이들을 서로 엇갈리게 이송시킬 수 있다.
상기 위치 제어부(400)는 상기 프로브 헤드(210) 및 상기 검색 헤드(310)와 연결된다. 상기 위치 제어부(400)는 상기 검색 헤드(310)로부터 파악된 위치를 전송 받아 상기 웨이퍼(10)로부터 상기 칩(30)들이 소잉된 패턴을 산출한 다음, 이를 프로브 헤드(210)로 전송한다.
이러면, 상기 프로브 헤드(210)는 상기 전송 받는 소잉된 패턴을 근거로 상기 프로버(230)를 통해 상기 칩(30)들 각각을 정확하게 탐침한다. 이로써, 상기 프로빙 기구(200)는 상기 칩(30)들 각각의 전기적인 상태를 정확하게 검사할 수 있다.
이하, 상기 프로빙 장치(1000)를 이용하여 상기 웨이퍼(10)의 칩(30)들을 프로빙하는 과정에 대해 도 4를 추가적으로 참조하여 보다 상세하게 설명하고자 한다.
도 4는 도 1의 프로빙 장치를 통해서 웨이퍼의 칩들을 프로빙하는 과정을 나타낸 순서도이다.
도 4를 추가적으로 참조하면, 상기 웨이퍼(10)의 칩(30)들을 프로빙 하기 위하여, 우선 접착 필름(20)에 부착된 상태로 다수의 칩(30)들로 소잉된 웨이퍼(10)를 상기 프로빙 장치(1000)로 로딩한다(S100).
구체적으로, 상기 웨이퍼(10)는 그 둘레에서 상기 접착 필름(20)을 홀딩하고 있는 홀더(100)를 상기 로딩/언로딩 장치(40)를 통해 이송함으로써, 로딩된다. 여기서, 상기 웨이퍼(10)는 로딩되기 전에, 기본적인 정렬 과정을 거쳐 정렬된 상태로 로딩된다.
이어, 상기 로딩된 웨이퍼(10)의 중앙 지점과 상기 중앙 지점을 기준으로 각각 서로 대칭인 상하 지점들 및 좌우 지점들인 총 5개의 지점들에서 상기 칩(30)들 각각의 설정 패턴을 검색한다(S200).
이어, 상기 검색한 칩(30)들의 위치를 상기 위치 제어부(400)에 전송하여 상기 웨이퍼(10)의 소잉된 패턴을 산출한다(S300).
이어, 상기 프로빙 기구(200)가 상기 칩(30)들 각각의 위치를 정확하게 파악하도록 상기 산출한 패턴을 상기 프로브 헤드(210)에 전송하여 상기 칩(30)들 각각을 상기 프로버(230)를 통해 프로빙한다(S400). 이어, 상기 칩(30)들을 프로빙한 웨이퍼(10)를 상기 로딩/언로딩 장치(40)를 통해 언로딩한다(S500).
이와 같이, 상기 접착 필름(20)에 부착된 상태로 다수의 칩(30)들로 소잉된 웨이퍼(10)의 상기 총 5개의 지점들에서 상기 설정 패턴을 검색함으로써, 상기 칩(30)들의 소잉된 패턴이 일부 불규칙하더라도 이를 확인하여 상기 칩(30)들의 위치를 정확하게 파악할 수 있다.
이로써, 상기 프로버(230)가 상기 칩(30)들을 정확하게 프로빙하여 상기 칩(30)들의 검사 효율을 향상시킬 수 있을 뿐만 아니라, 상기 5개의 지점들에서만 검색하여 전체적인 위치 검색 시간도 단축시킬 수 있다.
한편, 상기 칩(30)들이 LED 칩과 같이 그 사이즈가 매우 작아 그 소잉된 패턴이 비교적 심하게 불규칙함에 따라 상기 지점들의 검색만으로 각각의 위치를 정확하게 파악하기 어려울 때에는 아래의 과정이 추가적으로 수행될 수 있다.
상기 S200 단계 다음, 상기 지점들과 다른 제2 지점들에서 상기 설정 패턴을 검색한다(S250). 이하, 상기 제2 지점들의 실시예들에 대해서는 도 5 내지 도 7을 추가적으로 참조하여 상세하게 설명하고자 한다.
도 5 내지 도 7은 도 4의 순서도에 의해서 웨이퍼 칩들의 위치를 추가적으로 검색하는 방법의 실시예들을 나타낸 도면들이다.
도 5를 참조하면, 상기 지점들(P1)을 ① 내지 ⑤번의 표시할 경우, 상기 제2 지점들(P2)은 ⑥번으로 표시한 중앙 지점을 기준으로 상기 지점들(P1) 중 ② 내지 ⑤번으로 표시한 상하 지점들 및 좌우 지점들 각각의 사이에 ⑦ 내지 ⑩번과 같이 형성될 수 있다.
이에, 이후의 S300 단계에서는 상기 지점들(P1)에 추가한 상기 제2 지점들(P2)을 통해 상기 웨이퍼(10) 칩(30)들의 소잉된 패턴을 산출한다.
이러면, 상기 웨이퍼(10)의 중앙 지점을 기준으로 방사 형태로 대부분의 위치에서 상기 설정 패턴을 검색하여 상기 지점들(P1)만 검색할 때보다 상기 칩(30)들의 위치를 보다 정확하게 파악할 수 있음에 따라, 상기 칩(30)들의 소잉된 패턴이 심하게 불규칙하더라도 상기 칩(30)들을 상기 프로버(230)를 통하여 정확하게 프로빙할 수 있다.
도 6을 참조하면, 상기 지점들(P1)을 ① 내지 ⑤번의 표시할 경우, 상기 제2 지점들(P2)은 상기 웨이퍼(10) 상에 ⑥번 이상의 숫자와 같이 매트릭스 형태로 이루어질 수 있다.
이와 같이, 상기 웨이퍼(10)의 대부분의 위치에서 상기 설정 패턴을 검색함으로써, 상기 도 5에서와 같이 상기 칩(30)들의 위치를 정확하게 파악할 수 있다. 이에, 이 경우는 상기 도 5의 제2 지점들(도 5의 P2)을 검색한 다음, 추가적으로 이루어질 수도 있고, 상기 지점들(P1)도 제외하고 상기 제2 지점들(P2)만 검색할 수 있다.
도 7을 참조하면, 상기 지점들(P1)을 ① 내지 ⑤번의 표시할 경우, 상기 제2 지점들(P2)은 ⑥번으로 표시한 중앙 지점을 기준으로 상기 지점들(P1)의 ② 내지 ⑤번이 포함되어 있는 제1 영역(A1)과 다른 제2 영역(A2)에 ⑦ 내지 ⑩번과 같이 형성될 수 있다.
구체적으로, 상기 지점들(P1)의 ② 내지 ⑤번이 그 중앙 지점인 ①번을 기준으로 동일한 거리상에 있으므로, 상기 제1 및 제2 영역(A1, A2)들은 상기 웨이퍼(10)의 중앙 지점을 기준으로 동심원 형태로 구분될 수 있다.
이와 같이, 상기 웨이퍼(10)를 그 중앙 지점을 중심으로 다양한 거리의 위치에서 상기 설정 패턴을 설정함으로써, 도 5 또는 도 6에서와 같이 상기 칩(30)들의 위치를 정확하게 파악할 수 있다. 또한, 이 경우에 상기 제2 지점들(P2)은 도 5에서와 같이 상기 지점들(P1) 중 ② 내지 ⑤번으로 표시한 상하 지점들 및 좌우 지점들 각각의 사이에서 상기 제2 영역에 형성될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 웨이퍼 20 : 접착 필름
30 : 칩 40 : 로딩/언로딩 장치
100 : 홀더 200 : 프로빙 기구
210 : 프로브 헤드 220 : 프로브 카드
230 : 프로버 240 : 제1 이송 기구
300 : 검색 기구 310 : 검색 헤드
320 : 촬상부 330 : 제2 이송 기구
400 : 위치 제어부 1000 : 프로빙 장치

Claims (5)

  1. 접착 필름에 부착된 상태로 다수의 칩들로 소잉된 웨이퍼의 중앙 지점과 상기 중앙 지점을 기준으로 각각 서로 대칭인 상하 지점들 및 좌우 지점들인 총 5개의 지점들에서 설정 패턴을 검색하는 단계;
    상기 지점들의 검색된 위치를 통해 상기 칩들의 소잉된 패턴을 산출하는 단계; 및
    상기 산출한 패턴을 통해 상기 칩들 각각의 위치를 파악하여 상기 칩들 각각을 프로빙하는 단계를 포함하며,
    상기 칩들의 소잉된 패턴을 산출하기 전에,
    상기 지점들과 다른 제2 지점들에서 상기 설정 패턴을 검색하는 단계를 더 포함하며,
    상기 칩들의 소잉된 패턴은 상기 지점들과 상기 제2 지점들의 검색된 위치를 통해 산출되는 것을 특징으로 하는 웨이퍼의 칩들을 프로빙하는 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제2 지점들은 상기 중앙 지점을 기준으로 상기 지점들 중 상하 지점들 및 좌우 지점들 각각의 사이에 형성된 것을 특징으로 하는 웨이퍼의 칩들을 프로빙하는 방법.
  4. 제1항에 있어서, 상기 제2 지점들은 상기 웨이퍼 상에 매트릭스 형태로 형성된 것을 특징으로 하는 웨이퍼의 칩들을 프로빙하는 방법.
  5. 제1항에 있어서, 상기 웨이퍼를 상기 중앙 지점을 기준으로 동심원 형태로 다수의 영역들로 구분하며,
    상기 제2 지점들은 상기 영역들 중 상기 지점들과 다른 영역에 형성된 것을 특징으로 하는 웨이퍼의 칩들을 프로빙하는 방법.
KR1020110010836A 2011-02-08 2011-02-08 웨이퍼의 칩들을 프로빙하는 방법 KR101227813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110010836A KR101227813B1 (ko) 2011-02-08 2011-02-08 웨이퍼의 칩들을 프로빙하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110010836A KR101227813B1 (ko) 2011-02-08 2011-02-08 웨이퍼의 칩들을 프로빙하는 방법

Publications (2)

Publication Number Publication Date
KR20120090418A KR20120090418A (ko) 2012-08-17
KR101227813B1 true KR101227813B1 (ko) 2013-01-29

Family

ID=46883489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110010836A KR101227813B1 (ko) 2011-02-08 2011-02-08 웨이퍼의 칩들을 프로빙하는 방법

Country Status (1)

Country Link
KR (1) KR101227813B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167032A (ja) * 2001-11-30 2003-06-13 Yokogawa Electric Corp 半導体チップの位置測定方法及び位置制御方法
KR20040082926A (ko) * 2003-03-20 2004-09-30 가부시끼가이샤 르네사스 테크놀로지 반도체소자의 테스트방법
JP2004361084A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 粘着テープ用治具、アライメント装置、特性検査装置、アライメント方法、特性検査方法および特性検査プログラム
JP2008071999A (ja) 2006-09-15 2008-03-27 Ricoh Co Ltd 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167032A (ja) * 2001-11-30 2003-06-13 Yokogawa Electric Corp 半導体チップの位置測定方法及び位置制御方法
KR20040082926A (ko) * 2003-03-20 2004-09-30 가부시끼가이샤 르네사스 테크놀로지 반도체소자의 테스트방법
JP2004361084A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 粘着テープ用治具、アライメント装置、特性検査装置、アライメント方法、特性検査方法および特性検査プログラム
JP2008071999A (ja) 2006-09-15 2008-03-27 Ricoh Co Ltd 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法

Also Published As

Publication number Publication date
KR20120090418A (ko) 2012-08-17

Similar Documents

Publication Publication Date Title
JP3639887B2 (ja) 検査方法及び検査装置
CN101311668B (zh) 生成探针测试机用地图数据的装置及方法
TWI420567B (zh) 用於製造資料索引之方法及裝置
US7969172B2 (en) Probing method and probing program
CN101561474B (zh) 可动态变更测试流程的测试方法
JP3189811U (ja) プローブモジュール
CN108803264A (zh) 晶圆上多个对准标记的集中放置和光刻位置的确定方法
CN103364660B (zh) 一种目标芯片中多个晶体管的测试方法
JP2009021397A (ja) マルチカードの位置ズレ補正方法及び、回路素子の検査方法
US6939727B1 (en) Method for performing statistical post processing in semiconductor manufacturing using ID cells
KR101227813B1 (ko) 웨이퍼의 칩들을 프로빙하는 방법
CN101872002B (zh) 探针检测装置及其方法
KR102202074B1 (ko) 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
JP2005150224A (ja) プローブ情報を用いた半導体検査装置及び検査方法
TWM638544U (zh) 晶圓針測路徑產生裝置
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
US20110254579A1 (en) Semiconductor test method and semiconductor test system
KR101602508B1 (ko) 웨이퍼 프로빙 방법
TWI488246B (zh) 資源整合及晶片測試方法
Bahukudumbi et al. Wafer-level testing and test during burn-in for integrated circuits
JP2009277048A (ja) 回路解析方法、回路解析プログラム、及び回路解析装置
TW589693B (en) System and method for merging wafer test results
US20220383473A1 (en) Method and system for diagnosing a semiconductor wafer
US7313494B2 (en) Semiconductor chip inspection supporting apparatus
US11714106B2 (en) Test apparatus, test method and recording medium

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7