KR101219086B1 - Package module - Google Patents

Package module Download PDF

Info

Publication number
KR101219086B1
KR101219086B1 KR1020110019981A KR20110019981A KR101219086B1 KR 101219086 B1 KR101219086 B1 KR 101219086B1 KR 1020110019981 A KR1020110019981 A KR 1020110019981A KR 20110019981 A KR20110019981 A KR 20110019981A KR 101219086 B1 KR101219086 B1 KR 101219086B1
Authority
KR
South Korea
Prior art keywords
package
substrate
lead frame
pad
encapsulation member
Prior art date
Application number
KR1020110019981A
Other languages
Korean (ko)
Other versions
KR20120101886A (en
Inventor
김동규
김윤식
하상옥
Original Assignee
(주) 윈팩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 윈팩 filed Critical (주) 윈팩
Priority to KR1020110019981A priority Critical patent/KR101219086B1/en
Publication of KR20120101886A publication Critical patent/KR20120101886A/en
Application granted granted Critical
Publication of KR101219086B1 publication Critical patent/KR101219086B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 전체적인 높이의 증가 없이 상부 및 하부에 배치된 패키지들 간의 전기적인 연결이 가능한 패키지 모듈을 개시한다. 개시된 본 발명에 따른 패키지 모듈은, 제1 기판과 상기 제1 기판의 일면 상에 실장된 제1 반도체 칩 및 상기 제1 기판의 일면을 밀봉하도록 형성된 제1 봉지부재를 포함하는 제1 패키지와, 상기 제1 패키지의 제1 봉지부재 내에 형성되며, 절연성 물질로 이루어진 몸체, 상기 몸체의 상면에 형성되며 상기 제1 봉지부재의 외부로 노출된 패드, 일단부는 상기 몸체의 가장자리에 연결되고 상기 일단부와 대향하는 타단부는 상기 제1 패키지의 제1 기판과 전기적으로 연결된 아우터리드, 상기 몸체 상에 형성되며 상기 패드와 상기 아우터리드를 전기적으로 연결하는 회로 패턴을 포함하는 리드 프레임 및 상기 제1 패키지 상부에 적층되며 상 상기 노출된 패드와 전기적으로 연결된 제2 패키지를 포함한다.The present invention discloses a package module capable of electrical connection between packages arranged on top and bottom without increasing the overall height. The package module according to the present invention includes a first package including a first substrate, a first semiconductor chip mounted on one surface of the first substrate, and a first encapsulation member formed to seal one surface of the first substrate; A pad formed in the first encapsulation member of the first package and formed of an insulating material, an upper surface of the body and exposed to the outside of the first encapsulation member, one end of which is connected to an edge of the body and the one end thereof. The other end opposite to the lead frame and the first package includes an outer lead electrically connected to the first substrate of the first package, a circuit pattern formed on the body and electrically connecting the pad and the outer lead; And a second package stacked on and electrically connected to the exposed pad.

Description

패키지 모듈 {PACKAGE MODULE}Package Module {PACKAGE MODULE}

본 발명은 패키지 모듈에 관한 것으로, 보다 상세하게, 전체적인 높이의 증가 없이 상부 및 하부에 배치된 패키지들 간의 전기적인 연결이 가능한 패키지 모듈에 관한 것이다.The present invention relates to a package module, and more particularly, to a package module capable of electrical connection between the packages disposed on the top and bottom without increasing the overall height.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전 되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. In the semiconductor industry, packaging technology for integrated circuits is continuously developed to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization is accelerating the development of technologies for packages that are close to chip size, and the demand for mounting reliability highlights the importance of packaging technologies that can improve the efficiency of mounting operations and mechanical and electrical reliability after mounting. I'm making it.

또한, 전기·전자 제품의 소형화와 더불어 고 성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. In addition, as miniaturization of electric and electronic products and high performance are required, various technologies for providing a high capacity semiconductor module have been researched and developed.

고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. As a method for providing a high capacity semiconductor module, there is a high integration of a memory chip, which can be realized by integrating a larger number of cells in a limited space of the semiconductor chip.

그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다. However, such high integration of the memory chip requires a high level of technology and a lot of development time, such as requiring a fine fine line width. Therefore, a stack technology has been proposed as another method for providing a high capacity semiconductor module.

반도체 산업에서 말하는 "스택"이란 적어도 둘 이상의 반도체 칩들 또는 상기 반도체 칩을 포함하는 패키지들을 수직으로 쌓아올리는 기술을 일컫는 것으로서, 이러한 스택 기술에 의하면, 메모리 소자의 경우는 반도체 집적 공정에서 구현 가능한 메모리 용량보다 두 배 이상의 메모리 용량을 갖는 제품을 구현할 수 있고, 또한, 실장 면적 사용의 효율성을 높일 수 있다.The term "stack" in the semiconductor industry refers to a technology of vertically stacking at least two or more semiconductor chips or packages including the semiconductor chips. According to the stack technology, the memory capacity of a memory device may be implemented in a semiconductor integrated process. Products with more than twice the memory capacity can be implemented and the efficiency of using the footprint can be increased.

그러나, 전술한 종래 기술의 경우에는, 상기 스택된 반도체 칩들, 특히, 패키지들 간의 전기적인 연결이 용이하지 않다는 단점이 있다. 그래서, 패키지들이 수직으로 스택된 구조의 경우에는, 스택된 패키지들 간의 전기적인 연결을 위한 연결부재가 추가로 필요하며, 이 때문에, 패키지 스택 구조 전체의 높이가 증가된다는 한계가 있다.However, in the above-described prior art, there is a disadvantage that the electrical connection between the stacked semiconductor chips, in particular, the packages is not easy. Thus, in the case of a structure in which the packages are stacked vertically, a connection member for electrical connection between the stacked packages is additionally required, and therefore, there is a limitation that the height of the entire package stack structure is increased.

본 발명은 전체적인 높이의 증가 없이 상부 및 하부에 배치된 패키지들 간의 전기적인 연결이 가능한 패키지 모듈을 제공한다.The present invention provides a package module capable of electrical connection between packages disposed on top and bottom without increasing the overall height.

본 발명의 실시예에 따른 패키지 모듈은, 제1 기판과 상기 제1 기판의 일면 상에 실장된 제1 반도체 칩 및 상기 제1 기판의 일면을 밀봉하도록 형성된 제1 봉지부재를 포함하는 제1 패키지와, 상기 제1 패키지의 제1 봉지부재 내에 형성되며, 양측 단부가 상기 제1 패키지의 제1 기판과 전기적으로 연결됨과 아울러 적어도 일 부분이 제1 봉지부재의 외부로 노출된 리드 프레임 및 상기 제1 패키지 상부에 상기 노출된 리드 프레임 부분과 전기적으로 연결되도록 배치된 제2 패키지를 포함한다.A package module according to an embodiment of the present invention includes a first package including a first substrate, a first semiconductor chip mounted on one surface of the first substrate, and a first sealing member formed to seal one surface of the first substrate. And a lead frame formed in the first encapsulation member of the first package, both ends of which are electrically connected to the first substrate of the first package, and at least one portion of which is exposed to the outside of the first encapsulation member. The first package includes a second package disposed to be electrically connected to the exposed lead frame portion.

상기 제1 패키지는 제1 크기를 가지며, 상기 제2 패키지는 상기 제1 크기보다 작은 제2 크기를 갖는다.The first package has a first size and the second package has a second size that is smaller than the first size.

상기 제2 패키지는 제2 기판과 상기 제2 기판의 일면 상에 실장된 제2 반도체 칩 및 상기 제2 기판의 일면을 밀봉하도록 형성된 제2 봉지부재를 포함한다.The second package includes a second substrate, a second semiconductor chip mounted on one surface of the second substrate, and a second sealing member formed to seal one surface of the second substrate.

상기 제2 패키지는 상기 제2 기판의 일면에 대향하는 타면에 상기 리드 프레임과 콘택하도록 형성된 외부접속단자를 더 포함한다.The second package further includes an external connection terminal formed to contact the lead frame on the other surface of the second substrate opposite to one surface of the second substrate.

상기 리드 프레임은, 절연성 물질로 이루어지며 적어도 하나 이상의 패드를 구비한 몸체와 상기 몸체의 가장자리로부터 외측으로 연장되어 형성된 아우터리드 및 상기 패드와 상기 아우터리드를 전기적으로 연결하는 회로배선을 포함한다.The lead frame includes a body made of an insulating material and having an at least one pad, an outer lead formed to extend outward from an edge of the body, and a circuit wiring for electrically connecting the pad and the outer lead.

상기 리드 프레임은 상기 몸체의 패드 부분이 상기 제1 봉지부재의 외부로 노출된다.The lead frame has a pad portion of the body exposed to the outside of the first encapsulation member.

상기 노출된 리드 프레임 몸체의 패드 부분은 제2 패키지와 콘택된다.The pad portion of the exposed lead frame body is in contact with the second package.

상기 제2 패키지는 하면에 상기 노출된 리드 프레임 부분과 콘택하도록 형성된 외부접속단자를 더 포함한다.The second package further includes an external connection terminal formed on a lower surface of the second package to contact the exposed lead frame portion.

상기 제1 패키지와 상기 리드 프레임을 전기적으로 연결하는 접속부재를 더 포함한다.The apparatus may further include a connection member electrically connecting the first package and the lead frame.

상기 접속부재는 솔더 페이스트 또는 본딩 와이어를 포함한다.The connection member includes solder paste or bonding wire.

본 발명은 수직으로 스택된 패키지들 간의 전기적인 연결을 위해, 하부에 배치된 패키지의 봉지부재 내에 상기 하부에 배치된 패키지와 전기적으로 연결됨과 아울러 상기 봉지부재의 외부로 노출되는 리드 프레임을 형성하고, 상기 노출된 리드 프레임 부분과 전기적으로 연결되도록 패키지를 스택한다.The present invention forms a lead frame that is electrically connected to the package disposed below and exposed to the outside of the encapsulating member in the encapsulating member of the package disposed below, for electrical connection between vertically stacked packages. The package is stacked to be electrically connected to the exposed lead frame portion.

이렇게 하면, 상기 리드 프레임을 통해 수직으로 스택된 패키지들 간의 전기적인 연결이 가능하며, 특히, 상기 리드 프레임이 하부에 배치된 패키지 내에 삽입된 형태로 형성됨에 따라, 패키지 스택 구조 전체의 높이 증가 없이도 스택된 패키지들 간의 전기적인 연결이 가능하다.This enables electrical connection between vertically stacked packages through the lead frame, and in particular, as the lead frame is formed in a form inserted into a package disposed below, without increasing the height of the entire package stack structure. Electrical connections between stacked packages are possible.

도 1은 본 발명의 실시예에 따른 패키지 모듈을 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 리드 프레임을 설명하기 위한 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 패키지 모듈을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a package module according to an embodiment of the present invention.
2 is a plan view illustrating a lead frame according to an exemplary embodiment of the present invention.
3 is a cross-sectional view illustrating a package module according to another embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 패키지 모듈을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a package module according to an embodiment of the present invention.

도시된 바와 같이, 배선부(112)를 포함하는 제1 기판(110)과 상기 제1 기판(100)의 일면 상에 실장된 제1 반도체 칩(120) 및 상기 제1 기판(110)의 일면을 밀봉하도록 형성된 제1 봉지부재(130)를 포함하는 제1 패키지(100)가 배치되어 있다. 상기 제1 패키지(100)는 제1 크기를 갖는다. 상기 제1 반도체 칩(120)은 접착제(115)의 개재하에 상기 제1 기판(110)의 일면 상에 배치되며, 예컨대, 제1 본딩와이어(122)에 의해 상기 제1 기판(110)의 배선부(112)와 전기적으로 연결되어 있다. 상기 제1 기판(110)의 일면에 대향하는 타면에는 제1 외부접속단자(140)가 형성되어 있다.As illustrated, the first substrate 110 including the wiring part 112, the first semiconductor chip 120 mounted on one surface of the first substrate 100, and one surface of the first substrate 110. The first package 100 including the first encapsulation member 130 formed to seal the is disposed. The first package 100 has a first size. The first semiconductor chip 120 is disposed on one surface of the first substrate 110 through the adhesive 115, and for example, the wiring of the first substrate 110 by the first bonding wire 122. It is electrically connected to the unit 112. The first external connection terminal 140 is formed on the other surface of the first substrate 110 opposite to one surface of the first substrate 110.

한편, 도시하지는 않았으나, 상기 제1 반도체 칩(120)은 상기 제1 본딩와이어(122) 외의 다른 수단, 예컨대, 범프, 관통전극 등의 다양한 방식을 통해 상기 제1 기판(110)과 전기적으로 연결되는 것도 가능하다. 또한, 도시하지는 않았으나, 상기 제1 기판(110)의 일면 상에는 적어도 둘 이상의 다수개의 제1 반도체 칩(120)들이 스택되어 실장되는 것도 가능하다.Although not illustrated, the first semiconductor chip 120 may be electrically connected to the first substrate 110 through various methods other than the first bonding wire 122, for example, a bump and a through electrode. It is also possible. Although not shown, at least two or more first semiconductor chips 120 may be stacked and mounted on one surface of the first substrate 110.

상기 제1 패키지(100)의 제1 봉지부재(130) 내에는 리드 프레임(200)이 삽입된 형태로 형성되어 있다. 상기 리드 프레임(200)은 양측 단부가 상기 제1 패키지(100)의 제1 기판(110)과 전기적으로 연결됨과 아울러 적어도 일 부분이 제1 봉지부재(130)의 외부로 노출되어 있다. 예를 들어, 상기 리드 프레임(200)의 양측 단부는 접착제(150)의 개재하에 상기 제1 기판(110)의 배선부(112) 상에 부착되며, 접속부재(250), 예컨대, 본딩와이어에 의해 상기 제1 기판(110)과 전기적으로 연결된다. 그리고, 상기 리드 프레임(200)의 중앙 부분이 상기 제1 봉지부재(130)의 상면으로 노출되어 있다.The lead frame 200 is inserted into the first encapsulation member 130 of the first package 100. Both ends of the lead frame 200 are electrically connected to the first substrate 110 of the first package 100, and at least one portion thereof is exposed to the outside of the first encapsulation member 130. For example, both ends of the lead frame 200 may be attached onto the wiring part 112 of the first substrate 110 through the adhesive 150, and may be connected to the connection member 250, for example, a bonding wire. It is electrically connected to the first substrate 110 by the. In addition, a central portion of the lead frame 200 is exposed to the upper surface of the first encapsulation member 130.

도 2는 본 발명의 실시예에 따른 리드 프레임을 설명하기 위한 평면도이다.2 is a plan view illustrating a lead frame according to an exemplary embodiment of the present invention.

도시된 바와 같이, 상기 리드 프레임(200)은, 절연성 물질로 이루어진 몸체(210)와 상기 몸체(210) 상에 형성된 적어도 하나 이상의 패드(202) 및 상기 몸체(210)의 가장자리로부터 외측으로 연장되어 형성된 아우터리드(230)를 포함한다. 상기 몸체(210) 상에는 상기 패드(202)와 상기 아우터리드(230)를 각각 전기적으로 연결하는 회로배선(220)이 형성되어 있다.As shown, the lead frame 200 extends outward from the body 210 made of an insulating material and at least one pad 202 formed on the body 210 and an edge of the body 210. Included formed 230. A circuit wiring 220 is formed on the body 210 to electrically connect the pad 202 and the outlet 230.

상기 리드 프레임(200)의 아우터리드(230) 부분은 제1 패키지(100)의 제1 기판(110)과 전기적으로 연결되며, 상기 리드 프레임(200) 몸체(210)의 패드(202) 부분은 상기 제1 패키지(100)의 제1 봉지부재(130) 외부로 노출된다.The outer 230 portion of the lead frame 200 is electrically connected to the first substrate 110 of the first package 100, and the pad 202 portion of the body 210 of the lead frame 200 is The first encapsulation member 130 of the first package 100 is exposed to the outside.

상기 리드 프레임(200)이 삽입 배치된 제1 패키지(100) 상부에 제2 패키지(300)가 스택되어 있다. 상기 제2 패키지(300)는 상기 제1 패키지(100)의 제1 크기보다 작은 제2 크기를 가지며, 제2 기판(310)과 상기 제2 기판(310)의 일면 상에 실장된 제2 반도체 칩(320) 및 상기 제2 기판(310)의 일면을 밀봉하도록 형성된 제2 봉지부재(330)를 포함한다.The second package 300 is stacked on the first package 100 in which the lead frame 200 is inserted. The second package 300 has a second size smaller than the first size of the first package 100 and is mounted on the second substrate 310 and one surface of the second substrate 310. A second encapsulation member 330 is formed to seal the chip 320 and one surface of the second substrate 310.

상기 제2 반도체 칩(320)은 접착제(315)의 개재하에 상기 제2 기판(310)의 일면 상에 배치되며, 예컨대, 제2 본딩와이어(322)에 의해 상기 제2 기판(310)과 전기적으로 연결되어 있다. 상기 제2 기판(310)의 일면에 대향하는 타면에는 제2 외부접속단자(340)가 형성되어 있다.The second semiconductor chip 320 is disposed on one surface of the second substrate 310 through the adhesive 315, and is electrically connected to the second substrate 310 by, for example, a second bonding wire 322. Is connected. The second external connection terminal 340 is formed on the other surface of the second substrate 310 opposite to one surface of the second substrate 310.

한편, 도시하지는 않았으나, 상기 제2 반도체 칩(320)은 상기 제2 본딩와이어(322) 외의 다른 수단, 예컨대, 범프, 관통전극 등의 다양한 방식을 통해 상기 제2 기판(310)과 전기적으로 연결되는 것도 가능하다. 또한, 도시하지는 않았으나, 상기 제2 기판(310)의 일면 상에는 적어도 둘 이상의 다수개의 제2 반도체 칩(320)들이 스택되어 실장되는 것도 가능하다.Although not shown, the second semiconductor chip 320 may be electrically connected to the second substrate 310 through various methods other than the second bonding wire 322, for example, a bump and a through electrode. It is also possible. Although not shown, at least two or more second semiconductor chips 320 may be stacked and mounted on one surface of the second substrate 310.

상기 제2 패키지(300)는 상기 제2 외부접속단자(340)가 상기 제1 패키지(100)의 제1 봉지부재(130) 외부로 노출된 리드 프레임(200) 부분, 즉, 노출된 리드 프레임(200)의 패드 부분과 콘택하도록 스택되며, 그래서, 상기 제2 패키지(300)와 리드 프레임(200)은 전기적으로 연결된다.The second package 300 is a part of the lead frame 200 in which the second external connection terminal 340 is exposed to the outside of the first encapsulation member 130 of the first package 100, that is, the exposed lead frame. The second package 300 and the lead frame 200 are electrically connected to each other so as to be in contact with the pad portion of the 200.

다시 말해, 상기 리드 프레임(200)은 가장자리부에 아우터리드를 구비하고 있고 중앙부에 상기 아우터리드와 전기적으로 연결된 패드를 구비하고 있으며, 상기 아우터리드는 하부에 배치된 제1 패키지(100)와 전기적으로 연결되어 있고 상기 패드는 상부에 배치된 제2 패키지(300)와 전기적으로 연결되어 있다. 그 결과, 상기 리드 프레임(200)을 통해 하부 및 상부에 배치된 제1 및 제2 패키지들(100, 300) 간이 전기적으로 연결된다.In other words, the lead frame 200 has an outer portion at an edge portion and a pad electrically connected to the outer portion at a center portion thereof, and the outer frame is electrically connected to the first package 100 disposed at a lower portion thereof. The pad is electrically connected to the second package 300 disposed thereon. As a result, the first and second packages 100 and 300 disposed on the lower and upper portions are electrically connected through the lead frame 200.

특히, 본 발명의 실시예에서는 상기 리드 프레임(200)이 제1 패키지(100)의 제1 봉지부재(130) 내에 삽입된 형태로 배치됨에 따라, 상기 제1 및 제2 패키지(100, 300)가 스택된 전체 구조의 높이에는 영향을 주지 않으면서도 제1 및 제2 패키지들(100, 300) 간의 전기적인 연결이 가능한 바, 본 발명은 패키지 모듈의 전체적인 높이 증가 없이도 하부 및 상부에 배치된 제1 및 제2 패키지들(100, 300) 간의 전기적인 연결이 가능하다는 효과를 얻을 수 있다.In particular, in the exemplary embodiment of the present invention, as the lead frame 200 is disposed in a form inserted into the first encapsulation member 130 of the first package 100, the first and second packages 100 and 300 may be provided. Can be electrically connected between the first and second packages 100 and 300 without affecting the height of the entire stacked structure. An electrical connection between the first and second packages 100 and 300 can be obtained.

한편, 전술한 본 발명의 실시예에서는 상기 리드 프레임(200)의 아우터리드 부분과 제1 패키지(100) 간의 전기적인 연결을 위한 접속부재(250)로서 본딩와이어를 적용하는 경우에 대해 도시하고 설명하였으나, 본 발명은 이에 한정되지 아니하며, 본 발명의 다른 실시예로서 상기 리드 프레임의 아우터리드 부분과 제1 패키지의 전기적인 연결을 위한 접속부재로서 다른 수단을 적용하는 것도 가능하다.Meanwhile, in the above-described embodiment of the present invention, the case where the bonding wire is applied as the connection member 250 for the electrical connection between the outer portion of the lead frame 200 and the first package 100 is described and described. However, the present invention is not limited thereto, and as another embodiment of the present invention, other means may be applied as a connection member for electrical connection between the outer portion of the lead frame and the first package.

도 3은 본 발명의 다른 실시예에 따른 패키지 모듈을 설명하기 위한 단면도로서, 도시된 바와 같이, 리드 프레임(200)의 아우터리드 부분과 제1 패키지(100)의 전기적인 연결을 위한 접속부재(250)로서 솔더 페이스트가 형성되어 있다. 다시 말해, 상기 제1 패키지(100)의 배선부(112) 상에 상기 리드 프레임(200)의 양측 단부, 즉, 아우터 리드 부분이 배치되고, 상기 아우터 리드가 배치된 부분에 접속부재(250)로서 솔더 페이스트가 형성되어 있다. 3 is a cross-sectional view illustrating a package module according to another embodiment of the present invention. As shown in the drawing, a connection member for electrical connection between the outer portion of the lead frame 200 and the first package 100 ( 250, a solder paste is formed. In other words, both ends of the lead frame 200, that is, the outer lead portions are disposed on the wiring portion 112 of the first package 100, and the connection member 250 is disposed at the portion where the outer leads are disposed. As a solder paste is formed.

특히, 본 발명은 상기 리드 프레임(200)이 상면 부분만 외부로 노출될 뿐 제1 봉지부재(130) 내에 삽입되도록 형성됨에 따라, 상기 제1 패키지(100)와 제2 패키지(300) 간의 전기적인 연결을 위해 삽입된 리드 프레임(200)으로 인해 패키지 모듈 전체 구조의 높이가 증가되지 않는다는 장점이 있다.In particular, according to the present invention, since the lead frame 200 is formed to be inserted into the first encapsulation member 130 only by exposing only the upper surface portion to the outside, the electrical connection between the first package 100 and the second package 300 is reduced. The lead frame 200 inserted for the purpose of connection does not increase the height of the overall structure of the package module.

게다가, 본 발명은 상기 리드 프레임(200)의 노출되는 부분의 위치 및 면적을 적절히 조절함으로써, 제1 패키지(100) 상에 배치되는 제2 패키지(300)의 크기 및 위치에 상관없이 수직으로 스택된 제1 패키지(100)와 제2 패키지(300) 간의 전기적인 연결이 가능하다.In addition, the present invention stacks vertically regardless of the size and position of the second package 300 disposed on the first package 100 by appropriately adjusting the position and area of the exposed portion of the lead frame 200. Electrical connection between the first package 100 and the second package 300 is possible.

또한, 전술한 본 발명의 실시예 및 다른 실시예에서는 제1 크기를 갖는 제1 패키지(100) 상에 상기 제1 크기보다 작은 제2 크기를 갖는 제2 패키지(300)를 스택하고, 상기 제1 및 제2 패키지들(100, 300) 간의 전기적인 연결을 위해 제1 패키지(100)의 제1 봉지부재(130) 내에 리드 프레임(200)을 삽입된 형태로 배치하는 경우에 대해 도시하고 설명하였으나, 본 발명은 이에 한정되지 아니하며, 본 발명의 또 다른 실시예로서 서로 동일한 크기를 갖는 제1 패키지들을 적어도 둘 이상 스택하는 것도 가능하다.In addition, in the above-described embodiments of the present invention and another embodiment, the second package 300 having a second size smaller than the first size is stacked on the first package 100 having the first size, The case where the lead frame 200 is inserted and inserted into the first encapsulation member 130 of the first package 100 for electrical connection between the first and second packages 100 and 300 will be described and described. However, the present invention is not limited thereto, and as another embodiment of the present invention, it is also possible to stack at least two first packages having the same size as each other.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

100 : 제1 패키지 110 : 제1 기판
112 : 배선부 115 : 접착제
120 : 제1 반도체 칩 122 : 제1 본딩와이어
130 : 제1 봉지부재 140 : 제1 외부접속단자
150 : 접착제 200 : 리드 프레임
210 : 몸체 202 : 패드
220 : 회로배선 230 : 아우터리드
250 : 접속부재 300 : 제2 패키지
310 : 제2 기판 315 : 접착제
320 : 제2 반도체 칩 322 : 제2 본딩와이어
330 : 제2 봉지부재 340 : 제2 외부접속단자100: first package 110: first substrate
112: wiring portion 115: adhesive
120: first semiconductor chip 122: first bonding wire
130: first sealing member 140: first external connection terminal
150: adhesive 200: lead frame
210: body 202: pad
220: circuit wiring 230: outer
250: connecting member 300: second package
310: second substrate 315: adhesive
320: second semiconductor chip 322: second bonding wire
330: second sealing member 340: second external connection terminal

Claims (10)

제1 기판과 상기 제1 기판의 일면 상에 실장된 제1 반도체 칩 및 상기 제1 기판의 일면을 밀봉하도록 형성된 제1 봉지부재를 포함하는 제1 패키지;
상기 제1 패키지의 제1 봉지부재 내에 형성되며, 절연성 물질로 이루어진 몸체, 상기 몸체의 상면에 형성되며 상기 제1 봉지부재의 외부로 노출된 패드, 일단부는 상기 몸체의 가장자리에 연결되고 상기 일단부와 대향하는 타단부는 상기 제1 패키지의 제1 기판과 전기적으로 연결된 아우터리드, 상기 몸체 상에 형성되며 상기 패드와 상기 아우터리드를 전기적으로 연결하는 회로 패턴을 포함하는 리드 프레임; 및
상기 제1 패키지 상부에 적층되며 상기 노출된 패드와 전기적으로 연결된 제2 패키지;
를 포함하는 패키지 모듈.A first package including a first substrate, a first semiconductor chip mounted on one surface of the first substrate, and a first encapsulation member formed to seal one surface of the first substrate;
A pad formed in the first encapsulation member of the first package and formed of an insulating material, an upper surface of the body and exposed to the outside of the first encapsulation member, one end of which is connected to an edge of the body and the one end thereof. A second frame opposite to the lead frame, the lead frame electrically connected to the first substrate of the first package, and including a circuit pattern formed on the body to electrically connect the pad and the outer lead; And
A second package stacked on the first package and electrically connected to the exposed pad;
Package module comprising a. 제 1 항에 있어서,
상기 제1 패키지는 제1 크기를 가지며, 상기 제2 패키지는 상기 제1 크기보다 작은 제2 크기를 갖는 것을 특징으로 하는 패키지 모듈.The method of claim 1,
Wherein the first package has a first size and the second package has a second size that is smaller than the first size. 제 1 항에 있어서,
상기 제2 패키지는 제2 기판과 상기 제2 기판의 일면 상에 실장된 제2 반도체 칩 및 상기 제2 기판의 일면을 밀봉하도록 형성된 제2 봉지부재를 포함하는 것을 특징으로 하는 패키지 모듈.The method of claim 1,
The second package includes a second substrate, a second semiconductor chip mounted on one surface of the second substrate, and a second encapsulation member formed to seal one surface of the second substrate. 제 3 항에 있어서,
상기 제2 패키지는 상기 제2 기판의 일면에 대향하는 타면에 상기 리드 프레임과 콘택하도록 형성된 외부접속단자를 더 포함하는 것을 특징으로 하는 패키지 모듈.The method of claim 3, wherein
The second package further comprises an external connection terminal formed to contact the lead frame on the other surface opposite to one surface of the second substrate. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 제2 패키지는 하면에 상기 노출된 리드 프레임 부분과 콘택하도록 형성된 외부접속단자를 더 포함하는 것을 특징으로 하는 패키지 모듈.The method of claim 1,
The second package further comprises an external connection terminal formed to contact the lead frame portion exposed on the lower surface. 제 1 항에 있어서,
상기 제1 패키지와 상기 리드 프레임을 전기적으로 연결하는 접속부재를 더 포함하는 것을 특징으로 하는 패키지 모듈.The method of claim 1,
And a connecting member electrically connecting the first package and the lead frame. 제 9 항에 있어서,
상기 접속부재는 솔더 페이스트 또는 본딩 와이어를 포함하는 것을 특징으로 하는 패키지 모듈.
The method of claim 9,
The connecting member is a package module, characterized in that it comprises a solder paste or bonding wire.
KR1020110019981A 2011-03-07 2011-03-07 Package module KR101219086B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110019981A KR101219086B1 (en) 2011-03-07 2011-03-07 Package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019981A KR101219086B1 (en) 2011-03-07 2011-03-07 Package module

Publications (2)

Publication Number Publication Date
KR20120101886A KR20120101886A (en) 2012-09-17
KR101219086B1 true KR101219086B1 (en) 2013-01-11

Family

ID=47110665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019981A KR101219086B1 (en) 2011-03-07 2011-03-07 Package module

Country Status (1)

Country Link
KR (1) KR101219086B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090616A (en) * 2014-01-29 2015-08-06 삼성전기주식회사 Leadless package type power semiconductor module
KR102337876B1 (en) 2014-06-10 2021-12-10 삼성전자주식회사 Semiconductor package and method of manufacturing the same
US10971434B2 (en) * 2019-05-02 2021-04-06 Silanna Asia Pte Ltd Lead frame package having conductive surface with integral lead finger

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
KR20090007120A (en) * 2007-07-13 2009-01-16 삼성전자주식회사 An wafer level stacked package having a via contact in encapsulation portion and manufacturing method thereof
KR100886100B1 (en) * 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same
US20090146285A1 (en) 2006-07-11 2009-06-11 Siliconware Precision Industries Co., Ltd. Fabrication method of semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US20090146285A1 (en) 2006-07-11 2009-06-11 Siliconware Precision Industries Co., Ltd. Fabrication method of semiconductor package
KR20090007120A (en) * 2007-07-13 2009-01-16 삼성전자주식회사 An wafer level stacked package having a via contact in encapsulation portion and manufacturing method thereof
KR100886100B1 (en) * 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
KR20120101886A (en) 2012-09-17

Similar Documents

Publication Publication Date Title
KR101563630B1 (en) Semiconductor package
KR20110055973A (en) Semiconductor chip module and semiconductor package including the same
KR101207882B1 (en) package module
KR101219484B1 (en) Semiconductor chip module and semiconductor package having the same and package module
KR101219086B1 (en) Package module
KR101078722B1 (en) Stack package and method of fabricating the same
KR20110055985A (en) Stack package
KR20090088271A (en) Stack package
KR20100050976A (en) Semiconductor package and method for fabricating the same
KR101111921B1 (en) Semiconductor package
KR20080067891A (en) Multi chip package
KR20110050028A (en) Printed circuit board and semiconductor package including the same
KR20090077580A (en) Multi chip package
KR101207883B1 (en) package module
KR101096457B1 (en) multi package
KR20080074662A (en) Stack package
KR20100020769A (en) Semiconductor package
KR20120093580A (en) Semiconductor package
KR20110056769A (en) Interposer for stack package and stack package using the interposer
KR20090074493A (en) Stack package
KR20100051332A (en) Semiconductor package and method of fabricating the same
KR20090074494A (en) Stack package and method of fabricating the same
KR20090108393A (en) Memory module
KR20090052524A (en) Stack package
KR20090011969A (en) Stack package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7