KR20110056769A - Interposer for stack package and stack package using the interposer - Google Patents

Interposer for stack package and stack package using the interposer Download PDF

Info

Publication number
KR20110056769A
KR20110056769A KR1020090113229A KR20090113229A KR20110056769A KR 20110056769 A KR20110056769 A KR 20110056769A KR 1020090113229 A KR1020090113229 A KR 1020090113229A KR 20090113229 A KR20090113229 A KR 20090113229A KR 20110056769 A KR20110056769 A KR 20110056769A
Authority
KR
South Korea
Prior art keywords
film
interposer
stack package
semiconductor chip
electrode
Prior art date
Application number
KR1020090113229A
Other languages
Korean (ko)
Inventor
조범상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090113229A priority Critical patent/KR20110056769A/en
Publication of KR20110056769A publication Critical patent/KR20110056769A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: An interposer for a stack package and the stack package using the interposer are provided to implement a stack package without connecting semiconductor chips to a substrate respectively by electrically connecting the connection member of an interposer with the substrate. CONSTITUTION: In an interposer for a stack package and the stack package using the interposer, a first film member(110) comprises a first penetrating electrode(104). A connection element(130) is arranged on the first penetrating electrode. A second film member(120) comprises a second penetrating electrode(114) which is electrically connected to the first penetrating electrode through the connection element. A second film member comprises a second film body(112) and a first connection wiring(106) consisting of an insulating material of a plate shape. The first concatenated wiring electrically connects at least two first penetrating electrodes with each other.

Description

스택 패키지용 인터포저 및 이를 이용한 스택 패키지{INTERPOSER FOR STACK PACKAGE AND STACK PACKAGE USING THE INTERPOSER}Interposer for stack package and stack package using it {INTERPOSER FOR STACK PACKAGE AND STACK PACKAGE USING THE INTERPOSER}

본 발명은 스택 패키지용 인터포저 및 이를 이용한 스택 패키지에 관한 것으로, 보다 상세하게, 반도체 칩과 기판 간의 전기적인 연결을 안정화시킬 수 있는 스택 패키지용 인터포저 및 이를 이용한 스택 패키지에 관한 것이다.The present invention relates to a stack package interposer and a stack package using the same, and more particularly, to a stack package interposer and a stack package using the same that can stabilize the electrical connection between the semiconductor chip and the substrate.

반도체 집적 회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 효율성을 만족시키기 위해 지속적으로 발전되어 왔다, 최근에는 전기/전자 제품의 소형화 및 고성능화가 요구됨에 따라 "스택"에 대한 다양한 기술둘이 개발되고 있다.Packaging technologies for semiconductor integrated circuits have been continuously developed to meet the demand for miniaturization and mounting efficiency. Recently, various technologies for "stack" have been developed as miniaturization and high performance of electric / electronic products are required. .

반도체 산업에서 말하는 "스택"이란 적어도 둘 이상의 칩 또는 패키지를 수직으로 쌓아올리는 기술을 일컫는 것으로서, 이러한 스택 기술에 의하면, 메모리 소자의 경우는 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있고, 또한, 실장 면적 사용의 효율성을 높일 수 있다.The term "stack" in the semiconductor industry refers to a technology in which at least two chips or packages are stacked vertically. According to the stack technology, a memory device has a memory capacity of twice or more than the memory capacity that can be realized in a semiconductor integrated process. It is possible to implement a product having, and to increase the efficiency of using the mounting area.

한편, 상기 스택 기술을 통해 2개 이상의 반도체 칩을 하나의 패키지 내에 내장시키기 경우에는, 2개의 반도체 칩중 하부에 배치된 하부 반도체 칩과 기판을 전기적으로 연결하는 본딩 와이어의 공간 확보를 위해 하부 반도체 칩과 상부 반도체 칩 사이에 스페이서 테이프를 삽입하는 방식을 사용하고 있다. 그러나, 반도체 패키지의 소형화 추세에 따라 반도체 칩의 두께는 물론, 각 반도체 칩들 사이에 개재되는 상기 스페이서 테이프의 두께도 점차 감소되고 있는 실정이다.Meanwhile, when two or more semiconductor chips are embedded in one package through the stacking technology, the lower semiconductor chip may be secured to secure a space between the lower semiconductor chip disposed below the two semiconductor chips and a bonding wire electrically connecting the substrate. The spacer tape is inserted between the and the upper semiconductor chip. However, with the trend of miniaturization of semiconductor packages, not only the thickness of semiconductor chips but also the thickness of the spacer tapes interposed between the semiconductor chips are gradually decreasing.

그러나, 전술한 종래 기술의 경우에는, 상기와 같이 그 두께가 감소된 스페이서 테이프로 인해 상기 하부 반도체 칩과 기판을 전기적인 연결하기 위한 와이어 본딩시 불량이 유발되며, 그 결과, 반도체 칩과 기판 간의 전기적인 연결이 불안정해진다.However, in the above-described prior art, a defect in the wire bonding for electrically connecting the lower semiconductor chip and the substrate is caused by the spacer tape whose thickness is reduced as described above, and as a result, between the semiconductor chip and the substrate. The electrical connection becomes unstable.

예를 들어, 전술한 종래 기술의 경우에는, 상기와 같이 그 두께가 감소된 스페이서 테이프로 인해 상기 하부 반도체 칩과 기판을 전기적인 연결하는 본딩 와이어의 마진이 감소되어 상기 본딩 와이어의 루프(Loop) 높이를 조절하기가 어려우며, 이로 인해, 상기 하부 반도체 칩의 본딩 와이어가 상부 반도체 칩의 하면과 접촉되어 쇼트 불량이 유발된다.For example, in the above-described prior art, the margin of the bonding wire electrically connecting the lower semiconductor chip and the substrate is reduced due to the spacer tape having the reduced thickness as described above, so that the loop of the bonding wire is reduced. It is difficult to adjust the height, which causes the bonding wire of the lower semiconductor chip to come into contact with the lower surface of the upper semiconductor chip, causing short failure.

또한, 전술한 종래 기술의 경우에는, 상기와 같이 그 두께가 감소된 스페이서 테이프로 인해 상기 상부 반도체 칩의 와이어 본딩시 상기 스페이서 테이프가 제대로 지탱해주는 것이 어려우며, 이로 인해, 상기 상부 반도체 칩의 오버행(Overgang) 현상이 발생되어 크랙 불량이 유발된다.In addition, in the above-described prior art, it is difficult for the spacer tape to properly support the wire bonding of the upper semiconductor chip due to the spacer tape having the reduced thickness as described above, and thus, the overhang of the upper semiconductor chip Overgang phenomenon occurs, causing crack failure.

본 발명은 반도체 칩과 기판 간의 전기적인 연결을 안정화시킬 수 있는 스택 패키지용 인터포저 및 이를 이용한 스택 패키지를 제공한다.The present invention provides an interposer for a stack package that can stabilize electrical connection between a semiconductor chip and a substrate, and a stack package using the same.

본 발명의 실시예에 따른 스택 패키지용 인터포저는, 제1 반도체 칩과 제2 반도체 칩 사이에 개재되어 상기 제1 반도체 칩과 제2 반도체 칩 간을 전기적으로 연결시키며, 제1 관통전극을 갖는 제1 필름부재와, 상기 제1 관통전극 상에 배치된 접속부재 및 상기 접속부재를 포함하는 제1 필름부재 상에 배치되며, 상기 접속부재를 통해 상기 제1 관통전극과 전기적으로 연결된 제2 관통전극을 갖는 제2 필름부재를 포함한다.The stack package interposer according to the embodiment of the present invention is interposed between a first semiconductor chip and a second semiconductor chip to electrically connect the first semiconductor chip and the second semiconductor chip, and has a first through electrode. A second through-hole disposed on the first film member, the connection member disposed on the first through electrode, and the first film member including the connection member, and electrically connected to the first through electrode through the connection member. And a second film member having an electrode.

상기 제1 필름부재는, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체와, 상기 제1 필름몸체의 각 관통홀들 내에 형성된 제1 관통전극 및 상기 제1 필름몸체 내에 형성되며, 적어도 두개 이상의 제1 관통전극들을 전기적으로 연결하는 제1 연결배선을 포함한다.The first film member is formed of an insulating material having a plate shape, and includes a first film body having a plurality of through holes formed along an edge thereof, a first through electrode formed in each of the through holes of the first film body, and the It is formed in the first film body, and includes a first connection wiring for electrically connecting at least two first through electrodes.

상기 제2 필름부재는, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제2 필름몸체와, 상기 제2 필름몸체의 각 관통홀들 내에 형성된 제2 관통전극 및 상기 제2 필름몸체 내에 형성되며, 적어도 두개 이상의 제2 관통전극들을 전기적으로 연결하는 제2 연결배선을 포함한다.The second film member is made of an insulating material having a plate shape, and includes a second film body having a plurality of through holes formed along an edge thereof, a second through electrode formed in each of the through holes of the second film body, and the It is formed in the second film body, and includes a second connection wiring for electrically connecting at least two or more second through electrodes.

상기 제1 및 제2 필름몸체는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어진다.The first and second film bodies are made of any one of a BT resin, a ceramic, a FR 4 (Frame Retadent 4) material, and a FR 5 (Frame Retadent 5) material.

상기 제1 및 제2 관통전극들과 상기 제1 및 제2 연결배선은 Cu, Au 및 Ag 중 어느 하나로 이루어진다.The first and second through electrodes and the first and second connection wirings are made of any one of Cu, Au, and Ag.

상기 접속부재는 전도성 볼을 포함한다.The connection member includes a conductive ball.

본 발명의 실시예에 따른 스택 패키지는, 상면 및 이에 대향하는 하면을 가지며, 상기 상면에 본드핑거를 구비한 기판과, 상기 기판 상에 페이스-업 타입으로 배치되며, 제1 본딩패드를 갖는 제1 반도체 칩과, 상기 제1 반도체 칩의 상부에 페이스-다운 방식으로 배치되며, 제2 본딩패드를 갖는 제2 반도체 칩과, 상기 제1 반도체 칩과 제2 반도체 칩 사이에 개재되고, 상기 제1 반도체 칩 상에 배치되며 제1 관통전극을 갖는 제1 필름부재와, 상기 제1 관통전극 상에 배치된 접속부재 및 상기 접속부재를 포함하는 제1 필름부재 상에 배치되며 상기 접속 부재를 통해 상기 제1 관통전극과 전기적으로 연결된 제2 관통전극을 갖는 제2 필름부재를 포함하는 인터포저 및 상기 인터포저의 접속부재와 상기 기판의 본드핑거 간을 전기적으로 연결하는 연결부재를 포함한다.A stack package according to an embodiment of the present invention includes a substrate having a top surface and a bottom surface opposite thereto, the substrate having a bond finger on the top surface, and a face-up type disposed on the substrate, the first package having a first bonding pad. A first semiconductor chip, a second semiconductor chip disposed in a face-down manner on the first semiconductor chip, the second semiconductor chip having a second bonding pad, and interposed between the first semiconductor chip and the second semiconductor chip, A first film member disposed on a semiconductor chip, the first film member having a first through electrode, a connection member disposed on the first through electrode, and a first film member including the connection member and disposed through the connection member. An interposer including a second film member having a second through electrode electrically connected to the first through electrode, and a connecting member electrically connecting the connection member of the interposer to the bond finger of the substrate. do.

상기 제1 필름부재는, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체와, 상기 제1 필름몸체의 각 관통홀들 내에 형성된 제1 관통전극 및 상기 제1 필름몸체 내에 형성되며, 적어도 두개 이상의 제1 관통전극들을 전기적으로 연결하는 제1 연결배선을 포함한다.The first film member is formed of an insulating material having a plate shape, and includes a first film body having a plurality of through holes formed along an edge thereof, a first through electrode formed in each of the through holes of the first film body, and the It is formed in the first film body, and includes a first connection wiring for electrically connecting at least two first through electrodes.

상기 제2 필름부재는, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제2 필름몸체와, 상기 제2 필름몸체의 각 관통홀들 내에 형성된 제2 관통전극 및 상기 제2 필름몸체 내에 형성되며, 적어도 두개 이상의 제2 관통전극들을 전기적으로 연결하는 제2 연결배선을 포함한다.The second film member is made of an insulating material having a plate shape, and includes a second film body having a plurality of through holes formed along an edge thereof, a second through electrode formed in each of the through holes of the second film body, and the It is formed in the second film body, and includes a second connection wiring for electrically connecting at least two or more second through electrodes.

상기 제1 및 제2 필름몸체는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어진다.The first and second film bodies are made of any one of a BT resin, a ceramic, a FR 4 (Frame Retadent 4) material, and a FR 5 (Frame Retadent 5) material.

상기 제1 및 제2 관통전극들과 상기 제1 및 제2 연결배선은 Cu, Au 및 Ag 중 어느 하나로 이루어진다.The first and second through electrodes and the first and second connection wirings are made of any one of Cu, Au, and Ag.

상기 접속부재는 전도성 볼을 포함한다.The connection member includes a conductive ball.

상기 연결부재는 본딩 와이어를 포함한다.The connecting member includes a bonding wire.

상기 제1 및 제2 반도체 칩을 포함한 상기 기판의 상면을 밀봉하는 봉지부재 및 상기 기판의 하면에 부착된 외부 접속단자를 포함한다.An encapsulation member for sealing an upper surface of the substrate including the first and second semiconductor chips and an external connection terminal attached to the lower surface of the substrate.

본 발명은 스택 패키지 제조시, 관통전극을 갖는 반도체 칩들 사이에 상기 관통전극들 간을 전기적으로 연결하는 인터포저를 삽입하고, 상기 인터포저의 접속부재와 기판 간을 전기적으로 연결함으로써, 상기 반도체 칩들 각각과 기판을 연결하지 않고도 스택 패키지를 구현할 수 있다.According to an embodiment of the present invention, an interposer electrically connecting between the through electrodes is inserted between semiconductor chips having through electrodes and electrically connected between a connection member of the interposer and a substrate. The stack package can be implemented without connecting each and the board.

따라서, 본 발명은 다수개의 반도체 칩들을 스택하는 스택 패키지 제조시, 각 반도체 칩들과 기판을 각각 연결하는 대신에 상기 반도체 칩들 사이에 개재된 인터포저의 접속부재와 기판 간을 연결함으로써, 와이어 본딩시 발생되는 불량을 방지하여 반도체 칩과 기판 간의 전기적인 연결을 안정화시킬 수 있다.Accordingly, the present invention, when manufacturing a stack package stacking a plurality of semiconductor chips, instead of connecting each of the semiconductor chips and the substrate, by connecting the connection member and the substrate of the interposer interposed between the semiconductor chips, the wire bonding It is possible to stabilize the electrical connection between the semiconductor chip and the substrate by preventing a defect that occurs.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 스택 패키지용 인터포저를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating an interposer for a stack package according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 스택 패키지용 인터포저(150)는, 제1 관통전극(104)을 갖는 제1 필름부재(110)와 상기 제1 관통전극(104) 상에 배치된 접속부재(130) 및 상기 접속부재(130)를 포함하는 제1 필름부재(110) 상에 배치되며, 상기 접속부재(130)를 통해 상기 제1 관통전극(104)과 전기적으로 연결된 제2 관통전극(114)을 갖는 제2 필름부재(120)를 포함한다. As shown in FIG. 1, the stack package interposer 150 according to an embodiment of the present invention includes a first film member 110 having a first through electrode 104 and the first through electrode 104. Disposed on the first film member 110 including the connecting member 130 and the connecting member 130, and electrically connected to the first through electrode 104 through the connecting member 130. And a second film member 120 having a second through electrode 114 connected thereto.

상기 제1 필름부재(110)는 플레이트 형상을 갖는 절연물질로 이루어지며 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체(102)와, 상기 제1 필름몸체(102)의 각 관통홀들 내에 형성된 제1 관통전극(104) 및 상기 제1 필름몸체(102) 내에 형성되며, 적어도 두개 이상의 제1 관통전극(104)들을 전기적으로 연결하는 제1 연결배선(106)을 포함한다.The first film member 110 is formed of an insulating material having a plate shape, and has a plurality of through holes formed along edges thereof, and within each through hole of the first film body 102. The first through electrode 104 and the first film body 102 formed in the formed, and comprises a first connection wiring 106 for electrically connecting at least two or more first through electrodes (104).

상기 제2 필름부재(120)는, 플레이트 형상을 갖는 절연물질로 이루어지며 가장자리를 따라 다수개의 관통홀이 형성된 제2 필름몸체(112)와, 상기 제2 필름몸체(112)의 각 관통홀들 내에 형성된 제2 관통전극(114) 및 상기 제2 필름몸체(112) 내에 형성되며, 적어도 두개 이상의 제2 관통전극(114)들을 전기적으로 연결하는 제2 연결배선(116)을 포함한다.The second film member 120 includes a second film body 112 made of an insulating material having a plate shape and having a plurality of through holes formed along an edge thereof, and through holes of the second film body 112. And a second connection wiring 116 formed in the second through electrode 114 and the second film body 112 and electrically connecting at least two or more second through electrodes 114 to each other.

상기 제1 및 제2 필름몸체(102, 112)는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어지며, 상기 제1 및 제2 관통전극들(104, 114)과 상기 제1 및 제2 연결배선(106, 116)은 Cu, Au 및 Ag 중 어느 하나로 이루어진다.The first and second film bodies 102 and 112 are made of any one of BT resin, ceramic, FR4 (Frame Retadent 4) material and FR5 (Frame Retadent 5) material. The through electrodes 104 and 114 and the first and second connection wirings 106 and 116 are made of any one of Cu, Au, and Ag.

상기 접속부재(130)는 전도성 볼을 포함한다.The connection member 130 includes a conductive ball.

전술한 바와 같이, 제1 필름부재(110)와 접속부재(130) 및 제2 필름부재(120)를 포함하는 스택 패키지용 인터포저(150)는 스택 패키지 제조시 제1 반도체 칩과 제2 반도체 칩 사이에 개재되어 상기 제1 반도체 칩과 제2 반도체 칩 간을 전기적으로 연결시키는 역할을 한다.As described above, the stack package interposer 150 including the first film member 110, the connection member 130, and the second film member 120 may have a first semiconductor chip and a second semiconductor when the stack package is manufactured. Interposed between the chips serves to electrically connect the first semiconductor chip and the second semiconductor chip.

이하에서는, 전술한 본 발명의 실시예에 따른 스택 패키지용 인터포저의 제1 필름부재에 대해 보다 자세하게 도시하고 설명하도록 한다.Hereinafter, the first film member of the stack package interposer according to the embodiment of the present invention described above will be shown and described in more detail.

도 2는 본 발명의 실시예에 따른 스택 패키지용 인터포저의 제1 필름부재를 설명하기 위한 평면도이고, 도 3은 도 2의 A―A′선에 대응하는 본 발명의 실시예에 따른 스택 패키지용 인터포저의 제1 필름부재를 설명하기 위한 단면도이다.2 is a plan view illustrating a first film member of an interposer for a stack package according to an embodiment of the present invention, and FIG. 3 is a stack package according to an embodiment of the present invention corresponding to line AA ′ of FIG. 2. It is sectional drawing for demonstrating the 1st film member of the interposer for dragons.

도 2 및 도 3에 도시된 바와 같이, 제1 필름부재(110)는 플레이트 형상을 갖는 절연물질로 이루어지며 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체(102)와, 상기 제1 필름몸체(102)의 각 관통홀들 내에 형성된 제1 관통전극(104) 및 상기 제1 필름몸체(102) 내에 형성되며, 적어도 두개 이상의 제1 관통전극(104)들을 전기적으로 연결하는 제1 연결배선(106)을 포함한다.2 and 3, the first film member 110 is made of an insulating material having a plate shape, and has a first film body 102 formed with a plurality of through holes along an edge thereof, and the first film. First connecting wires formed in the respective through holes of the body 102 and the first connection wirings formed in the first film body 102 to electrically connect at least two or more first through electrodes 104. 106.

상기 제1 및 제2 필름몸체(102, 112)는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어지며, 상기 제1 및 제2 관통전극들(104, 114)과 상기 제1 및 제2 연결배선(106, 116)은 Cu, Au 및 Ag 중 어느 하나로 이루어진다.The first and second film bodies 102 and 112 are made of any one of BT resin, ceramic, FR4 (Frame Retadent 4) material and FR5 (Frame Retadent 5) material. The through electrodes 104 and 114 and the first and second connection wirings 106 and 116 are made of any one of Cu, Au, and Ag.

한편, 도시하지는 않았으나 본 발명의 실시예에 따른 스택 패키지용 인터포 저의 제2 필름부재는 상기 제1 필름부재(110)와 동일한 구조를 갖는다.Although not shown, the second film member of the stack package interposer according to the embodiment of the present invention has the same structure as the first film member 110.

도 4는 본 발명의 실시예에 따른 스택 패키지를 설명하기 위한 단면도로서, 도시된 바와 같이, 기판(100) 상부에 제1 반도체 칩(200)과 제2 반도체 칩(300)이 스택되어 있으며, 상기 제1 반도체 칩(200)과 제2 반도체 칩(300) 사이에 도 1에 도시된 스택 패키지용 인터포저(150)가 개재되어 상기 제1 반도체 칩(200)과 제2 반도체 칩(300) 간을 전기적으로 연결하고 있다.4 is a cross-sectional view illustrating a stack package according to an embodiment of the present invention. As shown in the drawing, a first semiconductor chip 200 and a second semiconductor chip 300 are stacked on an upper portion of the substrate 100. The stack package interposer 150 shown in FIG. 1 is interposed between the first semiconductor chip 200 and the second semiconductor chip 300 so that the first semiconductor chip 200 and the second semiconductor chip 300 are interposed therebetween. The liver is electrically connected.

구체적으로, 상면 및 이에 대향하는 하면을 가지며, 상기 상면에 본드핑거(170)를 구비한 기판(100) 상에 접착제(210)의 개재 하에 페이스-업 타입으로 제1 반도체 칩(200)이 배치되어 있다. 상기 제1 반도체 칩(200)은 제1 본딩패드(220)를 갖는다. 상기 제1 반도체 칩(200)의 상부에 페이스-다운 방식으로 제2 반도체 칩(300)이 배치되어 있다. 상기 제2 반도체 칩(300)은 제2 본딩패드(320)를 갖는다. Specifically, the first semiconductor chip 200 is disposed in the face-up type on the substrate 100 having the upper surface and the lower surface opposite thereto, and the adhesive finger 170 is disposed on the upper surface of the substrate 100. It is. The first semiconductor chip 200 has a first bonding pad 220. The second semiconductor chip 300 is disposed on the first semiconductor chip 200 in a face-down manner. The second semiconductor chip 300 has a second bonding pad 320.

그리고, 상기 제1 반도체 칩(200)과 제2 반도체 칩(300) 사이에 도 1에서 도시하고 설명한 스택 패키지용 인터포저(150))가 개재되어 있으며, 상기 인터포저(150)에 의해 제1 반도체 칩(200)의 제1 본딩패드(220)와 제2 반도체 칩(300)의 제2 본딩패드(320)가 전기적으로 연결된다. In addition, a stack package interposer 150 shown and described with reference to FIG. 1 is interposed between the first semiconductor chip 200 and the second semiconductor chip 300. The first bonding pad 220 of the semiconductor chip 200 and the second bonding pad 320 of the second semiconductor chip 300 are electrically connected to each other.

자세하게, 상기 인터포저(150)는 상기 제1 반도체 칩(200) 상에 배치되며 제1 관통전극(104)을 갖는 제1 필름부재(110)와, 상기 제1 관통전극(104) 상에 배치된 접속부재(130) 및 상기 접속부재(130)를 포함하는 제1 필름부재(110) 상에 배치되며 상기 접속 부재(130)를 통해 상기 제1 관통전극(104)과 전기적으로 연결된 제 2 관통전극(114)을 갖는 제2 필름부재(120)를 포함한다.In detail, the interposer 150 is disposed on the first semiconductor chip 200 and is disposed on the first film member 110 having the first through electrode 104 and on the first through electrode 104. A second through hole disposed on the first film member 110 including the connection member 130 and the connection member 130 and electrically connected to the first through electrode 104 through the connection member 130. A second film member 120 having an electrode 114 is included.

상기 인터포저(150)의 제1 필름부재(110)는 플레이트 형상을 갖는 절연물질로 이루어지며 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체(102)와, 상기 제1 필름몸체(102)의 각 관통홀들 내에 형성된 제1 관통전극(104) 및 상기 제1 필름몸체(102) 내에 형성되며, 적어도 두개 이상의 제1 관통전극(104)들을 전기적으로 연결하는 제1 연결배선(106)을 포함한다.The first film member 110 of the interposer 150 is made of an insulating material having a plate shape, and has a first film body 102 and a plurality of through holes formed along an edge thereof, and the first film body 102. A first connection wire 106 formed in each of the through holes of the first through electrode 104 and the first film body 102 and electrically connecting at least two first through electrodes 104 to each other. Include.

상기 인터포저(150)의 제2 필름부재(120)는, 플레이트 형상을 갖는 절연물질로 이루어지며 가장자리를 따라 다수개의 관통홀이 형성된 제2 필름몸체(112)와, 상기 제2 필름몸체(112)의 각 관통홀들 내에 형성된 제2 관통전극(114) 및 상기 제2 필름몸체(112) 내에 형성되며, 적어도 두개 이상의 제2 관통전극(114)들을 전기적으로 연결하는 제2 연결배선(116)을 포함한다.The second film member 120 of the interposer 150 includes a second film body 112 made of an insulating material having a plate shape and having a plurality of through holes formed along an edge thereof, and the second film body 112. A second connection wire 116 formed in each of the second through electrodes 114 and the second film body 112, and electrically connecting at least two second through electrodes 114 to each other. It includes.

상기 제1 및 제2 필름몸체(102, 112)는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어지며, 상기 제1 및 제2 관통전극들(104, 114)과 상기 제1 및 제2 연결배선(106, 116)은 Cu, Au 및 Ag 중 어느 하나로 이루어진다.The first and second film bodies 102 and 112 are made of any one of BT resin, ceramic, FR4 (Frame Retadent 4) material and FR5 (Frame Retadent 5) material. The through electrodes 104 and 114 and the first and second connection wirings 106 and 116 are made of any one of Cu, Au, and Ag.

상기 인터포저(150) 접속부재(130)는 전도성 볼을 포함한다. 상기 접속부재(130)는 일반적인 와이어 본딩 공정시 와이어 볼을 형성할 때 전기적으로 불꽃 방전을 일으키는 방식을 통해 형성되거나, 또는, 전도성 볼을 눌러 붙인 후에 용융시키는 방식으로 형성되는 것이 가능하며, 이 외에도 제1 관통전극(104)과 제2 관통전극(114)이 전기적으로 연결되도록 하는 방식이면 모두 적용 가능하다.The interposer 150 connecting member 130 includes a conductive ball. The connecting member 130 may be formed by a method of electrically generating a spark discharge when forming a wire ball in a general wire bonding process, or may be formed by melting and then attaching a conductive ball. As long as the first through-electrode 104 and the second through-electrode 114 are electrically connected to each other, any one of them can be applied.

여기서, 본 발명의 실시예에 따른 스택 패키지는 상기 인터포저(150)의 접속부재(130)와 상기 기판(100)의 본드핑거(170) 간을 전기적으로 연결하는 연결부재(160)를 포함하며, 상기 연결부재(160)는 본딩 와이어를 포함한다. 또한, 본 발명의 실시예에 따른 스택 패키지는 상기 제1 및 제2 반도체 칩(200, 300)을 포함한 상기 기판(100)의 상면을 밀봉하는 봉지부재(180) 및 상기 기판(100)의 하면에 부착된 외부 접속단자(190)를 포함한다.Here, the stack package according to the embodiment of the present invention includes a connection member 160 for electrically connecting between the connection member 130 of the interposer 150 and the bond finger 170 of the substrate 100 The connecting member 160 includes a bonding wire. In addition, the stack package according to the embodiment of the present invention includes an encapsulation member 180 and a lower surface of the substrate 100 that seal the upper surface of the substrate 100 including the first and second semiconductor chips 200 and 300. It includes an external connection terminal 190 attached to.

전술한 바와 같이, 본 발명의 실시예에 따른 스택 패키지는 기판(100) 상부에 스택된 제1 및 제2 반도체 칩(200, 300)과, 상기 제1 및 제2 반도체 칩(200, 300)의 사이에 개재되며 제1 및 제2 필름부재(110, 120)와 접속부재(130)를 포함하는 인터포저(150)를 포함하며, 상기 인터포저(150)의 접속부재(130)와 상기 기판(100)의 본드핑거(170)가 본딩 와이어를 통해 전기적으로 연결되어 있다. As described above, the stack package according to the embodiment of the present invention includes the first and second semiconductor chips 200 and 300 stacked on the substrate 100, and the first and second semiconductor chips 200 and 300. An interposer 150 interposed between the first and second film members 110 and 120 and the connection member 130, and the connection member 130 and the substrate of the interposer 150. Bond fingers 170 of 100 are electrically connected through bonding wires.

따라서, 본 발명은 상기 제1 및 제2 반도체 칩(200, 300)을 각각 따로 기판(100)과 연결할 필요 없이 인터포저(150)의 접속부재(130)를 기판(100)과 본딩 와이어를 통해 연결함으로써 제1 및 제2 반도체 칩(200, 300)을 기판(100)과 전기적으로 연결시킬 수 있으며, 이를 통해, 본 발명은 상기 본딩 와이어의 마진이 증가됨에 따라 와이어 본딩시 불량을 방지하여 반도체 칩(200, 300)과 기판(100) 간의 전기적인 연결을 안정화시킬 수 있다.Accordingly, in the present invention, the connecting member 130 of the interposer 150 may be connected to the substrate 100 and the bonding wire without the need to connect the first and second semiconductor chips 200 and 300 to the substrate 100 separately. By connecting the first and the second semiconductor chip (200, 300) can be electrically connected to the substrate 100, through which the present invention is to prevent the defects during wire bonding as the margin of the bonding wire is increased, the semiconductor Electrical connection between the chips 200 and 300 and the substrate 100 may be stabilized.

또한, 본 발명은 제2 반도체 칩(300)과 기판(100) 간에 와이어 본딩 공정 없이 인터포저(150)의 접속부재(130)와 기판(100) 간의 와이어 본딩 공정만 수행하면 되므로, 상기 제2 반도체 칩(300)의 오버행 현상이 방지되어 크랙 불량을 방지할 수 있으며, 그러므로, 본 발명은 반도체 칩(200, 300)과 기판(100) 간의 전기적인 연결을 효과적으로 안정화시킬 수 있다.In addition, the present invention only needs to perform a wire bonding process between the connection member 130 of the interposer 150 and the substrate 100 without a wire bonding process between the second semiconductor chip 300 and the substrate 100. The overhang phenomenon of the semiconductor chip 300 can be prevented to prevent crack defects. Therefore, the present invention can effectively stabilize the electrical connection between the semiconductor chips 200 and 300 and the substrate 100.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 스택 패키지용 인터포저를 설명하기 위한 단면도.1 is a cross-sectional view illustrating an interposer for a stack package according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 스택 패키지용 인터포저의 제1 필름부재를 설명하기 위한 평면도.2 is a plan view for explaining a first film member of the stack package interposer according to an embodiment of the present invention.

도 3은 도 2의 A―A′선에 대응하는 본 발명의 실시예에 따른 스택 패키지용 인터포저의 제1 필름부재를 설명하기 위한 단면도.3 is a cross-sectional view illustrating a first film member of an interposer for a stack package according to an embodiment of the present invention corresponding to line AA ′ of FIG. 2.

도 4는 본 발명의 실시예에 따른 스택 패키지를 설명하기 위한 단면도.4 is a cross-sectional view illustrating a stack package according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 102 : 제1 필름몸체100: substrate 102: first film body

104 : 제1 관통전극 106 : 제1 연결배선104: first through electrode 106: first connection wiring

110 : 제1 필름부재 112 : 제2 필름몸체110: first film member 112: second film body

114 : 제2 관통전극 116 : 제2 연결배선114: second through electrode 116: second connection wiring

120 : 제2 필름부재 130 : 접속부재120: second film member 130: connection member

150 : 인터포저 160 : 연결부재150: interposer 160: connection member

170 : 본드핑거 180 : 봉지부재170: bond finger 180: sealing member

190 : 외부 접속단자 200 : 제1 반도체 칩190: external connection terminal 200: first semiconductor chip

210 : 접착제 220 : 제1 본딩패드210: adhesive 220: first bonding pad

300 : 제2 반도체 칩 320 : 제2 본딩패드300: second semiconductor chip 320: second bonding pad

Claims (14)

제1 반도체 칩과 제2 반도체 칩 사이에 개재되어 상기 제1 반도체 칩과 제2 반도체 칩 간을 전기적으로 연결시키며,Interposed between a first semiconductor chip and a second semiconductor chip to electrically connect the first semiconductor chip and the second semiconductor chip; 제1 관통전극을 갖는 제1 필름부재;A first film member having a first through electrode; 상기 제1 관통전극 상에 배치된 접속부재; 및A connection member disposed on the first through electrode; And 상기 접속부재를 포함하는 제1 필름부재 상에 배치되며, 상기 접속부재를 통해 상기 제1 관통전극과 전기적으로 연결된 제2 관통전극을 갖는 제2 필름부재;A second film member disposed on a first film member including the connection member and having a second through electrode electrically connected to the first through electrode through the connection member; 를 포함하는 스택 패키지용 인터포저.Interposer for the stack package including a. 제 1 항에 있어서,The method of claim 1, 상기 제1 필름부재는,The first film member, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체;A first film body formed of an insulating material having a plate shape and having a plurality of through holes formed along an edge thereof; 상기 제1 필름몸체의 각 관통홀들 내에 형성된 제1 관통전극; 및 A first through electrode formed in each of the through holes of the first film body; And 상기 제1 필름몸체 내에 형성되며, 적어도 두개 이상의 제1 관통전극들을 전기적으로 연결하는 제1 연결배선;A first connection wire formed in the first film body and electrically connecting at least two first through electrodes; 을 포함하는 것을 특징으로 하는 스택 패키지용 인터포저.Interposer for a stack package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제2 필름부재는,The second film member, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제2 필름몸체;A second film body formed of an insulating material having a plate shape and having a plurality of through holes formed along an edge thereof; 상기 제2 필름몸체의 각 관통홀들 내에 형성된 제2 관통전극; 및 A second through electrode formed in each of the through holes of the second film body; And 상기 제2 필름몸체 내에 형성되며, 적어도 두개 이상의 제2 관통전극들을 전기적으로 연결하는 제2 연결배선;A second connection wire formed in the second film body and electrically connecting at least two second through electrodes; 을 포함하는 것을 특징으로 하는 스택 패키지용 인터포저.Interposer for a stack package comprising a. 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 2 to 3, 상기 제1 및 제2 필름몸체는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어진 것을 특징으로 하는 스택 패키지용 인터포저.The first and second film bodies are made of any one of BT resin, ceramic, FR4 (Frame Retadent 4) material and FR5 (Frame Retadent 5) material. 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 2 to 3, 상기 제1 및 제2 관통전극들과 상기 제1 및 제2 연결배선은 Cu, Au 및 Ag 중 어느 하나로 이루어진 것을 특징으로 하는 스택 패키지용 인터포저.And the first and second through electrodes and the first and second connection wires are made of any one of Cu, Au, and Ag. 제 1 항에 있어서,The method of claim 1, 상기 접속부재는 전도성 볼을 포함하는 것을 특징으로 하는 스택 패키지용 인터포저.The connecting member is a stack package interposer, characterized in that it comprises a conductive ball. 상면 및 이에 대향하는 하면을 가지며, 상기 상면에 본드핑거를 구비한 기판;A substrate having a top surface and a bottom surface opposite thereto, the substrate having a bond finger on the top surface; 상기 기판 상에 페이스-업 타입으로 배치되며, 제1 본딩패드를 갖는 제1 반도체 칩;A first semiconductor chip disposed on the substrate in a face-up type and having a first bonding pad; 상기 제1 반도체 칩의 상부에 페이스-다운 방식으로 배치되며, 제2 본딩패드를 갖는 제2 반도체 칩;A second semiconductor chip disposed in a face-down manner on the first semiconductor chip and having a second bonding pad; 상기 제1 반도체 칩과 제2 반도체 칩 사이에 개재되고, 상기 제1 반도체 칩 상에 배치되며 제1 관통전극을 갖는 제1 필름부재와, 상기 제1 관통전극 상에 배치된 접속부재 및 상기 접속부재를 포함하는 제1 필름부재 상에 배치되며 상기 접속 부재를 통해 상기 제1 관통전극과 전기적으로 연결된 제2 관통전극을 갖는 제2 필름부재를 포함하는 인터포저; 및A first film member interposed between the first semiconductor chip and the second semiconductor chip and disposed on the first semiconductor chip, the first film member having a first through electrode, a connection member disposed on the first through electrode, and the connection An interposer disposed on a first film member including a member, the interposer including a second film member having a second through electrode electrically connected to the first through electrode through the connection member; And 상기 인터포저의 접속부재와 상기 기판의 본드핑거 간을 전기적으로 연결하는 연결부재;A connection member electrically connecting the connection member of the interposer and the bond finger of the substrate; 를 포함하는 스택 패키지.Stack package including. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 필름부재는,The first film member, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제1 필름몸체;A first film body formed of an insulating material having a plate shape and having a plurality of through holes formed along an edge thereof; 상기 제1 필름몸체의 각 관통홀들 내에 형성된 제1 관통전극; 및 A first through electrode formed in each of the through holes of the first film body; And 상기 제1 필름몸체 내에 형성되며, 적어도 두개 이상의 제1 관통전극들을 전기적으로 연결하는 제1 연결배선;A first connection wire formed in the first film body and electrically connecting at least two first through electrodes; 을 포함하는 것을 특징으로 하는 스택 패키지.Stack package comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 제2 필름부재는,The second film member, 플레이트 형상을 갖는 절연물질로 이루어지며, 가장자리를 따라 다수개의 관통홀이 형성된 제2 필름몸체;A second film body formed of an insulating material having a plate shape and having a plurality of through holes formed along an edge thereof; 상기 제2 필름몸체의 각 관통홀들 내에 형성된 제2 관통전극; 및 A second through electrode formed in each of the through holes of the second film body; And 상기 제2 필름몸체 내에 형성되며, 적어도 두개 이상의 제2 관통전극들을 전기적으로 연결하는 제2 연결배선;A second connection wire formed in the second film body and electrically connecting at least two second through electrodes; 을 포함하는 것을 특징으로 하는 스택 패키지.Stack package comprising a. 제 8 항 또는 제 9 항 중 어느 하나의 항에 있어서,The method according to any one of claims 8 to 9, 상기 제1 및 제2 필름몸체는 BT 레진(Resin), 세라믹, FR4(Frame Retadent 4) 물질 및 FR5(Frame Retadent 5) 물질들 중 어느 하나로 이루어진 것을 특징으로 하는 스택 패키지.The first and second film bodies are made of any one of BT resin, ceramic, FR4 (Frame Retadent 4) material and FR5 (Frame Retadent 5) material. 제 8 항 또는 제 9 항 중 어느 하나의 항에 있어서,The method according to any one of claims 8 to 9, 상기 제1 및 제2 관통전극들과 상기 제1 및 제2 연결배선은 Cu, Au 및 Ag 중 어느 하나로 이루어진 것을 특징으로 하는 스택 패키지.And the first and second through electrodes and the first and second connection wirings are made of any one of Cu, Au, and Ag. 제 7 항에 있어서,The method of claim 7, wherein 상기 접속부재는 전도성 볼을 포함하는 것을 특징으로 하는 스택 패키지.The connection member stack package, characterized in that it comprises a conductive ball. 제 7 항에 있어서,The method of claim 7, wherein 상기 연결부재는 본딩 와이어를 포함하는 것을 특징으로 하는 스택 패키지.The connecting member is a stack package, characterized in that it comprises a bonding wire. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 및 제2 반도체 칩을 포함한 상기 기판의 상면을 밀봉하는 봉지부재; 및An encapsulation member sealing an upper surface of the substrate including the first and second semiconductor chips; And 상기 기판의 하면에 부착된 외부 접속단자;An external connection terminal attached to a lower surface of the substrate; 를 포함하는 것을 특징으로 하는 스택 패키지.Stack package comprising a.
KR1020090113229A 2009-11-23 2009-11-23 Interposer for stack package and stack package using the interposer KR20110056769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090113229A KR20110056769A (en) 2009-11-23 2009-11-23 Interposer for stack package and stack package using the interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090113229A KR20110056769A (en) 2009-11-23 2009-11-23 Interposer for stack package and stack package using the interposer

Publications (1)

Publication Number Publication Date
KR20110056769A true KR20110056769A (en) 2011-05-31

Family

ID=44365083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090113229A KR20110056769A (en) 2009-11-23 2009-11-23 Interposer for stack package and stack package using the interposer

Country Status (1)

Country Link
KR (1) KR20110056769A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145637B2 (en) 2019-03-26 2021-10-12 Samsung Electronics Co., Ltd. Semiconductor package including a substrate having two silicon layers formed on each other

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145637B2 (en) 2019-03-26 2021-10-12 Samsung Electronics Co., Ltd. Semiconductor package including a substrate having two silicon layers formed on each other
US11721679B2 (en) 2019-03-26 2023-08-08 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP5529371B2 (en) Semiconductor device and manufacturing method thereof
KR20060120365A (en) Stacked die package
US8390114B2 (en) Semiconductor package
KR101207882B1 (en) package module
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR20040043839A (en) Stack chip package of heat emission type using dummy wire
KR20100088514A (en) Seiconductor package
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR20050074145A (en) Multi-chip package
KR101352814B1 (en) Multi chip stacked package
KR101219086B1 (en) Package module
KR20110055985A (en) Stack package
KR20090043945A (en) Stack package
KR20110056769A (en) Interposer for stack package and stack package using the interposer
KR20030059459A (en) Chip stack package
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
KR20110107117A (en) Semiconductor package
KR20100050981A (en) Semiconductor package and stack package using the same
KR100701685B1 (en) Multi chip package
KR20060133800A (en) Chip stack package
KR20060128376A (en) Chip stack package
KR101207883B1 (en) package module
KR100826982B1 (en) Memory module
KR20080020386A (en) Multi chip package
KR20090074493A (en) Stack package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid