KR100701685B1 - Multi chip package - Google Patents

Multi chip package Download PDF

Info

Publication number
KR100701685B1
KR100701685B1 KR1020030081972A KR20030081972A KR100701685B1 KR 100701685 B1 KR100701685 B1 KR 100701685B1 KR 1020030081972 A KR1020030081972 A KR 1020030081972A KR 20030081972 A KR20030081972 A KR 20030081972A KR 100701685 B1 KR100701685 B1 KR 100701685B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
adhesive film
attached
bottom chip
Prior art date
Application number
KR1020030081972A
Other languages
Korean (ko)
Other versions
KR20050048123A (en
Inventor
정종서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030081972A priority Critical patent/KR100701685B1/en
Publication of KR20050048123A publication Critical patent/KR20050048123A/en
Application granted granted Critical
Publication of KR100701685B1 publication Critical patent/KR100701685B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 소자의 패키지를 개시한다. 개시된 본 발명은, 기판과, 상기 기판 상에 페이스 업 타입으로 부착된 바텀 칩과, 상기 바텀 칩의 상면 및 측면을 감싸며, 상기 바텀 칩의 본딩 패드와 기판의 전극 단자를 전기적으로 연결시키는 배부회로를 구비한 접착성 필름과, 상기 접착성 필름 상에 페이스 다운 타입으로 부착되며, 본딩패드가 상기 배부회로와 전기적으로 연결된 탑 칩과, 상기 스택된 바텀 칩, 접착성 필름 및 탑 칩을 포함한 기판 상면을 밀봉하는 봉지제 및 상기 기판 하부면에 부착된 솔더 볼을 포함한다. 본 발명에 따르면, 내부 회로가 구성된 접착 필름을 이용하여 탑 칩과 바텀 칩을 직접 연결하여 별도의 와이어 본딩 공정이 필요 없어 와이어 연결에 따른 문제점을 억제할 수 있고, 토탈 패키지 두께를 얇게 만들 수 있다. The present invention discloses a package of a semiconductor device. Disclosed is a distribution circuit for electrically connecting a substrate, a bottom chip attached on the substrate to a face up type, and an upper surface and a side surface of the bottom chip, and electrically connecting a bonding pad of the bottom chip to an electrode terminal of the substrate. A substrate including an adhesive film having a top chip, a top chip attached to the adhesive film in a face-down type, and a bonding pad electrically connected to the distribution circuit, and the stacked bottom chip, the adhesive film, and the top chip. An encapsulant for sealing an upper surface and a solder ball attached to the lower surface of the substrate. According to the present invention, by directly connecting the top chip and the bottom chip using an adhesive film having an internal circuit, there is no need for a separate wire bonding process, so that problems due to wire connection can be suppressed and the total package thickness can be made thin. .

Description

멀티 칩 패키지{Multi chip package}Multi chip package

도 1a 내지 도 1b는 종래의 기술에 따른 반도체 패키지를 도시한 단면도이다. 1A to 1B are cross-sectional views illustrating a semiconductor package according to the related art.

도 2a 내지 도 2b은 본 발명의 실시예에 따른 멀티 칩 패키지를 설명하기 위한 단면도. 2A to 2B are cross-sectional views illustrating a multichip package according to an exemplary embodiment of the present invention.

도 3a 내지 도 3f는 본 발명에 따른 반도체 패키지를 제조방법을 설명하기 위한 공정별 단면도. 3A to 3F are cross-sectional views of processes for describing a method of manufacturing a semiconductor package according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

201, 301: 기판 202, 302: 바텀 칩201 and 301: substrate 202 and 302 bottom chip

203, 303: 탑 칩 204, 304: 내부 회로가 구성된 접착 필름203, 303: Top chip 204, 304: Adhesive film with internal circuit

205, 305: 접착제 206, 306: 봉지제205, 305: adhesive 206, 306: sealing agent

207: 바텀 칩의 본딩 패드 208: 기판의 본드 패드207: bonding pad of the bottom chip 208: bond pad of the substrate

209: 탑 칩의 본드 패드 210, 310: 솔더 볼209: bond pads on top chips 210, 310: solder balls

211a, 211b: 본드 핑거 212a, 212b: 본드 패드211a and 211b: bond fingers 212a and 212b: bond pads

213a, 213b: 내부 배선 213a, 213b: internal wiring

본 발명은 멀티 칩 패키지에 관한 것으로, 보다 상세하게는, 멀티 칩 패키지에 관한 것이다. The present invention relates to a multi-chip package, and more particularly, to a multi-chip package.

주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 예로, 패키지의 전체 크기에 대해서 반도체 칩의 크기가 80% 정도를 차지하는 칩 스케일 패키지(Chip Scale Package)에 대한 연구가 활발하게 진행되어 왔으며, 최근에는, 패키지의 전체 크기가 반도체 칩의 크기와 유사한 웨이퍼 레벨 패키지에 대한 연구가 진행되고 있다. As is well known, packaging techniques have been advanced in the direction of mounting a larger number of packages on a limited size substrate, i.e., reducing the size of the package. For example, research has been actively conducted on a chip scale package in which the size of the semiconductor chip is about 80% of the total size of the package. Similar work is being done on wafer level packages.

그러나, 칩 스케일 패키지 및 웨이퍼 레벨 패키지는 그 크기를 줄일 수 있다는 잇점이 있는 반면, 전형적인 반도체 패키지와 마찬가지로 하나의 반도체 칩이 탑재되기 때문에, 그 용량 증대에는 한계가 있다. 따라서, 패캐지의 용량 증대 측면을 고려하여, 2∼3개의 반도체 칩들을 탑재시키는 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근들어 활발하게 진행되고 있다. However, while the chip scale package and the wafer level package have the advantage of reducing the size, the capacity increase is limited because one semiconductor chip is mounted as in a typical semiconductor package. Therefore, in consideration of the capacity increase of the package, the research on the multi-chip package (Multi Chip Package) to mount two or three semiconductor chips has been actively conducted in recent years.

통상적인 멀티 칩 패키지의 일예를 설명하면, 상부 및 하부반도체 칩은 접착제를 매개로해서 내부에 회로패턴이 구비된 기판 상에 차례로 부착되고, 상기 칩들의 본드 패드들은 대응하는 기판의 회로패턴과 금속 와이어를 통해서 상호 연결되며, 상기 상부 및 하부반도체 칩과 금속 와이어를 포함한 기판의 상부면은 봉지제, 예컨데, 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 봉지된다. 또한, 기판의 하부면에는 솔더 볼이 부착된다. As an example of a typical multi-chip package, the upper and lower semiconductor chips are sequentially attached on a substrate having a circuit pattern therein through an adhesive, and the bond pads of the chips are formed of a circuit pattern of a corresponding substrate and a metal. Interconnected via wires, the upper surface of the substrate including the upper and lower semiconductor chips and the metal wire is encapsulated with an encapsulant, for example, an epoxy molding compound. In addition, solder balls are attached to the lower surface of the substrate.

도 1a 내지 도 1b는 종래의 기술에 따른 반도체 패키지를 도시한 단면도이다. 1A to 1B are cross-sectional views illustrating a semiconductor package according to the related art.

도면 1a 내지 1b에 도시한 반도체 패키지는, 센터 패드형의 바텀 칩(102a, 102b)은 패드 형성면이 아래를 향하는 페이스 다운 타입(face down type)으로 기판(101a, 101b) 상에 접착제(104a, 104b)에 의해 부착되어 있고, 기판(101a, 101b)의 중앙 개구 패턴의 공간을 이용하여 기판(101a, 101b)과 와이어 본딩되어 있다. 센터 패드형의 탑 칩(103a, 103b)은 패드 형성면이 위를 향하는 페이스 업 타입(face up type)으로 상기 바텀 칩(102a, 102b) 상에 접착제(104a, 104b)에 의해 부착되어 있고, 기판(101a, 101b)에 와이어 본딩 되어 있다. In the semiconductor package shown in FIGS. 1A to 1B, the center pad type bottom chips 102a and 102b have a face down type in which a pad forming surface faces downward, and an adhesive 104a on the substrates 101a and 101b. And 104b, and are wire-bonded with the substrates 101a and 101b using the space of the center opening pattern of the substrates 101a and 101b. The top pads 103a and 103b of the center pad type are attached to the bottom chips 102a and 102b by adhesives 104a and 104b in a face up type with a pad forming surface facing upwards. The wires are bonded to the substrates 101a and 101b.

여기서, 도 1a의 반도체 패키지를 살펴보면, 상기 탑 칩(103a)의 와이어(105a) 본딩은 탑 칩(103a)의 본딩 패드(106a)부터 기판의 본딩 패드(107a) 순으로 진행한다.이때, 상기 탑 칩(103a)의 중앙 부분의 와이어 루프 헤이트(Wire loop Height)가 가장 높고, 테두리 부분으로 갈 수록 낮아져서, 탑 칩(103a)의 테두리 부분과 와이어(105a)가 쑈트(Short)될 가능성이 높다. Here, referring to the semiconductor package of FIG. 1A, the bonding of the wire 105a of the top chip 103a proceeds from the bonding pad 106a of the top chip 103a to the bonding pad 107a of the substrate. The wire loop height of the center part of the top chip 103a is the highest, and it becomes low as it goes to the edge part, and the edge part of the top chip 103a and the wire 105a are likely to be shorted. .

여기서, 설명하지 않은 도면 부호, 108a, 108b는 기판 하부의 본딩 패드, 19a, 19b는 바텀 칩의 본딩 패드 200a, 20b는 봉지제 및 201a, 201b는 솔더 볼이다. Here, reference numerals not described, 108a and 108b are bonding pads at the bottom of the substrate, 19a and 19b are bonding pads 200a and 20b of the bottom chip, and an encapsulant and 201a and 201b are solder balls.

상기한 문제점을 해결하기 위해, 도 1b에 도시한 반도체 패키지는, 기판(101b)의 패드(107b)에서 탑 칩(103b)의 패드(106b)순으로 본딩하였고, 탑 칩(103b)의 테두리 부분의 와이어 루프 헤이트가 높아 쇼트가 일어날 가능성은 적어진다. In order to solve the above problem, the semiconductor package shown in FIG. 1B is bonded from the pad 107b of the substrate 101b to the pad 106b of the top chip 103b, and the edge portion of the top chip 103b. The higher the wire loop height, the less likely the short will occur.

그러나, 상기와 같은 방법의 본딩 방법은 다시 전체적인 루프 헤이트를 높이는 결과를 가져와 패키지의 전체적인 크기를 줄이는데 문제점이 있다. However, the bonding method of the above method has a problem of reducing the overall size of the package, resulting in an increase in the overall loop height.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 와이어 본딩 공정에 따른 와이어의 쇼트를 억제하고, 패키지 전체의 사이즈를 줄일수 있는 멀티 칩 패키지를 제공하는데, 그 목적이 있다. Accordingly, an object of the present invention is to provide a multi-chip package capable of suppressing short circuit of wires according to a wire bonding process and reducing the size of the entire package.

상기와 같은 목적을 달성하기 위한 본 발명의 멀티 칩 패키지는, 기판; 상기 기판 상에 페이스 업 타입으로 부착된 바텀 칩; 상기 바텀 칩의 상면 및 측면을 감싸며, 상기 바텀 칩의 본딩 패드와 기판의 전극 단자를 전기적으로 연결시키는 배부회로를 구비한 접착성 필름; 상기 접착성 필름 상에 페이스 다운 타입으로 부착되며, 본딩패드가 상기 배부회로와 전기적으로 연결된 탑 칩; 상기 스택된 바텀 칩, 접착성 필름 및 탑 칩을 포함한 기판 상면을 밀봉하는 봉지제; 및 상기 기판 하부면에 부착된 솔더 볼을 포함하는 멀티 칩 패키지를 제공한다. Multi-chip package of the present invention for achieving the above object, the substrate; A bottom chip attached to the substrate in a face up type; An adhesive film surrounding the top and side surfaces of the bottom chip and having a distribution circuit electrically connecting the bonding pad of the bottom chip to the electrode terminal of the substrate; A top chip attached to the adhesive film in a face down type, the bonding pad being electrically connected to the distribution circuit; An encapsulant for sealing the upper surface of the substrate including the stacked bottom chip, the adhesive film, and the top chip; And a solder ball attached to the lower surface of the substrate.

여기서, 중앙에 2열 본딩패드가 배열되고, 양측 가장자리에 본드핑거가 배열되며, 상기 본딩패드와 본드핑거는 대응하는 것들끼리 내부배선으로 개별 연결되고, 상기 본딩패드 및 본드핑거는 각각 바텀 칩 및 탑 칩과 대응하여 한 쌍이 적층된다. Here, two rows of bonding pads are arranged in the center, bond fingers are arranged at both edges, and the bonding pads and the bond fingers are individually connected to each other by internal wiring, and the bonding pads and the bond fingers are bottom chips and A pair is stacked corresponding to the top chip.

(실시예) (Example)                     

이하, 첨부한 도면에 의거하여 본 발명의 따른 멀티 칩 패키지에 대해서 상세하게 설명하도록 한다. Hereinafter, a multi-chip package according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2b은 본 발명의 실시예에 따른 멀티 칩 패키지를 설명하기 위한 단면도로서, 도 2a는 본 발명의 실시예에 따른 패키지를 도시한 단면도이고, 도 2b은 내부 회로가 구성된 접착 필름을 도시하였다. 2A to 2B are cross-sectional views illustrating a multi-chip package according to an embodiment of the present invention, FIG. 2A is a cross-sectional view showing a package according to an embodiment of the present invention, and FIG. 2B is an adhesive film having an internal circuit. Shown.

도 2a를 참조하면, 센터 패드형의 바텀 칩(202)은 패드 형성면이 위를 향하는 페이스 업 타입(face up type)으로 기판(201) 상에 접착제(205)에 의해 부착되어있다. Referring to FIG. 2A, a center pad type bottom chip 202 is attached by an adhesive 205 on a substrate 201 in a face up type with a pad forming surface facing up.

내부 회로가 구성된 접착 필름(204)은 상기 바텀 칩(202)의 상면 및 측면을 완전히 감싸고, 기판의 본드 패드(도시안됨)까지 연결되도록 부착되며, 바텀 칩(202)의 패드(207)와 접착 필름의 바텀 본딩 패드(도시안됨)와 전기적으로 연결되면서, 기판의 본드 패드(208)와 접착 필름의 본드 핑거(도시안됨)를 매개로 하여 전기적으로 연결되어 있다. The adhesive film 204 having the internal circuit is completely wrapped around the top and side surfaces of the bottom chip 202 and attached to the bond pad (not shown) of the substrate, and adheres to the pad 207 of the bottom chip 202. While electrically connected to the bottom bonding pads (not shown) of the film, they are electrically connected through the bond pads 208 of the substrate and the bond fingers (not shown) of the adhesive film.

센터 패드형의 탑 칩(203)은 패드 형성면이 아래를 향하는 페이스 다운 타입(face down type)으로 상기 내부 회로가 구성된 접착 필름(204) 상에 부착되면서, 칩의 본드 패드(209)와 내부 회로가 구성된 접착 필름(204)의 본드 패드(도시안됨)를 매개로 전기적으로 연결되어 있다. The center pad type top chip 203 is attached to the adhesive film 204 having the internal circuit formed in a face down type with a pad forming surface facing down, and the bond pad 209 and the inside of the chip. The circuit is electrically connected via a bond pad (not shown) of the adhesive film 204 configured.

그리고, 상기 바텀 칩(202)과 내부 회로가 구성된 접착 필름(204) 및 탑 칩(203)을 포함한 기판의 상부면은 봉지제(206)로 밀봉되어 있으며, 기판의 하부면에는 외부 회로와 전기적으로 접속되는 솔더 볼(210)이 부착되어져 있다. The top surface of the substrate including the adhesive film 204 and the top chip 203 including the bottom chip 202 and the internal circuit is sealed with an encapsulant 206, and the bottom surface of the substrate is electrically connected to the external circuit. Solder balls 210 are connected to each other.                     

도 2b를 참조하면, 내부 회로가 구성된 접착 필름(204)은 외곽 영역에 다수개 본드 핑거(211a, 211b)가 배열되어 있고, 중앙 부분에 다수개의 본드 패드(212a, 212b)가 2열로 배열되며, 이는 서로 내부 배선(213a, 213b)을 통해 연결되어 있다. Referring to FIG. 2B, in the adhesive film 204 having the internal circuit, a plurality of bond fingers 211a and 211b are arranged in the outer region, and a plurality of bond pads 212a and 212b are arranged in two rows at the center portion thereof. , Which are connected to each other via internal wirings 213a and 213b.

또한, 상기 본드 핑거(211a, 211b)와 본드 패드(212a, 212b) 및 내부 배선(213a, 213b)은 각각 탑 칩과 바텀 칩과 대응되어 위 아래로 배열 되어 있다. 예컨데, 탑 본드 핑거(211a)와 탑 본드 패드(212a) 및 탑 내부 배선(213a)이 탑 칩과 대응 되며, 바텀 본드 핑거(211b)와 바텀 본드 패드(212b) 및 바텀 내부 배선(213a)이 바텀 칩과 대응되어 연결된다. 따라서, 내부 회로가 구성된 접착 필름(204)은 두개의 칩을 상면 하면에 나누어서 전기적인 연결이 가능하다. In addition, the bond fingers 211a and 211b, the bond pads 212a and 212b, and the internal wirings 213a and 213b are arranged up and down corresponding to the top chip and the bottom chip, respectively. For example, the top bond finger 211a, the top bond pad 212a, and the top internal wiring 213a correspond to the top chip, and the bottom bond finger 211b, the bottom bond pad 212b, and the bottom internal wiring 213a are It is connected to the bottom chip. Therefore, the adhesive film 204 having the internal circuit is electrically connected by dividing two chips into the top and bottom surfaces thereof.

이하, 첨부한 도면에 의거하여 본 발명에 따른 반도체 패키지 제조 방법에 대해 간략하게 설명하기로 한다. Hereinafter, a method of manufacturing a semiconductor package according to the present invention will be briefly described with reference to the accompanying drawings.

도 3a 내지 도 3f는 본 발명에 따른 반도체 패키지를 제조방법을 설명하기 위한 공정별 단면도이다. 3A to 3F are cross-sectional views of processes for describing a method of manufacturing a semiconductor package according to the present invention.

도 3a를 참조하면, 기판(301) 상에 접착제(305)를 도포하고, 이를 매개로 하여 바텀 칩(302)을 부착한다. Referring to FIG. 3A, the adhesive 305 is coated on the substrate 301, and the bottom chip 302 is attached thereto.

도 3b를 참조하면, 마운트 스테이지(도시안됨) 상에 바텀 칩(302)이 부착된 기판(301)을 올려 놓고, 상기 바텀 칩(302) 상에 내부회로가 구성된 접착 필름(304)을 마운트 헤드를 이용하여 부착한다. Referring to FIG. 3B, a substrate 301 having a bottom chip 302 attached thereto is mounted on a mount stage (not shown), and an adhesive film 304 having an internal circuit is mounted on the bottom chip 302. Attach using.

이때, 상기 바텀 칩(302)의 본드 패드(307)와 상기 내부회로가 구성된 접착 필름(304)의 본드 패드(도시안됨)와 서로 전기적으로 연결한다. In this case, the bond pad 307 of the bottom chip 302 and the bond pad (not shown) of the adhesive film 304 having the internal circuit are electrically connected to each other.

도 3c를 참조하면, 상기 내부 회로가 구성된 접착 필름(304) 상에 탑 칩(303)을 바텀 칩(302)과 마주보도록 하여 상기 접착 필름(304)의 본드 패드와 탑 칩의 본드 패드(309)를 매개로 전기적으로 연결한다. 상기 연결은 마운트 해드(도시않됨)를 이용하여 이루어진다. Referring to FIG. 3C, the bond pad of the adhesive film 304 and the bond pad 309 of the top chip are formed by facing the top chip 303 with the bottom chip 302 on the adhesive film 304 having the internal circuit. Electrically connect via). The connection is made using a mount head (not shown).

도 3d를 참조하면, 기판의 패드(307)와 접착 필름의 본드 핑거(도시안됨)를 캐필라리(Capillary: 50)를 사용하여 본딩하여, 이로서, 전기적 연결이 가능하다. Referring to FIG. 3D, the pad 307 of the substrate and the bond finger (not shown) of the adhesive film are bonded using a capillary 50, thereby enabling electrical connection.

도 3e를 참조하면, 상기 바텀 칩(302)과 내부 회로가 구성된 접착 필름(304) 및 탑 칩(303)을 포함한 기판(301)의 상부면을 봉지제(306)로 밀봉한다. Referring to FIG. 3E, the top surface of the substrate 301 including the top chip 303 and the adhesive film 304 having the bottom chip 302 and the internal circuit are sealed with the encapsulant 306.

도 3f를 참조하면, 상기 기판(301)의 하부면에 외부 회로와 전기적으로 접속되는 솔더 볼(310)을 부착한다. Referring to FIG. 3F, a solder ball 310 is attached to a lower surface of the substrate 301 to be electrically connected to an external circuit.

이상에서 설명한 바와 같이, 본 발명에 따르면, 내부 회로가 구성된 접착 필름을 이용하여 탑 칩과 바텀 칩을 직접 연결하여 별도의 와이어 본딩 공정이 필요 없어 와이어 연결에 따른 문제점을 억제할 수 있고, 토탈 패키지 두께를 얇게 만들 수 있다. As described above, according to the present invention, the top chip and the bottom chip are directly connected by using an adhesive film having an internal circuit, so that a separate wire bonding process is not required, so that problems due to wire connection can be suppressed, and a total package is provided. The thickness can be made thin.

따라서, 패키지 자체의 신뢰성을 확보 할 수 있다. Therefore, the reliability of the package itself can be secured.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (2)

기판;Board; 상기 기판 상에 페이스 업 타입으로 부착된 바텀 칩;A bottom chip attached to the substrate in a face up type; 상기 바텀 칩의 상면 및 측면을 감싸며, 상기 바텀 칩의 본딩 패드와 기판의 전극 단자를 전기적으로 연결시키는 배부회로를 구비한 접착성 필름;An adhesive film surrounding the top and side surfaces of the bottom chip and having a distribution circuit electrically connecting the bonding pad of the bottom chip to the electrode terminal of the substrate; 상기 접착성 필름 상에 페이스 다운 타입으로 부착되며, 본딩패드가 상기 배부회로와 전기적으로 연결된 탑 칩;A top chip attached to the adhesive film in a face down type, the bonding pad being electrically connected to the distribution circuit; 상기 스택된 바텀 칩, 접착성 필름 및 탑 칩을 포함한 기판 상면을 밀봉하는 봉지제; 및 An encapsulant for sealing the upper surface of the substrate including the stacked bottom chip, the adhesive film, and the top chip; And 상기 기판 하부면에 부착된 솔더 볼을 포함하는 것을 특징으로 하는 멀티 칩 패키지. And a solder ball attached to the lower surface of the substrate. 제 1 항에 있어서, The method of claim 1, 중앙에 2열 본딩패드가 배열되고, 양측 가장자리에 본드핑거가 배열되며, 상기 본딩패드와 본드핑거는 대응하는 것들끼리 내부배선으로 개별 연결되고, 상기 본딩패드 및 본드핑거는 각각 바텀 칩 및 탑 칩과 대응하여 한 쌍이 적층된 것을 특징으로 하는 멀티 칩 패키지. Two rows of bonding pads are arranged in the center, bond fingers are arranged at both edges, and the bonding pads and the bond fingers are individually connected to each other by internal wiring, and the bonding pads and the bond fingers are bottom chip and top chip, respectively. The multi-chip package, characterized in that a pair is stacked in correspondence with.
KR1020030081972A 2003-11-19 2003-11-19 Multi chip package KR100701685B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030081972A KR100701685B1 (en) 2003-11-19 2003-11-19 Multi chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081972A KR100701685B1 (en) 2003-11-19 2003-11-19 Multi chip package

Publications (2)

Publication Number Publication Date
KR20050048123A KR20050048123A (en) 2005-05-24
KR100701685B1 true KR100701685B1 (en) 2007-03-29

Family

ID=37246984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030081972A KR100701685B1 (en) 2003-11-19 2003-11-19 Multi chip package

Country Status (1)

Country Link
KR (1) KR100701685B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825793B1 (en) * 2006-11-10 2008-04-29 삼성전자주식회사 Wiring film having wire, semiconductor package including the wiring film, method of fabricating the semiconductor package
KR100813626B1 (en) 2006-12-20 2008-03-14 삼성전자주식회사 Stack type semiconductor device package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329836A (en) 2001-05-02 2002-11-15 Mitsubishi Electric Corp Semiconductor device and wiring film
JP2003051580A (en) 2001-08-03 2003-02-21 Seiko Epson Corp Semiconductor device and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329836A (en) 2001-05-02 2002-11-15 Mitsubishi Electric Corp Semiconductor device and wiring film
JP2003051580A (en) 2001-08-03 2003-02-21 Seiko Epson Corp Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
KR20050048123A (en) 2005-05-24

Similar Documents

Publication Publication Date Title
US6080264A (en) Combination of semiconductor interconnect
US6650008B2 (en) Stacked semiconductor packaging device
US5936305A (en) Stacked leads-over chip multi-chip module
US5811879A (en) Stacked leads-over-chip multi-chip module
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
JP5227501B2 (en) Stack die package and method of manufacturing the same
US6445077B1 (en) Semiconductor chip package
US20020158318A1 (en) Multi-chip module
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
KR100780691B1 (en) Folding chip planr stack package
KR100701685B1 (en) Multi chip package
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
KR100891649B1 (en) Method of manufacturing semiconductor package
US8026615B2 (en) IC package reducing wiring layers on substrate and its carrier
KR20050063052A (en) Multi chip package structure and method for fabricating the same
KR20050053246A (en) Multi chip package
KR100709695B1 (en) Semiconductor package
KR20060075432A (en) Stack package
KR20070082627A (en) Stack package
KR20080020386A (en) Multi chip package
KR20110056769A (en) Interposer for stack package and stack package using the interposer
KR20060005717A (en) Multi chip package
KR19990056764A (en) Ball grid array package
KR20070039731A (en) Stack package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee