KR101204430B1 - Light emitting diode having bonding pads formed on recess region and light emitting diode package - Google Patents

Light emitting diode having bonding pads formed on recess region and light emitting diode package Download PDF

Info

Publication number
KR101204430B1
KR101204430B1 KR1020110002876A KR20110002876A KR101204430B1 KR 101204430 B1 KR101204430 B1 KR 101204430B1 KR 1020110002876 A KR1020110002876 A KR 1020110002876A KR 20110002876 A KR20110002876 A KR 20110002876A KR 101204430 B1 KR101204430 B1 KR 101204430B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
conductive semiconductor
bonding pad
Prior art date
Application number
KR1020110002876A
Other languages
Korean (ko)
Other versions
KR20120081511A (en
Inventor
오병준
김창완
최공희
송준영
임미정
김잔디
Original Assignee
갤럭시아포토닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 갤럭시아포토닉스 주식회사 filed Critical 갤럭시아포토닉스 주식회사
Priority to KR1020110002876A priority Critical patent/KR101204430B1/en
Publication of KR20120081511A publication Critical patent/KR20120081511A/en
Application granted granted Critical
Publication of KR101204430B1 publication Critical patent/KR101204430B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드를 개시한다. 본 발명의 기술적 사상에 따른 발광 다이오드는, 기판, 기판 상에 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되는 발광구조물, 제2 도전형 반도체층 상에 형성되는 전류분산층, 발광구조물에 형성되어 제1 도전형 반도체층을 노출하는 리세스 영역, 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 본딩 패드를 포함하는 제1 전극 및 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 본딩 패드를 포함하는 제2 전극을 포함하되, 제1 본딩 패드 및 제2 본딩 패드는 리세스 영역에 형성된다.A light emitting diode having bonding pads formed in a recessed area is disclosed. The light emitting diode according to the technical idea of the present invention is formed on a substrate, a light emitting structure in which the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer formed on the substrate are sequentially stacked on the second conductive semiconductor layer. A first electrode and a second conductive semiconductor including a current spreading layer formed in the light emitting structure, a recess region formed in the light emitting structure to expose the first conductive semiconductor layer, and a first bonding pad electrically connected to the first conductive semiconductor layer. And a second electrode comprising a second bonding pad electrically connected to the layer, wherein the first bonding pad and the second bonding pad are formed in the recessed region.

Description

리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지{Light emitting diode having bonding pads formed on recess region and light emitting diode package}Light emitting diode having bonding pads formed on recess region and light emitting diode package

본 발명의 기술적 사상은 발광 다이오드에 관한 것으로서, 더욱 상세하게는, 발광 영역을 효율적으로 활용하기 위하여 리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지에 관한 것이다.The technical idea of the present invention relates to a light emitting diode, and more particularly, to a light emitting diode and a light emitting diode package having bonding pads formed in a recessed area in order to effectively utilize the light emitting area.

발광다이오드는 공기에 비하여 높은 굴절률을 가지므로, 전자와 정공의 재결합으로 발생하는 광의 많은 부분이 소자 내부에 잔존하게 된다. 이러한 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등 여러 경로를 거치게 되며, 이에 따른 흡수에 의하여 외부양자효율이 감소된다. 이러한 외부양자효율의 증가를 위한 다양한 연구가 계속되고 있다.Since the light emitting diode has a higher refractive index than air, much of the light generated by the recombination of electrons and holes remains in the device. These photons pass through various paths such as a thin film, a substrate, and an electrode before escaping to the outside, and the external quantum efficiency is reduced by absorption. Various studies for increasing the external quantum efficiency are continuing.

특히, p-전극과 n-전극 사이에서 발생되는 전류 집중 현상에 의하여, n-전극에 인접한 활성층 부분 중 일부, 즉 p-전극과 n-전극 사이의 방향에 대한 수직 방향으로 인접하는 활성층 부분으로는 전류가 제대로 주입되지 못하여 어두운 암부를 발생시킨다. 이러한 전류 집중 현상에 의하여 외부양자효율이 저하되고, 국부적인 열화나 노화 현상이 발생되는 등의 문제점이 있었다.In particular, due to the current concentration phenomenon occurring between the p-electrode and the n-electrode, the portion of the active layer adjacent to the n-electrode, that is, the active layer portion adjacent to the direction perpendicular to the direction between the p-electrode and the n-electrode The current cannot be injected properly, resulting in dark dark areas. Due to such a current concentration phenomenon, the external quantum efficiency is lowered, and there are problems such as local degradation and aging.

본 발명이 이루고자 하는 기술적 과제는, 발광 영역을 효율적으로 활용하기 위하여 리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting diode and a light emitting diode package having bonding pads formed in a recessed area in order to effectively utilize the light emitting area.

상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 발광 다이오드는, 기판, 상기 기판 상에 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되는 발광구조물, 상기 제2 도전형 반도체층 상에 형성되는 전류분산층, 상기 발광구조물에 형성되어 상기 제1 도전형 반도체층을 노출하는 리세스 영역, 상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 본딩 패드를 포함하는 제1 전극 및 상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 본딩 패드를 포함하는 제2 전극을 포함하되, 상기 제1 본딩 패드 및 상기 제2 본딩 패드는 상기 리세스 영역에 형성된다.According to an aspect of the present invention, there is provided a light emitting diode comprising: a light emitting structure in which a substrate, a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer formed on the substrate are sequentially stacked; A current spreading layer formed on the second conductive semiconductor layer, a recess region formed in the light emitting structure to expose the first conductive semiconductor layer, and a first bonding pad electrically connected to the first conductive semiconductor layer. And a second electrode including a first electrode including a second bonding pad and a second bonding pad electrically connected to the second conductive semiconductor layer, wherein the first bonding pad and the second bonding pad are disposed in the recess region. Is formed.

본 발명의 일부 실시예들에 있어서, 상기 제2 전극은, 상기 제2 본딩 패드로부터 상기 전류분산층 상으로 연장되어 상기 제2 본딩 패드와 상기 제2 반도체 층을 전기적으로 연결시키는 연결 배선을 더 포함할 수 있다. In some embodiments of the present disclosure, the second electrode may further include a connection line extending from the second bonding pad onto the current spreading layer to electrically connect the second bonding pad and the second semiconductor layer. It may include.

본 발명의 일부 실시예들에 있어서, 상기 연결 배선의 일부분 및 상기 제2 본딩 패드의 하부에 형성되어, 상기 연결 배선 및 상기 제2 본딩 패드를 상기 제1 도전형 반도체층 및 상기 활성층과 전기적으로 절연시키는 절연물질층을 더 포함할 수 있다. In some embodiments of the present invention, a portion of the connection line and a lower portion of the second bonding pad are formed to electrically connect the connection line and the second bonding pad to the first conductive semiconductor layer and the active layer. It may further include an insulating material layer to insulate.

본 발명의 일부 실시예들에 있어서, 상기 절연물질층은 상기 리세스 영역에 의하여 노출되는 상기 제1 도전형 반도체층 상으로부터 상기 리세스 영역의 측벽을 따라서 상기 전류분산층 상으로 연장될 수 있다. In some embodiments, the insulating material layer may extend from the first conductivity type semiconductor layer exposed by the recess region to the current spreading layer along sidewalls of the recess region. .

본 발명의 일부 실시예들에 있어서, 상기 리세스 영역은 상기 발광 다이오드의 일측에 위치하며, 상기 절연물질층은 상기 일측에 대향하는 타측에 인접하도록 상기 전류분산층 상에서 연장될 수 있다.In some embodiments of the present invention, the recess region may be located on one side of the light emitting diode, and the insulating material layer may extend on the current spreading layer to be adjacent to the other side opposite to the one side.

본 발명의 일부 실시예들에 있어서, 상기 리세스 영역의 측벽은 상기 기판에 대하여 경사를 이룰 수 있다.In some embodiments of the present invention, the sidewalls of the recess regions may be inclined with respect to the substrate.

본 발명의 일부 실시예들에 있어서, 상기 제2 전극은, 상기 일측에 대향하는 상기 발광 다이오드의 타측에 인접하는 부분에서 상기 전류 분산층과 접촉하여, 상기 전류분산층을 통하여 상기 제2 도전형 반도체층과 전기적으로 연결될 수 있다.In some embodiments of the present invention, the second electrode is in contact with the current spreading layer at a portion adjacent to the other side of the light emitting diode facing the one side, and the second conductivity type through the current spreading layer. It may be electrically connected to the semiconductor layer.

본 발명의 일부 실시예들에 있어서, 상기 전류 분산층과 접촉하는 상기 제2 전극의 부분의 하단에서, 상기 제2 도전형 반도체층과 상기 전류 분산층 사이에 위치하는 전류 저지층을 더 포함할 수 있다.In some embodiments of the present disclosure, the semiconductor device may further include a current blocking layer positioned between the second conductive semiconductor layer and the current spreading layer at a lower end of the portion of the second electrode in contact with the current spreading layer. Can be.

본 발명의 일부 실시예들에 있어서, 상기 전류 분산층과 접촉하는 상기 제2 전극의 부분으로부터 상기 일측으로 연장되어 상기 전류 분산층에 전류를 공급하는 핑거부를 더 포함하고, 상기 전류 저지층은 상기 핑거부의 하단에서, 상기 제2 도전형 반도체층과 상기 전류 분산층 사이에 위치할 수 있다. In some embodiments of the present invention, the finger extending portion extending from one side of the second electrode in contact with the current spreading layer to supply a current to the current spreading layer, the current blocking layer is At a lower end of the finger portion, the second conductive semiconductor layer may be positioned between the current spreading layer.

상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는, 기판; 상기 기판 상에 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되는 발광구조물; 상기 제2 도전형 반도체층 상에 형성되는 전류분산층; 상기 발광구조물에 형성되어 상기 제1 도전형 반도체층을 노출하는 리세스 영역; 상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 본딩 패드를 포함하는 제1 전극; 및 상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 본딩 패드를 포함하는 제2 전극;을 포함하되, 상기 제1 본딩 패드 및 상기 제2 본딩 패드는, 상기 리세스 영역에 형성되는 발광 다이오드, 상기 제1 본딩 패드, 상기 제2 본딩 패드, 또는 이들 모두와 와이어로 연결되는 리드프레임 및 상기 발광 다이오드와 상기 리드프레임을 덮어 보호하는 투명 보호층을 포함한다.According to an aspect of the present invention, there is provided a light emitting diode package comprising: a substrate; A light emitting structure in which a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer formed on the substrate are sequentially stacked; A current spreading layer formed on the second conductive semiconductor layer; A recess region formed in the light emitting structure to expose the first conductive semiconductor layer; A first electrode including a first bonding pad electrically connected to the first conductive semiconductor layer; And a second electrode including a second bonding pad electrically connected to the second conductive semiconductor layer, wherein the first bonding pad and the second bonding pad are formed in the recess region. And a lead frame connected to the first bonding pad, the second bonding pad, or both by wire, and a transparent protective layer covering and protecting the light emitting diode and the lead frame.

본 발명의 기술적 사상에 따른 발광 다이오드는, 제1 전극과 제2 전극의 본딩 패드를 모두 리세스 영역에 형성하여, 발광 가능한 영역들이 모두 발광이 가능하도록 할 수 있으므로, 이에 따라 광의 방출되는 발광구조물의 면적을 더 크게 하여 외부 양자효율을 증가시킬 수 있다.In the light emitting diode according to the technical concept of the present invention, since the bonding pads of the first electrode and the second electrode are both formed in the recessed region, all of the light emitting regions can emit light, so that the light emitting structure emits light. By increasing the area of 외부 can increase the external quantum efficiency.

도 1은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)의 사시도이다. 도 2는 본 발명의 일부 실시예들에 따른 도 1의 발광 다이오드(1)의 상면도이다. 도 3은 본 발명의 일부 실시예들에 따른 도 2의 선 III-III을 따라 절취된 발광 다이오드(1)의 단면도이다. 도 4는 본 발명의 일부 실시예들에 따른 도 2의 선 IV-IV을 따라 절취된 발광 다이오드(1)의 단면도이다.
도 5는 본 발명의 일부 실시예들에 따른 발광 다이오드(1a)의 사시도이다. 도 6은 본 발명의 일부 실시예들에 따른 도 5의 발광 다이오드(1a)의 상면도이다. 도 7은 본 발명의 일부 실시예들에 따른 도 6의 선 VII-II을 따라 절취된 발광 다이오드(1a)의 단면도이다. 도 8은 본 발명의 일부 실시예들에 따른 도 6의 선 VIII-VIII을 따라 절취된 발광 다이오드(1a)의 단면도이다. 도 9는 본 발명의 일부 실시예들에 따른 도 6의 선 IX-IX을 따라 절취된 발광 다이오드(1a)의 단면도이다.
도 10은 본 발명의 일부 실시예들에 따른 발광 다이오드(1b)의 사시도이다.
도 11은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)를 포함하는 발광 다이오드 패키지(1000)의 단면도이다.1 is a perspective view of a light emitting diode 1 according to some embodiments of the invention. 2 is a top view of the light emitting diode 1 of FIG. 1 in accordance with some embodiments of the present invention. 3 is a cross-sectional view of the light emitting diode 1 cut along the line III-III of FIG. 2 in accordance with some embodiments of the present invention. 4 is a cross-sectional view of the light emitting diode 1 cut along the line IV-IV of FIG. 2 in accordance with some embodiments of the present invention.
5 is a perspective view of a light emitting diode 1a according to some embodiments of the present invention. 6 is a top view of the light emitting diode 1a of FIG. 5 in accordance with some embodiments of the present invention. FIG. 7 is a cross-sectional view of the light emitting diode 1a taken along line VII-II of FIG. 6 in accordance with some embodiments of the present invention. 8 is a cross-sectional view of the light emitting diode 1a taken along line VIII-VIII of FIG. 6 in accordance with some embodiments of the present invention. 9 is a cross-sectional view of the light emitting diode 1a taken along line IX-IX of FIG. 6 in accordance with some embodiments of the present invention.
10 is a perspective view of a light emitting diode 1b according to some embodiments of the present invention.
11 is a cross-sectional view of a light emitting diode package 1000 including a light emitting diode 1 according to some embodiments of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다. 본 명세서에서 동일한 부호는 동일한 요소를 지칭한다. 명세서 전체에 걸쳐서 층, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "하에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "하에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접적으로 연결되어", 또는 "직접적으로 하에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully explain the technical idea of the present invention to those skilled in the art, and the following embodiments may be modified in many different forms, and The scope of the technical idea is not limited to the following examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the inventive concept to those skilled in the art. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity of description. Like numbers refer to like elements herein. Throughout the specification, when referring to one component, such as a layer, region, or substrate, being located on, “connected”, or “under” another component, the one component is directly in another configuration. It may be interpreted that there may be other components in contact with or interposed between, or “on,” “connected”, or “under” an element. On the other hand, when one component is referred to as being located on another component "directly on", "directly connected", or "directly under", it is interpreted that there are no other components intervening therebetween. do.

도면에서 전류의 흐름은 실선 화살표로 도시되어 있고, 광의 진행은 점선 화살표로 도시되어 있다.In the figure the flow of current is shown by solid arrows and the progress of light is shown by dashed arrows.

도 1은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)의 사시도이다. 도 2는 본 발명의 일부 실시예들에 따른 도 1의 발광 다이오드(1)의 상면도이다. 도 3은 본 발명의 일부 실시예들에 따른 도 2의 선 III-III을 따라 절취된 발광 다이오드(1)의 단면도이다. 도 4는 본 발명의 일부 실시예들에 따른 도 2의 선 IV-IV을 따라 절취된 발광 다이오드(1)의 단면도이다.1 is a perspective view of a light emitting diode 1 according to some embodiments of the invention. 2 is a top view of the light emitting diode 1 of FIG. 1 in accordance with some embodiments of the present invention. 3 is a cross-sectional view of the light emitting diode 1 cut along the line III-III of FIG. 2 in accordance with some embodiments of the present invention. 4 is a cross-sectional view of the light emitting diode 1 cut along the line IV-IV of FIG. 2 in accordance with some embodiments of the present invention.

도 1 내지 도 4를 참조하면, 발광 다이오드(1)는 기판(100) 및 기판(100)의 제1 면(102) 상에 위치한 발광구조물(110), 제1 전극(130) 및 제2 전극(140)을 포함한다. 선택적으로(optionally), 기판(100)의 제2 면(104)에 위치한 제1 반사 부재(170), 제2 반사 부재(180), 또는 이들 모두를 더 포함할 수 있다. 또한 선택적으로 발광구조물(110) 상에 전류 분산층(120, current spreading layer)을 더 포함할 수 있다. 1 to 4, the light emitting diode 1 may include a light emitting structure 110, a first electrode 130, and a second electrode disposed on the substrate 100 and the first surface 102 of the substrate 100. 140. Optionally, the method may further include a first reflective member 170, a second reflective member 180, or both located on the second surface 104 of the substrate 100. Also optionally, the light emitting structure 110 may further include a current spreading layer 120.

기판(100)은 사파이어(Al2O3), 실리콘 탄화물(SiC), 갈륨 질화물(GaN), 갈륨 비소(GaAs), 실리콘(Si), 게르마늄(Ge), 아연 산화물(ZnO), 마그네슘 산화물(MgO), 알루미늄 질화물(AlN), 붕산 질화물(BN), 갈륨 인화물(GaP), 인듐 인화물(InP), 리튬-알루미늄 산화물(LiAl2O3) 중 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(100)의 상면, 하면, 또는 이들 모두에는 광을 반사시킬 수 있는 요철 패턴(미도시)이 형성될 수 있으며, 상기 요철 패턴은 스트라이프 형태, 렌즈 형태, 기둥 형태, 뿔 형태 등 다양한 형상을 가질 수 있다.The substrate 100 includes sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), gallium arsenide (GaAs), silicon (Si), germanium (Ge), zinc oxide (ZnO), magnesium oxide ( MgO), aluminum nitride (AlN), borate nitride (BN), gallium phosphide (GaP), indium phosphide (InP), and lithium-aluminum oxide (LiAl 2 O 3 ) may be included. Although not shown, an uneven pattern (not shown) capable of reflecting light may be formed on an upper surface, a lower surface, or both of the substrate 100, and the uneven pattern may have a stripe shape, a lens shape, a pillar shape, and an horn. It may have various shapes such as shape.

기판(100)의 제1 면(102) 상에는 기판(100)과 발광구조물(110) 사이의 격자 부정합을 완화하기 위한 버퍼층(106)이 위치할 수 있다. 버퍼층(106)은 단일층 또는 다중층으로 형성될 수 있고, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, AlGaInN, AlInN 중 적어도 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(100) 또는 버퍼층(106) 상에 언도프드(undoped) 반도체층(미도시)이 위치할 수 있고, 상기 언도프드 반도체층은 GaN를 포함할 수 있다.A buffer layer 106 may be disposed on the first surface 102 of the substrate 100 to mitigate lattice mismatch between the substrate 100 and the light emitting structure 110. The buffer layer 106 may be formed of a single layer or multiple layers, and may include, for example, at least one of GaN, InN, AlN, InGaN, AlGaN, AlGaInN, and AlInN. Although not shown, an undoped semiconductor layer (not shown) may be disposed on the substrate 100 or the buffer layer 106, and the undoped semiconductor layer may include GaN.

발광구조물(110)은 기판(100) 상에 위치할 수 있고, 또한 버퍼층(106) 상에 위치할 수 있다. 발광구조물(110)은 복수의 도전형 반도체층이 기판(100)을 기준으로 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 하나로 형성될 수 있다. 이하에서는 발광구조물(110)이 n-p 접합 구조인 경우를 일 예로 설명하기로 한다.The light emitting structure 110 may be located on the substrate 100 and may also be located on the buffer layer 106. The light emitting structure 110 may have a plurality of conductive semiconductor layers formed of any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure based on the substrate 100. Hereinafter, a case in which the light emitting structure 110 is an n-p junction structure will be described as an example.

발광구조물(110)은 순차적으로 적층된 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 포함할 수 있다. 발광구조물(110)은, 예를 들어 전자빔 증착(electron beam evaporation), 물리기상증착(physical vapor deposition, PVD), 화학기상증착(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 플라즈마 레이저 증착(plasma laser deposition, PLD), 듀얼 타입 열증착(dual-type thermal evaporator), 스퍼터링(sputtering), 유기금속 화학기상증착(metal organic chemical vapor deposition, MOCVD), 분자빔 에피택시(Molecular Beam Epitaxy, MBE), 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE) 등을 이용하여 형성할 수 있다.The light emitting structure 110 may include a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 sequentially stacked. The light emitting structure 110 may include, for example, electron beam evaporation, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma enhanced CVD (PECVD), and the like. , Plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), or the like.

발광구조물(110)에 순방향으로 전압을 인가하면, 활성층(114)의 전도대에 있는 전자와 가전자대에 있는 정공이 천이되어 재결합하고, 에너지 갭에 해당하는 에너지가 광으로 방출된다. 활성층(114)을 구성하는 물질의 종류에 따라서 방출되는 광의 파장이 결정된다. 또한, 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)은 상기 인가되는 전압에 따라 전자 또는 정공을 활성층(114)에 제공하는 기능을 수행할 수 있다. 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116)은 서로 다른 도전형을 가지도록 서로 다른 불순물들을 포함할 수 있다. 예를 들어 제1 도전형 반도체층(112)은 n형 불순물들을 포함할 수 있고, 제2 도전형 반도체층(116)은 p형 불순물들을 포함할 수 있다. 이러한 경우에는, 제1 도전형 반도체층(112)는 전자를 제공할 수 있고, 제2 도전형 반도체층(116)은 정공을 제공할 수 있다. 또한, 이와 반대로, 제1 도전형 반도체층(112)이 p형이고, 제2 도전형 반도체층(116)이 n형인 경우도 본 발명의 기술적 사상에 포함된다. 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)은 각각 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 갈륨 질화물계 물질을 포함할 수 있다.When a voltage is applied to the light emitting structure 110 in the forward direction, electrons in the conduction band of the active layer 114 and holes in the valence band transition and recombine, and energy corresponding to the energy gap is emitted as light. The wavelength of the emitted light is determined by the type of material constituting the active layer 114. In addition, the first conductivity type semiconductor layer 112 and the second conductivity type semiconductor layer 116 may perform a function of providing electrons or holes to the active layer 114 according to the applied voltage. The first conductive semiconductor layer 112 and the second conductive semiconductor layer 116 may include different impurities to have different conductivity types. For example, the first conductivity type semiconductor layer 112 may include n-type impurities, and the second conductivity type semiconductor layer 116 may include p-type impurities. In this case, the first conductivity type semiconductor layer 112 may provide electrons, and the second conductivity type semiconductor layer 116 may provide holes. Conversely, the case where the first conductive semiconductor layer 112 is p-type and the second conductive semiconductor layer 116 is n-type is also included in the technical idea of the present invention. The first conductive semiconductor layer 112 and the second conductive semiconductor layer 116 may each include a group III-V compound material, and may include, for example, a gallium nitride-based material.

제1 도전형 반도체층(112)은 n형 도펀트(dopant)가 도핑된 n-형 반도체층으로 구현될 수 있고, 예를 들어 n-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제1 도전형 반도체층(112)은 n-형 GaN을 포함할 수 있다. 상기 n형 도펀트는 실리콘(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나일 수 있다.The first conductivity-type semiconductor layer 112 may be implemented as an n-type semiconductor layer doped with an n-type dopant, for example, n-type AlxInyGazN (0 ≦ x, y, z ≦ 1, x + y + z = 1). For example, the first conductivity type semiconductor layer 112 may include n-type GaN. The n-type dopant may be at least one of silicon (Si), germanium (Ge), tin (Sn), selenium (Se), and tellurium (Te).

제2 도전형 반도체층(116)은 p형 도펀트가 도핑된 p-형 반도체층으로 구현될 수 있고, 예를 들어 p-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제2 도전형 반도체층(116)은 p-형 GaN을 포함할 수 있다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 베릴륨(Be), 및 바륨(Ba) 중 적어도 어느 하나일 수 있다. 도시되지는 않았으나, 제2 도전형 반도체층(116)은 광을 산란 및 굴절시켜 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다.The second conductivity-type semiconductor layer 116 may be implemented as a p-type semiconductor layer doped with a p-type dopant, for example, p-type AlxInyGazN (0 ≦ x, y, z ≦ 1, x + y + z = 1). For example, the second conductivity-type semiconductor layer 116 may include p-type GaN. The p-type dopant may be at least one of magnesium (Mg), zinc (Zn), calcium (Ca), strontium (Sr), beryllium (Be), and barium (Ba). Although not shown, the second conductive semiconductor layer 116 may have an uneven pattern (not shown) formed on the upper surface of the second conductive semiconductor layer 116 to scatter and refract light to be emitted to the outside.

활성층(114)은 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)에 비하여 낮은 에너지 밴드갭을 가지므로 발광을 활성화할 수 있다. 활성층(114)은 다양한 파장의 광을 방출할 수 있으며, 예를 들어 적외선, 가시 광선, 또는 자외선을 방출할 수 있다. 활성층(114)은 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있고, 예를 들어 InGaN 또는 AlGaN을 포함할 수 있다. 또한, 활성층(114)은 단일양자우물(single quantum well, SQW) 또는 다중양자우물(multi quantum well, MQW)을 포함할 수 있다. 활성층(114)은 양자 우물층과 양자 장벽층의 적층 구조를 가질 수 있고, 상기 양자 우물층과 상기 양자 장벽층의 갯수는 설계 상의 필요에 따라 다양하게 변경될 수 있다. 또한, 활성층(114)은, 예를 들어 GaN/InGaN/GaN MQW 구조 또는 GaN/AlGaN/GaN MQW 구조를 포함할 수 있다. 그러나 이는 예시적이며, 활성층(114)은 구성 물질에 따라 방출되는 광의 파장이 달라지며, 예를 들어, 인듐의 양이 약 22%의 경우에는 청색 광을 발광할 수 있고, 약 40%의 경우에는 녹색 광을 발광할 수 있다. 본 발명의 기술적 사상은 활성층(114)의 구성 물질에 대해 한정하는 것은 아니다.Since the active layer 114 has a lower energy band gap than the first conductive semiconductor layer 112 and the second conductive semiconductor layer 116, light emission may be activated. The active layer 114 may emit light of various wavelengths, and may emit infrared light, visible light, or ultraviolet light, for example. The active layer 114 may comprise a Group III-V compound material, for example AlxInyGazN (0 ≦ x, y, z ≦ 1, x + y + z = 1), for example It may include InGaN or AlGaN. In addition, the active layer 114 may include a single quantum well (SQW) or a multi quantum well (MQW). The active layer 114 may have a stacked structure of a quantum well layer and a quantum barrier layer, and the number of the quantum well layer and the quantum barrier layer may be variously changed according to design needs. In addition, the active layer 114 may include, for example, a GaN / InGaN / GaN MQW structure or a GaN / AlGaN / GaN MQW structure. However, this is exemplary, and the active layer 114 has a wavelength of light emitted according to a constituent material, for example, when the amount of indium is about 22%, it may emit blue light, and about 40% It can emit green light. The technical spirit of the present invention is not limited to the constituent materials of the active layer 114.

발광구조물(110)은 활성층(114) 및 제2 도전형 반도체층(116)의 일부 영역이 제거된 메사(mesa) 영역을 가질 수 있고, 또한 제1 도전형 반도체층(112)의 일부가 제거될 수 있다. 활성층(114)은 상기 메사 영역에 한정되어 광을 방출할 수 있다. 상기 메사 영역을 형성함에 따라, 제1 도전형 반도체층(112)의 일부 영역이 노출되는 리세스 영역(190)이 형성될 수 있다. 리세스 영역(190)을 형성하기 위하여 유도결합 플라즈마 반응성 이온 식각(inductively coupled plasma reactive ion etching, ICP-RIE), 습식 식각 또는 건식 식각을 이용할 수 있다. 리세스 영역(190)은 발광 다이오드(1)의 일측에 위치할 수 있다. 리세스 영역(190)은 측면(192)을 기판(100)에 대하여 경사지게 만들 수 있다. The light emitting structure 110 may have a mesa region in which some regions of the active layer 114 and the second conductive semiconductor layer 116 are removed, and a portion of the first conductive semiconductor layer 112 is removed. Can be. The active layer 114 may be limited to the mesa region to emit light. As the mesa region is formed, a recess region 190 may be formed to expose a portion of the first conductivity-type semiconductor layer 112. Inductively coupled plasma reactive ion etching (ICP-RIE), wet etching, or dry etching may be used to form the recess region 190. The recess region 190 may be located at one side of the light emitting diode 1. The recessed region 190 may incline the side surface 192 with respect to the substrate 100.

전류 분산층(120)은 제2 도전형 반도체층(116) 상에 위치할 수 있다. 전류 분산층(120)은 제2 전극(140)으로부터 주입되는 전류를 제2 도전형 반도체층(116)에 대하여 균일하게 분산하는 기능을 수행할 수 있다. 전류 분산층(120)은 전체적으로 패턴이 없는 박막 형태를 가지거나 또는 일정한 패턴 형태를 가질 수 있다. 전류 분산층(120)은 제2 도전형 반도체층(116)과의 접착성을 위해 메쉬(mesh) 구조의 패턴으로 형성될 수 있다. The current spreading layer 120 may be located on the second conductive semiconductor layer 116. The current spreading layer 120 may uniformly distribute the current injected from the second electrode 140 with respect to the second conductive semiconductor layer 116. The current spreading layer 120 may have a thin film shape without a pattern as a whole or may have a predetermined pattern shape. The current spreading layer 120 may be formed in a pattern of a mesh structure for adhesion to the second conductive semiconductor layer 116.

전류 분산층(120)은 투명하고 전도성이 있는 물질을 포함할 수 있으며, 투명 전극층으로 지칭될 수 있다. 전류 분산층(120)은 금속을 포함할 수 있고, 예를 들어 니켈(Ni)과 금(Au)의 복합층일 수 있다. 또한, 전류 분산층(120)은 산화물을 포함할 수 있고, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), AZO(aluminum zinc oxide), IAZO(indium aluminum zinc oxide), GZO(gallium zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(aluminum tin oxide), IWO(indium tungsten oxide), CIO(cupper indium oxide), MIO(magnesium indium oxide), MgO, ZnO, In2O3, TiTaO2, TiNbO2, TiOx, RuOx, 및 IrOx 중 적어도 어느 하나를 포함할 수 있다. 전류 분산층(120)은 예를 들어 증착(Evaporation) 또는 스퍼터링을 이용하여 형성할 수 있으며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 또한, 전류 분산층(120)은 광을 산란 및 굴절시켜 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다. The current spreading layer 120 may include a transparent and conductive material, and may be referred to as a transparent electrode layer. The current spreading layer 120 may include a metal, and may be, for example, a composite layer of nickel (Ni) and gold (Au). In addition, the current spreading layer 120 may include an oxide, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), aluminum zinc oxide (AZO), or IAZO ( indium aluminum zinc oxide (GZO), gallium zinc oxide (GZO), indium gallium oxide (IGO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum tin oxide (ATO), indium tungsten oxide (IWO), It may include at least one of cupper indium oxide (CIO), magnesium indium oxide (MIO), MgO, ZnO, In2O 3 , TiTaO 2 , TiNbO 2 , TiOx, RuOx, and IrOx. The current spreading layer 120 may be formed using, for example, evaporation or sputtering, and the technical spirit of the present invention is not limited thereto. In addition, the current spreading layer 120 may be formed on the upper surface of the concave-convex pattern (not shown) to scatter and refract light to the outside.

제1 전극(130)은 제1 도전형 반도체층(112) 상에 위치할 수 있고, 제1 도전형 반도체층(112)과 전기적으로 연결될 수 있다. 제1 전극(130)은 리세스 영역(190) 내의 제1 도전형 반도체층(112) 상에 형성될 수 있다. 선택적으로 제1 전극(130)은 핑거(미도시)를 더 포함할 수 있다. 상기 핑거가 형성되지 않은 경우, 제1 전극(130)은 제1 본딩 패드로 혼용될 수 있다. 상기 핑거가 형성되는 경우, 상기 핑거는 상기 제1 본딩 패드로부터 연장될 수 있다. 제1 전극(130)은 제1 도전형 반도체층(112)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브(carbon nano tube)를 포함할 수 있다. 제1 전극(130)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ti/Al, Cr/Au, Ti/Au, Au/Sn과 같은 다중층으로 구성될 수 있다. 제1 전극(130) 특히, 제1 본딩 패드(130)는 패키지 공정에서 본딩 와이어가 연결될 수 있다. 이하에서는 제1 전극(130)이 본딩 와이어와의 연결에 사용되는 경우, 또는 후술한 제2 본딩 패드(142)와 대응하여 사용되는 경우에는 제1 본딩 패드(130)라 호칭할 수 있다. The first electrode 130 may be located on the first conductivity type semiconductor layer 112 and may be electrically connected to the first conductivity type semiconductor layer 112. The first electrode 130 may be formed on the first conductivity type semiconductor layer 112 in the recess region 190. Optionally, the first electrode 130 may further include a finger (not shown). When the finger is not formed, the first electrode 130 may be mixed with the first bonding pad. When the finger is formed, the finger may extend from the first bonding pad. The first electrode 130 may include a material forming an ohmic contact with the first conductive semiconductor layer 112. For example, gold (Au), silver (Ag), aluminum (Al), and palladium (Pd) may be used. ), Titanium (Ti), chromium (Cr), nickel (Ni), tin (Sn), chromium (Cr), platinum (Pt), tungsten (W), cobalt (Co), iridium (Ir), rhodium (Rh) ), Ruthenium (Ru), zinc (Zn), magnesium (Mg) or alloys thereof, and may include, for example, carbon nanotubes. The first electrode 130 may be composed of a single layer or multiple layers, for example, may be composed of multiple layers such as Ti / Al, Cr / Au, Ti / Au, Au / Sn. Bonding wires may be connected to the first electrode 130, in particular, the first bonding pad 130. Hereinafter, when the first electrode 130 is used to connect with the bonding wire or when used in correspondence with the second bonding pad 142 described later, the first electrode 130 may be referred to as a first bonding pad 130.

제2 전극(140)은 제2 도전형 반도체층(114)과 전기적으로 연결될 수 있다. 제2 전극(140)은 제2 본딩 패드(142) 및 연결 배선(144, 146)을 포함한다. 연결 배선(144, 146)은 하부 연결 배선(144) 및 상부 연결 배선(146)으로 이루어질 수 있다. 제2 전극(140)은 전류 분산층(120)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브를 포함할 수 있다. 제2 전극(140)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ni/Au, Pd/Au, Pd/Ni 과 같은 다중층으로 구성될 수 있다. 제2 전극(140)은 패키지 공정에서 본딩 와이어가 연결될 수 있다.The second electrode 140 may be electrically connected to the second conductivity type semiconductor layer 114. The second electrode 140 includes a second bonding pad 142 and connection wires 144 and 146. The connection wires 144 and 146 may be formed of the lower connection wire 144 and the upper connection wire 146. The second electrode 140 may include a material forming an ohmic contact with the current spreading layer 120. For example, gold (Au), silver (Ag), palladium (Pd), titanium (Ti), nickel (Ni), tin (Sn), chromium (Cr), platinum (Pt), tungsten (W), cobalt (Co), iridium (Ir), rhodium (Rh), ruthenium (Ru), zinc (Zn), magnesium (Mg) or an alloy thereof, and may include, for example, carbon nanotubes. The second electrode 140 may be composed of a single layer or multiple layers. For example, the second electrode 140 may be formed of multiple layers such as Ni / Au, Pd / Au, and Pd / Ni. Bonding wires may be connected to the second electrode 140 in a package process.

제2 본딩 패드(142)는 리세스 영역(190) 내의 제1 도전형 반도체층(112) 상에 형성될 수 있다. 연결 배선(144, 146)은 제2 본딩 패드(142)로부터 전류분산층(120) 상으로 연장될 수 있다. 상부 연결 배선(146)은 전류 분산층(120) 상에 위치하여, 전류 분산층(120)을 통하여 제2 도전형 반도체층(114)과 전기적으로 연결될 수 있다. 상부 연결 배선(146)는 전류를 전류 분산층(120)에 더 균일하게 분산시킬 수 있는 핑거의 기능을 할 수 있다. 상부 연결 배선(146)은 제2 방향(y 방향)에 대하여 중심부를 따라서 제1 방향(x 방향)으로 연장되어 제2 본딩 패드(142)와 연결되도록 형성될 수 있다. 연결 배선(144, 146)은 제2 본딩 패드(142)로부터 연장되어, 리세스 영역(190)의 측면(192)에 의하여 노출되는 발광구조물(110) 상에 형성되는 하부 연결 배선(144), 그리고 하부 연결 배선(144)과 연결되며 발광구조물(110) 상부 또는 전류 분산층(120) 상부에 형성되는 상부 연결 배선(146)으로 이루어질 수 있다. 상부 연결 배선(146)은 리세스 영역(190)이 형성되는 발광 다이오드(1)의 일측으로부터 상기 일측에 대향하는 타측에 인접하도록 연장될 수 있다. 제1 본딩 패드(130)와 제2 본딩 패드(142)는 모두 리세스 영역(190) 내에 형성될 수 있다. 리세스 영역(190)이 발광 다이오드(1)의 일측에 형성되는 경우, 제1 본딩 패드(130) 및 제2 본딩 패드(142)는 모두 발광 다이오드(1)의 일측에 위치하도록 형성될 수 있다. 리세스 영역(190)의 측면(192)을 경사지게 형성하는 경우, 하부 연결 배선(144) 및 후술할 절연물질층(300)의 측벽부(304)를 용이하게 형성할 수 있다.  The second bonding pads 142 may be formed on the first conductivity type semiconductor layer 112 in the recess region 190. The connection wires 144 and 146 may extend from the second bonding pads 142 onto the current spreading layer 120. The upper connection line 146 may be positioned on the current spreading layer 120 and electrically connected to the second conductive semiconductor layer 114 through the current spreading layer 120. The upper connection wiring 146 may function as a finger that may more evenly distribute current to the current spreading layer 120. The upper connection wiring 146 may be formed to extend in the first direction (x direction) along the center with respect to the second direction (y direction) to be connected to the second bonding pad 142. The connection wirings 144 and 146 extend from the second bonding pads 142 to form the lower connection wiring 144 formed on the light emitting structure 110 exposed by the side surface 192 of the recess region 190. The upper connection line 146 may be connected to the lower connection line 144 and formed on the light emitting structure 110 or on the current spreading layer 120. The upper connection wiring 146 may extend from one side of the light emitting diode 1 in which the recess region 190 is formed to be adjacent to the other side opposite to the one side. Both the first bonding pad 130 and the second bonding pad 142 may be formed in the recess region 190. When the recess region 190 is formed on one side of the light emitting diode 1, both the first bonding pad 130 and the second bonding pad 142 may be formed to be located on one side of the light emitting diode 1. . When the side surface 192 of the recess region 190 is formed to be inclined, the lower connection wiring 144 and the sidewall portion 304 of the insulating material layer 300 to be described later may be easily formed.

제2 본딩 패드(142) 및 하부 연결 배선(144)의 하부에는 제2 전극(140)이 제1 도전형 반도체층(112) 및 활성층(114)과 전기적으로 절연되도록 하는 절연물질층(300)이 형성될 수 있다. 절연물질층(300)은 바닥부(302)와 측벽부(304)로 이루어질 수 있다. 바닥부(302)는 절연물질층(300) 중 리세스 영역(190)의 저면에 노출되는 제1 도전형 반도체층(112) 상에 형성되는 부분이고, 측벽부(304)는 절연물질층(300) 중 리세스 영역(190)의 측면(192)에 노출되는 제1 도전형 반도체층(112), 활성층(114) 및 전류 분산층(120)의 측면 상에 형성되는 부분을 의미한다. 제1 본딩 패드(130) 하부에는 절연물질층(300)이 형성되지 않도록 하여, 제1 전극(130)은 제1 도전형 반도체층(112)과 전기적으로 연결되도록 하고, 제2 본딩 패드(142)의 하부 및 하부 연결 배선(144)의 하부에는 절연물질층(300)이 형성되도록 하여, 제2 전극(140)은 제1 도전형 반도체층(112)과 전기적으로 절연되도록 할 수 있다. 절연물질층(300)은 제2 본딩 패드(142)와 하부 연결 배선(144)에 전체적으로 대응하여 형성될 수 있고, 제2 본딩 패드(142)와 하부 연결 배선(144)의 면적과 동일한 면적을 가지거나 더 큰 면적을 가질 수 있다. An insulating material layer 300 is formed below the second bonding pad 142 and the lower connection wiring 144 to electrically insulate the second electrode 140 from the first conductive semiconductor layer 112 and the active layer 114. This can be formed. The insulating material layer 300 may include a bottom portion 302 and a sidewall portion 304. The bottom portion 302 is a portion of the insulating material layer 300 formed on the first conductive semiconductor layer 112 exposed to the bottom of the recess region 190, and the sidewall portion 304 is formed of an insulating material layer ( The portion formed on the side surfaces of the first conductivity-type semiconductor layer 112, the active layer 114, and the current dispersion layer 120 exposed to the side surface 192 of the recess region 190. The insulating material layer 300 is not formed below the first bonding pad 130, so that the first electrode 130 is electrically connected to the first conductive semiconductor layer 112 and the second bonding pad 142. The insulating material layer 300 may be formed under the lower and lower connection wirings 144 so that the second electrode 140 may be electrically insulated from the first conductive semiconductor layer 112. The insulating material layer 300 may be formed to correspond to the second bonding pad 142 and the lower connection line 144 as a whole, and have the same area as that of the second bonding pad 142 and the lower connection line 144. It may have a larger area.

절연물질층(300)은, 예를 들어 산화물과 같은 절연체일 수 있다. 절연물질층(300)은 불투명하거나 또는 투명할 수 있다. 절연물질층(300)은, 예를 들어 산화물 또는 질화물일 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등일 수 있고, 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)의 일부 영역을 산소 플라즈마 공정을 이용하여 산화시켜 형성한 갈륨 산화물(GaxOy)일 수 있다. 이와 같은 절연물질층(300)을 구성하는 물질은 예시적이며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.The insulating material layer 300 may be, for example, an insulator such as an oxide. The insulating material layer 300 may be opaque or transparent. The insulating material layer 300 may be, for example, an oxide or a nitride, and may be, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like, and may include the first conductivity type semiconductor layer 112, the active layer 114, and the first layer. A portion of the two-conducting semiconductor layer 116 may be gallium oxide (GaxOy) formed by oxidizing a region using an oxygen plasma process. The material constituting the insulating material layer 300 is exemplary, and the technical spirit of the present invention is not limited thereto.

제1 본딩 패드(130)만을 리세스 영역(190)에 형성하고, 제2 본딩 패드(142)를 발광구조물(110) 상에 형성하는 경우, 리세스 영역(190) 뿐만 아니라 제2 본딩 패드(142)가 위치하는 발광구조물(110)의 부분 또한 실질적인 발광에 사용되지 못할 수 있는데, 이는 리세스 영역(190)은 활성층(114)이 제거된 곳이고, 제2 본딩 패드(142) 위치하는 부분에서는 활성층(114) 발광된 빛이 흡수될 수 있기 때문이다. 리세스 영역(190)을 도시한 것과 같이 발광다이오드(1)의 일측 전체에 걸쳐서 형성하지 않고, 제1 본딩 패드(130)에 대응하도록 형성하는 경우에도, 즉, 제1 본딩 패드(130)의 양옆(제2 방향(y 방향))에 리세스되지 않은 발광구조물(110)을 잔류하는 경우에도, 리세스되지 않은 발광구조물(110)의 부분에는 전류가 거의 공급되지 못하므로 실질적인 발광에 사용되지 못할 수 있다. 그러나, 리세스 영역(190)에 제1 본딩 패드(130)과 제2 본딩 패드(142)를 함께 형성하는 경우, 발광에 사용되지 않는 부분을 최소화할 수 있기 때문에, 광의 방출되는 발광구조물의 면적을 더 크게 하여 외부 양자효율을 증가시킬 수 있다. 이 경우, 연결 배선(144, 146)은 얇게 형성하여 빛이 흡수 되지 않고 투과되거나, 가늘게 만들어서 빛이 흡수되는 부분을 최소화시킬 수 있으며, 이는 연결 배선(144, 146)은 본딩 와이어가 연결되는 부분이 아니기 때문이다.When only the first bonding pads 130 are formed in the recess region 190, and the second bonding pads 142 are formed on the light emitting structure 110, not only the recess region 190 but also the second bonding pads ( The portion of the light emitting structure 110 where the 142 is located may also not be used for substantial light emission, which is the recess region 190 where the active layer 114 is removed and the portion where the second bonding pad 142 is located. This is because the light emitted from the active layer 114 can be absorbed. Even when the recess region 190 is formed to correspond to the first bonding pad 130 without being formed over the entire side of the light emitting diode 1, that is, the first bonding pad 130 may be formed. Even when the light emitting structure 110 which is not recessed in both sides (the second direction (y direction)) remains, a portion of the light emitting structure 110 which is not recessed is hardly supplied with current, so it is not used for actual light emission. You may not be able to. However, when the first bonding pads 130 and the second bonding pads 142 are formed together in the recessed region 190, since the portions not used for light emission can be minimized, the area of the light emitting structure that emits light can be minimized. Can be increased to increase the external quantum efficiency. In this case, the connecting wires 144 and 146 may be formed thin so that light is not absorbed without being absorbed or thinned to minimize a portion where light is absorbed, and the connecting wires 144 and 146 are connected to the bonding wires. Because this is not.

제1 전극(130)과 제2 전극(140)은 열증착, 전자빔 증착(e-beam evaporation), 스퍼터링(sputtering), 또는 화학기상증착(chemical vapor deposition)을 이용하여 형성할 수 있으며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 또한, 제1 전극(130)과 제2 전극(140)은 리프트 오프(lift-off), 도금법 등 다양한 방법을 이용하여 형성할 수 있다. 또한, 제1 전극(130)과 제2 전극(140)은 오믹 콘택을 향상시키기 위하여 열처리될 수 있다.The first electrode 130 and the second electrode 140 may be formed using thermal evaporation, e-beam evaporation, sputtering, or chemical vapor deposition. The technical idea of the present invention is not limited thereto. In addition, the first electrode 130 and the second electrode 140 may be formed using various methods such as a lift-off and a plating method. In addition, the first electrode 130 and the second electrode 140 may be heat treated to improve ohmic contact.

도시하지는 않았으나, 제2 전극(140)의 하측, 특히 연결 배선(144, 146)의 하측에는 반사 전극층을 더 포함할 수 있다. 상기 반사 전극층은 광을 반사하여 제2 전극(140)이 광을 흡수하는 것을 방지할 수 있다. 상기 반사 전극층은 알루미늄(Al), 은(Ag), 이들의 합금, 은(Ag)계 산화물(Ag-O) 또는 APC 합금(Ag, Pd, Cu를 포함하는 합금)을 포함할 수 있다. 또한, 상기 반사 전극층은 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir) 및 백금(Pt) 중의 적어도 어느 하나를 더 포함할 수 있다. 또한, 상기 반사 전극층은 전류 분산층(120)과 제2 전극(140) 사이의 오믹 접촉을 증가시키는 물질로 구성될 수 있다. 도시되지는 않았지만, 이러한 반사 전극층은 제1 전극(130)의 하측, 예를 들면 제1 전극(130)의 하측에도 형성될 수 있다.Although not shown, a reflective electrode layer may be further included below the second electrode 140, particularly below the connection lines 144 and 146. The reflective electrode layer may reflect light to prevent the second electrode 140 from absorbing light. The reflective electrode layer may include aluminum (Al), silver (Ag), alloys thereof, silver (Ag) oxides (Ag-O), or APC alloys (alloys including Ag, Pd, and Cu). In addition, the reflective electrode layer may further include at least one of rhodium (Rh), copper (Cu), palladium (Pd), nickel (Ni), ruthenium (Ru), iridium (Ir), and platinum (Pt). . In addition, the reflective electrode layer may be formed of a material for increasing ohmic contact between the current spreading layer 120 and the second electrode 140. Although not shown, the reflective electrode layer may be formed below the first electrode 130, for example, below the first electrode 130.

선택적으로, 상측 연결 배선(146)의 하측에 전류 저지층(160)이 위치할 수 있다. 즉, 전류 저지층(160)은 제2 전극(140) 중 전류 분산층(120)과 접촉하는 부분의 하단에 위치할 수 있다. 또한, 전류 저지층(160)은 상측 연결 배선(146)의 하측에서, 전류 분산층(120)과 제2 도전형 반도체층(116) 사이에 위치할 수 있다. 전류 저지층(160)은 상측 연결 배선(146)으로부터 직접적으로 하측 방향으로의 전류의 흐름을 저지시킬 수 있고 제1 전극(130)과 상대적으로 가까운 상측 연결 배선(146)의 부분에 전류가 집중되어 흐르는 것을 방지할 수 있다. 이에 따라, 전류 저지층(160)은 제2 도전형 반도체층(116)에 전류가 균일하게 분산되는 기능을 할 수 있다. 전류 저지층(160)은 상측 연결 배선(146)에 전체적으로 대응하여 형성될 수 있고, 상측 연결 배선(146)의 면적과 동일한 면적을 가지거나 더 큰 면적을 가질 수 있다. 전류 저지층(160)은 상측 연결 배선(146)의 형상과 대응하는 형상을 가질 수 있다. 전류 저지층(160)은, 예를 들어 산화물과 같은 절연체일 수 있다. 전류 저지층(160)은 불투명하거나 또는 투명할 수 있다. 전류 저지층(160)은, 예를 들어 산화물 또는 질화물일 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등일 수 있고, 제2 도전형 반도체층(116)의 일부 영역을 산소 플라즈마 공정을 이용하여 산화시켜 형성한 갈륨 산화물(GaxOy)일 수 있고, 제2 도전형 반도체층(116)의 일부 영역에 불순물을 주입하여 도전형을 바꾼 부분일 수 있다. 이와 같은 전류 저지층(160)을 구성하는 물질은 예시적이며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.In some embodiments, the current blocking layer 160 may be positioned below the upper connection wiring 146. That is, the current blocking layer 160 may be located at the bottom of the portion of the second electrode 140 that contacts the current spreading layer 120. In addition, the current blocking layer 160 may be positioned between the current spreading layer 120 and the second conductivity type semiconductor layer 116 under the upper connection wiring 146. The current blocking layer 160 may block the flow of current in the downward direction directly from the upper connection line 146 and concentrate current in a portion of the upper connection line 146 relatively close to the first electrode 130. It can be prevented from flowing. Accordingly, the current blocking layer 160 may function to uniformly distribute the current in the second conductive semiconductor layer 116. The current blocking layer 160 may be formed to correspond to the upper connection line 146 as a whole, and may have an area equal to or larger than that of the upper connection line 146. The current blocking layer 160 may have a shape corresponding to that of the upper connection wire 146. The current blocking layer 160 may be an insulator such as an oxide, for example. The current blocking layer 160 may be opaque or transparent. The current blocking layer 160 may be, for example, an oxide or a nitride, and may be, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like. It may be a gallium oxide (GaxOy) formed by oxidizing using the metal oxide, and may be a portion in which a conductive type is changed by injecting impurities into a portion of the second conductive semiconductor layer 116. The material constituting the current blocking layer 160 is exemplary, and the technical spirit of the present invention is not limited thereto.

제1 반사 부재(170)와 제2 반사 부재(180)는 기판(100)의 제2 면(104) 상에 위치할 수 있고, 활성층(114)으로부터 방출된 광을 반사시키는 기능을 수행할 수 있다. 도면에서는, 기판(100)의 제2 면(104)으로부터 제1 반사 부재(170)와 제2 반사 부재(180)의 순서로 위치하고 있으나, 이와 반대로 제2 반사 부재(180)와 제2 반사 부재(180)의 순서로 위치할 수 있다.The first reflecting member 170 and the second reflecting member 180 may be positioned on the second surface 104 of the substrate 100 and may function to reflect light emitted from the active layer 114. have. In the drawing, although the first reflective member 170 and the second reflective member 180 are positioned in order from the second surface 104 of the substrate 100, the second reflective member 180 and the second reflective member are opposite to each other. It may be located in the order of 180.

제1 반사 부재(170)는 분산 브래그 반사기(distributed Bragg reflector, DBR)일 수 있다. 제1 반사 부재(170)는 "mλ/4n" 의 두께를 각각 가지고 교대로 적층된 복수의 층들로 구성될 수 있다. 여기에서, λ는 방출되는 광의 파장, n은 매질의 굴절률, m은 홀수이다. 제1 반사 부재(170)은 저굴절률층(172)과 고굴절률층(174)의 적층 구조가 연속적으로 반복되어 적층 구조를 가질 수 있다. 저굴절률층(172)은, 예를 들어 실리콘 산화물(SiO2, 굴절률 1.4) 또는 알루미늄 산화물(Al2O3, 굴절률 1.6)을 포함할 수 있다. 고굴절률층(174)은, 예를 들어, 실리콘 질화물(Si3N4, 굴절률 2.05~2.25) 티타늄 질화물(TiO2, 굴절률 2 이상), 또는 Si-H(굴절률 3 이상)를 포함할 수 있다.The first reflecting member 170 may be a distributed Bragg reflector (DBR). The first reflective member 170 may be composed of a plurality of layers alternately stacked with a thickness of “mλ / 4n”. Is the wavelength of the emitted light, n is the refractive index of the medium, and m is the odd number. The first reflective member 170 may have a stacked structure by repeatedly stacking the low refractive index layer 172 and the high refractive index layer 174. The low refractive index layer 172 may include, for example, silicon oxide (SiO 2 , refractive index 1.4) or aluminum oxide (Al 2 O 3 , refractive index 1.6). The high refractive index layer 174 may include, for example, silicon nitride (Si 3 N 4 , refractive index 2.05 to 2.25) titanium nitride (TiO 2 , refractive index 2 or more), or Si—H (refractive index 3 or more). .

제2 반사 부재(180)는, 예를 들어 금속을 포함할 수 있고, 예를 들어 은(Ag), 알루미늄(Al), 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir), 백금(Pt) 또는 이들을 합금을 포함할 수 있다. 제2 반사 부재(180)는 단일층으로 구성되거나 또는 다중층으로 구성될 수 있다.The second reflective member 180 may include, for example, a metal, for example, silver (Ag), aluminum (Al), rhodium (Rh), copper (Cu), palladium (Pd), or nickel (Ni). ), Ruthenium (Ru), iridium (Ir), platinum (Pt) or an alloy thereof. The second reflective member 180 may be composed of a single layer or multiple layers.

도시하지는 않았으나 선택적으로(optionally), 반사 방지층이 전류 분산층(120) 상에 위치할 수 있다. 상기 반사 방지층)은 광의 내부 반사를 감소시키고, 내부에서 방출된 광을 산란 및 굴절시켜 외부로 더 용이하게 방출시키는 기능을 할 수 있다. 상기 반사 방지층은 울퉁불퉁한(roughened) 표면을 가질 수 있고, 규칙적인 패턴 또는 불규칙적 패턴일 수 있고, 또는 광결정(photonic crystal) 구조를 가질 수 있다. 상기 반사 방지층은 투명한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물(SiO2), 다공질 SiO2, KH2PO4(KDP), NH4H2PO4, CaCO3, BaB2O4, NaF, 및 Al2O3 중 적어도 어느 하나를 포함할 수 있다. 상기 반사 방지층은 전류 분산층(120) 상에 투명한 절연층을 형성하고, 상기 투명한 절연층을 식각하여 형성할 수 있다. 전류 분산층(120)이 형성되지 않은 경우, 상기 반사 방지층)은 제2 도전형 반도체층(116) 상에 형성될 수 있다. 상기 반사 방지층은 빛이 나오는 부분, 예를 들면 전류 분산층(120) 또는 제2 도전형 반도체층(116)보다는 굴절률이 작고, 빛이 나가는 부분, 즉 발광 다이오드(1)의 외부(예를 들면, 대기 또는 봉지재)보다는 굴절률이 큰 물질로 이루어질 수 있다. Although not shown optionally, an antireflection layer may be disposed on the current spreading layer 120. The anti-reflective layer) may function to reduce internal reflection of light and to more easily emit light by scattering and refracting the light emitted therein. The antireflective layer may have a roughened surface, may be a regular pattern or an irregular pattern, or may have a photonic crystal structure. The anti-reflection layer may include a transparent insulator, for example, silicon oxide (SiO 2 ), porous SiO 2 , KH 2 PO 4 (KDP), NH 4 H 2 PO 4 , CaCO 3 , BaB 2 O 4 , NaF And at least one of Al 2 O 3 . The anti-reflection layer may be formed by forming a transparent insulating layer on the current spreading layer 120 and etching the transparent insulating layer. When the current spreading layer 120 is not formed, the anti-reflection layer may be formed on the second conductive semiconductor layer 116. The anti-reflection layer has a lower refractive index than the portion where light is emitted, for example, the current dispersion layer 120 or the second conductivity type semiconductor layer 116, and the portion where the light is emitted, that is, the outside of the light emitting diode 1 (for example, , Atmosphere or encapsulant).

도시되지는 않았지만, 외부로부터의 전기적 단락 방지와 충격 방지를 위하여, 실리콘 산화막과 같은 봉지 부재(미도시)로 발광 다이오드(1)의 전체 구조를 덮을 수 있다.Although not shown, the entire structure of the light emitting diode 1 may be covered with an encapsulation member (not shown), such as a silicon oxide film, in order to prevent electrical shorts and impacts from the outside.

도 5는 본 발명의 일부 실시예들에 따른 발광 다이오드(1a)의 사시도이다. 도 6은 본 발명의 일부 실시예들에 따른 도 5의 발광 다이오드(1a)의 상면도이다. 도 7은 본 발명의 일부 실시예들에 따른 도 6의 선 VII-II을 따라 절취된 발광 다이오드(1a)의 단면도이다. 도 8은 본 발명의 일부 실시예들에 따른 도 6의 선 VIII-VIII을 따라 절취된 발광 다이오드(1a)의 단면도이다. 도 9는 본 발명의 일부 실시예들에 따른 도 6의 선 IX-IX을 따라 절취된 발광 다이오드(1a)의 단면도이다. 도 5 내지 도 9에 도시된 실시 예는 도 1 내지 도 4에 도시된 실시 예와 비교하여 제2 전극(140)의 형상 및 절연물질층(300)의 형상이 상이한 경우에 관한 것이다. 따라서 도 1 내지 도 4를 참조하여 설명한 실시 예와 중복되는 설명은 생략하기도 한다.5 is a perspective view of a light emitting diode 1a according to some embodiments of the present invention. 6 is a top view of the light emitting diode 1a of FIG. 5 in accordance with some embodiments of the present invention. FIG. 7 is a cross-sectional view of the light emitting diode 1a taken along line VII-II of FIG. 6 in accordance with some embodiments of the present invention. 8 is a cross-sectional view of the light emitting diode 1a taken along line VIII-VIII of FIG. 6 in accordance with some embodiments of the present invention. 9 is a cross-sectional view of the light emitting diode 1a taken along line IX-IX of FIG. 6 in accordance with some embodiments of the present invention. 5 to 9 relate to a case where the shape of the second electrode 140 and the shape of the insulating material layer 300 are different from those of FIGS. 1 to 4. Therefore, descriptions overlapping with the embodiments described with reference to FIGS. 1 to 4 may be omitted.

도 5 내지 도 9를 참조하면, 도 1 내지 도 4를 참조하면, 발광 다이오드(1a)는 기판(100) 및 기판(100)의 제1 면(102) 상에 위치한 발광구조물(110), 제1 전극(130) 및 제2 전극(140)을 포함한다. 제2 전극(140)은 제2 본딩 패드(142), 연결 배선(144, 146) 및 핑거부(148)를 포함할 수 있다. 절연물질층(300)은 바닥부(302), 측벽부(304) 및 상측부(306)를 포함할 수 있다. 5 to 9, referring to FIGS. 1 to 4, the light emitting diode 1a may include a light emitting structure 110 and a light emitting structure 110 disposed on the substrate 100 and the first surface 102 of the substrate 100. The first electrode 130 and the second electrode 140 is included. The second electrode 140 may include a second bonding pad 142, connection wires 144 and 146, and a finger part 148. The insulating material layer 300 may include a bottom portion 302, a sidewall portion 304, and an upper portion 306.

제2 전극(120)은 연결 배선(144, 146)이 제2 본딩 패드(142)와 제1 방향(x 방향)을 따라서 연장되며 연결되도록 형성된다. 또한 연결 배선(144, 146)은 발광구조물(110)의 리세스 영역(190)이 형성되는 일측과 연결되는 다른 타측에 인접하며 연장되어, 상기 일측과 대향하는 또 다른 타측에 인접하도록 연장될 수 있다. 절연물질층(300)은 바닥부(302)와 측벽부(304) 외에 상측부(306)를 더 포함할 수 있다. 상측부(306)는 상부 연결 배선(146)의 하부에 배치되어, 상측부(306)가 제2 도전형 반도체층(114) 또는 전류 분산층(120)과 직접 접촉하는 것을 방지하는 절연층의 기능을 할 수 있다. 상측부(306)는 측벽부(304)와 연결되며, 리세스 영역(190)이 형성되는 발광 다이오드(1)의 일측으로부터 상기 일측에 대향하는 타측에 인접하도록 전류분산층(120) 상에서 연장될 수 있다. 제2 전극(120)은 핑거부(148)를 더 포함할 수 있다. 핑거부(148)는 하부 연결 배선(144)과 연결되는 상부 연결 배선(146)의 일단의 반대인 타단으로부터 연장되며, 리세스 영역(190)을 향하여 제1 방향(x 방향)으로 연장되도록 형성될 수 있다. 즉, 핑거부(148)는 제2 전극(140) 중 전류 분산층(120)과 접촉하는 부분으로부터 발광 다이오드(1)의 상기 일측으로 연장될 수 있다. 핑거부(148)는 하부에 절연물질층(300)이 배치되지 않도록 형성되어, 제2 도전형 반도체층(114) 또는 전류 분산층(120)과 접촉하여 전류가 제2 도전형 반도체층(114)에 주입되도록 할 수 있다. 핑거부(148)는 전류를 전류 분산층(120) 또는 제2 도전형 반도체층(116)에 더 균일하게 분산시킬 수 있다. 따라서, 제2 전극(140)은 리세스 영역(190)이 형성되는 발광구조물(110)의 일측에 대향하는 발광구조물(110)의 타측에 인접하는 부분에서 전류 분산층(120) 또는 제2 도전형 반도체층(116)과 접촉하여, 제2 도전형 반도체층(116)과 전기적으로 연결될 수 있다. The second electrode 120 is formed such that the connection wires 144 and 146 extend in the first direction (x direction) and are connected to the second bonding pads 142. In addition, the connection lines 144 and 146 may be extended to be adjacent to the other side connected to one side where the recess region 190 of the light emitting structure 110 is formed, and may be extended to be adjacent to the other side opposite to the one side. have. The insulating material layer 300 may further include an upper portion 306 in addition to the bottom portion 302 and the sidewall portion 304. The upper portion 306 is disposed under the upper connection wiring 146 to prevent the upper portion 306 from directly contacting the second conductive semiconductor layer 114 or the current spreading layer 120. Can function. The upper portion 306 is connected to the sidewall portion 304 and extends from the one side of the light emitting diode 1 in which the recess region 190 is formed to be adjacent to the other side opposite to the one side on the current spreading layer 120. Can be. The second electrode 120 may further include a finger portion 148. The finger part 148 extends from the other end opposite to one end of the upper connection line 146 connected to the lower connection line 144 and is formed to extend in the first direction (x direction) toward the recess region 190. Can be. That is, the finger part 148 may extend from the portion of the second electrode 140 that contacts the current spreading layer 120 to the one side of the light emitting diode 1. The finger part 148 is formed so that the insulating material layer 300 is not disposed under the finger portion 148, so that the current comes into contact with the second conductive semiconductor layer 114 or the current spreading layer 120 so that the current flows in the second conductive semiconductor layer 114. ) Can be injected. The finger 148 may distribute the current more evenly to the current spreading layer 120 or the second conductivity type semiconductor layer 116. Accordingly, the second electrode 140 may be formed in the current spreading layer 120 or the second conductive portion at a portion adjacent to the other side of the light emitting structure 110 opposite to one side of the light emitting structure 110 in which the recess region 190 is formed. In contact with the type semiconductor layer 116, it may be electrically connected to the second conductivity type semiconductor layer 116.

절연물질층(300)은 제2 본딩 패드(142), 하부 연결 배선(144) 및 상부 연결 배선(146)에 전체적으로 대응하여 형성될 수 있고, 제2 본딩 패드(142), 하부 연결 배선(144) 및 상부 연결 배선(146)의 면적과 동일한 면적을 가지거나 더 큰 면적을 가질 수 있다. 연결 배선(144, 146)과 핑거부(148)는 얇게 형성하여 빛이 흡수 되지 않고 투과되거나, 가늘게 만들어서 빛이 흡수되는 부분을 최소화시킬 수 있다.The insulating material layer 300 may be formed to correspond to the second bonding pad 142, the lower connection wiring 144, and the upper connection wiring 146 as a whole, and the second bonding pad 142 and the lower connection wiring 144 may be formed. ) And have an area equal to or larger than that of the upper connection wiring 146. The connection wires 144 and 146 and the finger part 148 may be thinly formed so that light is not absorbed or transmitted or thinned to minimize a portion where light is absorbed.

선택적으로, 핑거부(148)의 하단에 전류 저지층(160)이 위치할 수 있다. 즉, 전류 저지층(160)은 제2 전극(140) 중 전류 분산층(120)과 접촉하는 부분의 하단에 위치할 수 있다. 또한, 전류 저지층(160)은 핑거부(148)의 하측에서, 전류 분산층(120)과 제2 도전형 반도체층(116) 사이에 위치할 수 있다. Optionally, the current blocking layer 160 may be located at the bottom of the finger portion 148. That is, the current blocking layer 160 may be located at the bottom of the portion of the second electrode 140 that contacts the current spreading layer 120. In addition, the current blocking layer 160 may be positioned between the current spreading layer 120 and the second conductivity type semiconductor layer 116 under the finger portion 148.

따라서, 제1 본딩 패드(130)와 제2 본딩 패드(142)를 모두 발광 다이오드(1a)의 일측에 형성되는 리세스 영역(190)에 형성하여도, 마치 제1 본딩 패드(130)와 제2 본딩 패드(142)가 각각 발광 다이오드(1a)의 일측 및 상기 일측에 대향하는 타측에 형성된 것과 동일한 효과를 내면서, 제2 본딩 패드(142)에 의하여 빛이 흡수되어 발광량이 감소하는 것을 방지할 수 있다. Accordingly, even when both the first bonding pad 130 and the second bonding pad 142 are formed in the recessed region 190 formed on one side of the light emitting diode 1a, the first bonding pad 130 and the first bonding pad 130 and the second bonding pad 142 are formed. While the second bonding pads 142 have the same effects as those formed on one side of the light emitting diode 1a and the other side opposite to the one side, respectively, light is prevented from being absorbed by the second bonding pads 142 to reduce the amount of emitted light. Can be.

도 10은 본 발명의 일부 실시예들에 따른 발광 다이오드(1b)의 사시도이다. 도 10에 도시된 실시 예는 도 5 내지 도 9에 도시된 실시 예와 비교하여 핑거부(148)의 형상이 상이한 경우에 관한 것이다. 따라서 도 5 내지 도 9를 참조하여 설명한 실시 예와 중복되는 설명은 생략하기도 한다. 10 is a perspective view of a light emitting diode 1b according to some embodiments of the present invention. The embodiment shown in FIG. 10 relates to a case where the shape of the finger portion 148 is different from that shown in FIGS. 5 to 9. Therefore, a description overlapping with the embodiment described with reference to FIGS. 5 to 9 may be omitted.

도 10을 참조하면, 발광 다이오드(1b)는 기판(100) 및 기판(100)의 제1 면(102) 상에 위치한 발광구조물(110), 제1 전극(130) 및 제2 전극(140)을 포함한다. 제2 전극(140)은 제2 본딩 패드(142), 연결 배선(144, 146) 및 핑거부(148)를 포함할 수 있다. Referring to FIG. 10, the light emitting diode 1b includes the light emitting structure 110, the first electrode 130, and the second electrode 140 positioned on the substrate 100 and the first surface 102 of the substrate 100. It includes. The second electrode 140 may include a second bonding pad 142, connection wires 144 and 146, and a finger part 148.

핑거부(148)는 리세스 영역(190)이 형성된 발광 다이오드(1b)의 일측에 대향하는 타측에 인접하는 상측 연결 배선(146)의 일단에서 상기 일단으로부터 대각선 방향의 발광구조물(110)의 모서리를 향하여 연장될 수 있다. 즉, 발광 다이오드(1b)의 대향하는 타측에 인접하는 상측 연결 배선(146)의 일단이 발광구조물(110)의 상면의 일측 모서리에 인접하는 경우, 핑거부(148)는 발광구조물(110)의 상기 일측 모서리와 대각선 방향으로 대향되는 타측 모서리를 향하여 연장될 수 있다. 이를 통하여 제1 전극(130)이 상기 타측 모서리에 인접하는 경우, 핑거부(148)가 제1 전극(130)을 향하여 연장되도록 형성할 수 있다. The finger part 148 is an edge of the light emitting structure 110 in a diagonal direction from one end of the upper connection wiring 146 adjacent to the other side of the light emitting diode 1b on which the recess region 190 is formed. It can extend toward. That is, when one end of the upper connection wiring 146 adjacent to the other side of the light emitting diode 1b is adjacent to one corner of the upper surface of the light emitting structure 110, the finger part 148 of the light emitting structure 110 is formed. It may extend toward the other corner opposite to the one corner in the diagonal direction. As a result, when the first electrode 130 is adjacent to the other edge, the finger part 148 may be formed to extend toward the first electrode 130.

도 11은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)를 포함하는 발광 다이오드 패키지(1000)의 단면도이다.11 is a cross-sectional view of a light emitting diode package 1000 including a light emitting diode 1 according to some embodiments of the present invention.

도 11을 참조하면, 발광 다이오드 패키지(1000)는 리드프레임(1100)상에 페이스트와 같은 접착 부재(1200)에 의해 부착된 발광 다이오드(1)를 포함한다. 발광 다이오드(1), 즉 발광 다이오드(1)의 전극들(130, 140)과 리드프레임(1100)은 본딩 와이어(1300)에 의하여 전기적으로 연결된다. 발광 다이오드(1)는 전체적으로 에폭시와 같은 투명 보호층(1400)으로 덮인다. 리드프레임(1100)을 통하여 전류가 제공되면, 발광 다이오드(1)의 발광구조물에서 광이 방출되고, 이어서 투명 보호층(1400)을 통하여 발광된다. 발광 다이오드(1)는 도 1 내지 도 4에서 개시된 발광 다이오드(1)뿐만 아니라, 도 5 내지 도 10에서 도시한 발광 다이오드(1a, 1b)들 또한 모두 적용 가능하다. 이러한, 발광 다이오드 패키지(1000)는 예시적이며, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. Referring to FIG. 11, the light emitting diode package 1000 includes a light emitting diode 1 attached to the lead frame 1100 by an adhesive member 1200 such as a paste. The light emitting diode 1, that is, the electrodes 130 and 140 and the lead frame 1100 of the light emitting diode 1 are electrically connected by the bonding wire 1300. The light emitting diode 1 is entirely covered with a transparent protective layer 1400 such as epoxy. When current is provided through the lead frame 1100, light is emitted from the light emitting structure of the light emitting diode 1, and then emitted through the transparent protective layer 1400. The light emitting diode 1 is applicable not only to the light emitting diode 1 disclosed in Figs. 1 to 4 but also to the light emitting diodes 1a and 1b shown in Figs. The light emitting diode package 1000 is exemplary, and the technical spirit of the present invention is not limited thereto.

상술한 실시예들에 있어서, 상기 발광 다이오드가 래터럴(lateral) 형태를 가지는 경우에 대하여 설명되었으나, 이는 예시적이다. 본 발명의 기술적 사상에 따른 발광 다이오드는 플립칩(flip-chip)형, 버티컬(vertical)형, 또는 다양한 형상을 가질 수 있음을 본 발명이 속하는 분야의 당업자는 이해할 수 있다.In the above-described embodiments, the case where the light emitting diode has a lateral shape has been described, but this is exemplary. Those skilled in the art may understand that the light emitting diode according to the spirit of the present invention may have a flip-chip type, a vertical type, or various shapes.

1, 1a, 1b : 발광 다이오드,
100: 기판, 102: 제1 면, 104: 제2 면, 106: 버퍼층,
110: 발광구조물, 112: 제1 도전형 반도체층, 114: 활성층,
116: 제2 도전형 반도체층, 120: 전류 분산층,
130: 제1 전극(제1 본딩 패드), 140: 제2 전극,
142: 본딩 패드, 144: 연결 배선, 146 : 핑거부
160: 전류 저지층, 170: 제1 반사 부재, 172: 저굴절률층, 174: 고굴절률층,
180: 제2 반사 부재, 190: 리세스 영역,
300 : 절연물질층, 302: 바닥부, 304: 측벽부, 306: 상측부1, 1a, 1b: light emitting diode,
100: substrate, 102: first side, 104: second side, 106: buffer layer,
110: light emitting structure, 112: first conductive semiconductor layer, 114: active layer,
116: second conductive semiconductor layer, 120: current spreading layer,
130: first electrode (first bonding pad), 140: second electrode,
142: bonding pads, 144: connection wiring, 146: finger portion
160: current blocking layer, 170: first reflective member, 172: low refractive index layer, 174: high refractive index layer,
180: second reflective member, 190: recessed region,
300: insulating material layer, 302: bottom portion, 304: side wall portion, 306: upper portion

Claims (10)

기판;
상기 기판 상에 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되는 발광구조물;
상기 제2 도전형 반도체층 상에 형성되는 전류분산층;
상기 발광구조물에 형성되어 상기 제1 도전형 반도체층을 노출하는 리세스 영역;
상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 본딩 패드를 포함하는 제1 전극; 및
상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 본딩 패드를 포함하는 제2 전극;을 포함하되,
상기 제1 본딩 패드 및 상기 제2 본딩 패드는, 상기 리세스 영역에 형성되는 발광 다이오드.Board;
A light emitting structure in which a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer formed on the substrate are sequentially stacked;
A current spreading layer formed on the second conductive semiconductor layer;
A recess region formed in the light emitting structure to expose the first conductive semiconductor layer;
A first electrode including a first bonding pad electrically connected to the first conductive semiconductor layer; And
And a second electrode including a second bonding pad electrically connected to the second conductive semiconductor layer.
The first bonding pad and the second bonding pad are formed in the recess area. 제1 항에 있어서,
상기 제2 전극은, 상기 제2 본딩 패드로부터 상기 전류분산층 상으로 연장되어 상기 제2 본딩 패드와 상기 제2 반도체 층을 전기적으로 연결시키는 연결 배선을 더 포함하는 것을 특징으로 하는 발광 다이오드.The method according to claim 1,
The second electrode further includes a connection line extending from the second bonding pad onto the current spreading layer to electrically connect the second bonding pad and the second semiconductor layer. 제2 항에 있어서,
상기 연결 배선의 일부분 및 상기 제2 본딩 패드의 하부에 형성되어, 상기 연결 배선 및 상기 제2 본딩 패드를 상기 제1 도전형 반도체층 및 상기 활성층과 전기적으로 절연시키는 절연물질층을 더 포함하는 것을 특징으로 하는 발광 다이오드.The method of claim 2,
And an insulating material layer formed under a portion of the connection line and under the second bonding pad to electrically insulate the connection line and the second bonding pad from the first conductive semiconductor layer and the active layer. A light emitting diode characterized in that. 제3 항에 있어서,
상기 절연물질층은 상기 리세스 영역에 의하여 노출되는 상기 제1 도전형 반도체층 상으로부터 상기 리세스 영역의 측벽을 따라서 상기 전류분산층 상으로 연장되는 것을 특징으로 하는 발광 다이오드. The method of claim 3,
And the insulating material layer extends from the first conductivity type semiconductor layer exposed by the recess region to the current spreading layer along sidewalls of the recess region. 제4 항에 있어서,
상기 리세스 영역은 상기 발광 다이오드의 일측에 위치하며,
상기 절연물질층은 상기 일측에 대향하는 타측에 인접하도록 상기 전류분산층 상에서 연장되는 것을 특징으로 하는 발광 다이오드.5. The method of claim 4,
The recess region is located at one side of the light emitting diode,
And the insulating material layer extends on the current spreading layer to be adjacent to the other side opposite to the one side. 제4 항에 있어서,
상기 리세스 영역의 측벽은 상기 기판에 대하여 경사를 이루는 것을 특징으로 하는 발광 다이오드.5. The method of claim 4,
And sidewalls of the recess regions are inclined with respect to the substrate. 제5 항에 있어서,
상기 제2 전극은, 상기 일측에 대향하는 상기 발광 다이오드의 타측에 인접하는 부분에서 상기 전류 분산층과 접촉하여, 상기 전류분산층을 통하여 상기 제2 도전형 반도체층과 전기적으로 연결되는 것을 특징으로 하는 발광 다이오드.6. The method of claim 5,
The second electrode may be in contact with the current spreading layer at a portion adjacent to the other side of the light emitting diode facing the one side, and electrically connected to the second conductive semiconductor layer through the current spreading layer. Light emitting diode. 제7 항에 있어서,
상기 전류 분산층과 접촉하는 상기 제2 전극의 부분의 하단에서, 상기 제2 도전형 반도체층과 상기 전류 분산층 사이에 위치하는 전류 저지층을 더 포함하는 것을 특징으로 하는 발광 다이오드.The method of claim 7, wherein
And at a lower end of the portion of the second electrode in contact with the current spreading layer, a current blocking layer positioned between the second conductive semiconductor layer and the current spreading layer. 제8 항에 있어서,
상기 전류 분산층과 접촉하는 상기 제2 전극의 부분으로부터 상기 일측으로 연장되어 상기 전류 분산층에 전류를 공급하는 핑거부를 더 포함하고,
상기 전류 저지층은 상기 핑거부의 하단에서, 상기 제2 도전형 반도체층과 상기 전류 분산층 사이에 위치하는 것을 특징으로 하는 발광 다이오드. The method of claim 8,
And a finger part extending from the portion of the second electrode in contact with the current spreading layer to one side to supply current to the current spreading layer,
And the current blocking layer is positioned between the second conductive semiconductor layer and the current spreading layer at a lower end of the finger portion. 기판; 상기 기판 상에 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되는 발광구조물; 상기 제2 도전형 반도체층 상에 형성되는 전류분산층; 상기 발광구조물에 형성되어 상기 제1 도전형 반도체층을 노출하는 리세스 영역; 상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 본딩 패드를 포함하는 제1 전극; 및 상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 본딩 패드를 포함하는 제2 전극;을 포함하되, 상기 제1 본딩 패드 및 상기 제2 본딩 패드는, 상기 리세스 영역에 형성되는 발광 다이오드;
상기 제1 본딩 패드, 상기 제2 본딩 패드, 또는 이들 모두와 와이어로 연결되는 리드프레임; 및
상기 발광 다이오드와 상기 리드프레임을 덮어 보호하는 투명 보호층;을 포함하는 발광 다이오드 패키지. Board; A light emitting structure in which a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer formed on the substrate are sequentially stacked; A current spreading layer formed on the second conductive semiconductor layer; A recess region formed in the light emitting structure to expose the first conductive semiconductor layer; A first electrode including a first bonding pad electrically connected to the first conductive semiconductor layer; And a second electrode including a second bonding pad electrically connected to the second conductive semiconductor layer, wherein the first bonding pad and the second bonding pad are formed in the recess region. ;
A lead frame connected to the first bonding pad, the second bonding pad, or both by wire; And
And a transparent protective layer covering and protecting the light emitting diode and the lead frame.
KR1020110002876A 2011-01-11 2011-01-11 Light emitting diode having bonding pads formed on recess region and light emitting diode package KR101204430B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110002876A KR101204430B1 (en) 2011-01-11 2011-01-11 Light emitting diode having bonding pads formed on recess region and light emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110002876A KR101204430B1 (en) 2011-01-11 2011-01-11 Light emitting diode having bonding pads formed on recess region and light emitting diode package

Publications (2)

Publication Number Publication Date
KR20120081511A KR20120081511A (en) 2012-07-19
KR101204430B1 true KR101204430B1 (en) 2012-11-26

Family

ID=46713647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110002876A KR101204430B1 (en) 2011-01-11 2011-01-11 Light emitting diode having bonding pads formed on recess region and light emitting diode package

Country Status (1)

Country Link
KR (1) KR101204430B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548422B2 (en) 2013-10-17 2017-01-17 Samsung Electronics Co., Ltd. Semiconductor light emitting device including a pad electrode spaced apart from a transparent electrode

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322066B (en) * 2014-07-10 2020-11-27 晶元光电股份有限公司 Photoelectric element and manufacturing method thereof
CN115472723A (en) * 2022-08-19 2022-12-13 厦门三安光电有限公司 Light-emitting diode and light-emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407773B1 (en) 2001-01-05 2003-12-01 럭스피아 주식회사 GaN LIGHT EMITTING DEVICE AND THE PACKAGE THEREOF

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407773B1 (en) 2001-01-05 2003-12-01 럭스피아 주식회사 GaN LIGHT EMITTING DEVICE AND THE PACKAGE THEREOF

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548422B2 (en) 2013-10-17 2017-01-17 Samsung Electronics Co., Ltd. Semiconductor light emitting device including a pad electrode spaced apart from a transparent electrode

Also Published As

Publication number Publication date
KR20120081511A (en) 2012-07-19

Similar Documents

Publication Publication Date Title
KR101169036B1 (en) Light emitting diode including current blocking layer and light emitting diode package
KR101300781B1 (en) Light emitting diode having current spreading layer with an opening and light emitting diode package
US9786814B2 (en) Ultraviolet light emitting device
KR101312403B1 (en) Light emitting diode having current blocking holes and light emitting diode package
KR20120129449A (en) Ultraviolet light emitting device
KR100999756B1 (en) Light emitting device and method for fabricating the same
KR101054984B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR20120078382A (en) Light emitting diode having reflective wall and its light emitting diode package
KR101204430B1 (en) Light emitting diode having bonding pads formed on recess region and light emitting diode package
KR101206523B1 (en) Light emitting diode having upper and lower fingers and light emitting diode package
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR101294824B1 (en) Light emitting diode having current blocking layer and its light emitting diode package
KR101961825B1 (en) Ultraviolet light-emitting device
KR101294823B1 (en) Light emitting diode having current blocking layer and light emitting diode package
KR101223226B1 (en) Light Emitting Diode having an open part and its Light Emitting Diode package
KR101204429B1 (en) Light Emitting Diode having reflective electrode, its Light Emitting Diode package and its manufacturing method
KR101148190B1 (en) Light emitting diode having recesses and light emitting diode package
KR101223225B1 (en) Light emitting diode having light extracting layer formed in boundary regions and light emitting diode package
KR101312404B1 (en) Light Emitting Diode having current blocking pattern and light Emitting Diode package
KR20120078377A (en) Light emitting diode having current blocking pattern and light emitting diode package
KR101081166B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR20120084563A (en) Area division type light emitting diode and its light emitting diode package
KR101148189B1 (en) Light emitting diode having finger and light emitting diode package
KR20120078386A (en) Light emitting diode having current blocking layer and light emitting diode package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee