KR20120078382A - Light emitting diode having reflective wall and its light emitting diode package - Google Patents

Light emitting diode having reflective wall and its light emitting diode package Download PDF

Info

Publication number
KR20120078382A
KR20120078382A KR1020100140666A KR20100140666A KR20120078382A KR 20120078382 A KR20120078382 A KR 20120078382A KR 1020100140666 A KR1020100140666 A KR 1020100140666A KR 20100140666 A KR20100140666 A KR 20100140666A KR 20120078382 A KR20120078382 A KR 20120078382A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
reflective wall
semiconductor layer
emitting diode
Prior art date
Application number
KR1020100140666A
Other languages
Korean (ko)
Inventor
김잔디
오병준
김창완
최공희
송준영
임미정
Original Assignee
갤럭시아포토닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 갤럭시아포토닉스 주식회사 filed Critical 갤럭시아포토닉스 주식회사
Priority to KR1020100140666A priority Critical patent/KR20120078382A/en
Publication of KR20120078382A publication Critical patent/KR20120078382A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting diode and a light emitting diode package including a reflective surface are provided to prevent a dark part at the edge of a chip by forming the reflective surface which is electrically connected to an electrode at the edge of the chip. CONSTITUTION: A light emitting structure(10) includes a first conductive semiconductor layer(11), an active layer(13), and a second conductive semiconductor layer(12). A first electrode(21) is electrically connected to the first conductive semiconductor layer. A second electrode(22) is electrically connected to the second conductive semiconductor layer. A reflective surface(30) surrounds the side of the light emitting structure for reflecting a light from the active layer. The reflective surface is formed by the same material as the first electrode.

Description

반사벽을 갖는 발광 다이오드 및 발광 다이오드 패키지{Light Emitting Diode having reflective wall and its Light Emitting Diode package}Light Emitting Diode having reflective wall and its Light Emitting Diode package

본 발명은 반사벽을 갖는 발광 다이오드 및 발광 다이오드 패키지에 관한 것으로서, 더욱 상세하게는, 칩의 테두리부에 메탈 반사벽을 형성하여 보조 전극의 역할 및 광 반사 역할을 할 수 있게 하는 반사벽을 갖는 발광 다이오드 및 발광 다이오드 패키지에 관한 것이다.The present invention relates to a light emitting diode and a light emitting diode package having a reflective wall, and more particularly, to a metal reflective wall formed at an edge of a chip, the reflective wall having a role of an auxiliary electrode and light reflection. A light emitting diode and a light emitting diode package.

발광다이오드는 공기에 비하여 높은 굴절율을 가지므로, 전자와 정공의 재결합으로 발생하는 광의 많은 부분이 소자 내부에 잔존하게 된다. 이러한 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등 여러 경로를 거치게 되며, 이에 따른 흡수에 의하여 외부양자효율이 감소된다. 이러한 외부양자효율의 증가를 위한 다양한 연구가 계속되고 있다.Since the light emitting diode has a higher refractive index than air, much of the light generated by the recombination of electrons and holes remains in the device. These photons pass through various paths such as a thin film, a substrate, and an electrode before escaping to the outside, and the external quantum efficiency is reduced by absorption. Various studies for increasing the external quantum efficiency are continuing.

특히, 발생된 광을 일정한 방향, 예를 들어 상방으로 모두 반사시킬 수 있는 구조가 칩 레벨에서 찾아 볼 수 없었기 때문에 발광 다이오드 칩의 측방으로 누출된 광으로 인해 반사 효율이 떨어지는 문제점이 있었다.In particular, since a structure capable of reflecting the generated light in a certain direction, for example, upwards, cannot be found at the chip level, there is a problem in that reflection efficiency is lowered due to light leaked to the side of the LED chip.

한편, 칩의 테두리부는 전극과의 거리가 멀어서 전류가 원활하게 공급되지 못하여 어두운 암부가 발생되고, 이로 인하여 전체적인 광추출 효율이 떨어지는 문제점이 있었다. On the other hand, the edge portion of the chip is far from the electrode, so that the dark current is not supplied smoothly, there is a problem that the overall light extraction efficiency is lowered.

본 발명이 이루고자 하는 기술적 과제는, 칩 레벨에서 발광구조물을 둘러싸는 반사벽을 형성하여 광을 효율적으로 반사시킬 수 있게 하고, 칩 테두리부에 전극과 전기적으로 연결되는 반사벽을 형성하여 칩 테두리부에서 발생되던 암부를 방지함으로써 전류를 골고루 분산시켜서 광추출 효율을 향상시킬 수 있게 하는 전류 저지층을 갖는 발광 다이오드 및 발광 다이오드 패키지를 제공하는 것이다.The technical problem to be achieved by the present invention is to form a reflective wall surrounding the light emitting structure at the chip level to efficiently reflect light, and to form a reflective wall electrically connected to the electrode at the chip edge to form a chip edge It is to provide a light emitting diode and a light emitting diode package having a current blocking layer that can improve the light extraction efficiency by evenly dispersing the current by preventing the dark portion generated in the.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반사벽을 갖는 발광 다이오드는, 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층이 순차적으로 적층된 발광구조물; 및 상기 활성층에서 발생된 광을 반사시킬 수 있도록 상기 발광구조물의 측면을 둘러싸는 반사벽;를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a light emitting diode having a reflective wall including: a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked; And a reflective wall surrounding the side surface of the light emitting structure to reflect light generated from the active layer.

본 발명의 일부 실시예들에 있어서, 본 발명의 사상에 따른 반사벽을 갖는 발광 다이오드는, 상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 전극;을 더 포함하여 이루어지고, 상기 제 1 전극은 상기 반사벽과 전기적으로 서로 연결될 수 있다.In some embodiments of the present invention, a light emitting diode having a reflective wall according to the spirit of the present invention includes: a first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductivity type semiconductor layer, wherein the first electrode may be electrically connected to the reflective wall.

또한, 본 발명의 사상에 따르면, 상기 제 1 전극은, 상기 제 1 도전형 반도체층의 메사 식각된 부분에 형성될 수 있다.In addition, according to the spirit of the present invention, the first electrode may be formed on the mesa-etched portion of the first conductivity-type semiconductor layer.

또한, 본 발명의 사상에 따르면, 상기 반사벽은 상기 제 1 전극과 동일한 재질이거나 금속재질인 것이 가능하다.In addition, according to the spirit of the present invention, the reflective wall may be made of the same material or metal material as the first electrode.

또한, 본 발명의 사상에 따르면, 상기 반사벽은, 상기 제 1 도전형 반도체층의 테두리 부분에 형성되는 칩 절단영역에 형성될 수 있다.In addition, according to the spirit of the present invention, the reflective wall may be formed in a chip cutting region formed at an edge of the first conductivity-type semiconductor layer.

또한, 본 발명의 사상에 따르면, 상기 반사벽은, 상기 제 1 전극과 동일한 높이로 일체 형성될 수 있다.In addition, according to the spirit of the present invention, the reflective wall may be integrally formed with the same height as the first electrode.

또한, 본 발명의 사상에 따르면, 상기 반사벽은, 상기 활성층에서 발생된 빛을 상방으로 반사시킬 수 있도록 소정 각도로 경사지게 형성될 수 있다.In addition, according to the spirit of the present invention, the reflective wall may be formed to be inclined at a predetermined angle to reflect the light generated from the active layer upward.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반사벽을 갖는 발광 다이오드 패키지는, 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층이 순차적으로 적층된 발광구조물; 및 상기 활성층에서 발생된 광을 반사시킬 수 있도록 상기 발광구조물의 측면을 둘러싸는 반사벽; 상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 전극;을 포함하는 발광 다이오드; 상기 제 1 전극 및/또는 제 2 전극과 전기적으로 연결되는 리드프레임; 및 상기 발광 다이오드와 리드프레임을 덮어 보호하는 투명 보호층;을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a light emitting diode package having a reflective wall, including: a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked; And a reflective wall surrounding a side surface of the light emitting structure to reflect light generated from the active layer. A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductive semiconductor layer. A lead frame electrically connected to the first electrode and / or the second electrode; And a transparent protective layer covering and protecting the light emitting diode and the lead frame.

본 발명의 반사벽을 갖는 발광 다이오드 및 발광 다이오드 패키지는, 광을 효율적으로 반사시킬 수 있고, 전류를 골고루 분산시켜서 광추출 효율을 향상시킬 수 있는 효과를 갖는 것이다.The light emitting diode and the light emitting diode package having the reflective wall of the present invention have the effect of being able to efficiently reflect light and evenly disperse current to improve light extraction efficiency.

도 1은 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드를 나타내는 평면도이다.
도 2는 도 1의 II-II선 단면도이다.
도 3은 도 2의 다른 실시예에 따른 반사벽을 갖는 발광 다이오드의 평면도이다.
도 4는 도 3의 사시도이다.
도 5는 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드의 칩 절단 상태를 나타내는 단면도이다.
도 6은 도 5의 다른 실시예에 따른 반사벽을 갖는 발광 다이오드의 칩 절단 상태를 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드 패키지를 나타내는 단면도이다.1 is a plan view illustrating a light emitting diode having a reflective wall according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.
3 is a plan view of a light emitting diode having a reflective wall according to another exemplary embodiment of FIG. 2.
4 is a perspective view of FIG. 3.
5 is a cross-sectional view illustrating a chip cutting state of a light emitting diode having a reflective wall according to an embodiment of the present invention.
6 is a cross-sectional view illustrating a chip cutting state of a light emitting diode having a reflective wall according to another exemplary embodiment of FIG. 5.
7 is a cross-sectional view showing a light emitting diode package having a reflective wall according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다. 본 명세서에서 동일한 부호는 동일한 요소를 지칭한다. 명세서 전체에 걸쳐서 층, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "하에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "하에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접적으로 연결되어", 또는 "직접적으로 하에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity of description. Like numbers refer to like elements herein. Throughout the specification, when referring to one component, such as a layer, region, or substrate, being located on, “connected”, or “under” another component, the one component is directly in another configuration. It may be interpreted that there may be other components in contact with or interposed between, or “on,” “connected”, or “under” an element. On the other hand, when one component is referred to as being located on another component "directly on", "directly connected", or "directly under", it is interpreted that there are no other components intervening therebetween. do.

도면에서 전류의 흐름은 실선 화살표로 도시되어 있고, 광의 진행은 점선 화살표로 도시되어 있다.In the figure the flow of current is shown by solid arrows and the progress of light is shown by dashed arrows.

도 1은 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드를 나타내는 평면도이고, 도 2는 도 1의 II-II선 단면도이고, 도 3은 도 2의 다른 실시예에 따른 반사벽을 갖는 발광 다이오드의 평면도이고, 도 4는 도 3의 사시도이다.1 is a plan view illustrating a light emitting diode having a reflective wall according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and FIG. 3 is a reflective wall according to another embodiment of FIG. 2. 4 is a plan view of the light emitting diode, and FIG. 4 is a perspective view of FIG. 3.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드(100)는, 기판(1)과, 투명 전극층(2)과, 발광구조물(10)과, 반사벽(30)을 포함하여 이루어지는 구성이다.1 to 4, a light emitting diode 100 having a reflective wall according to an embodiment of the present invention includes a substrate 1, a transparent electrode layer 2, a light emitting structure 10, and a reflective wall. It is a configuration including (30).

여기서, 상기 발광구조물(10)은, 제 1 도전형 반도체층(11), 활성층(13), 제 2 도전형 반도체층(12)이 순차적으로 적층된 것으로서, 상기 발광 구조물(10)은 기판(1) 상에 위치할 수 있고, 복수의 도전형 반도체층이 기판(1)을 기준으로 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 하나로 형성될 수 있다. 이하에서는 발광 구조물(10)이 n-p 접합 구조인 경우를 일 예로 설명하기로 한다.Here, the light emitting structure 10, the first conductive semiconductor layer 11, the active layer 13, and the second conductive semiconductor layer 12 are sequentially stacked, the light emitting structure 10 is a substrate ( 1) and a plurality of conductive semiconductor layers may be formed of any one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure based on the substrate 1. Hereinafter, a case in which the light emitting structure 10 is an n-p junction structure will be described as an example.

상기 발광 구조물(10)은 순차적으로 적층된 제 1 도전형 반도체층(11), 활성층(13), 및 제 2 도전형 반도체층(12)을 포함한다. 발광 구조물(10)은, 예를 들어 전자빔 증착(electron beam evaporation), 물리기상증착(physical vapor deposition, PVD), 화학기상증착(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 플라즈마 레이저 증착(plasma laser deposition, PLD), 듀얼 타입 열증착(dual-type thermal evaporator), 스퍼터링(sputtering), 유기금속 화학기상증착(metal organic chemical vapor deposition, MOCVD), 분자빔 에피택시(Molecular Beam Epitaxy, MBE), 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE) 등을 이용하여 형성할 수 있다.The light emitting structure 10 includes a first conductive semiconductor layer 11, an active layer 13, and a second conductive semiconductor layer 12 sequentially stacked. The light emitting structure 10 may be, for example, electron beam evaporation, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma enhanced CVD (PECVD) , Plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), or the like.

상기 발광구조물(10)에 순방향으로 전압을 인가하면, 활성층(13)의 전도대에 있는 전자와 가전자대에 있는 정공이 천이되어 재결합하고, 에너지 갭에 해당하는 에너지가 광으로 방출된다. 활성층(13)을 구성하는 물질의 종류에 따라서 방출되는 광의 파장이 결정된다. 또한, 제 1 도전형 반도체층(11) 및 제 2 도전형 반도체층(12)은 상기 인가되는 전압에 따라 전자 또는 정공을 활성층(13)에 제공하는 기능을 수행한다. 제 1 도전형 반도체층(11)과 제 2 도전형 반도체층(12)은 서로 다른 도전형을 가지도록 불순물들을 포함할 수 있다. 예를 들어 제 1 도전형 반도체층(11)은 n-형 불순물들을 포함할 수 있고, 제 2 도전형 반도체층(12)은 p-형 불순물들을 포함할 수 있다. 이러한 경우에는, 제 1 도전형 반도체층(11)은 전자를 제공할 수 있고, 제 2 도전형 반도체층(12)은 정공을 제공할 수 있다. 또한, 이와 반대로, 제 1 도전형 반도체층(11)이 p-형이고, 제 2 도전형 반도체층(12)이 n-형인 경우도 본 발명의 기술적 사상에 포함된다. 제 1 도전형 반도체층(11) 및 제 2 도전형 반도체층(12)은 각각 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 갈륨 질화물계 물질을 포함할 수 있다.When a voltage is applied to the light emitting structure 10 in the forward direction, electrons in the conduction band of the active layer 13 and holes in the valence band transition and recombine, and energy corresponding to the energy gap is emitted as light. The wavelength of the emitted light is determined by the kind of material constituting the active layer 13. In addition, the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 12 perform a function of providing electrons or holes to the active layer 13 according to the applied voltage. The first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 12 may include impurities to have different conductivity types. For example, the first conductivity type semiconductor layer 11 may include n-type impurities, and the second conductivity type semiconductor layer 12 may include p-type impurities. In this case, the first conductivity type semiconductor layer 11 may provide electrons, and the second conductivity type semiconductor layer 12 may provide holes. On the contrary, the technical concept of the present invention also includes the case where the first conductivity-type semiconductor layer 11 is p-type and the second conductivity-type semiconductor layer 12 is n-type. Each of the first conductive semiconductor layer 11 and the second conductive semiconductor layer 12 may include a group III-V compound material, and may include, for example, a gallium nitride-based material.

제 1 도전형 반도체층(11)은 n-형 도판트가 도핑된 n-형 반도체층으로 구현될 수 있고, 예를 들어 n-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제 1 도전형 반도체층(11)은 n-형 GaN을 포함할 수 있다. 상기 n-형 도판트는 실리콘(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나일 수 있다.The first conductivity type semiconductor layer 11 may be implemented as an n-type semiconductor layer doped with an n-type dopant, for example, n-type AlxInyGazN (0 ≦ x, y, z ≦ 1, x + y + z = 1). For example, the first conductivity type semiconductor layer 11 may include n-type GaN. The n-type dopant may be at least one of silicon (Si), germanium (Ge), tin (Sn), selenium (Se), and tellurium (Te).

제 2 도전형 반도체층(12)은 p-형 도판트가 도핑된 p-형 반도체층으로 구현될 수 있고, 예를 들어 p-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제 2 도전형 반도체층(12)은 p-형 GaN을 포함할 수 있다. 상기 n-형 도판트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 베릴륨(Be), 및 바륨(Ba) 중 적어도 어느 하나일 수 있다. 도시되지는 않았으나, 제 2 도전형 반도체층(12)은 광을 굴절하여 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다.The second conductivity-type semiconductor layer 12 may be implemented as a p-type semiconductor layer doped with a p-type dopant, for example, p-type AlxInyGazN (0 ≦ x, y, z ≦ 1, x + y + z = 1). For example, the second conductivity-type semiconductor layer 12 may include p-type GaN. The n-type dopant may be at least one of magnesium (Mg), zinc (Zn), calcium (Ca), strontium (Sr), beryllium (Be), and barium (Ba). Although not shown, the second conductive semiconductor layer 12 may have a concave-convex pattern (not shown) formed on the upper surface of the second conductive semiconductor layer 12 so as to be refracted and emitted to the outside.

상기 활성층(13)은 제 1 도전형 반도체층(11) 및 제 2 도전형 반도체층(12)에 비하여 낮은 에너지 밴드갭을 가지므로 발광을 활성화할 수 있다. 활성층(13)은 다양한 파장의 광을 방출할 수 있으며, 예를 들어 적외선, 가시 광선, 또는 자외선을 방출할 수 있다. 활성층(13)은 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있고, 예를 들어 InGaN 또는 AlGaN을 포함할 수 있다. 또한, 활성층(13)은 단일양자우물(single quantum well, SQW) 또는 다중양자우물(multi quantum well, MQW)을 포함할 수 있다. 활성층(13)은 양자 우물층과 양자 장벽층의 적층 구조를 가질 수 있고, 상기 양자 우물층과 상기 양자 장벽층의 갯수는 설계 상의 필요에 따라 다양하게 변경될 수 있다. 또한, 활성층(13)은, 예를 들어 GaN/InGaN/GaN MQW 구조 또는 GaN/AlGaN/GaN MQW 구조를 포함할 수 있다. 그러나 이는 예시적이며, 활성층(13)은 구성 물질에 따라 방출되는 광의 파장이 달라지며, 예를 들어, 인듐의 양이 약 22%의 경우에는 청색 광을 발광할 수 있고, 약 40%의 경우에는 녹색 광을 발광할 수 있다. 본 발명은 활성층(13)의 구성 물질에 대해 한정하는 것은 아니다.Since the active layer 13 has a lower energy band gap than the first conductive semiconductor layer 11 and the second conductive semiconductor layer 12, light emission may be activated. The active layer 13 may emit light of various wavelengths, and may emit infrared light, visible light, or ultraviolet light, for example. The active layer 13 may comprise a Group III-V compound material, for example AlxInyGazN (0 ≦ x, y, z ≦ 1, x + y + z = 1), for example It may include InGaN or AlGaN. In addition, the active layer 13 may include a single quantum well (SQW) or a multi quantum well (MQW). The active layer 13 may have a stacked structure of a quantum well layer and a quantum barrier layer, and the number of the quantum well layer and the quantum barrier layer may be variously changed according to design needs. In addition, the active layer 13 may include, for example, a GaN / InGaN / GaN MQW structure or a GaN / AlGaN / GaN MQW structure. However, this is exemplary, and the active layer 13 has a wavelength of light emitted according to the constituent material, for example, when the amount of indium is about 22%, it can emit blue light, and about 40% It can emit green light. The present invention is not limited to the constituent materials of the active layer 13.

상기 발광구조물(10)은 활성층(13), 및 제 2 도전형 반도체층(12)의 일부 영역이 제거된 메사(mesa) 영역을 가질 수 있고, 또한 제1 도전형 반도체층(11)의 일부가 제거될 수 있다. 활성층(13)은 상기 메사 영역에 한정되어 광을 방출할 수 있다. 상기 메사 영역을 형성함에 따라, 제1 도전형 반도체층(11)의 일부 영역이 노출될 수 있다. 상기 메사 영역은 유도결합 플라즈마 반응성 이온 식각(inductively coupled plasma reactive ion etching, ICP-RIE), 습식 식각 또는 건식 식각을 이용하여 형성할 수 있다.The light emitting structure 10 may have an active layer 13 and a mesa region from which a portion of the second conductivity-type semiconductor layer 12 is removed, and a portion of the first conductivity-type semiconductor layer 11. Can be removed. The active layer 13 may be limited to the mesa region to emit light. As the mesa region is formed, a portion of the first conductivity type semiconductor layer 11 may be exposed. The mesa region may be formed using inductively coupled plasma reactive ion etching (ICP-RIE), wet etching, or dry etching.

이러한 상기 발광구조물(10)은, 상기 기판(1) 위에 적층된다. 상기 기판(1)은, 사파이어(Al2O3), 실리콘 탄화물(SiC), 갈륨 질화물(GaN), 갈륨 비소(GaAs), 실리콘(Si), 게르마늄(Ge), 아연 산화물(ZnO), 마그네슘 산화물(MgO), 알루미늄 질화물(AlN), 붕산 질화물(BN), 갈륨 인화물(GaP), 인듐 인화물(InP), 리튬-알루미늄 산화물(LiAl2O3) 중 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(1)의 상면 및/또는 하면에는 광을 반사시킬 수 있는 요철 패턴(미도시)이 형성될 수 있으며, 상기 요철 패턴은 스트라이프 형태, 렌즈 형태, 기둥 형태, 뿔 형태 등 다양한 형상을 가질 수 있다.The light emitting structure 10 is stacked on the substrate 1. The substrate 1 may include sapphire (Al 2 O 3), silicon carbide (SiC), gallium nitride (GaN), gallium arsenide (GaAs), silicon (Si), germanium (Ge), zinc oxide (ZnO), magnesium oxide (MgO). ), Aluminum nitride (AlN), borate nitride (BN), gallium phosphide (GaP), indium phosphide (InP), lithium-aluminum oxide (LiAl2O3) may be included. Although not shown, an uneven pattern (not shown) may be formed on the top and / or bottom surface of the substrate 1, and the uneven pattern may have a stripe shape, a lens shape, a pillar shape, a horn shape, or the like. It may have various shapes.

또한, 상기 기판(1)의 일측 상에는 상기 기판(1)과 발광구조물(10) 사이의 격자 부정합을 완화하기 위한 버퍼층(미도시)이 위치할 수 있다. 버퍼층은 단일층 또는 다중층으로 형성될 수 있고, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, AlGaInN, AlInN 중 적어도 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(1) 또는 버퍼층 상에 언도프드(undoped) 반도체층(미도시)이 위치할 수 있고, 상기 언도프드 반도체층은 GaN를 포함할 수 있다.In addition, a buffer layer (not shown) may be positioned on one side of the substrate 1 to mitigate lattice mismatch between the substrate 1 and the light emitting structure 10. The buffer layer may be formed of a single layer or multiple layers, and may include, for example, at least one of GaN, InN, AlN, InGaN, AlGaN, AlGaInN, and AlInN. Although not shown, an undoped semiconductor layer (not shown) may be disposed on the substrate 1 or the buffer layer, and the undoped semiconductor layer may include GaN.

한편, 상기 제 1 전극(21)은, 상기 제 1 도전형 반도체층(11)에 전기적으로 연결되는 것이고, 제 2 전극(22)은, 상기 제 2 도전형 반도체층(12)에 전기적으로 연결되는 것이다.Meanwhile, the first electrode 21 is electrically connected to the first conductive semiconductor layer 11, and the second electrode 22 is electrically connected to the second conductive semiconductor layer 12. Will be.

여기서, 상기 제 1 전극(21)은 상기 메사 영역에 의하여 노출된 제 1 도전형 반도체층(11) 상에 위치할 수 있다. 제 1 전극(21)은 제 1 도전형 반도체층(11)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브(carbon nano tube)를 포함할 수 있다. 제 1 전극(21)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ti/Al, Cr/Au, Ti/Au, Au/Sn과 같은 다중층으로 구성될 수 있다. 제 1 전극(21)은 패키지 공정에서 본딩 와이어가 연결될 수 있다.Here, the first electrode 21 may be located on the first conductivity type semiconductor layer 11 exposed by the mesa region. The first electrode 21 may include a material forming an ohmic contact with the first conductive semiconductor layer 11. For example, gold (Au), silver (Ag), aluminum (Al), and palladium (Pd) may be used. ), Titanium (Ti), chromium (Cr), nickel (Ni), tin (Sn), chromium (Cr), platinum (Pt), tungsten (W), cobalt (Co), iridium (Ir), rhodium (Rh) ), Ruthenium (Ru), zinc (Zn), magnesium (Mg) or alloys thereof, and may include, for example, carbon nanotubes. The first electrode 21 may be composed of a single layer or multiple layers, for example, may be composed of multiple layers such as Ti / Al, Cr / Au, Ti / Au, Au / Sn. Bonding wires may be connected to the first electrode 21 in the packaging process.

또한, 상기 제 2 전극(22)은 투명 전극층(2) 상에 위치할 수 있다. 제 1 전극(21)과 제 2 전극(22)은 서로 대향하도록 위치할 수 있다. 제 2 전극(22)은 투명 전극층(2)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브를 포함할 수 있다. 제 2 전극(22)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ni/Au, Pd/Au, Pd/Ni 과 같은 다중층으로 구성될 수 있다. 제 2 전극(22)은 패키지 공정에서 본딩 와이어가 연결될 수 있다.In addition, the second electrode 22 may be positioned on the transparent electrode layer 2. The first electrode 21 and the second electrode 22 may be positioned to face each other. The second electrode 22 may include a material forming an ohmic contact with the transparent electrode layer 2. For example, gold (Au), silver (Ag), palladium (Pd), titanium (Ti), nickel ( Ni), tin (Sn), chromium (Cr), platinum (Pt), tungsten (W), cobalt (Co), iridium (Ir), rhodium (Rh), ruthenium (Ru), zinc (Zn), magnesium ( Mg) or an alloy thereof, and may include, for example, carbon nanotubes. The second electrode 22 may be composed of a single layer or multiple layers, and may be composed of multiple layers such as Ni / Au, Pd / Au, and Pd / Ni. Bonding wires may be connected to the second electrode 22 in the packaging process.

제 1 전극(21)과 제 2 전극(22)은 열증착, 전자빔 증착(e-beam evaporation), 스퍼터링(sputtering), 또는 화학기상증착(chemical vapor deposition)을 이용하여 형성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 제 1 전극(21)과 제 2 전극(22)은 리프트 오프(lift-off), 도금법 등 다양한 방법을 이용하여 형성할 수 있다. 또한, 제 1 전극(21)과 제 2 전극(22)은 오믹 콘택을 향상시키기 위하여 열처리될 수 있다.The first electrode 21 and the second electrode 22 may be formed using thermal evaporation, e-beam evaporation, sputtering, or chemical vapor deposition. This is not limited to this. In addition, the first electrode 21 and the second electrode 22 may be formed using various methods such as a lift-off and a plating method. In addition, the first electrode 21 and the second electrode 22 may be heat treated to improve ohmic contact.

제 2 전극(22)은 제 1 전극(21)을 향하여 연장된 전극 핑거(F)를 더 포함할 수 있다. 핑거(F)는 전류를 투명 전극층(2)에 더 균일하게 분산시킬 수 있다. 상기 핑거(F)는 제 2 전극(22)과 동일한 물질로 형성될 수 있고, 제 2 전극(22)과 동시에 형성될 수 있다.The second electrode 22 may further include an electrode finger F extending toward the first electrode 21. The finger F can distribute the current more evenly to the transparent electrode layer 2. The finger F may be formed of the same material as the second electrode 22 and may be formed simultaneously with the second electrode 22.

제 2 전극(22)의 하측에는 반사 전극층(미도시)을 더 포함할 수 있다. 상기 반사 전극층은 광을 반사하여 제 2 전극(22)이 광을 흡수하는 것을 방지할 수 있다. 상기 반사 전극층은 알루미늄(Al), 은(Ag), 이들의 합금, 은(Ag)계 산화물(Ag-O) 또는 APC 합금(Ag, Pd, Cu를 포함하는 합금)을 포함할 수 있다. 또한, 상기 반사 전극층은 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir) 및 백금(Pt) 중의 적어도 어느 하나를 더 포함할 수 있다. 또한, 상기 반사 전극층은 투명 전극층(2)과 제 2 전극(22) 사이의 오믹 접촉을 증가시키는 물질로 구성될 수 있다. 도시되지는 않았지만, 이러한 반사 전극층은 제 1 전극(21)의 하측에도 형성될 수 있다.A lower side of the second electrode 22 may further include a reflective electrode layer (not shown). The reflective electrode layer may reflect light to prevent the second electrode 22 from absorbing light. The reflective electrode layer may include aluminum (Al), silver (Ag), alloys thereof, silver (Ag) oxides (Ag-O), or APC alloys (alloys including Ag, Pd, and Cu). In addition, the reflective electrode layer may further include at least one of rhodium (Rh), copper (Cu), palladium (Pd), nickel (Ni), ruthenium (Ru), iridium (Ir), and platinum (Pt). . In addition, the reflective electrode layer may be formed of a material for increasing ohmic contact between the transparent electrode layer 2 and the second electrode 22. Although not shown, the reflective electrode layer may also be formed below the first electrode 21.

한편, 선택적으로 설치되는 상기 투명 전극층(2)은 제 2 도전형 반도체층(12) 상에 위치하는 것으로서, 제 2 전극(22)으로부터 주입되는 전류를 제 2 도전형 반도체층(12)에 대하여 균일하게 분산하는 기능을 수행할 수 있다. 투명 전극층(2)은 전체적으로 패턴이 없는 박막 형태를 가지거나 또는 일정한 패턴 형태를 가질 수 있다. 상기 투명 전극층(2)은 제 2 도전형 반도체층(12)과의 접착성을 위해 메쉬(mesh) 구조의 패턴으로 형성될 수 있다. 투명 전극층(2)은 투명하고 전도성이 있는 물질을 포함할 수 있다. 투명 전극층(2)은 금속을 포함할 수 있고, 예를 들어 니켈(Ni)과 금(Au)의 복합층일 수 있다. 또한, 투명 전극층(2)은 산화물을 포함할 수 있고, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), AZO(aluminum zinc oxide), IAZO(indium aluminum zinc oxide), GZO(gallium zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(aluminum tin oxide), IWO(indium tungsten oxide), CIO(cupper indium oxide), MIO(magnesium indium oxide), MgO, ZnO, In2O3, TiTaO2, TiNbO2, TiOx, RuOx, 및 IrOx 중 적어도 어느 하나를 포함할 수 있다. 투명 전극층(2)은 예를 들어 증착(Evaporation) 또는 스퍼터링을 이용하여 형성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 투명 전극층(2)은 광을 굴절하여 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다.Meanwhile, the transparent electrode layer 2, which is selectively provided, is positioned on the second conductive semiconductor layer 12, and the current injected from the second electrode 22 is applied to the second conductive semiconductor layer 12. It can perform the function of uniformly dispersing. The transparent electrode layer 2 may have a thin film shape without a pattern as a whole or may have a constant pattern shape. The transparent electrode layer 2 may be formed in a pattern of a mesh structure for adhesion to the second conductive semiconductor layer 12. The transparent electrode layer 2 may include a transparent and conductive material. The transparent electrode layer 2 may include a metal, and may be, for example, a composite layer of nickel (Ni) and gold (Au). In addition, the transparent electrode layer 2 may include an oxide, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), aluminum zinc oxide (AZO), or indium (AZO) aluminum zinc oxide (GZO), gallium zinc oxide (GZO), indium gallium oxide (IGO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum tin oxide (ATO), indium tungsten oxide (IGWO), CIO (cupper indium oxide), MIO (magnesium indium oxide), MgO, ZnO, In2O3, TiTaO2, TiNbO2, TiOx, RuOx, and may include at least one of IrOx. The transparent electrode layer 2 may be formed using, for example, evaporation or sputtering, but the present invention is not limited thereto. In addition, an uneven pattern (not shown) may be formed on the upper surface of the transparent electrode layer 2 so as to refract light to be emitted to the outside.

한편, 상기 반사벽(30)은, 상기 활성층(13)에서 발생된 광을 반사시킬 수 있도록 상기 발광구조물(10)의 측면을 둘러싸는 것으로서, 상기 제 1 전극(21)은 상기 반사벽(30)과 전기적으로 서로 연결될 수 있다.Meanwhile, the reflective wall 30 surrounds the side surface of the light emitting structure 10 to reflect the light generated by the active layer 13, and the first electrode 21 is the reflective wall 30. ) May be electrically connected to each other.

상기 제 1 전극(21)은, 상기 제 1 도전형 반도체층(11)의 메사 식각된 부분(A1)에 형성될 수 있고, 상기 반사벽(30)은 상기 제 1 전극(21)과 동일한 재질인 금속재질로 제작될 수 있다.The first electrode 21 may be formed in the mesa etched portion A1 of the first conductivity-type semiconductor layer 11, and the reflective wall 30 is made of the same material as the first electrode 21. It may be made of a phosphorous metal material.

즉, 상기 반사벽(30)은, 예를 들어 금(Au), 은(Ag), 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브를 포함할 수 있다.That is, the reflective wall 30 is, for example, gold (Au), silver (Ag), palladium (Pd), titanium (Ti), nickel (Ni), tin (Sn), chromium (Cr), platinum ( Pt), tungsten (W), cobalt (Co), iridium (Ir), rhodium (Rh), ruthenium (Ru), zinc (Zn), magnesium (Mg) or alloys thereof, for example It may include carbon nanotubes.

또한, 상기 반사벽(30)은, 광 반사율이 좋은 알루미늄(Al), 은(Ag), 이들의 합금, 은(Ag)계 산화물(Ag-O) 또는 APC 합금(Ag, Pd, Cu를 포함하는 합금)을 포함할 수 있다. 또한, 반사 전극층(142)은 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir) 및 백금(Pt) 중의 적어도 어느 하나를 더 포함할 수 있다. In addition, the reflective wall 30 includes aluminum (Al), silver (Ag), alloys thereof, silver (Ag) -based oxides (Ag-O) or APC alloys (Ag, Pd, Cu) having good light reflectance. To an alloy). In addition, the reflective electrode layer 142 may further include at least one of rhodium (Rh), copper (Cu), palladium (Pd), nickel (Ni), ruthenium (Ru), iridium (Ir), and platinum (Pt). Can be.

따라서, 도 2에 도시된 바와 같이, 상기 활성층(13)으로부터 방출된 광이 상기 반사벽(30)에 의해 상방으로 반사되어 광반사 효율을 향상시킬 수 있는 것은 물론, 상기 반사벽(30)이 마치 상술된 핑거(F)의 역할을 수행함으로써 어두운 암부가 발생되던 칩의 테두리부에 전류를 골고루 분산시켜서 칩의 테두리부를 밝게 하여 광추출 효율을 향상시킬 수 있는 것이다.Therefore, as shown in FIG. 2, the light emitted from the active layer 13 is upwardly reflected by the reflective wall 30 to improve the light reflection efficiency, and of course, the reflective wall 30 It is possible to improve the light extraction efficiency by brightening the edge of the chip by distributing the current evenly to the edge of the chip where the dark dark portion is generated by acting as the above-described finger (F).

한편, 상기 반사벽(30)은, 상기 제 1 도전형 반도체층(11)의 테두리 부분에 형성되는 칩 절단영역(A2)에 형성되는 것으로서, 도 5에 도시된 바와 같이, 칩 절단영역(A2) 내의 절단라인(L)을 따라 칩과 칩, 즉 발광 다이오드(100)와 웨이퍼 상태에서 이웃하는 발광 다이오드(100)가 서로 절단되는 것이 가능하고, 도 6에 도시된 바와 같이, 이러한 절단 과정에서 상기 반사벽(50)의 외곽 형태가 결정되는 것도 가능하다.Meanwhile, the reflective wall 30 is formed in the chip cutting region A2 formed at the edge of the first conductivity-type semiconductor layer 11, and as shown in FIG. 5, the chip cutting region A2. The chip and the chip, that is, the light emitting diodes 100 and the neighboring light emitting diodes 100 in the wafer state can be cut along each other along the cutting line L in Fig. 6), and as shown in FIG. It is also possible to determine the outer shape of the reflective wall 50.

또한, 도 3 및 도 4에 도시된 바와 같이, 상기 반사벽(40)은, 상기 제 1 전극(51)과 동일한 높이로 일체 형성되는 것도 가능하다.3 and 4, the reflective wall 40 may be integrally formed at the same height as the first electrode 51.

또한, 도 2에 도시된 바와 같이, 상기 반사벽(30)은, 상기 활성층에서 발생된 빛을 상방으로 반사시킬 수 있도록 소정 각도(K)로 경사지게 형성될 수 있는 것이다.In addition, as shown in FIG. 2, the reflective wall 30 may be formed to be inclined at a predetermined angle K to reflect the light generated from the active layer upward.

상술한 실시예들에 있어서, 상기 발광 다이오드가 래터럴(lateral) 형태를 가지는 경우에 대하여 설명되었으나, 이는 예시적이다. 본 발명의 기술적 사상에 따른 발광 다이오드는 플립칩(flip-chip)형, 버티컬(vertical)형, 또는 다양한 형상을 가질 수 있음을 본 발명이 속하는 분야의 당업자는 이해할 수 있다.In the above-described embodiments, the case where the light emitting diode has a lateral shape has been described, but this is exemplary. Those skilled in the art may understand that the light emitting diode according to the spirit of the present invention may have a flip-chip type, a vertical type, or various shapes.

도 7은 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드 패키지를 나타내는 단면도이다.7 is a cross-sectional view showing a light emitting diode package having a reflective wall according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반사벽을 갖는 발광 다이오드 패키지(1000)는, 상술된 발광 다이오드(100)와, 상기 제 1 전극(21) 및/또는 제 2 전극(22)과 와이어(200)를 통해 전기적으로 연결되는 리드프레임(300) 및 상기 발광 다이오드(10)와 리드프레임(300)을 덮어 보호하는 투명 보호층(400)을 포함하여 이루어지는 것을 특징으로 한다.As shown in FIG. 7, the LED package 1000 having the reflective wall according to the embodiment of the present invention includes the LED 100 described above, the first electrode 21, and / or the second electrode. And a lead protective layer 300 electrically connected to the lead frame 300 through the wire 200 and the transparent protective layer 400 covering and protecting the light emitting diode 10 and the lead frame 300. .

따라서, 상기 리드프레임(300)을 통하여 전류가 제공되면, 발광 다이오드(100)의 발광 구조물에서 광이 방출되고, 이어서 투명 보호층(400)을 통하여 발광된다. 이러한, 발광 다이오드 패키지(1000)는 예시적이며, 본 발명은 기술적 사상은 이에 한정되는 것은 아니다.Therefore, when a current is provided through the lead frame 300, light is emitted from the light emitting structure of the light emitting diode 100, and then emitted through the transparent protective layer 400. Such a light emitting diode package 1000 is exemplary, and the present invention is not limited thereto.

1: 기판 2: 투명 전극층
10: 발광구조물 11: 제 1 도전형 반도체층
12: 제 2 도전형 반도체층 13: 활성층
21, 51: 제 1 전극 22: 제 2 전극
30, 40, 50: 반사벽 A2: 칩 절단영역
L: 절단라인 K: 각도
100: 발광 다이오드 200: 와이어
300: 리드프레임 400: 투명 보호층
1000: 발광 다이오드 패키지1: Substrate 2: Transparent Electrode Layer
10: light emitting structure 11: first conductive semiconductor layer
12: second conductive semiconductor layer 13: active layer
21, 51: first electrode 22: second electrode
30, 40, 50: reflective wall A2: chip cutting area
L: cutting line K: angle
100: light emitting diode 200: wire
300: lead frame 400: transparent protective layer
1000: light emitting diode package

Claims (9)

제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 포함하는 발광구조물; 및
상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 전극;
상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 전극; 및
상기 활성층에서 발생된 광을 반사시킬 수 있도록 상기 발광구조물의 측면을 둘러싸는 반사벽;
를 포함하여 이루어지는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And
A first electrode electrically connected to the first conductive semiconductor layer;
A second electrode electrically connected to the second conductivity type semiconductor layer; And
A reflective wall surrounding a side surface of the light emitting structure to reflect light generated from the active layer;
Light emitting diode having a reflective wall comprising a. 제 1 항에 있어서,
상기 제 1 전극은 상기 반사벽과 전기적으로 서로 연결되는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method of claim 1,
And the first electrode is electrically connected to the reflective wall. 제 1 항에 있어서,
상기 제 1 전극은, 상기 제 1 도전형 반도체층의 메사 식각된 부분에 형성되는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method of claim 1,
The first electrode is a light emitting diode having a reflective wall, characterized in that formed in the mesa etched portion of the first conductive semiconductor layer. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반사벽은 상기 제 1 전극과 동일한 재질인 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method according to any one of claims 1 to 3,
The reflective wall is a light emitting diode having a reflective wall, characterized in that the same material as the first electrode. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반사벽은 금속재질인 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method according to any one of claims 1 to 3,
The reflective wall is a light emitting diode having a reflective wall, characterized in that the metal material. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반사벽은, 상기 제 1 도전형 반도체층의 테두리 부분에 형성되는 칩 절단영역에 형성되는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method according to any one of claims 1 to 3,
The reflective wall is a light emitting diode having a reflective wall, characterized in that formed in the chip cutting area formed in the edge portion of the first conductivity-type semiconductor layer. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반사벽은, 상기 제 1 전극과 동일한 높이로 일체 형성되는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method according to any one of claims 1 to 3,
The reflective wall is a light emitting diode having a reflective wall, characterized in that formed integrally with the same height as the first electrode. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반사벽은, 상기 활성층에서 발생된 빛을 상방으로 반사시킬 수 있도록 소정 각도로 경사지게 형성되는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드.The method according to any one of claims 1 to 3,
The reflective wall is a light emitting diode having a reflective wall, characterized in that formed to be inclined at a predetermined angle so as to reflect the light generated in the active layer upward. 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 포함하는 발광구조물; 및 상기 활성층에서 발생된 광을 반사시킬 수 있도록 상기 발광구조물의 측면을 둘러싸는 반사벽; 상기 제 1 도전형 반도체층에 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층에 전기적으로 연결되는 제 2 전극;을 포함하는 발광 다이오드;
상기 제 1 전극, 제 2 전극 또는 이들 모두와 전기적으로 연결되는 리드프레임; 및
상기 발광 다이오드와 리드프레임을 덮어 보호하는 투명 보호층;
을 포함하는 것을 특징으로 하는 반사벽을 갖는 발광 다이오드 패키지.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And a reflective wall surrounding a side surface of the light emitting structure to reflect light generated from the active layer. A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductive semiconductor layer.
A lead frame electrically connected to the first electrode, the second electrode, or both; And
A transparent protective layer covering and protecting the light emitting diode and the lead frame;
The light emitting diode package having a reflective wall, comprising: a.
KR1020100140666A 2010-12-31 2010-12-31 Light emitting diode having reflective wall and its light emitting diode package KR20120078382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140666A KR20120078382A (en) 2010-12-31 2010-12-31 Light emitting diode having reflective wall and its light emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140666A KR20120078382A (en) 2010-12-31 2010-12-31 Light emitting diode having reflective wall and its light emitting diode package

Publications (1)

Publication Number Publication Date
KR20120078382A true KR20120078382A (en) 2012-07-10

Family

ID=46711743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140666A KR20120078382A (en) 2010-12-31 2010-12-31 Light emitting diode having reflective wall and its light emitting diode package

Country Status (1)

Country Link
KR (1) KR20120078382A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077696A (en) * 2012-12-14 2014-06-24 서울바이오시스 주식회사 Enhancement in the light extraction efficiencies of Light Emitting Diode by adoption of reflection layer
WO2018106030A1 (en) * 2016-12-06 2018-06-14 엘지이노텍 주식회사 Light emitting device
KR20200108522A (en) 2019-03-05 2020-09-21 엘지전자 주식회사 a Moving robot and Controlling method for the moving robot
KR20210005986A (en) 2019-03-05 2021-01-15 엘지전자 주식회사 a Moving robot and Controlling method for the moving robot
KR20210028325A (en) 2019-09-03 2021-03-12 엘지전자 주식회사 Moving robot and Controlling method for the moving robot

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077696A (en) * 2012-12-14 2014-06-24 서울바이오시스 주식회사 Enhancement in the light extraction efficiencies of Light Emitting Diode by adoption of reflection layer
WO2018106030A1 (en) * 2016-12-06 2018-06-14 엘지이노텍 주식회사 Light emitting device
US10950756B2 (en) 2016-12-06 2021-03-16 Lg Innotek Co., Ltd. Light emitting device including a passivation layer on a light emitting structure
KR20200108522A (en) 2019-03-05 2020-09-21 엘지전자 주식회사 a Moving robot and Controlling method for the moving robot
KR20210005986A (en) 2019-03-05 2021-01-15 엘지전자 주식회사 a Moving robot and Controlling method for the moving robot
KR20210028325A (en) 2019-09-03 2021-03-12 엘지전자 주식회사 Moving robot and Controlling method for the moving robot

Similar Documents

Publication Publication Date Title
KR101169036B1 (en) Light emitting diode including current blocking layer and light emitting diode package
US20110284823A1 (en) Semiconductor light emitting device
KR101300781B1 (en) Light emitting diode having current spreading layer with an opening and light emitting diode package
KR101312403B1 (en) Light emitting diode having current blocking holes and light emitting diode package
US20130146920A1 (en) Ultraviolet light emitting device
KR101134802B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR20120078382A (en) Light emitting diode having reflective wall and its light emitting diode package
KR101294824B1 (en) Light emitting diode having current blocking layer and its light emitting diode package
KR20150141790A (en) Light emitting deviceand light emitting device package thereof
KR102250516B1 (en) Light emitting device
KR101206523B1 (en) Light emitting diode having upper and lower fingers and light emitting diode package
KR101204429B1 (en) Light Emitting Diode having reflective electrode, its Light Emitting Diode package and its manufacturing method
KR101223226B1 (en) Light Emitting Diode having an open part and its Light Emitting Diode package
KR101294823B1 (en) Light emitting diode having current blocking layer and light emitting diode package
KR102042171B1 (en) Light emitting device and light emitting device package
KR101223225B1 (en) Light emitting diode having light extracting layer formed in boundary regions and light emitting diode package
KR20160145413A (en) Red light emitting device and method for fabricating the same, and light emitting device package
KR20120084563A (en) Area division type light emitting diode and its light emitting diode package
KR101204430B1 (en) Light emitting diode having bonding pads formed on recess region and light emitting diode package
KR101312404B1 (en) Light Emitting Diode having current blocking pattern and light Emitting Diode package
KR20120078377A (en) Light emitting diode having current blocking pattern and light emitting diode package
KR101148190B1 (en) Light emitting diode having recesses and light emitting diode package
KR102237137B1 (en) Light emitting device and light emitting device package thereof
KR20120078385A (en) Light emitting diode having reflective body of substrate and its light emitting diode package
KR101207006B1 (en) Light Emitting Diode having scattering layer and its manufacturing method and its Light Emitting Diode package

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application