KR101199487B1 - 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정 - Google Patents

반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정 Download PDF

Info

Publication number
KR101199487B1
KR101199487B1 KR1020090073680A KR20090073680A KR101199487B1 KR 101199487 B1 KR101199487 B1 KR 101199487B1 KR 1020090073680 A KR1020090073680 A KR 1020090073680A KR 20090073680 A KR20090073680 A KR 20090073680A KR 101199487 B1 KR101199487 B1 KR 101199487B1
Authority
KR
South Korea
Prior art keywords
wafer
thin film
adhesive layer
semiconductor
film
Prior art date
Application number
KR1020090073680A
Other languages
English (en)
Other versions
KR20110016133A (ko
Inventor
박윤민
전해상
문기정
심창훈
최성환
Original Assignee
도레이첨단소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이첨단소재 주식회사 filed Critical 도레이첨단소재 주식회사
Priority to KR1020090073680A priority Critical patent/KR101199487B1/ko
Publication of KR20110016133A publication Critical patent/KR20110016133A/ko
Application granted granted Critical
Publication of KR101199487B1 publication Critical patent/KR101199487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름 및 이를 이용한 박막공정에 관한 것으로서, 보다 상세하게는 반도체 웨이퍼의 박막화 공정에서 스핀 코터, 레이저 조사기, 자외선 조사기, 또는 세정장비 등의 별도의 장치가 필요 없고, 반도체 웨이퍼 사이즈에 따른 제한이 없으며, 이형력을 갖는 기재상에 아크릴계 점착제층의 코팅을 한 후 이를 리지드한 기재상에 아크릴계 점착제층을 간단한 라미네이터로 첩부하여 웨이퍼의 이동 중에 휨 현상이 없으며, 연삭수가 침투하지 못하며, 박리시에는 점착층이 회로면에 남지 않아 별도의 세정 공정이 필요 없어 복잡한 공정상에서 발생하는 반도체 웨이퍼의 손상과 회로면의 오염이 없는 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름 및 이를 이용한 박막공정에 관한 것이다. 이를 위해 본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름은 내열 점착제층과 상기 내열 점착제층의 적어도 한 면에 이형력을 갖는 기재가 도포된 것을 특징으로 한다.
웨이퍼 서포트 플레이트, 웨이퍼 서포트 필름, 리지드한 기재, 이형력을 갖는 기재, 아크릴계 공중합체, 에너지선 경화형 아크릴계 올리고머

Description

반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정{THIN FILM PROCESS USING WAFER SUPPORT ADHESIVE FILM FOR PROCESSING IN SEMICONDUCTOR THIN FILM WAFER FABRICATION}
본 발명은 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름 및 이를 이용한 박막공정에 관한 것으로서, 반도체 웨이퍼의 박막화 공정에서 스핀 코터(Spin coater)를 이용한 공정, 예비 건조 공정, 핫플레이트를 이용한 첩부 공정, 레이저 조사 공정, 자외선 조사공정, 또는 잔류 접착제 세정공정 등의 별도의 공정 필요 없고, 반도체 웨이퍼 사이즈에 따른 제한이 없으며, 이형력을 갖는 기재상에 아크릴계 점착제층의 코팅을 한 후 이를 리지드한 기재상에 아크릴계 점착제층을 간단한 라미네이터로 첩부하는 공정으로 연삭수가 침투하지 못하며, 박리시에는 점착층이 회로면에 남지 않아 별도의 세정 공정이 필요 없어 복잡한 공정상에서 발생하는 반도체 웨이퍼의 손상과 회로면의 오염이 없으며, 이동 중에 웨이퍼의 휨 현상으로 발생하는 손실이 없는 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름 및 이를 이용한 박막공정에 관한 것이다.
현재,IC 카드나 휴대전화의 박형화, 소형화, 경량화가 요구되고 있어, 이 요 구를 충족시키기 위해서는 삽입되는 반도체 칩에 대해서도 두께가 얇은 반도체 칩이 사용되어야 한다. 이 때문에 반도체 칩의 기초가 되는 웨이퍼의 두께는 현재 상태로는 75㎛ ~ 150㎛이지만, 차세대 칩용으로는 25㎛ ~ 50㎛의 적용이 필요하다.
반도체 웨이퍼를 그라인더 등에 의해 박막화하는 공정에서는, 반도체 박막 웨이퍼의 회로 형성면 측을 플레이트로 서포트하는 방법이 있다. 이러한 방법은 예를 들어 일본 특허공개공보 2003-00402214 및 2004-00292089에 제안되어 있다(이하 '종래기술'이라 한다).
도1은 종래의 반도체 웨이퍼의 박막화 공정을 설명한 도면으로서 플레이트를 이용한 웨이퍼의 박막화 공정을 설명한 도면이다.
먼저, 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 접착제액을 도포한다. 도포에는 예를 들면 스핀 코터(Spin coater)를 사용한다. 이어서, 상기 접착제액을 예비 건조시켜 유동성을 저감시켜 접착제층(1)으로서의 형상 유지를 가능하게 한다. 예비 건조에는 오븐을 사용하여, 예를 들면 80oC에서 5분간 가열한다. 접착제층(1)의 두께는 반도체 웨이퍼(W)의 표면(A면)에 형성된 회로의 요철에 따라 결정한다. 또한, 1회의 도포로는 필요한 두께를 얻을 수 없는 경우에는, 도포와 예비 건조를 여러 차례 반복해서 행한다. 이 경우, 최상층 이외의 접착제층의 예비건조는 접착제에 유동상이 남기지 않도록 건조의 정도를 강하게 한다.
이상 설명한 바에 따라 소정 두께의 접착제층(1)이 형성된 반도체 웨이퍼(W)에, 서포트 플레이트(2)를 첩부한다. 이 공정에서 별도의 첩부장치가 필요하게 된 다. 상기의 첩부 장치는 상하 한 쌍의 핫플레이트를 배치하는 동시에, 이들 핫플레이트의 바깥쪽에 상하 한 쌍의 진공 포트(vacuum pot)를 설치하여, 상하의 핫플레이트 사이에서 반도체 웨이퍼와 서포트 플레이트와의 적층체를 압착하는 동안 감압 분위기에서 행하도록 하고 있다.
그 다음, 일체화된 반도체 웨이퍼(W)와 서포트 플레이트(2)의 적층체를 뒤집어서, 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)로 연삭하여, 반도체 웨이퍼(W)를 박막화한다. 연삭이 완료된 후 반도체 웨이퍼(W)의 이면에 필요에 따라 에칭, 도금, 플라즈마 등의 후 처리 공정을 진행한 후, 해당 이면을 다이싱 테이프(11)위에 고정한다. 이 다이싱 테이프(11)는 점착성을 갖는 동시에 프레임(12)에 유지되어 있다.
그 다음, 접착제층(1)을 용해하는 용제를 붓는다. 용해 용제는 서포트 플레이트의 관통공을 매개로 하여 접착제층(1)을 용해한다.
이상과 같이 하여 접착제층(1)을 용해시킨 경우, 프레임(12)을 회전시켜 서포트 플레이트(2) 위의 여분의 용제를 제거한 후, 암(14)의 앞쪽 끝에 설치한 마그네트(15)를 서포트 플레이트(2)의 주변에 접근시켜 자력에 의해 부착시키고, 이어서 암(14)을 비스듬히 위쪽으로 잡아당김으로써 서포트 플레이트(2)를 주변부분으로부터 서서히 박리함으로써, 박막화된 반도체 웨이퍼를 얻는다.
이러한 종래 기술에 따르면, 반도체 웨이퍼 상에 접착제 도포를 진행하는 외에 별도의 첩부 장비를 이용하여 첩부하는 공정이 요구되고 있으며, 핫플레이트를 이용한 첩부를 진행함에 있어서 상기 반도체 웨이퍼의 파손 우려가 크며, 핫플레이 트로부터의 열로 적층체가 팽창되었을 때에 발생하는 역압력으로 반도체 웨이퍼의 파손 역시 발생한다. 또한 별도의 첩부 장비를 이용함으로써, 반도체 웨이퍼의 사이즈가 제한되며, 추가 장비가 필요하다. 그리고 압착이 균일하지 못한 경우 반도체 웨이퍼 연삭시에 연삭수가 침투하여 회로면이 오염되며, 반도체 웨이퍼와 웨이퍼 서포트 플레이트간의 분리가 발생하여 웨이퍼가 파손되는 단점도 있다. 그리고 연삭 과정에서 웨이퍼 서포트 플레이트가 단단하여, 연삭 스트레스를 완화하지 못하여 반도체 웨이퍼가 파손되는 문제도 발생한다.
또한, 종래 기술에 따르면, 반도체 웨이퍼 연삭이 완료되고 웨이퍼 서포트 플레이트와 반도체 웨이퍼의 분리에서 접착제를 용해하는 용제를 사용하게 되며, 이러한 용제가 반도체 웨이퍼 회로면과 웨이퍼 서포트 플레이트 사이의 접착제층을 완전 용해하기 전에 분리가 일어나며, 반도체 웨이퍼 회로면에 접착제층이 잔류하기도 한다. 이러한 잔류 접착제 층을 용해하기 위하여 추가 공정이 필요하다. 그리고 회로면에 용제로 세정함으로 인하여 웨이퍼 회로면의 오염이 발생하는 단점이 있다. 이러한 공정 순서가 많음으로 인하여, 많은 비용이 발생하고 웨이퍼의 수율이 감소하는 한계를 가지고 있다.
상기 종래 기술의 한계를 극복하기 위하여, 본 발명자들은 내열 기재상에 내열 점착제층을 도포하여 복잡한 웨이퍼 서포트 플레이트를 이용한 공정을 대체하는 방법으로서 한국 특허출원 제2009-002702호를 출원한 바 있다(이하 '선출원'이라 한다.).
도 2는 본 발명자들이 출원한 상기 선출원에 기재된 반도체 박막 웨이퍼 가 공용 웨이퍼 서포트 점착필름을 이용하여 웨이퍼를 박막화 하는 공정을 설명하기 위한 도면이다.
먼저, 웨이퍼 서포트 점착 필름을 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 라미네이터(16)을 이용하여 첩부시킨다.
그 다음, 일체화된 반도체 웨이퍼(W)와 서포트 플레이트(2)의 적층체를 뒤집어서, 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)로 연삭하여, 반도체 웨이퍼(W)를 박막화한다. 상기 점착 필름을 이용하여 웨이퍼의 휨이나 파손 없이 50㎛이하로 연삭이 가능하다. 연삭이 완료된 후 반도체 웨이퍼(W)의 이면에 필요에 따라 에칭, 도금, 플라즈마 등의 후 처리 공정을 진행한 후, 해당 이면을 다이싱 테이프(11)위에 고정한다. 상기 후 처리 공정에서 웨이퍼와 상기 점착 필름 사이로 에칭액이나 도금액의 유입은 최소화된다. 이 다이싱 테이프(11)는 점착성을 갖는 동시에 프레임(12)에 유지되어 있다. 그 다음, 웨이퍼 서포트 점착 필름을 서서히 박리함으로써, 박막화된 반도체 웨이퍼를 얻는다.
상기 선출원은 다양한 장점을 가짐에도 불구하고, 웨이퍼 서포트 점착 필름을 이용하여 웨이퍼를 박막화를 진행하는 경우에는 웨이퍼 박막화가 완료된 후 웨이퍼를 이동하는 경우에 내열 기재 자체가 휘는 현상이 발생하는 단점이 생길 수 있다. 이러한 휨 현상으로 인하여 웨이퍼에 손상이 발생하게 되어 웨이퍼의 수율이 감소하는 한계를 가지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 반도체 웨이퍼의 박막화 공정에서 스핀 코터(Spin coater)를 이용한 공정, 예비 건조 공정, 핫플레이트를 이용한 첩부 공정, 레이저 조사 공정, 자외선 조사공정, 또는 잔류 접착제 세정공정 등의 별도의 공정 필요 없고, 반도체 웨이퍼 사이즈에 따른 제한이 없으며, 이형력을 갖는 기재상에 아크릴계 점착제층의 코팅을 한 후 이를 리지드한 기재상에 아크릴계 점착제층을 간단한 라미네이터로 첩부하는 공정으로 연삭수가 침투하지 못하며, 박리시에는 점착층이 회로면에 남지 않아 별도의 세정 공정이 필요 없어 복잡한 공정상에서 발생하는 반도체 웨이퍼의 손상과 회로면의 오염이 없으며, 이동 중에 웨이퍼의 휨 현상으로 발생하는 손실이 없는 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름 및 이를 이용한 박막공정을 제공하고자 하는 것이다.
본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 보다 분명해 질 것이다.
상기 목적은, 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름에 있어서,내열 점착제층과 상기 내열 점착제층의 적어도 한 면에 이형력을 갖는 기재가 도포된 것을 특징으로 하는, 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름에 의해 달성된다.
여기서, 상기 내열 점착제층은 분자량이 500,000 ~ 3,000,000을 갖는 아크릴계 공중합체, 에너지선 경화형 아크릴계 올리고머 및 광개시제를 포함하는 것을 특 징으로 한다.
바람직하게는, 상기 내열 점착제층의 두께는 10 ㎛ ~ 200 ㎛인 것을 특징으로 한다.
바람직하게는, 상기 내열 점착제층의 점착력은 5 gf/25mm ~ 800 gf/25mm인 것을 특징으로 한다.
바람직하게는, 상기 이형력을 갖는 기재의 이형력은 0.5 gf/25mm ~ 20 gf/25 mm 인 것을 특징으로 한다.
또한 상기 목적은, 상기 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정으로서, 상기 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름의 내열 점착제층(3)을 라미네이터(16)를 이용하여 리지드한 기재(8)에 첩부시키는 제1공정과, 상기 이형력을 갖는 기재(6)를 제거하여 상기 내열 점착제층(3)을 노출시키는 제2공정과, 상기 노출된 내열 점착제층(3)을 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 라미네이터(16)를 이용하여 첩부시켜 일체화시키는 제3공정과, 상기 일체화된 반도체 웨이퍼(W)와 리지드한 기재와 내열 점착제층(3)의 적층체를 뒤집어 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)로 연삭하여 반도체 웨이퍼(W)를 박막화시키는 제4공정과, 상기 박막화된 반도체 웨이퍼(W)의 이면을 다이싱 테이프(11)위에 고정시키는 제5공정과, 상기 리지드한 기재와 내열 점착제층의 적층체(7)를 서서히 박리시키는 제6공정을 포함하는 것을 특징으로 하는 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정에 의해 달성된다.
여기서, 상기 제4공정에서 박막화된 반도체 웨이퍼(W)의 이면에 에칭, 도금, 플라즈마 등의 후 처리 공정을 진행하는 제7공정을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 리지드한 기재는 실리콘 웨이퍼, SUS판, 유리(Glass), 또는 알루미늄 판 또는 이들 기재의 적층체인 것을 특징으로 한다.
바람직하게는, 상기 리지드한 기재는 200oC ~ 300oC 의 온도에서 뒤틀림(warpage)이 0 ~ 1 mm인 것을 특징으로 한다.
바람직하게는, 상기 리지드한 기재는 상온에서 뒤틀림(warpage)이 0 ~ 500㎛인 것을 특징으로 한다.
본 발명에 따르면, 반도체 웨이퍼의 박막화 공정에서 스핀 코터(Spin coater)를 이용한 공정, 예비 건조 공정, 핫플레이트를 이용한 첩부 공정, 레이저 조사 공정, 자외선 조사공정, 또는 잔류 접착제 세정공정 등의 별도의 공정 필요 없고, 반도체 웨이퍼 사이즈에 따른 제한이 없으며, 이형력을 갖는 기재상에 아크릴계 점착제층의 코팅을 한 후 이를 리지드한 기재상에 아크릴계 점착제층을 간단한 라미네이터로 첩부하는 공정으로 연삭수가 침투하지 못하며, 박리시에는 점착층이 회로면에 남지 않아 별도의 세정 공정이 필요 없어 복잡한 공정상에서 발생하는 반도체 웨이퍼의 손상과 회로면의 오염이 없으며, 이동 중에 웨이퍼의 휨 현상으로 발생하는 손실이 없는 등의 효과를 가진다.
이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름은 반도체용 박막 웨이퍼 가공시 사용하는 웨이퍼 서포트 플레이트를 대체하는 필름으로서, 이형력을 갖는 기재상에 아크릴계 점착제층을 코팅하여 점착필름을 제조하되, 상기 내열 점착제층은 분자량이 500,000 ~ 3,000,000을 갖는 아크릴계 공중합체, 에너지선 경화형 아크릴계 올리고머 및 광개시제를 포함하는 것을 특징으로 하고, 또한 본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 반도체 웨이퍼의 박막공정은 상기 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 리지드한 기재상에 라미네이터로 간단히 첩부하여 박막화 하는 공정인 것을 특징으로 하며, 이로 인해 종래의 웨이퍼 서포트 플레이트를 이용한 웨이퍼의 박막화 공정에서 웨이퍼 서포트 플레이트의 사용으로 인한 복잡한 공정이 생략이 가능하며, 웨이퍼 이동간에 웨이퍼 휨으로 인한 손실을 방지하는 가능하다.
본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정을 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 라미네이터(16)를 이용하여 첩부시킨다. 상기 공정에서는 종래의 기술에서 필요한 스핀 코터(Spin coater)를 이용한 공정, 예비 건조 공정, 핫플레이트를 이용한 첩부 공정이 필요 없게 되는 장점이 있다.
그 다음, 일체화된 반도체 웨이퍼(W)와 서포트 플레이트(2)의 적층체를 뒤집어서, 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)으로 연삭하여, 반도체 웨이퍼(W)를 박막화한다. 상기 점착 필름을 이용하여 웨이퍼의 휨이나 파손 없이 50㎛ 이하로 연삭이 가능하다. 연삭된 웨이퍼의 두께 편차는 5㎛ 이하이며, 더욱 바람직하게는 1㎛ 이하이다. 연삭이 완료된 후 반도체 웨이퍼(W)의 이면에 필요에 따라 에칭, 도금, 플라즈마 등의 후 처리 공정을 진행한 후, 해당 이면을 다이싱 테이프(11)위에 고정한다. 상기 후 처리 공정에서 웨이퍼와 상기 점착 필름 사이로 에칭액이나 도금액의 유입은 최소화된다. 이 다이싱 테이프(11)는 점착성을 갖는 동시에 프레임(12)에 유지되어 있다. 그 다음, 리지드한 기재와 내열 점착제층의 적층체(7)를 서서히 박리함으로써, 박막화된 반도체 웨이퍼를 얻는다. 상기 점착 필름 및 이를 이용한 박막 공정을 사용하는 공정에서는 점착제층의 용해가 필요가 없이 내열 점착제층의 분리가 가능하며, 리지드한 기재면에 오염을 남기지 않는 장점이 있다.
본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름의 상기 이형력을 갖는 기재로는 상기의 물성을 만족시키는 한 특별히 한정되지는 않으며, 내열 점착제층의 코팅 후 건조 측면에서 내열성을 갖는 기재가 바람직하게 이용된다. 이러한 이형력을 갖는 기재로는 구체적으로는 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리우레탄(polyurethane, PU), 폴리에틸렌(polyethylene, PE), 폴리프로필렌(polypropylene, PP), 폴리염화비닐(polyvinylchloride, PVC), 폴리스티렌(polystyrene, PS), 폴리메틸메타아크릴레 이트(polymethyl methacrylate, PMMA), 에틸렌-비닐알콜 공중합체(ethylene-vinylalcohol copolymer, EVA), 폴리카보네이트(polycarbonate, PC), 폴리부틸렌테레트탈레이트(polybuthleneterephthalate, PBT) 또는 종이 등의 한 면 혹은 양면에 이형처리를 한 것이면 무방하다.
또한, 상기 이형력을 갖는 기재의 이형력은 바람직하게는 0.1 gf/25mm ~ 40 gf/25mm이며, 더욱 바람직하게는 0.5 gf/25mm ~ 20 gf/25 mm 인 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름의 상기 (내열) 점착제층으로는 에너지선 경화형 점착제가 이용되며, 구체적으로 예를 들어 아크릴계 공중합체 점착제, 고무계 점착제, 실리콘계 점착제, 폴리비틸에테르 등의 각종 점착제를 들 수 있다. 본 발명에서는 폴리머 조성의 변경이나 관능기의 도입 등으로 개질이 용이한 아크릴계 공중합체 점착제가 바람직하다. 상기 아크릴계 공중합체는 에너지선 경화형 화합물과 광개시제 등의 균일한 혼합이 이루어져야 하며, 분자량이 너무 높을 경우 균일한 혼합물 형성이 어려워져 균일한 물성을 얻기 힘들며, 분자량이 너무 낮을 경우 표면의 에너지선 경화도가 필요 이상으로 높아져서, 반도체 웨이퍼의 회로면을 충분히 보호하지 못한다. 따라서 본 발명에서는 아크릴계 공중합체의 분자량이 바람직하게는 400,000 ~ 4,000,000 더욱 바람직하게는 500,000 ~ 3,000,000이다.
상기 아크릴계 공중합체는 구체적으로 메틸 아크릴레이트, 에틸 아크릴레이트, 프로필 아크릴레이트, 부틸 아크릴레이트, 2-에틸헥실아크릴레이트, 옥틸 아크 릴레이트, 부틸 메타크릴레이트, 2-에틸헥실 메타크릴레이트, 또는 옥틸 메타크릴레이트 등이 있다.
또한 상기 에너지선 경화형 점착제에 사용되는 에너지선 경화형 화합물로서는, 예를 들면 일본국 특허공개 제(소)60-196,956호 공보 및 일본국 특허공개 제(소)60-223,139호 공보에 개시되어 있는 바와 같은 광조사에 의해 3차원 망상화(Network)할 수 있는 분자 내에 에너지선 중합성 탄소-탄소 이중결합을 적어도 2개 이상 갖는 저분자량 화합물이 널리 사용되고, 구체적으로는, 아로마틱 우레탄아크릴레이트(Aromatic urethane acrylate), 알리파틱 우레탄아크릴레이트(Aliphatic urethane acrylate), 폴리에스터 아크릴레이트(Polyester acrylate), 에폭시 아크릴레이트(Epoxy acrylate), 아크릴릭 올리고머(Acrylic oligomer), 실리콘 다이아크릴레이트(Silicone diacrylate), 실리콘 헥사아크릴레이트(Silicone hexaacrylate), 페닐 노블락아크릴레이트(Phenyl novolacacrylate)등의 올리고머가 사용된다. 상기와 같은 에너지 경화형 화합물은 아크릴계 공중합체 100 중량부에 대해 통상적으로 1 내지 20 중량부, 바람직하게는 3 내지 10 중량부의 비율로 사용되는 것이 바람직하다.
또한 에너지선 경화형 점착제층은, 측쇄에 에너지선 중합성기를 갖는 에너지선 경화형 공중합체로 형성되어 있어도 된다. 이러한 에너지선 경화형 공중합체는, 점착성과 에너지선 경화성을 겸비하는 성질을 갖는다. 측쇄에 에너지선 중합성기를 갖는 에너지선 경화형 공중합체는, 예를 들면, 일본특허공개 (평)5-32946호 및 일본특허공개 평8-27239호에 그 상세한 내용이 기재되어 있다.
또한, 본 발명에 따른 점착제층에는 상기 에너지선 경화형 화합물의 경화를 개시하기 위해 광개시제를 사용하여야 하며, 이러한 광개시제로는, 예를 들어 다이페닐(2,4,6-트리메틸벤조일)포스핀 옥사이드, 벤조페논, 아세토페논, 디벤질, 디아세틸, 디페닐 설파이드, 아조비스이소부티로니트릴 등이 있을 수 있다. 상기와 같은 광개시제는 상기 아크릴계 공중합체 100 중량부에 대해 통상적으로 0.2 내지 10 중량부, 바람직하게는 1 내지 5 중량부의 비율로 사용된다.
본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름의 점착제층 두께는 사용되는 반도체 웨이퍼의 회로면에 따라서 달라지지만, 반도체 회로면을 충분히 보호하기 위하여 바람직하게는 5㎛ ~ 300㎛정도이며, 더욱 바람직하게는 10㎛ ~ 200㎛이다.
또한, 상기 점착제층은 연삭 공정에서 연삭수의 침투가 없이 반도체 웨이퍼 회로면을 보호하기 위하여 충분한 점착력을 유지할 수 있는데, 이러한 점착력은 바람직하게는 1 gf/25mm ~1,000 gf/25mm정도이며, 더욱 바람직하게는 5 gf/25mm ~ 800 gf/25mm이다.
도 3은 본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 리지드한 기재상에 첩부하여 웨이퍼를 박막화하는 공정을 설명하기 위한 도면이다.
먼저, 내열 점착제층(3)을 이형력을 갖는 기재(6)에 코팅한 다음 내열 점착체층(3)의 다른 면에 라미네이터를 이용하여 이형력을 갖는 기재(6)를 첩부시켜 본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 만든다.
다음으로, 상기 제조된 점착 필름의 한쪽 이형력을 갖는 기재(6)를 제거한 후 라미네이터(16)를 이용하여 내열 점착제층(3)을 리지드한 기재(8)에 첩부시킨다(제1공정). 상기 제1공정에서는 새로운 설비투자 없이 기존에 사용하는 라미네이터(16)를 사용할 수 있는 장점이 있다.
다음으로, 다른 한쪽의 이형력을 갖는 기재(6)를 제거하여 상기 내열 점착제층(3)을 노출시키는 제2공정과, 상기 노출된 내열 점착제층을 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 라미네이터(16)를 이용하여 첩부시켜 일체화시키는 제3공정을 거친다. 상기 제3공정에서는 종래의 기술에서 필요한 스핀 코터(Spin coater)를 이용한 공정, 예비 건조 공정, 핫플레이트를 이용한 첩부 공정이 필요 없게 되는 장점이 있다.
다음으로, 일체화된 반도체 웨이퍼(W)와 리지드한 기재와 내열 점착제층(3)의 적층체(7)를 뒤집어서, 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)로 연삭하여, 반도체 웨이퍼(W)를 박막화시키는 제4공정을 거친다. 이 때 상기 리지드한 기재와 내열 점착제층의 적층체(7)를 이용하여 웨이퍼의 휨이나 파손없이 50㎛이하로 연삭이 가능하다. 연삭된 웨이퍼의 두께 편차는 5㎛ 이하이며, 더욱 바람직하게는 1㎛ 이하이다. 연삭이 완료된 후 반도체 웨이퍼(W)의 이면에 필요에 따라 에칭, 도금, 플라즈마 등의 후 처리 공정을 진행하는 제7공정을 추가할 수 있다.
다음으로, 상기 박막화된 반도체 웨이퍼(W)의 이면을 다이싱 테이프(11)위에 고정시키는 제5공정을 거친다. 이 때 상기 후 처리 공정에서 웨이퍼와 상기 리지드한 기재와 점착제층의 적층체(7) 사이로 에칭액이나 도금액의 유입은 최소화된다. 이 다이싱 테이프(11)는 점착성을 갖는 동시에 프레임(12)에 유지되어 있다.
마지막으로, 상기 리지드한 기재와 내열 점착제층의 적층체(7)를 서서히 박리시키는 제6공정을 거치며, 이로써 박막화된 반도체 웨이퍼를 얻는다. 상기 리지드한 기재와 내열 점착제층의 적층체(7)를 사용하는 공정에서는 점착제층의 용해가 필요가 없이 내열 점착제층의 분리가 가능하며, 리지드한 기재면에 오염을 남기지 않는 장점이 있다.
상기 리지드한 기재로는 특별히 한정되지는 않으며, 내열성, 내화학성, 강성 등의 측면에서 무기물 재질이 바람직하게 이용된다. 이러한 리지드한 기재로는 구체적으로는 실리콘 웨이퍼, SUS판, Glass, 알루미늄 판 등이 이용된다. 그리고 이들 기재의 적층체이어도 무방하다.
또한, 웨이퍼의 박막화 공정에서 고속의 연삭 공정이 진행하게 되면 마찰에 의하여 고온의 열이 발생하게 되어 상기 리지드한 기재의 변형이 발생한다. 이러한 변형으로 인하여 반도체 웨이퍼와 회로면에 손상이 가게 된다. 상기 변형을 방지하기 위하여 상기 리지드한 기재는 200oC ~ 300oC 의 온도에서 뒤틀림(warpage)이 1 mm이하이며, 상온에서는 0 ~ 500 ㎛ 이다.
이하, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명하지만, 본 발명의 범위는 이들 실시예에 한정되는 것은 아니다.
[실시예 1]
분자량이 약 150만이며, 측쇄에 수산기를 갖는 아크릴계 공중합체 점착제 100 중량부에 대하여, 에틸아세테이트(EA) 66.7 중량부를 투입하고 1시간 교반한다. 이후 에너지선 경화형 아크릴계 올리고머인 페닐노블락아크릴레이트(Phenyl novolacacrylate) 6 중량부를 투입하고 1시간 교반하고, 유기산계 경화 촉진제 0.4 중량부를 투입하여 1시간 추가 교반한다. 마지막으로 광개시제 다이페닐(2,4,6-트리메틸벤조일)포스핀 옥사이드 0.2 중량부를 투입하여 1시간 교반하여 에너지선 경화형 점착제 조성물을 수득한다. 상기 점착제 조성물을 38 ㎛의 PET이형필름(도레이새한 주식회사, XD5BR)에 도포하여, 130oC에서 3분간 건조한 후 에너지선 경화를 진행한 후 38 ㎛의 이형필름(도레이새한 주식회사, XP3BR)을 합지한 후45oC에서 48시간 숙성하여 10 ㎛의 점착제층을 갖는 점착필름을 형성하였다.
[실시예 2]
상기 실시예 1과 동일한 방법으로 50 ㎛의 점착제층을 갖는 점착필름을 형성하였다.
[비교예 1]
상기 실시예 1의 점착제 조성물을 225 ㎛ 폴리이미드 필름(KNEKA, 225AH)에 도포하여, 130oC에서 3분간 건조한 후 에너지선 경화를 진행한 후 38 ㎛의 이형필름(도레이새한 주식회사, XD5BR)을 합지한 후45oC에서 48시간 숙성하여 10 ㎛의 점착제층을 갖는 점착필름을 형성하였다.
[비교예 2]
상기 비교예 1과 동일한 방법으로 50 ㎛의 점착제층을 갖는 점착필름을 형성하였다.
[실험예 1 : 웨이퍼 이면연삭성 평가]
실시예 1, 2에서 제조된 점착필름은 한쪽면의 이형필름을 제거한 후 2kg 고무롤을 이용하여 750 ㎛의 Si 웨이퍼(세영쎄미택, 직경 300mm)의 mirror면에 첩부 한 후 박막화 할 Si 웨이퍼(직경 300mm, 두께 750 ㎛)에 부착한다. 실시예 1 ~ 2 및 비교예 1 ~ 2에서 제조된 점착테이프 각각을 테이프 마운터(tape mounter, 린테크사 제 Adwill RAD-3500)를 사용하여 Si 웨이퍼(직경 300mm, 두께 750㎛)에 부착한다. 그 후, Si 웨이퍼는 디스코사 제 DFG-840을 사용하여 두께가 50㎛로 될 때까지 연삭된다. 연삭 완료 후에, 점착필름을 제거하지 않으며, 평가를 진행한다. 평가결과는 다음과 같이 하였다.
○ : 웨이퍼의 파손 및 마이크로크랙의 발생이 없다.
△ : 웨이퍼의 파손 혹은 마이크로크랙의 발생이 있다.
Χ : 웨이퍼의 파손과 마이크로크랙의 발생이 있다.
[실험예 2 : 연삭된 웨이퍼의 이동 중 웨이퍼 뒤틀림(warpage) 확인]
상기 연삭 공정 완료 후 점착필름과 적층체를 분리하지 않고 연삭된 웨이퍼의 뒤틀림을 평가한다.
[실험예 3 : 내화학성(유기용매) 확인]
실시예 및 비교예에서 제조된 점착필름을 갖는 연삭된 웨이퍼를 Acetone / TMAH / Cyclopentanone / Mesitylene의 용액과Flux cleaner에서 30분간 유지하였 다. 평가결과는 다음과 같이 하였다.
○ : 웨이퍼의 회로면과 반도체 박막 웨이퍼 가공용 웨이퍼 점착필름 사이에 침투가 없다.
△ : 웨이퍼의 회로면과 반도체 박막 웨이퍼 가공용 웨이퍼 점착필름 사이에 침투가 1 mm 이하이다.
Χ : 웨이퍼의 회로면과 반도체 박막 웨이퍼 가공용 웨이퍼 점착필름 사이에 침투가 1 mm 이상이다.
[실험예 4 : 내에칭성 확인]
실시예 및 비교예에서 제조된 점착필름을 갖는 연삭된 웨이퍼를 황산(H2SO4)과 불산(HF)을 수산화암모늄(NH4OH)에 섞은 용액에서 1시간 유지하였다.
[실험예 5 : 웨이퍼 뒤틀림(warpage) 확인]
상기 연삭된 웨이퍼를 270oC 오븐에서 70분 큐어(cure)를 진행하였다.
[실험예 6 : 연삭수 침투성 확인]
상기 연삭 공정 완료 후 점착필름을 분리한 후 반도체 웨이퍼 회로면을 관찰하여 연삭수의 침투 여부를 확인한다.
○ : 웨이퍼의 회로면과 반도체 박막 웨이퍼 가공용 웨이퍼 점착필름 사이에 침투가 없다.
△ : 웨이퍼의 회로면과 반도체 박막 웨이퍼 가공용 웨이퍼 점착필름 사이에 침투가 1 mm 이하이다.
Χ : 웨이퍼의 회로면과 반도체 박막 웨이퍼 가공용 웨이퍼 점착필름 사이에 침투가 1 mm 이상이다.
[표 1]
웨이퍼
이면연삭성		 이동 중
웨이퍼 뒤틀림		 내화학성 내에칭성 웨이퍼
뒤틀림		 연삭수
침투성
Solvent Acid
실시예 1 ○ 0.001 mm ○ ○ 침투없음 0.001 mm ○
실시예 2 ○ 0.001 mm ○ ○ 침투없음 0.001 mm ○
비교예 1 ○ 3 mm ○ ○ 침투없음 0.05 mm ○
비교예 2 ○ 2 mm ○ ○ 침투없음 0.01 mm ○
상기 표 1에서 확인할 수 있는 바와 같이, 본 발명에 따른 실시예 1내지 2에서 리지드한 기재로서 실리콘 웨이퍼를 사용한 결과 이동 중의 웨이퍼 뒤틀림이나 웨이퍼 뒤틀림 등에서 매우 우수한 것을 알 수 있다.
본 명세서에서는 본 발명자들이 수행한 다양한 실시예와 분석실험 가운데 몇 개를 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당 업자의 제작환경에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
도 1은 종래의 반도체 웨이퍼의 박막화 공정을 설명한 도면.
도 2는 본 발명의 선출원 기재된 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 반도체 웨이퍼의 박막화 공정을 설명한 도면.
도 3은 본 발명에 따른 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름 을 리지드한 기재상에 첩부하여 웨이퍼를 박막화하는 공정을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
1 : 접착제층 2 : 서포트 플레이트
3 : 아크릴계 점착제층 4 : 내열 기재
5 : 웨이퍼 서포트 필름 6 : 이형력을 갖는 기재
7 : 리지드한 기재와 첩부된 아크릴계 점착제층의 적층체
8 : 리지드한 기재 10 : 그라인더
11 : 다이싱 테이프 12 : 프레임
13 : 다이싱장치 14 : 암
15 : 마그네트 16 : 라미네이터

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 내열 점착제층과 상기 내열 점착제층의 한 면에 이형력을 갖는 기재가 도포된 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정으로서,
    상기 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름의 상기 내열 점착제층(3)을 라미네이터(16)를 이용하여 기재(8)에 첩부시키는 제1공정과,
    상기 이형력을 갖는 기재(6)를 제거하여 상기 내열 점착제층(3)을 노출시키는 제2공정과,
    상기 노출된 내열 점착제층(3)을 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 라미네이터(16)를 이용하여 첩부시켜 일체화시키는 제3공정과,
    상기 일체화된 반도체 웨이퍼(W)와 기재(8)와 내열 점착제층(3)의 적층체(7)를 뒤집어 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)로 연삭하여 반도체 웨이퍼(W)를 박막화시키는 제4공정과,
    상기 박막화된 반도체 웨이퍼(W)의 이면을 다이싱 테이프(11)위에 고정시키는 제5공정과,
    상기 기재(8)와 내열 점착제층(3)의 적층체(7)를 박리시키는 제6공정을 포함하는 것을 특징으로 하는, 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정.
  7. 제6항에 있어서,
    상기 제4공정에서 박막화된 반도체 웨이퍼(W)의 이면에 에칭, 도금, 플라즈마 중 어느 하나의 후 처리 공정을 진행하는 공정을 더 포함하는 것을 특징으로 하는, 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정.
  8. 제6항에 있어서,
    상기 기재(8)는 실리콘 웨이퍼, SUS판, 유리(Glass), 또는 알루미늄 판 또는 이들 기재의 적층체인 것을 특징으로 하는, 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정.
  9. 제6항에 있어서,
    상기 기재(8)는 200oC ~ 300oC 의 온도에서 뒤틀림(warpage)이 0 ~ 1 mm인 것을 특징으로 하는, 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정.
  10. 삭제
KR1020090073680A 2009-08-11 2009-08-11 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정 KR101199487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073680A KR101199487B1 (ko) 2009-08-11 2009-08-11 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073680A KR101199487B1 (ko) 2009-08-11 2009-08-11 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정

Publications (2)

Publication Number Publication Date
KR20110016133A KR20110016133A (ko) 2011-02-17
KR101199487B1 true KR101199487B1 (ko) 2012-11-09

Family

ID=43774607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073680A KR101199487B1 (ko) 2009-08-11 2009-08-11 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정

Country Status (1)

Country Link
KR (1) KR101199487B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478514B2 (en) 2014-11-19 2016-10-25 Samsung Electronics Co., Ltd. Pre-package and methods of manufacturing semiconductor package and electronic device using the same
US9972580B2 (en) 2015-12-31 2018-05-15 Samsung Electronics Co., Ltd. Semiconductor package and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218192A (ja) 2002-01-22 2003-07-31 Mitsui Chemicals Inc 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218192A (ja) 2002-01-22 2003-07-31 Mitsui Chemicals Inc 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478514B2 (en) 2014-11-19 2016-10-25 Samsung Electronics Co., Ltd. Pre-package and methods of manufacturing semiconductor package and electronic device using the same
US9761477B2 (en) 2014-11-19 2017-09-12 Samsung Electronics Co., Ltd. Pre-package and methods of manufacturing semiconductor package and electronic device using the same
US9972580B2 (en) 2015-12-31 2018-05-15 Samsung Electronics Co., Ltd. Semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
KR20110016133A (ko) 2011-02-17

Similar Documents

Publication Publication Date Title
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
KR101939636B1 (ko) 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
TWI671379B (zh) 背面研磨膠帶用基材、及背面研磨膠帶
KR102152605B1 (ko) 보호막 형성용 필름
US20100330788A1 (en) Thin wafer handling structure and method
KR102051271B1 (ko) 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법
KR101027858B1 (ko) 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름
TWI664078B (zh) Mask integrated surface protection film
TW201343848A (zh) 具有保護膜形成層之切割模片及晶片之製造方法
JP6268158B2 (ja) 一時的基板支持体及び支持体分離のための積層体、方法、並びに材料
KR20050088251A (ko) 점착시트, 반도체 웨이퍼의 표면보호 방법 및 워크의가공방법
KR20170093907A (ko) 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩
TWI631608B (zh) Mask integrated surface protection tape
CN106611717A (zh) 处理工件的工艺和为该工艺设计的装置
TWI649798B (zh) Mask integrated surface protection tape
TW201942969A (zh) 半導體晶片之製造方法、表面保護膠帶
JP2003338474A (ja) 脆質部材の加工方法
JP4271409B2 (ja) 脆質材料の加工方法
KR101199487B1 (ko) 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름을 이용한 박막공정
TWI236058B (en) Method of performing double side processes upon a wafer
TW201945489A (zh) 用於暫時黏附的膠黏片及使用彼之製造半導體裝置的方法
TWI616332B (zh) 保護膜形成用複合膜片、保護膜形成用複合膜片之製造方法以及具有保護膜之晶片的製造方法
KR101532756B1 (ko) 열경화성 반도체 웨이퍼용 임시접착필름, 이를 포함하는 적층체 및 적층체 분리방법
CN109716502A (zh) 掩模一体型表面保护带
KR101285852B1 (ko) 자석부착층을 갖는 점착테이프를 이용한 전자부품의 봉지 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181102

Year of fee payment: 7