KR102051271B1 - 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법 - Google Patents

보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법 Download PDF

Info

Publication number
KR102051271B1
KR102051271B1 KR1020157003515A KR20157003515A KR102051271B1 KR 102051271 B1 KR102051271 B1 KR 102051271B1 KR 1020157003515 A KR1020157003515 A KR 1020157003515A KR 20157003515 A KR20157003515 A KR 20157003515A KR 102051271 B1 KR102051271 B1 KR 102051271B1
Authority
KR
South Korea
Prior art keywords
protective film
film forming
forming layer
adhesive
layer
Prior art date
Application number
KR1020157003515A
Other languages
English (en)
Other versions
KR20150048112A (ko
Inventor
나오야 사에키
도모노리 시노다
겐 다카노
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20150048112A publication Critical patent/KR20150048112A/ko
Application granted granted Critical
Publication of KR102051271B1 publication Critical patent/KR102051271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C09J201/02—Adhesives based on unspecified macromolecular compounds characterised by the presence of specified groups, e.g. terminal or pendant functional groups
    • C09J201/06—Adhesives based on unspecified macromolecular compounds characterised by the presence of specified groups, e.g. terminal or pendant functional groups containing oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C09J7/401—Adhesives in the form of films or foils characterised by release liners characterised by the release coating composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1471—Protective layer

Landscapes

  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Paints Or Removers (AREA)

Abstract

[과제] 균일성이 높고, 인자 정밀도가 우수한 보호막을 갖는 반도체 칩을 간편하게 제조 가능하고, 보호막과 다이싱 시트간의 박리를 용이하게 실시할 수 있으며, 또한 다이싱시의 칩의 고정 능력이 우수한 보호막 형성층이 부착된 다이싱 시트를 제공하는 것.
[해결 수단] 본 발명에 관련된 보호막 형성층이 부착된 다이싱 시트는, 점착 성분과 유리의 에폭시기 함유 화합물을 포함하는 점착제층이 기재 필름 상에 적층되어 이루어지는 점착 시트의 점착제층 상에, 보호막 형성층을 박리 가능하게 형성한 것을 특징으로 하고 있다.

Description

보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법 {DICING SHEET WITH PROTECTIVE FILM FORMATION LAYER AND METHOD FOR PRODUCING CHIP}
본 발명은 칩 이면에 보호막을 형성할 수 있고, 또한 칩의 제조 효율 향상이 가능한 보호막 형성층이 부착된 다이싱 시트에 관한 것이다. 또, 본 발명은 보호막 형성층이 부착된 다이싱 시트를 사용한 칩의 제조 방법에 관한 것이다.
최근, 이른바 페이스 다운 (face down) 방식이라 불리는 실장법을 사용한 반도체 장치의 제조가 실시되고 있다. 페이스 다운 방식에 있어서는, 회로면 상에 범프 등의 전극을 갖는 반도체 칩 (이하, 간단히 「칩」이라고도 한다) 이 이용되고, 그 전극이 기판과 접합된다. 이 때문에, 칩의 회로면과는 반대측의 면 (칩 이면) 은 노출이 되는 경우가 있다.
이 노출이 된 칩 이면은 유기막에 의해 보호되는 경우가 있다. 종래, 이 유기막으로 이루어지는 보호막을 갖는 칩은 액상 수지를 스핀 코트법에 의해 웨이퍼 이면에 도포하고, 건조하고, 경화시켜 웨이퍼와 함께 보호막을 절단해서 얻어진다. 그러나, 이 방법은 공정수가 증가해 제품 비용의 상승을 초래한다. 또, 이와 같이 하여 형성된 보호막의 두께 정밀도는 충분하지 않기 때문에, 제품의 생산율이 저하되는 경우가 있었다.
상기 문제를 해결하기 위해 특허문헌 1 (일본 공개특허공보 2009-138026호) 에는, 박리 시트와, 그 박리 시트상에 형성된, 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 보호막 형성층을 갖는 칩 보호용 필름이 개시되어 있다.
반도체 칩이 박형화·고밀도화되고 있는 현재에 있어서는, 혹독한 온도 조건하에 노출된 경우라도, 보호막이 부착된 칩을 실장한 반도체 장치에는 더욱 높은 신뢰성을 가질 것이 요구되고 있다.
본 발명자들의 검토에 의하면, 특허문헌 1 에 기재된 칩용 보호 필름은 보호막 형성층을 경화시킬 때에 수축되어, 반도체 웨이퍼가 휜다는 문제가 발생할 우려가 있었다. 특히, 극박의 반도체 웨이퍼에서는 상기 문제가 현저하다. 반도체 웨이퍼가 휘면, 웨이퍼가 파손되거나, 보호막에 대한 마킹 (인자) 정밀도가 저하될 우려가 있다.
이와 같은 문제를 해결하기 위해서, 본 출원인은 특허문헌 2 (일본 공개특허공보 2006-140348호) 에 있어서 보호막 형성층으로 이루어지는 대략 원형의 영역과, 상기 영역을 둘러싸는 재박리 점착제로 이루어지는 고리형 영역을 상면에 갖는 시트로 이루어지는 보호막 형성 겸 다이싱용 시트를 개시하고 있다. 이 보호막 형성 겸 다이싱용 시트의 보호막 형성층 상에 반도체 웨이퍼를 탑재하고, 시트의 주연부를 링 프레임으로 고정한 상태에서 레이저 마킹을 실시하면, 웨이퍼의 휨이 교정된 상태가 유지되므로 인자 정밀도가 향상된다. 또, 이 시트는 다이싱 시트도 겸하므로 별도의 다이싱 시트를 준비할 필요가 없고, 생산성도 현저하게 향상된다. 이 특허문헌 2 에 있어서는, 보호막 형성 겸 다이싱용 시트 상에 웨이퍼를 고정하고, 웨이퍼가 고정된 상태에서 보호막 형성층을 가열 경화시켜, 웨이퍼 상에 보호막을 형성하고 있다.
일본 공개특허공보 2009-138026호 일본 공개특허공보 2006-140348호
그러나, 상기 구성의 보호막 형성 겸 다이싱용 시트에서는, 보호막 형성층과 시트가 점착제를 개재하지 않고 적층된 구성에 있어서는, 보호막과 시트의 밀착성이 낮은 데에서 기인하여, 다이싱 중간에 칩이 탈락할 염려가 있었다. 한편, 보호막 형성층과 시트가 점착제를 개재하여 적층된 구성에 있어서는, 양층의 접착 강도가 증대하여, 다이싱에 의해 웨이퍼를 개편화한 후, 보호막과 점착제층의 계면을 박리할 수 없게 될 우려가 있었다. 또, 박리할 수 있었다고 해도, 칩에 점착제의 잔류물이 부착되어, 그 후의 공정에 있어서 예를 들어 칩이 점착제의 잔류물을 개재하여 칩 트레이에 부착되는 등의 문제를 일으킬 우려가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것이다. 즉, 본 발명은 균일성이 높고, 인자 정밀도가 우수한 보호막을 갖는 반도체 칩을 간편하게 제조할 수 있고, 보호막과 다이싱 시트 사이의 박리를 용이하게 실시할 수 있으며, 또한 다이싱시의 칩 고정 능력이 우수한 보호막 형성층이 부착된 다이싱 시트를 제공하는 것을 목적으로 한다.
본 발명은 이하의 요지를 포함한다.
[1] 점착 성분과 유리의 에폭시기 함유 화합물을 포함하는 점착제층이 기재 필름 상에 적층되어 이루어지는 점착 시트의 점착제층 상에, 보호막 형성층을 박리 가능하게 설치한 보호막 형성층이 부착된 다이싱 시트.
[2] 점착제층의 에폭시 지수가 0.05 eq/㎏ 이상인 [1] 에 기재된 보호막 형성층이 부착된 다이싱 시트.
[3] 점착 성분이 에너지선 경화성인 [1] 또는 [2] 에 기재된 보호막 형성층이 부착된 다이싱 시트.
[4] 점착 성분이 에너지선 조사에 의해 가교 가능한 화합물의 가교물을 함유하는 [1] 또는 [2] 에 기재된 보호막 형성층이 부착된 다이싱 시트.
[5] 보호막 형성층이 바인더 폴리머 성분 및 경화성 성분을 함유하는 [1] ∼ [4] 중 어느 하나에 기재된 보호막 형성층이 부착된 다이싱 시트.
[6] 경화성 성분이 에폭시계 열경화성 성분인 [5] 에 기재된 보호막 형성층이 부착된 다이싱 시트.
[7] 보호막 형성층이 착색제를 함유하는 [1] ∼ [6] 중 어느 하나에 기재된 보호막 형성층이 부착된 다이싱 시트.
[8] 상기 [1] ∼ [7] 중 어느 하나에 기재된 보호막 형성층이 부착된 다이싱 시트의 보호막 형성층을 워크에 첩부 (貼付) 하고, 이하의 공정 (1) ∼ (3) 을 (1), (2), (3) 의 순서, (2), (1), (3) 의 순서 또는 (2), (3), (1) 의 순서로 실시하는 보호막이 부착된 칩의 제조 방법 :
공정 (1) : 보호막 형성층을 경화시켜 보호막을 얻는 공정,
공정 (2) : 워크와, 보호막 형성층 또는 보호막을 다이싱하는 공정,
공정 (3) : 보호막 형성층 또는 보호막과, 점착 시트를 박리하는 공정.
[9] 상기 공정 (1) 후에 어느 공정에 있어서, 하기 공정 (4) 를 실시하는 [8] 에 기재된 칩의 제조 방법 :
공정 (4) : 보호막에 레이저 인자를 실시하는 공정.
반도체 칩 이면에 보호막을 형성할 때에, 본 발명에 관련된 보호막 형성층이 부착된 다이싱 시트를 사용함으로써, 보호막 형성층 또는 보호막과 점착 시트간의 박리를 용이하게 실시할 수 있고, 또한 다이싱시의 칩의 이동이 억제되어 반도체 칩 이면에 균일성이 높고, 인자 정밀도가 우수한 보호막을 간편하게 형성할 수 있다.
도 1 은 본 발명에 관련된 보호막 형성층이 부착된 다이싱 시트의 단면도를 나타낸다.
도 2 는 본 발명에 관련된 다른 양태의 보호막 형성층이 부착된 다이싱 시트의 단면도를 나타낸다.
이하, 본 발명에 대해, 그 최선의 형태도 포함하여 더욱 구체적으로 설명한다. 도 1 에 나타내는 바와 같이, 본 발명에 관련된 보호막 형성층이 부착된 다이싱 시트 (10) 는 기재 필름 (1) 과 점착제층 (2) 으로 이루어지는 점착 시트 (3) 의 점착제층 (2) 상에 보호막 형성층 (4) 을 갖는다. 바람직한 양태에서는, 보호막 형성층 (4) 은 점착 시트 (3) 의 내주부에 첩부되는 워크 (반도체 웨이퍼 등) 와 대략 동일 형상으로 형성되어 이루어진다. 바람직한 양태에서는, 점착 시트 (3) 의 외주부에 점착제층 (2) 이 노출되어 있다. 바람직한 양태에서는, 점착 시트 (3) 보다 소경의 보호막 형성층 (4) 이 원형 점착 시트 (3) 의 점착제층 (2) 상에 동심원상으로 적층되어 있다. 노출되어 있는 외주부의 점착제층은 도시한 바와 같이 링 프레임 (5) 의 고정에 사용된다. 보호막 형성층이 부착된 다이싱 시트 (10) 는 긴 테이프상, 단엽의 라벨상 등 모든 형상을 취할 수 있다.
(기재 필름 (1))
기재 필름 (1) 으로는, 보호막 형성층 (4) 의 열경화를 점착 시트 (3) 로부터 보호막 형성층 (4) 을 박리 후에 실시하는 경우에는 특별히 한정되지 않고, 예를 들어 저밀도 폴리에틸렌 (LDPE), 직사슬 저밀도 폴리에틸렌 (LLDPE), 에틸렌·프로필렌 공중합체, 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 에틸렌·아세트산비닐 공중합체, 에틸렌·(메트)아크릴산 공중합체, 에틸렌·(메트)아크릴산메틸 공중합체, 에틸렌·(메트)아크릴산에틸 공중합체, 폴리염화비닐, 염화비닐·아세트산비닐 공중합체, 폴리우레탄 필름, 아이오노머 등으로 이루어지는 필름 등이 사용된다. 또한, 본 명세서에 있어서 「(메트)아크릴」은 아크릴 및 메타아크릴의 양자를 포함하는 의미로 사용한다.
또, 점착 시트 (3) 상에 보호막 형성층 (4) 이 적층된 상태로 보호막 형성층의 열경화를 실시하는 경우에는, 점착 시트 (3) 의 내구성을 고려해 기재 필름 (1) 은 내열성을 갖는 것이 바람직하고, 예를 들어 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르 필름, 폴리프로필렌, 폴리메틸펜텐 등의 폴리올레핀 필름 등을 들 수 있다. 이들 중에서도, 폴리프로필렌 필름은 내열성을 갖고, 비교적 유연하므로 익스팬드 적성이나 픽업 적성도 양호하여, 특히 바람직하게 사용된다. 또, 이들 가교 필름이나 방사선·방전 등에 의한 개질 필름도 사용할 수 있다. 기재 필름은 상기 필름의 적층체여도 된다.
또, 이들 합성 수지 필름은 2 종류 이상을 적층하거나, 조합하여 사용하거나 할 수도 있다. 또한, 이들 필름을 착색한 것, 혹은 인쇄를 실시한 것 등도 사용할 수 있다. 또, 필름은 열가소성 수지를 압출 형성에 의해 시트화한 것이어도 되고, 연신된 것이어도 되고, 경화성 수지를 소정 수단에 의해 박막화, 경화해서 시트화한 것이 사용되어도 된다.
기재 필름의 두께는 특별히 한정되지 않고, 바람직하게는 30 ∼ 300 ㎛, 보다 바람직하게는 50 ∼ 200 ㎛ 이다. 기재 필름의 두께를 상기 범위로 함으로써, 다이싱에 의한 절삭이 실시되어도 기재 필름의 단열이 잘 일어나지 않는다. 또, 보호막 형성층이 부착된 다이싱 시트에 충분한 가요성이 부여되기 때문에, 워크 (예를 들어 반도체 웨이퍼 등) 에 대해 양호한 첩부성을 나타낸다.
(점착제층 (2))
본 발명에 있어서의 점착제층 (2) 은 에폭시기 함유 화합물, 점착 성분 및 필요에 따라 기타 첨가제로 구성되어 있다.
<에폭시기 함유 화합물>
본 발명의 보호막 형성층이 부착된 다이싱 시트 (10) 에 있어서의 점착제층 (2) 은 에폭시기 함유 화합물을 갖는 것을 특징으로 하고 있다. 점착제층 (2) 중에서 에폭시기 함유 화합물은 유리 상태로 존재하고, 점착제층 (2) 과 보호막 형성층 (4) 의 계면에 있어서 일부가 유막상이 되어 이형제로서 기능한다고 생각된다. 요컨대, 점착제층 (2) 과 보호막 형성층 (4) 의 계면에 에폭시기 함유 화합물이 존재함으로써, 점착제층 (2) 과 보호막 형성층 (4) 이 과도하게 밀착되는 것이 방지되어, 필요한 공정 후에 점착 시트 (3) 로부터 보호막 형성층 (4) (또는 보호막) 을 박리할 때의 박리력이 적절한 범위로 제어되어, 보호막 형성층 (4) (또는 보호막) 을 동반한 칩의 픽업력이 저감된다. 이하에서는, 특히 사용 양태를 설명하는 경우에, 보호막 형성층 및 그 경화물인 보호막을 총칭하여 간단히 「보호막 형성층」이라고 기재하는 경우가 있다.
본 발명에서 사용되는 에폭시기 함유 화합물로는, 분자 내에 적어도 1 개의 에폭시기를 갖는 화합물을 들 수 있고, 예를 들어 비스페놀 A 형, 비스페놀 F 형, 비스페놀 S 형, 비페닐형, 페놀노볼락형, 크레졸노볼락형 에폭시 수지 등을 들 수 있다.
에폭시기 함유 화합물의 분자량은 비교적 낮은 것이 바람직하고 100 ∼ 10000, 300 ∼ 2000, 바람직하게는 350 ∼ 1000 이다. 분자량이 이 범위이면, 첩부 후의 보호막 형성층 (4) 과 점착제층 (2) 의 계면에 존재하는 에폭시기 함유 화합물이 보호막 형성층 (4) 에 전사되기 쉬워져, 보호막 형성층 (4) 을 동반한 칩의 픽업력을 저감시키고, 및 칩 상의 점착제 잔류물의 발생을 억제해, 그 후의 공정에 있어서의 칩 트레이에 대한 부착 등의 문제를 방지하는 효과가 얻어지기 쉽다.
에폭시기 함유 화합물의 배합 비율의 바람직한 범위는 에폭시기 함유 화합물의 종류마다 상이하고, 일률적으로는 결정할 수 없지만, 일반적으로는 점착제층 (2) 을 구성하는 전체 성분의 합계 100 질량부 중에 0.5 ∼ 50 질량부, 바람직하게는 2.5 ∼ 25 질량부 정도 사용된다.
상기한 에폭시기 함유 화합물의 배합 비율은 점착제층을 형성시키기 위한 조성물의 조제 시점의 조성을 나타내지만, 상기 에폭시기 함유 화합물은 점착제층 중에 유리 상태로 포함되어 있다. 즉, 점착제층은 "유리의 에폭시기 함유 화합물" 을 포함하고 있다. 여기서, 유리 상태란, 에폭시기 함유 화합물이 (메트)아크릴산에스테르 중합체 등의 점착 성분과 실질적으로 미반응 상태에 있고, 점착 성분 중의 겔 성분의 매트릭스 중에 에폭시기 함유 화합물이 혼입되어 있지 않은 상태에 있는 것을 말한다. 구체적으로는, 점착제층의 졸 성분의 에폭시기의 적정에 의해 미반응의 에폭시기 함유 화합물의 유무를 판단할 수 있다. 본 발명에 있어서는, 에폭시 당량의 역수의 1000 배로 나타내는 「에폭시 지수」로 평가했다. 「에폭시 지수」는 시료 1 ㎏ 당 값의 환산치로 하였다. 에폭시 지수의 값은 바람직하게는 0.05 eq/㎏ 이상이고, 보다 바람직하게는 0.1 ∼ 2.0 eq/㎏ 이다. 또한, 이 「에폭시 지수」의 값은 후술하는 실시예에 있어서의 측정 방법에 의해 얻어지는 값이다.
에폭시기 함유 화합물과, 점착제층 (2) 을 구성하는 점착 성분이 반응하면, 에폭시기 함유 화합물의 유리 상태가 유지되지 않게 되거나, 또는 점착 성분과 보호막 형성층이 에폭시기 함유 화합물을 개재하여 결합하여 픽업력이 증가하거나, 칩 상에 점착제 잔류물이 발생하거나 하는 것이 염려되기 때문에, 에폭시기 함유 화합물과 점착 성분은 비반응성인 것이 바람직하다. 예를 들어, 점착 성분이 (메트)아크릴산에스테르 중합체를 포함하는 경우, (메트)아크릴산에스테르 중합체는 후술하는 바와 같이 카르복실기나 아미노기 등의, 에폭시기 함유 화합물의 에폭시기와 반응할 가능성이 있는 관능기를 갖지 않거나, 또는 그 비율이 적은 것이 바람직하다.
또, 본 발명에 있어서의 점착제층에는, 상기 에폭시기 함유 화합물을 중합시키는 작용을 갖는 물질 (에폭시 경화제) 은 실질적으로 포함되지 않는 편이 바람직하다. 점착제층 중에 에폭시 경화제가 포함되면, 보호막 형성층 부착용 다이싱 시트의 보관시 또는 경우에 따라 실시되는 보호막 형성층의 열경화시에, 에폭시기 함유 화합물끼리가 에폭시 경화제를 개재하여 반응해서 경화물을 형성하여, 에폭시기 함유 화합물의 유리 상태가 유지되지 않게 될 염려가 있다. 또, 보호막 형성층에 포함되는 성분과, 점착제층 중에 생긴 에폭시기 함유 화합물로부터 생성된 경화물이 반응해서 결합되어, 보호막 형성층 (또는 보호막) 과 점착제층의 계면에서 박리가 잘 되지 않게 될 염려가 있다. 실질적으로 포함되지 않는 것이 바람직한 에폭시 경화제로는, 아민류, 유기산, 산 무수물, 페놀 수지, 우레아 수지, 폴리아미드를 들 수 있다.
상기와 같이 본 발명에 있어서의 점착제층은 점착 성분 및 에폭시기 함유 화합물을 주성분으로 하고, 필요에 따라 기타 성분을 포함한다.
<점착 성분>
점착 성분은 적당한 재박리성을 점착제층에 부여하는 것이면 그 종류는 특별히 한정은 되지 않고, 고무계, 아크릴계, 실리콘계, 우레탄계, 비닐에테르계 등 범용의 점착제로 형성되어도 된다. 이들 중에서도 특히 아크릴계 점착제가 바람직하게 사용된다. 또, 점착 성분은 에너지선 경화성의 점착 성분이어도 된다.
아크릴계 점착제는 반응성 관능기를 갖지 않는 (메트)아크릴산에스테르 모노머 및 필요에 따라 병용되는 반응성 관능기 함유 모노머를 주원료로 하여 얻어지는 (메트)아크릴산에스테르 중합체를 주성분으로 하는 것이다. 여기서 반응성 관능기를 갖지 않는 (메트)아크릴산에스테르 모노머로는, 예를 들어 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산프로필, (메트)아크릴산부틸, (메트)아크릴산헥실, (메트)아크릴산옥틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산이소옥틸 등이 사용된다. 또, 반응성 관능기를 갖지 않는 (메트)아크릴산에스테르 모노머로서 (메트)아크릴산시클로알킬에스테르, (메트)아크릴산벤질에스테르 등의 지방족기 또는 방향족기를 갖는 알킬에스테르가 이용되어도 된다. 이들 모노머는 1 종 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다.
반응성 관능기 함유 모노머로는 수산기 함유 모노머를 들 수 있다. 수산기 함유 모노머로는, 예를 들어 아크릴산2-하이드록시에틸, 아크릴산4-하이드록시부틸, N-메틸올아크릴아미드 등을 들 수 있다. 이들 중에서도, 알코올성 수산기를 갖는 수산기 함유 모노머는 에폭시기 함유 화합물이 갖는 에폭시기와 잘 반응하지 않기 때문에 바람직하다.
(메트)아크릴산에스테르 중합체에 사용되는, 반응성 관능기를 갖지 않는 (메트)아크릴산에스테르 모노머 및 반응성 관능기 함유 모노머 이외의 공중합성 모노머로서 아크릴로니트릴, 아크릴아미드, 아세트산비닐, 부티르산비닐 등의 비닐에스테르 등을 들 수 있다.
또한, 카르복실기나 아미노기 등의 관능기는 에폭시기 함유 화합물의 에폭시기와 반응할 가능성이 있기 때문에, (메트)아크릴산에스테르 중합체의 원료로서 이들 관능기를 함유하는 모노머를 배합하는 경우에는 그 비율이 적은 편이 좋다. 또, 글리시딜기나 에폭시기는 상기 에폭시기 함유 화합물의 에폭시기와 반응하는 경우가 있기 때문에, 글리시딜(메트)아크릴레이트 등은 (메트)아크릴산에스테르 중합체의 원료로서 배합하지 않는 것이 바람직하다.
(메트)아크릴산에스테르 중합체는 측사슬에 광 중합성 탄소-탄소 이중 결합을 갖는 기를 갖는 것 (이하 에너지선 가교성 중합체라고 하는 경우가 있다) 이어도 된다. 광 중합성 탄소-탄소 이중 결합을 갖는 기로는, 비닐기, (메트)아크릴로일기, 말레이미드기 등을 들 수 있다. 이와 같은 구성으로 함으로써, (메트)아크릴산에스테르 중합체는 에너지선의 조사에 의한 광 중합성 탄소-탄소 이중 결합의 중부가에 의해 삼차원 망목 구조를 구성한다. 요컨대, 측사슬에 광 중합성 탄소-탄소 이중 결합을 갖는 (메트)아크릴산에스테르 중합체는 가교하는 것이 가능한 화합물이고, 에너지선 조사에 의해 점착제층의 점착력을 저감시키는 기능을 갖는다. 에너지선 가교성 중합체를 얻으려면, 예를 들어 상기 반응성 관능기 모노머로서 예시한 수산기 함유 모노머를 이용하여 수산기 함유 (메트)아크릴산에스테르 중합체를 합성하고, 이것에 메타크릴로일옥시에틸이소시아네이트 등의 수산기와 반응하는 관능기와 광 중합성 탄소-탄소 이중 결합을 갖는 기의 어느 것이나 갖는 화합물을 반응시킴으로써 얻을 수 있다.
또한, (메트)아크릴산에스테르 중합체는 에너지선 가교성 중합체가 광 중합성 탄소-탄소 이중 결합의 중부가에 의해 가교된 것이어도 된다. 이 경우, (메트)아크릴산에스테르 중합체는 후술하는 에너지선 조사에 의해 가교 가능한 화합물의 가교물에 해당하고, 후술하는 기능을 갖게 된다. 이와 같은 가교물은, 에너지선 가교성 중합체를 함유하는 점착제층에 에너지선을 조사해, 광 중합성 탄소-탄소 이중 결합을 중부가시킴으로써 얻을 수 있다. 이 경우, 이하에 있어서 점착제층을 구성하는 다른 성분의 함유량에 관해, (메트)아크릴산에스테르 중합체의 질량을 기준으로 하여 그 바람직한 범위를 정하는 경우, (메트)아크릴산에스테르 중합체의 질량은 에너지선 가교성 중합체가 광 중합성 탄소-탄소 이중 결합의 중부가에 의해 중합되기 전의 질량을 가리킨다.
(메트)아크릴산에스테르 중합체의 분자량은 바람직하게는 100,000 이상이고, 특히 바람직하게는 150,000 ∼ 1,000,000 이다. 또 아크릴계 점착제의 유리 전이 온도는 통상 20 ℃ 이하, 바람직하게는 -70 ∼ 0 ℃ 정도이다.
(메트)아크릴산에스테르 중합체는 열가교제에 의해 가교되어 있어도 된다. 가교는, 가교 전의 (메트)아크릴산에스테르 중합체가 반응성 관능기 함유 모노머에서 유래하는 구성 단위를 갖고 있는 경우에, 이것을 열가교제와 반응시킴으로써 실시할 수 있다.
열가교제로는, 다가 이소시아네이트 화합물, 킬레이트 화합물 등의 공지된 것을 사용할 수 있다. 다가 이소시아네이트 화합물로는, 톨루일렌디이소시아네이트, 디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트 및 이들의 다가 이소시아네이트와 다가 알코올의 부가물 등이 사용된다. 킬레이트 화합물로는 에틸아세토아세테이트알루미늄디이소프로필레이트, 알루미늄트리스(에틸아세토아세테이트) 등이 사용된다. 이들은 단독으로 사용해도 되고, 혼합해서 사용해도 상관없다.
열가교제는 가교 전의 (메트)아크릴산에스테르 중합체 100 질량부에 대해 통상 0.01 ∼ 10 질량부, 바람직하게는 0.1 ∼ 5 질량부, 보다 바람직하게는 0.5 ∼ 3 질량부의 비율로 사용된다.
또한, 이하에 있어서 점착제층을 구성하는 다른 성분의 함유량에 관해, (메트)아크릴산에스테르 중합체의 질량을 기준으로 하여 그 바람직한 범위를 정하는 경우, (메트)아크릴산에스테르 중합체의 질량에 열가교제에서 유래하는 질량은 포함하지 않는다.
점착제층은 자외선 등의 에너지선 조사에 의해 가교 가능한 화합물 또는 그 가교물을 함유하는 것이 바람직하다. 이로써, 점착제층은 자외선 등의 에너지선 조사에 의해 경화되어 재박리성을 발현한다. 점착제층이 에너지선 조사에 의해 가교 가능한 화합물을 함유하는 경우에는, 얻어지는 점착 시트는 초기의 접착력이 크고, 또한 에너지선 조사 후에는 점착력은 크게 저하된다. 따라서, 다이싱시에는 웨이퍼, 칩을 확실하게 유지할 수 있고, 픽업시에는 에너지선 조사에 의해 점착력이 대폭 저하되기 때문에, 보호막 형성층 (또는 보호막) 이 부착된 칩의 픽업을 확실하게 실시할 수 있다. 점착제층이 에너지선 조사에 의해 가교 가능한 화합물의 가교물을 함유하는 경우에는, 점착제층은 경화물의 삼차원 망목 구조에 의해 응집성이 높아져 있고, 적당히 낮은 점착성을 갖고 있다. 이 때문에, 웨이퍼, 칩의 유지 성능과, 칩의 픽업 적성을 양립시킬 수 있다.
에너지선 조사에 의해 가교 가능한 화합물로는, 상기 서술한 측사슬에 광 중합성 탄소-탄소 이중 결합을 갖는 기를 갖는 (메트)아크릴산에스테르 중합체 외, 예를 들어 광 조사에 의해 삼차원 망목상화할 수 있는 분자 내에 광 중합성 탄소-탄소 이중 결합을 적어도 2 개 이상 갖는 저분자량 화합물 (이하, 에너지선 중합성저분자량 화합물이라고 하는 경우가 있다) 이 널리 이용되고, 구체적으로는 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1,4-브릴렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트 등이 사용된다.
에너지선 조사에 의해 가교 가능한 화합물의 중합물로는, 상기 서술한 에너지선 가교성 중합체가 광 중합성 탄소-탄소 이중 결합의 중부가에 의해 가교된 것 외, 상기 에너지선 가교성 저분자량 화합물을 포함하는 점착제층에 에너지선을 조사해, 가교시킨 중합물을 사용할 수 있다.
에너지선 가교성 저분자량 화합물 또는 그 가교물을 사용하는 경우, 점착제층 중의 (메트)아크릴산에스테르 중합체와 에너지선 중합성 저분자량 화합물, 또는 가교물의 형성에 사용하는 에너지선 가교성 저분자량 화합물의 배합비는 (메트)아크릴산에스테르 중합체 100 질량부에 대해 10 ∼ 1000 질량부, 바람직하게는 20 ∼ 500 질량부, 특히 바람직하게는 50 ∼ 200 질량부의 범위의 양으로 사용되는 것이 바람직하다.
점착 성분에는 이 외에, 가소제, 점착 부여제 등이 포함되어 있어도 된다.
<다른 성분>
상기와 같이 본 발명에 있어서의 점착제층 (2) 은 점착 성분 및 에폭시기 함유 화합물을 주성분으로 하지만, 점착 성분 및 에폭시기 함유 화합물에 추가해, 본 발명의 취지를 저해하지 않는 범위에서 다른 성분이 배합되어 있어도 된다. 에너지선으로서 자외선을 사용하는 경우에는, 점착제층 중에 광 중합 개시제를 배합하는 것이 바람직하다. 광 중합 개시제로는, 구체적으로는 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, β-클로르안트라퀴논 혹은 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 등을 들 수 있다.
광 중합 개시제의 배합 비율은 에너지선 조사에 의해 가교 가능한 화합물 100 질량부에 대해 0.1 ∼ 10 질량부, 바람직하게는 0.5 ∼ 5 질량부 정도 사용된다.
다른 성분으로는, 전술한 광 중합 개시제 외, 무기 충전제, 대전 방지제, 산화 방지제, 노화 방지제, 안료, 염료 등을 들 수 있다.
점착제층 (2) 의 두께는 특별히 한정되지 않지만, 바람직하게는 1 ∼ 100 ㎛, 더욱 바람직하게는 2 ∼ 80 ㎛, 특히 바람직하게는 3 ∼ 50 ㎛ 이다.
(점착 시트 (3))
점착 시트 (3) 는 상기 기재 필름 (1) 의 편면에 상기 점착 성분 및 유리의 에폭시기 함유 화합물을 포함하는 점착제층 (2) 이 형성되어 이루어진다. 기재 필름 (1) 의 점착제층 (2) 과 접하는 면에는 점착제층 (2) 과의 밀착성을 향상시키기 위해, 코로나 처리를 실시하거나 프라이머 등의 다른 층을 설치해도 된다.
(보호막 형성층 (4))
본 발명에 있어서의 보호막 형성층 (4) 은 특별히 한정되지 않고, 예를 들어 열경화성, 열가소성, 에너지선 경화성의 보호막 형성층을 사용할 수 있다. 이들 중에서도, 열경화성 보호막 형성층을 사용한 경우에, 점착제층과 보호막의 밀착 문제가 현저해지므로, 본 발명의 효과는 바람직하게 발휘된다. 또, 보호막 형성층 (4) 은 단층이어도 되고, 본 발명의 취지를 저해하지 않는 범위에서 다층이어도 된다.
다층 보호막 형성층
보호막 형성층 (4) 을 다층 구조로 한 경우의 개략도를 도 2 에 나타냈다. 다층의 보호막 형성층은 워크에 접하기 위한 층인 접착층 (4a) 과, 점착제층측에 접하는 점착제 근접층 (4b) 을 포함한다. 접착층 (4a) 은 피착체에 접착할 수 있는 기능을 갖는 한 특별히 한정은 되지 않는다. 또 접착층 (4a) 자체를 더 다층 구조로 할 수도 있다.
다층 보호막 형성층 중, 점착제층측에 접하는 층을 「점착제 근접층 (4b)」이라고 부른다. 점착제 근접층 (4b) 은 점착제층과 접하는 것 및 피착체에 첩부된 후에는 최외층에 노출되는 것을 고려한 기능이 요구되는 층이다.
이하, 본 발명의 바람직한 보호막 형성층에 대해 상세히 서술하지만, 보호막 형성층은 전혀 한정적으로 해석되어서는 안된다. 이하 특별히 기재하지 않는 한, 보호막 형성층에 대한 양태는 접착층 (4a) 과 점착제 근접층 (4b) 양방에 대한 양태이다. 또, 보호막 형성층이 단층인 경우에 있어서는, 그 단층을 구성하는 유일한 층은 접착층 (4a) 과 점착제 근접층 (4b) 의 기능을 겸하게 되므로, 접착층 (4a), 점착제 근접층 (4b) 의 어느 일방만에 대한 양태는 그 단층을 구성하는 유일한 층에 대한 양태도 의미한다. 보호막 형성층은 바인더 폴리머 성분 (A) 및 경화성 성분 (B) 을 함유하는 것이 바람직하다.
(A) 바인더 폴리머 성분
보호막 형성층에 충분한 접착성 및 막제조성 (시트 가공성) 을 부여하기 위해서 바인더 폴리머 성분 (A) 이 사용된다. 바인더 폴리머 성분 (A) 으로는, 종래 공지된 아크릴 폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴우레탄 수지, 실리콘 수지, 고무계 폴리머, 페녹시 수지 등을 사용할 수 있다.
바인더 폴리머 성분 (A) 으로서 아크릴 폴리머가 바람직하게 사용된다. 아크릴 폴리머의 중량 평균 분자량 (Mw) 은 1 만 ∼ 200 만인 것이 바람직하고, 10 만 ∼ 120 만인 것이 보다 바람직하다. 아크릴 폴리머의 중량 평균 분자량이 이와 같은 범위에 있음으로써, 점착제 근접층 (4b) 과 점착제층 (2) 의 박리력을 적절한 정도로 유지해, 보호막 형성층의 전사 불량이 잘 일어나지 않고, 또 접착층 (4a) 의 피착체에 대한 접착성이 유지되어 칩 등으로부터 보호막이 박리되는 것이 방지되는 경향이 있다. 아크릴 폴리머의 유리 전이 온도 (Tg) 는 바람직하게는 -60 ∼ 50 ℃, 더욱 바람직하게는 -50 ∼ 40 ℃, 특히 바람직하게는 -40 ∼ 30 ℃ 의 범위에 있다. 아크릴 폴리머의 유리 전이 온도가 지나치게 낮으면 점착제 근접층 (4b) 에 대해 점착제층 (2) 과의 박리력이 커져 보호막 형성층의 전사 불량이 일어나는 경우가 있고, 지나치게 높으면 접착층 (4a) 에 대해 그 접착성이 저하되어 칩 등에 전사할 수 없게 되거나, 혹은 전사 후에 칩 등으로부터 보호막이 박리되거나 하는 경우가 있다.
상기 아크릴 폴리머는 이것을 구성하는 모노머로서 (메트)아크릴산에스테르 모노머를 포함한다. (메트)아크릴산에스테르 모노머로는, 예를 들어 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트, 구체적으로는 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트 등을 들 수 있다. 또, 고리형 골격을 갖는 (메트)아크릴레이트, 구체적으로는 시클로헥실(메트)아크릴레이트, 벤질(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트, 이미드(메트)아크릴레이트 등을 들 수 있다. 또한 관능기를 갖는 모노머로서, 수산기를 갖는 하이드록시메틸(메트)아크릴레이트, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트 등을 들 수 있고 ; 그 외에 에폭시기를 갖는 글리시딜(메트)아크릴레이트 등을 들 수 있다. 아크릴 폴리머는, 이것을 구성하는 모노머로서 수산기를 갖고 있는 모노머를 함유하고 있는 아크릴 폴리머가, 후술하는 경화성 성분 (B) 과의 상용성이 양호하기 때문에 바람직하다. 또, 상기 아크릴 폴리머는 아크릴산, 메타크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
보호막 형성층의 초기 접착력 및 응집력을 조절하기 위해서, 아크릴 폴리머는 가교제에 의해 가교되어 있어도 된다. 가교제로는 점착제층의 (메트)아크릴산에스테르 중합체의 가교제로서 예시한 것과 동일한 것을 사용할 수 있다.
가교제는 가교 전의 아크릴 폴리머 100 질량부에 대해 통상 0.01 ∼ 20 질량부, 바람직하게는 0.1 ∼ 10 질량부, 보다 바람직하게는 0.5 ∼ 5 질량부의 비율로 사용된다.
또한, 이하에 있어서 보호막 형성층을 구성하는 다른 성분의 함유량에 관해, 바인더 폴리머 성분 (A) 의 질량을 기준으로 하여 그 바람직한 범위를 정하는 경우, 바인더 폴리머 성분 (A) 의 질량에 가교제에서 유래하는 질량은 포함하지 않는다.
또한, 바인더 폴리머 성분 (A) 으로서 경화 후의 보호막의 가요성을 유지하기 위한 열가소성 수지를 배합해도 된다. 이러한 열가소성 수지를 배합하는 것은 접착층 (4a) 에 대해 바람직하다. 그러한 열가소성 수지로는, 중량 평균 분자량이 1000 ∼ 10 만인 것이 바람직하고, 3000 ∼ 8 만인 것이 더욱 바람직하다. 열가소성 수지의 유리 전이 온도는 바람직하게는 -30 ∼ 120 ℃, 더욱 바람직하게는 -20 ∼ 120 ℃ 인 것이 바람직하다. 열가소성 수지로는, 폴리에스테르 수지, 우레탄 수지, 페녹시 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 들 수 있다. 이들 열가소성 수지는 1 종 단독으로, 또는 2 종 이상 혼합해서 사용할 수 있다. 상기 열가소성 수지를 함유함으로써, 보호막 형성층의 전사면에 접착층 (4a) 이 추종하여 보이드 등의 발생을 억제할 수가 있다.
(B) 경화성 성분
경화성 성분 (B) 은 열경화성 성분 및/또는 에너지선 경화성 성분이 사용되고, 특히 열경화성 성분이 바람직하게 사용된다.
<열경화성 성분>
열경화성 성분으로는, 에폭시계 열경화성 성분을 들 수 있고, 에폭시계 열경화성 성분은 에폭시계 화합물 및 열경화제로 이루어진다.
에폭시계 화합물은 에폭시기를 갖고 있다. 에폭시계 화합물로는, 경화성 수지로서 공지된 에폭시계 화합물을 사용할 수 있다. 에폭시계 화합물로는, 구체적으로는 다관능계 에폭시 수지나, 비페닐 화합물, 비스페놀 A 디글리시딜에테르나 그 수소 첨가물, 오르토크레졸노볼락에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2 관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
보호막 형성층에는, 바인더 폴리머 성분 (A) 100 질량부에 대해 에폭시계 화합물이 바람직하게는 1 ∼ 1000 질량부, 보다 바람직하게는 10 ∼ 500 질량부, 특히 바람직하게는 20 ∼ 200 질량부 포함된다. 열경화 수지의 함유량이 1 질량부 미만이면 충분한 접착성이 얻어지지 않는 경우가 있고, 1000 질량부를 초과하면 바인더 폴리머 성분 (A) 에서 유래하는 보호막 형성층의 가요성이나 막제조성이 잘 얻어지지 않을 염려가 있다.
열경화제는 에폭시계 화합물에 대한 경화제로서 기능하고, 열 활성 잠재성 에폭시 수지 경화제라고도 불린다. 바람직한 열경화제로는, 에폭시기와 반응할 수 있는 에폭시기 이외의 관능기를 1 분자 중에 2 개 이상 갖는 화합물을 들 수 있다. 그 관능기로는 페놀성 수산기, 아미노기, 카르복실기 및 산 무수물 등을 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 산 무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.
페놀계 경화제의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자일록형 페놀 수지, 아르알킬페놀 수지를 들 수 있다. 아민계 경화제의 구체적인 예로는, DICY (디시안디아미드) 를 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
열경화제의 함유량은 에폭시계 화합물 100 질량부에 대해 0.1 ∼ 500 질량부인 것이 바람직하고, 1 ∼ 200 질량부인 것이 보다 바람직하다. 열경화제의 함유량이 적으면 경화 부족으로 보호막 형성층의 신뢰성이 저하되는 경우가 있고, 과잉이면 보호막 형성층의 흡습률이 높아져 반도체 장치의 신뢰성을 저하시키는 경우가 있다.
경화성 성분에 포함되는 에폭시계 화합물과 열경화제의 배합량의 합계는 바인더 폴리머 성분 (A) 100 질량부에 대해 바람직하게는 40 질량부 이상, 보다 바람직하게는 60 질량부 이상, 특히 바람직하게는 75 ∼ 250 질량부이다.
<에너지선 경화성 성분>
에너지선 경화성 성분으로는, 에너지선 중합성기를 포함하고, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화되는 저분자 화합물 (에너지선 중합성 화합물) 을 사용할 수 있다. 이와 같은 에너지선 경화성 성분으로서 구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물 등의 광 중합성 탄소-탄소 이중 결합을 포함하는 화합물을 사용할 수 있다.
또한, 점착제 근접층 (4b) 이 에너지선 경화성 성분을 함유하는 경우에는, 에너지선 경화성 성분과 점착제층 중의 에너지선 조사에 의해 중합 가능한 화합물이 동시에 중합되어 보호막 형성층과 점착제층이 밀착되는 것을 피하기 위해서, 점착제층은 에너지선 조사에 의해 중합 가능한 화합물을 실질적으로 포함하지 않는 것이 바람직하다. 한편, 점착제층이 에너지선 조사에 의해 중합 가능한 화합물의 중합물을 실질적으로 포함하고 있었다고 해도, 이러한 문제는 생기지 않는다.
보호막 형성층에 에너지선 경화성을 부여함으로써, 보호막 형성층을 간편하고 또한 단시간에 경화시킬 수 있어, 보호막이 부착된 칩의 생산 효율이 향상된다. 열경화 수지의 경화 온도는 100 ∼ 200 ℃ 정도이고, 또 경화 시간은 2 시간 정도를 필요로 하고 있다. 이에 대해, 에너지선 경화성의 보호막 형성층은, 에너지선 조사에 의해 단시간에 경화되기 때문에, 간편하게 보호막을 형성할 수 있어 생산 효율의 향상에 기여할 수 있다.
그러나, 본 발명에 있어서는, 경화성 성분으로는 열경화성 성분이 바람직하게 사용된다. 보호막 형성층이 열경화성인 경우에, 보호막 형성층의 경화 후에 보호막과 점착제간의 밀착성이 높아져 박리가 곤란해지는 문제는 열경화성의 보호막 형성층을 사용한 경우에 특히 현저하지만, 본 발명의 보호막 형성층이 부착된 다이싱 시트에 의하면, 점착제층과 보호막의 과도한 밀착을 해소할 수 있다. 요컨대, 본 발명의 효과는 보호막 형성층이 열경화성인 경우에 특히 바람직하게 발휘된다. 또, 점착제층 (2) 과 보호막 형성층 (4) 의 계면에 존재하는 에폭시기 함유 화합물이 보호막 형성층 (4) 에 전사되어도, 열경화시에 동시에 경화되는 결과 저분자량 화합물인 상태로 잔류하는 경우는 없어, 보호막이 부착된 칩의 신뢰성 저하의 원인이 되는 것이 방지되기 때문에 바람직하다. 또, 점착제 근접층 (4b) 의 열경화성 성분이 에폭시계 열경화성 성분이면, 점착제층 (2) 과 점착제 근접층 (4b) 의 계면에 존재하는 에폭시기 함유 화합물도 열경화성 성분으로서 기능하기 때문에, 점착제 근접층 (4b) 의 특성에 대한 영향은 적고, 또 보호막 형성층 (4) 을 경화시켜 얻어지는 보호막의 기능에 대한 영향도 적기 때문에 보다 바람직하다.
(C) 착색제
보호막 형성층은 착색제 (C) 를 함유하는 것이 바람직하다. 보호막 형성층에 착색제를 배합함으로써, 반도체 장치를 기기에 장착했을 때에 주위의 장치로부터 발생하는 적외선 등을 차폐해, 그들에 의한 반도체 장치의 오작동을 방지할 수 있고, 또 보호막 형성층을 경화시켜 얻은 보호막에 제품 번호 등을 인자했을 때의 문자 시인성이 향상된다. 즉, 보호막이 형성된 반도체 장치나 반도체 칩에서는, 보호막의 표면에 품번 등이 통상 레이저 마킹법 (레이저 광에 의해 보호막 표면을 제거하고 인자를 실시하는 방법) 에 의해 인자되지만, 보호막이 착색제 (C) 를 함유함으로써 보호막의 레이저 광에 의해 제거된 부분과 그렇지 않은 부분의 콘트라스트차가 충분히 얻어지고, 시인성이 향상된다. 착색제 (C) 로는, 유기 또는 무기의 안료 및 염료가 사용된다. 이들 중에서도 전자파나 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로는, 카본 블랙, 산화철, 이산화망간, 아닐린 블랙, 활성탄 등이 사용되지만, 이들에 한정되지는 않는다. 반도체 장치의 신뢰성을 높이는 관점에서는 카본 블랙이 특히 바람직하다. 착색제 (C) 는 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 본 발명에 있어서의 보호막 형성층의 높은 경화성은 가시광 및/또는 적외선과 자외선 양방의 투과성을 저하시키는 착색제를 이용하고, 자외선의 투과성이 저하된 경우에 특히 바람직하게 발휘된다. 가시광 및/또는 적외선과 자외선 양방의 투과성을 저하시키는 착색제로는, 상기 흑색 안료 외, 가시광 및/또는 적외선과 자외선 양방의 파장 영역에서 흡수성 또는 반사성을 갖는 것이면 특별히 한정되지 않는다.
착색제 (C) 의 배합량은 보호막 형성층을 구성하는 전 고형분 중에 있어서의 질량 비율로서 바람직하게는 0.1 ∼ 35 질량％, 더욱 바람직하게는 0.5 ∼ 25 질량％, 특히 바람직하게는 1 ∼ 15 질량％ 이다.
(D) 경화 촉진제
경화 촉진제 (D) 를 보호막 형성층의 경화 속도를 조정하기 위해서 사용해도 된다. 경화 촉진제 (D) 는 특히 경화성 성분 (B) 에 있어서 에폭시계 화합물과 열경화제를 병용하는 경우에 바람직하게 사용된다.
바람직한 경화 촉진제로는, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3 급 아민류 ; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸류 ; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류 ; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화 촉진제 (D) 는 경화성 성분 (B) 100 질량부에 대해 바람직하게는 0.01 ∼ 10 질량부, 더욱 바람직하게는 0.1 ∼ 5 질량부의 양으로 포함된다. 경화 촉진제 (D) 를 상기 범위의 양으로 함유함으로써, 고온도 고습도하에 노출되어도 우수한 접착 특성을 갖고, 혹독한 리플로우 조건에 노출된 경우라도 높은 신뢰성을 달성할 수 있다. 경화 촉진제 (D) 의 함유량이 적으면 경화 부족으로 충분한 경도, 접착 특성이 얻어지지 않는 경우가 있고, 과잉이면 높은 극성을 갖는 경화 촉진제는 고온도 고습도하에서 보호막 형성층 중을 접착 계면측으로 이동하여, 편석됨으로써 반도체 장치의 신뢰성을 저하시키는 경우가 있다.
(E) 커플링제
유기 화합물과 반응할 수 있는 기와, 무기물 표면의 관능기와 결합할 수 있는 기를 갖는 커플링제 (E) 를, 보호막 형성층의 칩에 대한 접착성, 밀착성 및/또는 보호막의 응집성을 향상시키기 위해서 사용해도 된다. 또, 커플링제 (E) 를 사용함으로써, 보호막 형성층을 경화시켜 얻어지는 보호막의 내열성을 저해하지 않고, 그 내수성을 향상시킬 수 있다. 커플링제 (E) 는 보호막 형성층의 칩에 대한 접착성을 향상시키는 관점에서, 접착층 (4a) 에 사용하는 것이 특히 바람직하다.
커플링제 (E) 로는, 유기 화합물과 반응할 수 있는 기로서 바인더 폴리머 성분 (A), 경화성 성분 (B) 등이 갖는 관능기와 반응하는 기를 갖는 화합물이 바람직하게 사용된다. 커플링제 (E) 로는 실란 커플링제가 바람직하다. 이와 같은 커플링제로는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
커플링제 (E) 는 바인더 폴리머 성분 (A) 및 경화성 성분 (B) 의 합계 100 질량부에 대해 통상 0.1 ∼ 20 질량부, 바람직하게는 0.2 ∼ 10 질량부, 보다 바람직하게는 0.3 ∼ 5 질량부의 비율로 포함된다. 커플링제 (E) 의 함유량이 0.1 질량부 미만이면 상기 효과가 얻어지지 않을 가능성이 있고, 20 질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.
(F) 무기 충전재
무기 충전재 (F) 를 보호막 형성층에 배합함으로써, 경화 후의 보호막에 있어서의 열팽창 계수를 조정하는 것이 가능해져, 반도체 칩에 대해 경화 후 보호막의 열팽창 계수를 최적화함으로써 반도체 장치의 신뢰성을 향상시킬 수 있다. 또, 경화 후 보호막의 흡습률을 저감시키는 것도 가능해진다.
바람직한 무기 충전재로는, 실리카, 알루미나, 탤크, 탄산칼슘, 산화티탄, 산화철, 탄화규소, 질화붕소 등의 분말, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 들 수 있다. 이들 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 상기 무기 충전재 (F) 는 단독으로 또는 2 종 이상을 혼합하여 사용할 수 있다. 무기 충전재 (F) 의 함유량은 보호막 형성층을 구성하는 전 고형분 100 질량부에 대해 통상 1 ∼ 80 질량부의 범위에서 조정이 가능하다.
(G) 광 중합 개시제
보호막 형성층이 에너지선 경화성 성분을 함유하는 경우에는, 그 사용시에 자외선 등의 에너지선을 조사해, 에너지선 경화성 성분을 경화시킨다. 이때, 광 중합 개시제 (G) 를 함유시킴으로써, 중합 경화 시간 그리고 광선 조사량을 줄일 수 있다.
이와 같은 광 중합 개시제 (G) 로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 및 β-클로르안트라퀴논 등을 들 수 있다. 광 중합 개시제 (G) 는 1 종류 단독으로, 또는 2 종류 이상을 조합하여 사용할 수 있다.
광 중합 개시제 (G) 의 배합 비율은 에너지선 경화성 성분 100 질량부에 대해 0.1 ∼ 10 질량부 포함되는 것이 바람직하고, 1 ∼ 5 질량부 포함되는 것이 보다 바람직하다. 0.1 질량부 미만이면 광 중합의 부족으로 만족스러운 전사성이 얻어지지 않는 경우가 있고, 10 질량부를 초과하면 광 중합에 기여하지 않는 잔류물이 생성되어, 보호막 형성층의 경화성이 불충분해지는 경우가 있다.
(H) 범용 첨가제
보호막 형성층에는, 상기 외에 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 연쇄 이동제 등을 들 수 있다.
보호막 형성층에 있어서의 가시광선 및/또는 적외선과 자외선의 투과성을 나타내는 척도인, 파장 300 ∼ 1200 ㎚ 에 있어서의 최대 투과율은 20 ％ 이하인 것이 바람직하고, 0 ∼ 15 ％ 인 것이 보다 바람직하며, 0 ％ 를 초과하고 10 ％ 이하인 것이 더욱 바람직하고, 0.001 ∼ 8 ％ 인 것이 특히 바람직하다. 파장 300 ∼ 1200 ㎚ 에 있어서의 보호막 형성층의 최대 투과율을 상기 범위로 함으로써, 보호막 형성층이 에너지선 경화성 성분 (특히 자외선 경화성 성분) 을 함유하는 경우에는, 보호막 형성층이 착색되어 있는 경우라도 경화성이 우수하다. 또, 가시광 파장 영역 및/또는 적외 파장 영역의 투과성이 낮기 때문에, 반도체 장치의 적외선 기인의 오작동 방지나, 인자의 시인성 향상과 같은 효과가 얻어진다. 파장 300 ∼ 1200 ㎚ 에 있어서의 보호막 형성층의 최대 투과율은 상기 착색제 (C) 에 의해 조정할 수 있다. 또한, 보호막 형성층의 최대 투과율은 UV-vis 스펙트럼 검사 장치 ((주) 시마즈 제작소 제조) 를 이용하여, 경화 후의 보호막 형성층 (두께 25 ㎛) 의 300 ∼ 1200 ㎚ 에서의 전체 광선 투과율을 측정하여, 투과율이 가장 높은 값 (최대 투과율) 으로 하였다.
보호막 형성층의 두께는 특별히 한정되지 않지만, 바람직하게는 3 ∼ 300 ㎛, 더욱 바람직하게는 5 ∼ 250 ㎛, 특히 바람직하게는 7 ∼ 200 ㎛ 이다.
보호막 형성층이 다층 구성인 경우에는 그 전체 두께는 전술한 바와 같고, 이 중 점착제 근접층 (4b) 의 두께는 바람직하게는 1 ∼ 250 ㎛, 보다 바람직하게는 3 ∼ 200 ㎛, 특히 바람직하게는 5 ∼ 100 ㎛ 이다.
(박리 시트)
보호막 형성층이 부착된 다이싱 시트에는, 사용에 제공할 때까지의 동안에 표면의 외부와의 접촉을 피하기 위한 박리 시트를 설치해도 된다. 박리 시트로는, 예를 들어 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메트)아크릴산 공중합체 필름, 에틸렌·(메트)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름 등의 투명 필름이 사용된다. 또 이들의 가교 필름도 사용된다. 또한 이들의 적층 필름이어도 된다. 또, 이들을 착색한 필름, 불투명 필름 등을 사용할 수 있다. 박리제로는, 예를 들어 실리콘계, 불소계, 장사슬 알킬기 함유 카르바메이트 등의 박리제를 들 수 있다.
박리 시트의 두께는 통상은 10 ∼ 500 ㎛, 바람직하게는 15 ∼ 300 ㎛, 특히 바람직하게는 20 ∼ 250 ㎛ 정도이다. 또, 보호막 형성층이 부착된 다이싱 시트의 두께는 통상은 1 ∼ 500 ㎛, 바람직하게는 5 ∼ 300 ㎛, 특히 바람직하게는 10 ∼ 150 ㎛ 정도이다.
(보호막 형성층이 부착된 다이싱 시트)
보호막 형성층이 부착된 다이싱 시트는 점착 시트 (3) 의 점착제층 (2) 상에 상기 서술한 보호막 형성층 (4) 을 설치하여 이루어진다. 도 2 에 나타낸 바와 같이, 보호막 형성층은 다층 구조여도 된다. 도 1, 2 에 나타낸 바와 같이, 본 발명의 보호막 형성층이 부착된 다이싱 시트 (10) 는 기재 필름 (1) 과 점착제층 (2) 으로 이루어지는 점착 시트 (3) 의 내주부에 보호막 형성층 (4) (또는 다층 보호막 형성층) 이 박리 가능하게 적층되고, 점착 시트 (3) 의 외주부에 점착제층 (2) 이 노출되어 있는 것이 바람직하다. 요컨대, 점착 시트 (3) 보다 소경의 보호막 형성층 (4) (또는 다층 보호막 형성층) 이 점착 시트 (3) 의 점착제층 (2) 상에 동심원상으로 박리 가능하게 적층되어 있는 것이 바람직하다. 또한, 도 1 에 있어서는, 보호막 형성층은 점착제 근접층의 단층으로 구성되어 있다. 이하, 보호막 형성층이 이와 같은 단층 구성인 경우를 예로 들어 설명한다.
상기 구성의 보호막 형성층이 부착된 다이싱 시트 (10) 는, 점착 시트 (3) 의 외주부에 노출된 점착제층 (2) 에 있어서, 링 프레임 (5) 에 첩부된다.
또, 링 프레임에 대한 풀칠 영역 (점착 시트의 외주부에 있어서의 노출된 점착제층) 상에, 고리형의 양면 테이프 혹은 점착제층을 별도 설치해도 된다. 양면 테이프는 점착제층/심재/점착제층의 구성을 갖고, 양면 테이프에 있어서의 점착제층은 특별히 한정되지 않고, 예를 들어 고무계, 아크릴계, 실리콘계, 폴리비닐에테르 등의 점착제가 사용된다. 점착제층은 후술하는 칩을 제조할 때에 그 외주부에 있어서 링 프레임에 첩부된다. 양면 테이프의 심재로는, 예를 들어 폴리에스테르 필름, 폴리프로필렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름, 액정 폴리머 필름 등이 바람직하게 사용된다.
(보호막 형성층이 부착된 다이싱 시트의 제조 방법)
보호막 형성층이 부착된 다이싱 시트의 제조 방법으로는, 다음과 같은 방법을 들 수 있다. 먼저, 박리 시트 상에 보호막 형성층을 형성한다. 보호막 형성층은 상기 각 성분을 적절한 비율로, 적당한 용매 중에서 혼합하여 이루어지는 보호막 형성층용 조성물을 적당한 박리 시트 상에 도포 건조시켜 얻어진다. 또, 박리 시트 상에 보호막 형성층용 조성물을 도포, 건조시켜 막형성하고, 이것을 다른 박리 시트와 첩합 (貼合) 하여, 2 장의 박리 시트에 협지된 상태 (박리 시트/보호막 형성층/박리 시트) 로 해도 된다. 다층 보호막 형성층을 제작하는 경우에는 상기 조작을 별도로 실시해, 2 장의 박리 시트에 협지된 보호막 형성층을 복수 준비하고, 각각의 박리 시트의 1 장을 박리해 보호막 형성층을 노출시키고, 노출된 보호막 형성층끼리를 적층함으로써, 2 장의 박리 시트에 협지된 다층 보호막 형성층을 얻는다.
다음으로, 보호막 형성층이 2 장의 박리 시트에 협지된 상태일 경우에는 일방의 박리 시트를 박리한다. 그리고, 보호막 형성층을 첩부하는 워크 (예를 들어 반도체 웨이퍼 등) 와 동일 사이즈 혹은 한층 큰 원형으로 형발 (型拔) 하고, 원형으로 형발된 보호막 형성층 주위의 찌꺼기를 제거한다. 또, 2 장의 박리 시트에 협지된 상태일 경우에는, 일방의 박리 시트와 보호막 형성층을 형발하고, 보호막 형성층을 박리 시트마다 찌꺼기를 제거하고, 그 후에 형발된 박리 시트를 박리해도 된다.
여기서, 점착 시트 (3) 의 제조 방법에 대해 설명한다. 점착제층 (2) 은 기재 필름 (1) 상에 직접 도포되어도 되고, 박리 필름 등의 공정 필름 상에 형성한 후, 기재 필름 상에 전사해도 된다. 점착제층 (2) 을 형성하는 도포 장치로는 롤 코터, 나이프 코터, 롤 나이프 코터, 파운틴 다이코터, 슬롯 다이코터, 리버스 코터 등을 들 수 있다.
또, 점착제층 (2) 이 에너지선 가교성을 가질 경우, 점착제층의 도포 후, 에너지선 조사함으로써 점착제층의 응집력을 제어해도 된다.
이어서, 원형의 보호막 형성층 (4) 을 상기 방법 등에 의해 준비한 점착 시트 (3) 의 점착제층 (2) 에 첩부하고, 링 프레임에 대한 풀칠 영역의 외경에 맞춰 동심원상으로 형발하고, 형발된 점착 시트의 주위를 제거한다.
점착 시트의 점착제층에 에너지선에 의해 중합 가능한 화합물의 중합물을 함유시키려고 하는 경우, 보호막 형성층이 부착된 다이싱 시트의 제조 단계에 있어서 점착 시트와 보호막 형성층을 첩합하기 전에 점착제층에 에너지선을 조사하여, 에너지선에 의해 중합 가능한 화합물을 중합시켜도 되고, 점착 시트와 보호막 형성층을 첩합한 후에 점착제층에 에너지선을 조사해 중합시켜도 된다.
마지막으로, 보호막 형성층에 첩부된 박리 시트를 박리함으로써, 본 발명의 보호막 형성층이 부착된 다이싱 시트 (10) 를 얻는다.
(칩의 제조 방법)
다음으로 본 발명에 관련된 보호막 형성층이 부착된 다이싱 시트 (10) 의 이용 방법에 대해, 그 시트를 칩 (예를 들어 반도체 칩 등) 의 제조에 적용한 경우를 예로 들어 설명한다.
본 발명에 관련된 보호막 형성층이 부착된 다이싱 시트를 사용한 반도체 칩의 제조 방법은, 표면에 회로가 형성된 반도체 웨이퍼 (워크) 의 이면에 상기 시트의 보호막 형성층을 첩부하고, 이하의 공정 (1) ∼ (3) 을 [(1), (2), (3)] 또는 [(2), (1), (3)] 또는 [(2), (3), (1)] 의 순서로 실시해, 이면에 보호막을 갖는 반도체 칩을 얻는 것을 특징으로 하고 있다.
공정 (1) : 보호막 형성층을 경화시켜 보호막을 얻는 공정,
공정 (2) : 반도체 웨이퍼 (워크) 와, 보호막 형성층 또는 보호막을 다이싱하는 공정,
공정 (3) : 보호막 형성층 또는 보호막과 점착 시트를 박리하는 공정.
또, 본 발명에 관련된 반도체 칩의 제조 방법은, 상기 공정 (1) ∼ (3) 외에 하기 공정 (4) 를 추가로 포함해, 상기 공정 (1) 후의 어느 공정에 있어서 공정 (4) 를 실시할 수도 있다.
공정 (4) : 보호막에 레이저 인자를 실시하는 공정.
반도체 웨이퍼는 실리콘 웨이퍼여도 되고, 또 갈륨·비소 등의 화합물 반도체 웨이퍼여도 된다. 웨이퍼 표면에 대한 회로의 형성은 에칭법, 리프트 오프법 등 종래부터 범용되고 있는 방법을 포함하는 여러 가지 방법에 의해 실시할 수 있다. 이어서, 반도체 웨이퍼의 회로면의 반대면 (이면) 을 연삭한다. 연삭법은 특별히 한정은 되지 않고, 그라인더 등을 사용한 공지된 수단으로 연삭해도 된다. 이면 연삭시에는, 표면의 회로를 보호하기 위해서 회로면에 표면 보호 시트라 불리는 점착 시트를 첩부한다. 이면 연삭은, 웨이퍼의 회로면측 (즉 표면 보호 시트측) 을 척 테이블 등에 의해 고정하고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼의 연삭 후의 두께는 특별히 한정은 되지 않지만, 통상은 20 ∼ 500 ㎛ 정도이다. 그 후, 필요에 따라, 이면 연삭시에 생긴 파쇄층을 제거한다. 파쇄층의 제거는 케미컬 에칭이나, 플라즈마 에칭 등에 의해 실시된다.
이어서, 반도체 웨이퍼의 이면에 상기 보호막 형성층이 부착된 다이싱 시트의 보호막 형성층을 첩부한다. 그 후, 공정 (1) ∼ (3) 을 [(1), (2), (3)] 또는 [(2), (1), (3)] 또는 [(2), (3), (1)] 의 순서로 실시한다. 일례로서 공정 (1) ∼ (3) 을 [(1), (2), (3)] 의 순서로 실시하는 경우에 대해 설명한다. 또한, 이하의 설명에서는 (1) 공정을 실시한 후, (2) 공정을 실시하기 전에 (4) 공정을 실시하고 있다.
먼저, 표면에 회로가 형성된 반도체 웨이퍼의 이면에 상기 보호막 형성층이 부착된 다이싱 시트의 보호막 형성층을 첩부한다. 이어서 보호막 형성층을 경화시켜 웨이퍼의 전체면에 보호막을 형성한다. 이 결과, 웨이퍼 이면에 보호막이 형성되어, 웨이퍼 단독인 경우와 비교해 강도가 향상되므로, 취급시에 얇아진 웨이퍼의 파손을 저감할 수 있다. 또, 웨이퍼나 칩의 이면에 직접 보호막용 도포액을 도포·피막화하는 코팅법과 비교해, 보호막의 두께 균일성이 우수하다.
또, 본 발명의 보호막 형성층이 부착된 다이싱 시트에 있어서 보호막 형성층이 열경화성을 가질 경우에는, 내열성이 우수한 기재 필름을 사용함으로써 열경화시의 변형에 의한 느슨함이 억제되어, 다이싱이나 픽업 (보호막으로부터의 점착 시트의 박리) 이 용이해진다는 효과가 바람직하게 발휘된다.
이어서, 경화된 보호막 형성층 (보호막) 에 레이저 인자하는 것이 바람직하다. 레이저 인자는 레이저 마킹법에 의해 실시되고, 레이저 광의 조사에 의해 점착 시트 너머로 보호막의 표면을 제거함으로써 보호막에 품번 등을 마킹한다. 본 발명의 보호막 형성층이 부착된 다이싱 시트에 의하면, 극박의 웨이퍼라도 웨이퍼의 휨을 억제할 수 있기 때문에, 레이저 광의 초점이 정확하게 정해져, 정밀하게 마킹을 실시할 수 있다.
이어서, 반도체 웨이퍼와 보호막 형성층이 부착된 다이싱 시트의 적층체 (반도체 웨이퍼와 보호막과 점착 시트의 적층체) 를, 웨이퍼 표면에 형성된 회로마다 다이싱하여, 반도체 칩과 보호막 형성층이 부착된 다이싱 시트의 적층체를 얻는다. 다이싱은 웨이퍼와 보호막을 함께 절단하도록 실시된다. 본 발명의 보호막 형성층이 부착된 다이싱 시트에 의하면, 다이싱시에 있어서 보호막에 대해 점착 시트가 충분한 점착력을 갖기 때문에 칩핑이나 칩 비산을 방지할 수 있고, 다이싱 적성이 우수하다. 다이싱은 특별히 한정은 되지 않고, 일례로서 웨이퍼의 다이싱시에는 보호막 형성층이 부착된 다이싱 시트의 주변부 (점착 시트의 외주부) 를 링 프레임에 의해 고정한 후, 다이싱 블레이드 등의 회전 둥근 날을 사용하는 등의 공지된 수법에 의해 웨이퍼의 칩화를 실시하는 방법 등을 들 수 있다. 다이싱에 의한 점착 시트에 대한 절삭 깊이는 보호막 형성층을 완전히 절단하고 있으면 되고, 보호막 형성층과의 계면으로부터 0 ∼ 30 ㎛ 로 하는 것이 바람직하다. 기재 필름에 대한 절삭량을 작게 함으로써, 다이싱 블레이드의 마찰에 의한 기재 필름의 용융이나, 기재 필름에 있어서의 버 등의 발생을 억제할 수 있다.
그 후, 상기 점착 시트를 익스팬드해도 된다. 본 발명에 있어서의 점착 시트의 기재 필름으로서 신장성이 우수한 것을 선택한 경우에는, 본 발명의 보호막 형성층이 부착된 다이싱 시트는 우수한 익스팬드성을 갖는다. 다이싱된 보호막이 부착된 반도체 칩을 콜렛 등의 범용 수단에 의해 픽업함으로써 보호막과 점착 시트를 박리한다. 이 결과, 이면에 보호막을 갖는 반도체 칩 (보호막이 부착된 반도체 칩) 이 얻어진다. 본 발명의 보호막 형성층이 부착된 다이싱 시트에서는, 점착제층 (2) 에 포함되는 유리의 에폭시기 함유 화합물이 점착제 표면에 있어서 유막상의 박막을 형성함으로써, 점착제층 (2) 과 보호막 형성층 (또는 보호막) 의 상호작용이 적어져, 점착제층 (2) 과 보호막 형성층 (또는 보호막) 사이에서의 박리가 용이해진다고 생각된다. 이 결과, 보호막 형성층 (또는 보호막) 이 부착된 반도체 칩의 픽업을 용이하게 실시할 수 있다.
이와 같은 본 발명의 제조 방법에 의하면, 두께의 균일성이 높은 보호막을 칩 이면에 간편하게 형성할 수 있어, 다이싱 공정이나 패키징 후의 크랙이 잘 발생하지 않게 된다. 또, 본 발명에 의하면, 보호막이 형성된 웨이퍼를 다이싱 테이프로 다시 붙여 다이싱하던 종래의 공정과 비교해, 다이싱 테이프로의 다시 붙이기를 실시하지 않고 보호막이 부착된 칩을 얻을 수 있어, 제조 공정의 간략화가 도모된다. 또, 연삭에 의해 취약화된 웨이퍼를 단일체로 취급하지 않게 되기 때문에, 웨이퍼 파손의 위험을 저감한다. 또한, 박형화 웨이퍼는 보호막의 경화 수축에 의해 휨이 발생하는 경우가 있지만, 점착 시트에 의해 유지되고 있기 때문에 휨도 억제할 수 있다. 그리고, 반도체 칩을 페이스 다운 방식으로 소정의 기대 상에 실장함으로써 반도체 장치를 제조할 수 있다. 또, 이면에 보호막을 갖는 반도체 칩을 다이 패드부 또는 별도의 반도체 칩 등의 다른 부재 상 (칩 탑재부 상) 에 접착함으로써 반도체 장치를 제조할 수도 있다.
또한, 공정 (1) ∼ (3) 을 [(2), (1), (3)] 의 순서로 실시한 경우도, 본 발명의 보호막 형성층이 부착된 다이싱 시트를 사용함으로써, 보호막이 부착된 반도체 칩의 픽업을 용이하게 실시할 수 있다는 효과가 얻어진다. 종래, 보호막 형성층의 경화 후 (공정 (1) 후) 에 있어서, 점착 시트로부터의 보호막이 부착된 칩의 박리 (공정 (3)) 가 곤란해진다는 문제가 있다. 그러나, 본 발명에 의하면 이 문제가 해소된다. 이 때문에, 본 발명에서는, 공정 (3) 전에 공정 (1) 이 실시되는 경우, 요컨대 공정 (1) ∼ (3) 을 [(1), (2), (3)] 의 순서 또는 [(2), (1), (3)] 의 순서로 실시하는 경우에 바람직하게 적용할 수 있다. 또한, 공정 (1) ∼ (3) 을 [(2), (3), (1)] 의 순서로 실시한 경우에는, 본 발명의 보호막 형성층이 부착된 다이싱 시트를 사용함으로써, 보호막 형성층을 갖는 반도체 칩의 픽업을 용이하게 실시할 수 있고, 그 후 보호막 형성층을 경화시킴 (공정 (1)) 으로써, 보호막이 부착된 반도체 칩이 얻어진다. 보호막 형성층의 경화는 최종적으로 행해지는 수지 밀봉시의 가열 공정에서 실시해도 된다.
실시예
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 이하의 실시예 및 비교예에 있어서, <점착력>, <픽업 적성>, <칩 트레이에 대한 부착성> 은 다음과 같이 측정·평가했다. 또, 하기의 <보호막 형성층용 조성물>, <점착제 조성물>, <기재> 를 이용하여 <보호막 형성층이 부착된 다이싱 시트> 를 제작했다.
<점착 시트와 보호막간의 점착력>
보호막 형성층이 부착된 다이싱 시트를 25 ㎜ 의 폭으로 재단하여 시료로 하고, 70 ℃ 로 가열하면서 실리콘 미러 웨이퍼에 첩부했다. 그 후 보호막 형성층을 경화시키기 위해서 130 ℃ 2 시간의 열경화를 실시했다. 경화시킨 보호막으로부터 점착 시트를 JIS Z 0237 : 2009 에 준거해 180°에서 박리해, 점착력을 측정하였다. 또한, 상기 공정 「(2), (3), (1)」의 순서의 공정을 상정한 경우도 생각하여, 상기 보호막 형성층의 열경화 공정을 실시하지 않은 경우의 점착력 측정도 실시했다.
<픽업 적성>
두께 350 ㎛, 직경 6 인치, ＃2000 연마를 실시한 실리콘 웨이퍼의 연마면에 보호막 형성층이 부착된 다이싱 시트의 보호막 형성층을 70 ℃ 로 가열하면서 첩부했다. 이어서, 보호막 형성층이 부착된 다이싱 시트를 첩부한 웨이퍼를 130 ℃ 의 가열 오븐에 2 시간 투입하여, 보호막 형성층을 경화시켰다. 이어서, 다이서 (디스코 주식회사 제조, DFD651) 를 이용하여, 블레이드 속도 40 ㎜/초로 기재 필름에 15 ㎛ 의 깊이로 절삭이 들어가도록 해 3 ㎜ × 3 ㎜ 사이즈의 칩으로 웨이퍼를 다이스했다. 그때, 칩 비산 유무를 육안으로 관찰하였다. 이어서, 다이 본더 (캐논 머시너리사 제조, Bestem-D02) 에 의해 50 개의 칩의 픽업을 실시해, 픽업된 개수를 조사했다. 또한, 상기 공정 「(2), (3), (1)」 순서의 공정을 상정하여, 상기 보호막 형성층의 열경화 공정을 실시하지 않은 경우의 픽업 시험도 실시했다.
<칩 트레이에 대한 부착성>
픽업된 칩을 플라스틱 트레이에 넣고 1 일 방치 후에, 트레이를 반대로 하여 칩이 트레이에 부착되어 있지 않은지 어떤지를 확인하였다.
<에폭시 지수>
또, 실시예 및 비교예에 있어서, 점착제의 「에폭시 지수」의 측정은 JIS K 7236 에 준거해, 지시약 적정법으로 실시하였다. 시료로서 다이싱 테이프의 제조 과정에 있어서 기재 상에 적층하지 않은 상태에서 채취한 점착제를, 실온에서 1 주간 에이징하고 나서 측정에 제공했다. 측정용 점착제 약 1.0 g 을 속슬렛 중에 투입하고, 워터 바스 (시바타사 제조, SB-6) 에서 비점 이상으로 가열한 아세트산에틸 용매의 환류에 의해 추출하여 졸 성분을 얻었다. 에폭시 지수의 적정은 아세트산에틸 용매를 휘발시키고, 상기 졸 성분을 클로로포름 약 50 ㎖ 로 용해한 상태에서 실시했다. 또한, 표 1 에 있어서의 에폭시 지수는 추출 전의 점착제 중량 1 ㎏ 당 환산치이다.
<보호막 형성층용 조성물>
보호막 형성층을 구성하는 각 성분과 배합량을 하기에 나타낸다 (각 성분/배합량).
(A) 바인더 폴리머 성분 : n-부틸아크릴레이트 55 질량부, 메틸메타크릴레이트 10 질량부, 글리시딜메타크릴레이트 20 질량부, 및 2-하이드록시에틸아크릴레이트 15 질량부로 이루어지는 아크릴 폴리머 (중량 평균 분자량 : 90 만, 유리 전이 온도 : -28 ℃)/100 질량부
(B) 경화성 성분
(B1) 비스페놀 A 형 에폭시 수지 (에폭시 당량 180 - 200) 50 질량부, 디시클로펜타디엔형 에폭시 수지 (다이닛폰 잉크 화학 공업 (주) 제조 에피클론 HP-7200HH) 50 질량부를 조합한 에폭시계 화합물/(합계 100 질량부)
(B2) 열 활성 잠재성 에폭시 수지 경화제
디시안디아미드 (아사히 덴카 제조, 아데카하드너 3636AS) : 2.8 중량부
(C) 착색제 : 카본 블랙 10.0 질량부
(D) 경화 촉진제 : 2-페닐-4,5-디하이드록시메틸이미다졸 (시코쿠 화성 공업사 제조, 큐어졸 2PHZ) 2.8 중량부
(E) 실란 커플링제 : A-1110 (닛폰 유니카 제조)/1 중량
(F) 실리카 필러 : 용융 석영 필러 (평균 입경 8 ㎛)/300 중량부
<기재>
두께 100 ㎛ 의 폴리프로필렌 필름 CT265 (미츠비시 수지 주식회사 제조)
<점착제>
(점착제 A1)
(메트)아크릴산에스테르 중합체 (2-에틸헥실아크릴레이트/아세트산비닐/하이드록시에틸아크릴레이트 = 45/40/5 (질량비), 중량 평균 분자량 = 약 50 만) 에, 메타크릴로일옥시에틸이소시아네이트를 80 ％ 당량 (아크릴 폴리머 100 질량부에 대해 16 질량부) 반응시킨 에너지선 가교성 중합체 100 질량부에, 광 중합 개시제(치바 스페셜티 케미컬즈사 제조, 이르가큐어 (등록상표) 184) 3.5 질량부, 에폭시기 함유 화합물 (다이닛폰 잉크 화학 공업 (주) 제조, 상품명 에피클론 (등록상표) EXA-4850-150, 분자량 약 900) 10 질량부, 및 이소시아네이트 화합물 (토요 잉크 제조사 제조, BHS-8515) 1.07 질량부를 배합 (모두 고형분 환산에 의한 배합비) 하여, 점착제 조성물로 하였다.
(점착제 A2)
에폭시기 함유 화합물의 배합량을 20 질량부로 한 것 이외에는, 점착제 A1 과 동일하게 하여 점착제 조성물로 하였다.
(점착제 A3)
점착제 A1 에 있어서, 에너지선 가교성 중합체를 하기의 것으로 바꾸고, 광 중합 개시제 (치바 스페셜티 케미컬즈사 제조, 이르가큐어 (등록상표) 184) 의 배합량을 3.25 질량부로 한 것 이외에는, 점착제 A1 과 동일하게 하여 점착제 조성물을 얻었다.
(메트)아크릴산에스테르 중합체 (부틸아크릴레이트/아크릴산메틸/하이드록시에틸아크릴레이트 = 50/35/15 (질량비), 중량 평균 분자량 = 약 84 만) 에, 메타크릴로일옥시에틸이소시아네이트를 80 ％ 당량 (아크릴 폴리머 100 질량부에 대해 16 질량부) 반응시킨 에너지선 가교성 중합체.
(점착제 A4)
에폭시기 함유 화합물로서 재팬 에폭시 레진사 제조, 에피코트 (등록상표) 828 (분자량 370) 을 20 질량부로 한 것 이외에는 점착제 A1 과 동일하게 하여 점착제 조성물로 하였다.
(점착제 A5)
에폭시기 함유 화합물로서 재팬 에폭시 레진사 제조, 에피코트 (등록상표) 806 (분자량 약 330) 을 20 질량부로 한 것 이외에는 점착제 A1 과 동일하게 하여 점착제 조성물로 하였다.
(점착제 A6)
(메트)아크릴산에스테르 중합체 (부틸아크릴레이트/메틸메타크릴레이트/하이드록시에틸아크릴레이트 = 70/25/5 (질량비), 중량 평균 분자량 = 약 50 만) 에, 에폭시기 함유 화합물 (다이닛폰 잉크 화학 공업 (주) 제조, 상품명 에피클론 (등록상표) EXA-4850-150, 분자량 약 900) 10 질량부, 및 이소시아네이트 화합물 (토요 잉크 제조사 제조, BHS-8515) 10.0 질량부를 배합 (모두 고형분 환산에 의한 배합비) 하여, 점착제 조성물로 하였다.
(점착제 B1)
에폭시기 함유 화합물을 사용하지 않은 것 이외에는, 점착제 A1 과 동일하게 하여 점착제 조성물로 하였다.
(점착제 B2)
에폭시기 함유 화합물을 사용하지 않은 것 이외에는, 점착제 A3 와 동일하게 하여 점착제 조성물로 하였다.
<보호막 형성층이 부착된 다이싱 시트>
표 1 에 기재된 점착제를 박리 필름 (린텍사 제조, SP-PET3811, 두께 38 ㎛) 에 건조 후의 도포량이 10 g/㎡ 가 되도록 도포해 100 ℃ 에서 1 분 건조시킨 후, 기재에 적층함으로써 점착 시트를 얻었다. 이어서, 실시예 6 이외의 점착 시트에 대해, 웨이퍼에 첩부되는 영역의 점착제층에 대해서만 자외선 조사 장치 (린텍사 제조 RAD-2000 m/12) 를 이용하여 자외선 (조사 조건 : 조도 230 ㎽/㎠, 광량 800 mJ/㎠) 을 조사함으로써 경화를 실시했다.
별도로, 상기 보호막 형성층용 조성물의 메틸에틸케톤 용액 (고형 농도 61 질량％) 을 박리 시트 (린텍사 제조, SP-PET3811, 두께 38 ㎛) 의 박리 처리면 상에 건조 후 25 ㎛ 의 두께가 되도록 도포, 건조 (건조 조건 : 오븐에서 120 ℃, 2 분간) 시켜, 박리 시트 상에 보호막 형성층을 형성하였다. 이 보호막 형성층에 다른 박리 시트로서 폴리에틸렌테레프탈레이트 필름 (SP-PET381031, 두께 38 ㎛) 의 박리 처리면을 첩합하였다. 이어서, 박리 시트를 남기고 보호막 형성층 및 다른 박리 시트만을 절단하도록 실리콘 웨이퍼와 동일 사이즈 (직경 8 인치) 로 형발한 후, 형발된 형상의 부분을 제외한 부분의 보호막 형성층 및 다른 박리 시트를 제거해, 박리 시트 상에 원형으로 형발된 보호막 형성층 및 다른 박리 시트를 얻었다.
상기 점착 시트의 점착제층 (실시예 6 이외의 점착 시트에 대해서는, 자외선을 조사한 영역) 상에 상기 박리 시트 상에 형성된 보호막 형성층을 형발된 다른 박리 시트를 박리 제거한 다음 첩부하고, 링 프레임에 대한 풀칠 영역의 외경 (직경 260 ㎜) 에 맞춰 동심원상으로 형발했다. 그 후, 보호막 형성층 상의 박리 시트를 박리해, 보호막 형성층이 부착된 다이싱 시트를 얻었다.
Figure 112015013840400-pct00001
1 : 기재 필름
2 : 점착제층
3 : 점착 시트
4 : 보호막 형성층
4a : 접착층
4b : 점착제 근접층
5 : 링 프레임
10 : 보호막 형성층이 부착된 다이싱 시트

Claims (9)

  1. 점착 성분과 유리의 에폭시기 함유 화합물을 포함하는 점착제층이 기재 필름 상에 적층되어 이루어지는 점착 시트의 점착제층 상에, 보호막 형성층이 박리 가능하게 설치되고,
    상기 보호막 형성층이 바인더 폴리머 성분 및 열경화성 성분을 함유하고,
    상기 열경화성 성분이 에폭시계 열경화성 성분인 보호막 형성층이 부착된 다이싱 시트.
  2. 제 1 항에 있어서,
    점착제층의 에폭시 지수가 0.05 eq/㎏ 이상인 보호막 형성층이 부착된 다이싱 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    점착 성분이 에너지선 경화성인 보호막 형성층이 부착된 다이싱 시트.
  4. 제 1 항 또는 제 2 항에 있어서,
    점착 성분이 에너지선 조사에 의해 가교 가능한 화합물의 가교물을 함유하는 보호막 형성층이 부착된 다이싱 시트.
  5. 삭제
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    보호막 형성층이 착색제를 함유하는 보호막 형성층이 부착된 다이싱 시트.
  8. 제 1 항 또는 제 2 항에 기재된 보호막 형성층이 부착된 다이싱 시트의 보호막 형성층을 워크에 첩부하고, 이하의 공정 (1) ∼ (3) 을 (1), (2), (3) 의 순서, (2), (1), (3) 의 순서 또는 (2), (3), (1) 의 순서로 실시하는 보호막이 부착된 칩의 제조 방법 :
    공정 (1) : 보호막 형성층을 경화시켜 보호막을 얻는 공정,
    공정 (2) : 워크와, 보호막 형성층 또는 보호막을 다이싱하는 공정,
    공정 (3) : 보호막 형성층 또는 보호막과, 점착 시트를 박리하는 공정.
  9. 제 8 항에 있어서,
    상기 공정 (1) 후에 어느 공정에 있어서 하기 공정 (4) 를 실시하는 칩의 제조 방법 :
    공정 (4) : 보호막에 레이저 인자를 실시하는 공정.
KR1020157003515A 2012-08-23 2013-08-22 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법 KR102051271B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012184167 2012-08-23
JPJP-P-2012-184167 2012-08-23
PCT/JP2013/072415 WO2014030699A1 (ja) 2012-08-23 2013-08-22 保護膜形成層付ダイシングシートおよびチップの製造方法

Publications (2)

Publication Number Publication Date
KR20150048112A KR20150048112A (ko) 2015-05-06
KR102051271B1 true KR102051271B1 (ko) 2019-12-03

Family

ID=50150003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157003515A KR102051271B1 (ko) 2012-08-23 2013-08-22 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법

Country Status (7)

Country Link
US (1) US9754811B2 (ko)
JP (2) JP6034384B2 (ko)
KR (1) KR102051271B1 (ko)
CN (1) CN104541360B (ko)
SG (1) SG11201503050VA (ko)
TW (1) TWI592458B (ko)
WO (1) WO2014030699A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155142B (zh) * 2011-09-30 2022-05-03 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP5959069B2 (ja) * 2014-07-14 2016-08-02 国立研究開発法人産業技術総合研究所 半導体プロセス用キャリア
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating
CN107615454B (zh) * 2015-06-05 2020-12-18 琳得科株式会社 保护膜形成用复合片
JP6436023B2 (ja) * 2015-09-11 2018-12-12 王子ホールディングス株式会社 印刷用シート、剥離層付き印刷用シート、および加飾シート
JP6493113B2 (ja) * 2015-09-11 2019-04-03 王子ホールディングス株式会社 印刷用シート、剥離層付き印刷用シート、および加飾シート
JP6845134B2 (ja) * 2015-11-09 2021-03-17 古河電気工業株式会社 マスク一体型表面保護テープ
WO2017149982A1 (ja) * 2016-02-29 2017-09-08 株式会社イーテック 粘着剤組成物並びに粘着シート及びその製造方法
KR20180111878A (ko) * 2016-02-29 2018-10-11 가부시끼가이샤 이테크 점착제 조성물 및 점착 시트
TWI772293B (zh) * 2016-04-28 2022-08-01 日商琳得科股份有限公司 附有保護膜的半導體晶片的製造方法以及半導體裝置的製造方法
CN106791340B (zh) * 2017-03-22 2022-12-27 蓝思科技股份有限公司 一种含保护膜的摄像头组件
DE102018200656A1 (de) * 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP7127566B2 (ja) * 2019-02-07 2022-08-30 株式会社Ｊｖｃケンウッド 液晶デバイスの製造方法
JP7258421B2 (ja) * 2019-02-15 2023-04-17 株式会社ディスコ ウェーハの加工方法
JP7290989B2 (ja) 2019-04-26 2023-06-14 リンテック株式会社 保護膜形成用複合シート
JP2021015840A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの加工方法
JP7305268B2 (ja) * 2019-08-07 2023-07-10 株式会社ディスコ ウェーハの加工方法
JP2022041447A (ja) * 2020-09-01 2022-03-11 株式会社ディスコ ウェーハの加工方法
CN113725169B (zh) * 2021-04-22 2024-06-14 成都芯源系统有限公司 倒装芯片封装单元及相关封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192917A (ja) * 2007-02-06 2008-08-21 Lintec Corp ダイシングテープおよび半導体装置の製造方法
JP2011228450A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
KR100885099B1 (ko) * 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
KR100574983B1 (ko) * 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP4769975B2 (ja) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
KR101176431B1 (ko) * 2007-10-09 2012-08-30 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
JP2009138026A (ja) 2007-12-03 2009-06-25 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP2010031183A (ja) * 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP5893250B2 (ja) 2011-01-31 2016-03-23 リンテック株式会社 チップ用保護膜形成用シート、半導体チップの製造方法および半導体装置
CN108155142B (zh) * 2011-09-30 2022-05-03 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
KR101919547B1 (ko) * 2011-12-26 2018-11-16 린텍 코포레이션 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192917A (ja) * 2007-02-06 2008-08-21 Lintec Corp ダイシングテープおよび半導体装置の製造方法
JP2011228450A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム

Also Published As

Publication number Publication date
TW201422757A (zh) 2014-06-16
SG11201503050VA (en) 2015-06-29
CN104541360B (zh) 2019-10-01
TWI592458B (zh) 2017-07-21
JP2016219841A (ja) 2016-12-22
KR20150048112A (ko) 2015-05-06
JP6034384B2 (ja) 2016-11-30
US20150228526A1 (en) 2015-08-13
JP6274588B2 (ja) 2018-02-07
CN104541360A (zh) 2015-04-22
WO2014030699A1 (ja) 2014-02-27
JPWO2014030699A1 (ja) 2016-07-28
US9754811B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
KR102051271B1 (ko) 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법
JP6066871B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6270736B2 (ja) 保護膜形成用フィルム
JP5865045B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6006936B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JPWO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP6369996B2 (ja) 樹脂膜形成用シート
JP5785420B2 (ja) 保護膜形成用シートおよび半導体チップの製造方法
KR102330885B1 (ko) 보호막 형성용 필름
JP6262717B2 (ja) 保護膜付チップの製造方法
JP6574787B2 (ja) 樹脂膜形成用シート積層体
JP5814487B1 (ja) 保護膜形成用フィルム
JP6038919B2 (ja) 保護膜形成層、保護膜形成用シート及び半導体装置の製造方法
JP6353868B2 (ja) 保護膜形成用シート
JP6216354B2 (ja) 保護膜形成用フィルム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant