KR101194596B1

KR101194596B1 - 스텝?지연 사전?보상을 이용한 적응형 클럭 복구

Info

Publication number: KR101194596B1
Application number: KR1020110000364A
Authority: KR
Inventors: 피. 스테판 베드로시안
Original assignee: 엘에스아이 코포레이션
Priority date: 2010-01-06
Filing date: 2011-01-04
Publication date: 2012-10-25
Also published as: TWI427955B; CN102118244B; CN102118244A; JP5123403B2; US8462819B2; EP2343844A1; TW201203915A; JP2011142633A; US20110164630A1; KR20110081062A; EP2343844B1

Abstract

적응형 클럭 복구(ACR) 서브시스템은 비교적 안정된 복구된 클럭 신호를 생성하기 위해 이용될 수 있는 비교적 스무드하고 바운드된 출력 위상 신호를 생성하기 위해 지터 패킷 도착 시간들을 나타내는 입력 위상 신호를 처리한다. 입력 위상 신호는 또한 예를 들면, 패킷들의 네트워크 라우팅에서의 경로 변화들에 대응하는 스텝-지연들을 검출 및 측정하기 위해 처리된다. 각각의 검출된 스텝-지연의 부호 및 크기에 기초하여, ACR 서브시스템의 업스트림에서 입력 위상 신호가 위상 조절되는 스텝-지연 사전-보상이 실행된다. 결과적으로, ACR 서브시스템은 실질적으로 이러한 스텝-지연들의 존재를 알지 못한다.

Description

스텝?지연 사전?보상을 이용한 적응형 클럭 복구{ADAPTIVE CLOCK RECOVERY WITH STEP-DELAY PRE-COMPENSATION}

관련 출원들에 대한 상호-참조

본 발명은 개시된 바 전체를 참조로 여기 포함시키는 대리인 문서번호 L09-0586US1으로 출원된 미국 예비 출원 번호 제 61/292,534호의 출원일의 혜택을 청구한다.

본 발명은 개시된 바 전체를 참조로 여기 포함시키며 본 발명과 동일 날짜에 출원된 대리인 문서번호 L09-0405US1로서 출원된 미국 특허 출원 번호 12/xxx,xxx에 관계된다.

본 발명은 데이터 통신들에 관한 것으로, 특히 패킷-기반 통신 시스템들에서의 타이밍 복구(timing recovery)에 관한 것이다.

이 단락은 본 발명을 더 잘 이해할 수 있게 하는데 도움을 줄 수 있는 양태들을 소개한다. 따라서, 이 단락에서 서술되는 것들은 이러한 면에서 판독되어야 하며 종래 기술인 것 또는 종래 기술이 아닌 것에 관한 인정으로서 이해되어서는 안 된다.

클록 복구를 이용하는 데이터 통신 네트워크에서 데이터 신호의 수신기를 위한 목적은 수신기가 수신된 데이터 신호로부터 데이터 신호의 시간 도메인을 나타내는 클럭 신호를 얻어서 수신기가 얻어진 클럭 신호를 이용하여 데이터 신호를 처리(예를 들면, 데이터 신호로부터 데이터를 복구하는 것)할 수 있게 하는 것이다. 물리 계층 기반의 클럭 복구 시스템들에서, 클럭 신호는 데이터 신호에서 인코딩(encoding)되고, 이것은 비트 천이들(예를 들면, 1들 및 0들)의 단일의 연속한 스트림으로서 송신된다. 또한, 이들 비트 천이들의 타이밍 특성은 단일 타이밍 도메인(single timing domain)을 생성하기 위해 송신기와 수신기 간에 유지된다. 클럭 신호는 데이터 신호에 나타난 1들과 0들 간에 천이들의 규칙성을 활용함으로써 복구될 수 있다. 패킷-기반 시스템들에서, 데이터 신호는 1들 및 0들의 단일의 연속한 스트림으로서 수신기에 도착하지 않는다. 패킷-기반 시스템들의 특성은 데이터가 가용할 때 패킷들을 송신하는 것으로, 송신기와 수신기 간에 패킷들의 버스티 교환(bursty exchange)을 초래한다. 또한, 패킷 데이터를 나타내는 비트들은 각 송신기 또는 수신기에 고유한 국부 발진기에 동기화되어, 송신기와 수신기 간에 복수의 타이밍 도메인들이 생기게 된다. 패킷들이 비교적 일정한 레이트로 송신기에 의해 송신되는 일부 패킷-기반 시스템들에서, 패킷들이 수신기에 도착하는 시간들로부터 클럭 신호를 얻는 것이 가능하다.

회로-기반 신호들이 송신을 위해 패킷-기반 신호들로 변환되고 이어서 수신기에서 회로-기반 신호들로 다시 재변환되는, 회로 에뮬레이션 서비스들(circuit emulation services; CES)과 같은, 일부 패킷-기반 데이터 통신 애플리케이션들은 얻어진 클럭 신호의 정확성에 대해 비교적 엄격한 타이밍 요건들을 갖는다. 한 이러한 타이밍 요건은 DS1 또는 E1 데이터 신호들에 대해 얻어진 클럭 신호의 제어된 위상 이동 또는 최대 시간 구간 오류(MTIE) 한계들이다. 이들 엄격한 타이밍 요건들은 전체 패킷 지연(즉, 패킷이 송신기를 떠난 시간부터 패킷이 수신기에 도착하는 시간까지의 지속기간)이 네트워크 부하(loading) 및 경로 재라우팅(rerouting)과 같은 현상들에 기인하여 주기적인 시퀀스(sequence)의 송신된 패킷들마다 다를 수 있는 적응형 클럭 복구 패킷-기반 통신 시스템들에서는 만족시키기가 어려울 수 있다. 전체 네트워크 부하가 변함에 따라 통계학적 패킷-지연 특성들이 변하는 많은 데이터 네트워크들에선 알려진 현상이다. 따라서, 수신기에서 연속한 패킷들의 도착 시간들 사이의 지속기간은 시간에 따라 네트워크 부하가 변함에 따라 예측불가하게 변할 수 있다. 또한, 특정 송신기(소스)로부터 특정 수신기(목적지)로 한 특정 통신의 패킷들을 송신하기 위해 선택된 경로가 예를 들면, 중간 노드 정체, 링크 실패, 또는 유지보수 활동들에 연관된 네트워크 재구성에 기인하여 변할 때, 수신기에 도착하는 패킷들의 시간 도메인은 새로운 경로가 이전 경로보다 더 긴지 아니면 짧은지의 여부에 따라(전체 지연 면에서), 포지티브 또는 네거티브 스텝 변화(여기에서는 "스텝-지연"이라 함)를 겪을 것이다. 이러한 패킷-기반 네트워크들에서 수신기들에서의 클럭 복구 시스템들은 전형적으로 이들의 관계 타이밍 요건들을 만족시키기 위해서 이들 현상들의 영향들을 고려할 필요가 있을 것이다.

하나의 실시예에서, 본 발명은 수신기를 위한 적응형 클럭 복구(ACR) 시스템이다. ACR 시스템은 ACR 서브시스템, 스텝-지연 검출 및 측정 (D/M) 서브시스템, 및 스텝-지연 사전-보상 컴포넌트를 포함한다. ACR 서브시스템은 수신기에서의 패킷들의 도착 시간들에 대응하는 패킷 지연 값들을 나타내는 입력 위상 신호로부터 기준 위상 신호를 생성한다. 스텝-지연 D/M 서브시스템은 입력 위상 신호를 기준 위상 신호와 비교하여 패킷 도착 시간들에서 스텝-지연의 발생을 검출하고, 검출된 스텝-지연의 방향 및 크기를 결정한다. 스텝-지연 사전-보상 컴포넌트는 검출된 스텝-지연의 결정된 방향 및 크기에 기초하여, ACR 서브시스템의 업스트림에서 입력 위상 신호를 조절한다.

본 발명의 다른 양태들, 특징들, 및 잇점들은 다음 상세한 설명, 첨부한 청구항들, 및 동일 또는 유사 소자들에 동일 참조 부호를 이용한 첨부된 도면들로부터 더 완전히 명백하게 될 것이다.

도 1은 본 발명의 하나의 실시예에 따른 적응형 클럭 복구(ACR) 시스템의 고 레벨 블록도.
도 2는 본 발명의 하나의 실시예에 따라, 도 1의 ACR 시스템의 더 상세한 블록도.
도 3은 중앙 위상 기준(μ(i))에 대한 도 2의 지연-오프셋 추정 컴포넌트의 처리를 그래픽적으로 도시한 도면.
도 4는 네거티브 스텝-지연의 발생을 그래픽적으로 도시한 도면.
도 5는 본 발명의 하나의 실시예에 따라, 지연-플로어에서 네거티브 시프트를 검출하기 위해서 도 1 및 도 2의 ACR 시스템에 의해 구현되는 처리의 흐름도.
도 6은 본 발명의 하나의 실시예에 따라, 지연-플로어에서 포지티브 시프트를 검출하기 위해서 도 1 및 도 2의 ACR 시스템에 의해 구현되는 처리의 흐름도.
도 7(a)는 네거티브 스텝-지연이 생성하는 제 1 시나리오를 그래픽적으로 도시한 것이고 도 7(b)는 포지티브 스텝-지연이 생성하는 제 2 시나리오를 그래픽적으로 도시한 도면.
도 8은 본 발명의 하나의 실시예에 따라, 검출된 스텝-지연의 크기를 측정하기 위해 도 1 및 도 2의 ACR 시스템에 의해 구현되는 처리의 흐름도.

도 1은 본 발명의 하나의 실시예에 따른 적응형 클럭 복구(ACR) 시스템(100)의 고 레벨 블록도이다. ACR 시스템(100)은 패킷-기반 통신 네트워크의 노드에서의 수신기에 구현된다. ACR 시스템(100)은 디지털 입력 패킷 도착 위상 신호(102)를 처리하여 디지털 출력 위상 신호(122)를 생성하며, 이것은 수치적으로 제어되는 발진기(NCO)의 출력 주파수 및 위상을 제어하기 위해 이용될 수 있다.

입력 패킷 도착 위상 신호(102)는 수신기에서 수신된 각각의 패킷의 전파 지연에 대응하는 위상 값을 포함한다. 패킷 전파 지연은 삽입된 타임스탬프들로 측정된 실제 전파 지연일 수도 있거나 실제 도착 시간과 예상 도착 시간 간에 차이를 취함으로써 측정된 상대적 전파 지연일 수도 있다. 패킷-지연 변동에 영향을 미치는 네트워크 부하 및 경로 재라우팅 및 그외 팩터들과 같은 현상들에 기인하여, 입력 패킷 도착 위상 신호(102)의 위상 값들이 변하게 되어, 만약 복구된 클럭 신호를 생성하기 위해 입력 패킷 도착 위상 신호(102)가 직접 이용되었다면, 이 복구된 클럭 신호는 DS1용 MTIE 또는 E1 데이터 신호들과 같은 적용가능한 엄격한 위상 안정성 타이밍 요건들을 만족시키지 못하게 될 수도 있게 될 것이다.

이들 현상들을 해결하기 위해서, ACR 시스템(100)은 예를 들면, 출력 위상 신호(122)를 NCO에 적용함으로써 생성된 복구된 클럭 신호가 적용가능한 타이밍 요건들을 만족하게 되도록, 제어된 위상 범위에 걸쳐 충분히 서서히 변하는 보상된 위상 값들을 갖는 출력 위상 신호(122)를 생성하기 위해서 입력 패킷 도착 위상 신호(102)를 처리한다.

도 1에 도시된 바와 같이, ACR 시스템(100)의 하나의 실시예는 ACR 서브시스템(120), 스텝-지연 검출 및 측정(D/M) 서브시스템(130), 스텝-지연 사전-보상 컴포넌트(110), 및 제어기(140)를 포함한다.

주기적인 시퀀스의 수신된 패킷들로부터 적응형 클럭 복구 시스템이 복구된 클럭 신호를 얻기 위한 하나의 통상적인 방법은 다음과 같다. 복구된 클럭의 주파수는 수신기에서 수신된 패킷들의 평균 도착 레이트에 의해 확립된다. 복구된 클럭 신호의 위상은 일련의 수신된 패킷들의 평균 패킷 지연에 의해 확립된다. 각각의 패킷 지연은 소스 노드로부터 목적지 노드로 한 주어진 패킷에 대한 전파 지연을 나타낸다. 소스로부터 목적지 노드로의 주기적인 시퀀스의 패킷들은 패킷 흐름으로서 알려져 있다. 평균 전파 지연이 예를 들면, 네트워크 부하의 변화들에 기인하여 변동함에 따라, 이러한 ACR 시스템은 이들 지연 변동들을 추적하기 위해 복구된 클럭 신호의 위상을 검출하고 조절할 것이다. 패킷 네트워크들의 특성에 기인하여, 패킷 지연들은 "롱-테일된(long-tailed)" 또는 "우-테일된(right-tailed)" 통계학적 분포에 들어맞는 경향이 있다. 배경 트래픽 부하가 증가함에 따라, 분포의 "우측" 테일이 증가하고 이에 따라 평균 패킷 지연도 증가하게 한다. 그러므로, 평균 패킷 지연에 위상을 고정시키는 ACR 시스템들은 이들의 복구된 클럭들을 네트워크 부하에 비례하여 위상을 변조할 경향이 있을 것이다. 도 1의 실시예에 따라, 한 시퀀스의 패킷들의 평균 패킷 지연에 위상을 정렬시키는 대신에, ACR 시스템(100)은 여기에서 지연-플로어(delay-floor)라고도 하는, 가장 짧은 패킷 지연에 위상을 정렬시킨다. 네트워크를 통과하는 한 주어진 경로에 대해서, 한 패킷이 소스 노드로부터 목적지 노드까지 이동하는데 있어 최소한의 있을 수 있는 전파 시간이 있다. 이러한 최소 전파 시간은 소스 노드와 목적지 노드 사이의 경로에 모든 중간 패킷 스위치들을 통하는 최소로 체류하는 패킷에 관계된다. 한 주어진 경로에 대한 최소 패킷 전파 시간을 일반적으로 지연-플로어라고 한다.

특정 상황들(예를 들면, 현재의 네트워크 부하, 패킷 스위치들의 수와 유형)에 따라, 한 주어진 패킷은 주어진 경로로 이동하는데 있어 지연-플로어보다 더 길게 걸릴 수 있고 전형적으로 더 길게 걸릴 것이지만, 지연-플로어보다 더 빠르게는 이동할 수 없다. 그럼에도불구하고, 지연-플로어에 가깝게 수신기에 도착하는 어떤 패킷들이 있을 것이다. 지연-플로어에 가깝게 도착하는 패킷들의 빈도가 네트워크 부하가 증가함에 따라 감소할지라도, 그와 같이 도착하는 일부 패킷들이 있을 것이다.

예를 들면, 명시된 샘플 윈도우 이내에 도착하는 모든 패킷들에 대해서 최소 지연을 갖는 패킷의 지연 값은 이 샘플 윈도우에 대한 지연-플로어의 현재 값을 규정하기 위해 수신기에 의해 이용될 수 있다. 패킷-지연 특징들은 변할 수 있기 때문에, 지연-플로어 값을 계산하기 위해 이용된 명시된 샘플 윈도우는 끊임없이 업데이트(update)되어야 한다. 이 업데이트 프로세스는 예를 들면, 가장 최근의 패킷-지연 값들 중 "M"과 비교되는 슬라이딩 윈도우 방법을 포함한 복수의 방법들로 행해질 수 있다. 현재 지연-플로어 값을 규정한 후에, 복구된 클럭 신호의 위상에서 바람직하지 못한 변동들을 피하기 위해서, 복구된 클럭 신호의 위상은 지연-플로어 값에 정렬하게 조절된다. 따라서, 복구된 클럭의 주파수는 평균 패킷 도착 레이트에 기초하나, 복구된 클럭의 위상은 이동 샘플 윈도우의 지연-플로어에 기초한다.

특정의 패킷 흐름에 대한 경로가 변할 때(예를 들면, 네트워크 재구성에 기인하여), 패킷이 소스 노드로부터 목적지 노드로 이동하는데 걸리는 최소 시간량은 변할 수 있으며 전형적으로 변할 것이다. 이전의 경로로부터 더 긴 새로운 경로로 패킷에 대한 최소 전파 시간이 증가한다면, 지연-플로어에서의 포지티브 변화를 포지티브 스텝-지연이라고 한다. 이전의 경로로부터 더 짧은 새로운 경로로 최소 전파 시간이 감소한다면, 지연-플로어에서의 네거티브 변화를 네거티브 스텝-지연이라고 한다.

이러한 스텝-지연들 사이에서, ACR 시스템(100) 및, 특히 ACR 서브시스템(120)은 실질적으로 일정한 위상 값들을 갖는 출력 위상 신호(122)를 생성하기 위해서 전형적으로 수신된 패킷들에 대해 일정한 지연-플로어를 추적한다. 스텝-지연이 일어났을 때, ACR 시스템(100) 및, 특히, 스텝-지연 D/M 서브시스템(130)과 스텝-지연 사전-보상 컴포넌트(110)의 조합은 이 스텝-지연에 연관된 지연-플로어에서 시프트를 검출하고, 측정하고, 사전에 보상하여, ACR 서브시스템(120)이 비교적 일정한 지연-플로어로서 간주하게 될 것을 계속하여 추적할 수 있게 한다.

일반적으로, 스텝-지연 D/M 서브시스템(130)에 의해 생성된 스텝-지연 추정 신호(132)의 값에 기초하여, 스텝-지연 사전-보상 컴포넌트(110)는 입력 패킷 도착 위상 신호(102)의 위상 값들을 조절하여 스텝-지연-보상된 위상 값들을 갖는 스텝-지연-보상된 위상 신호(112)를 생성한다. 스텝-지연 D/M 서브시스템(130)은 스텝-지연-보상된 위상 신호(112)를 처리하여 위상 신호(112)에서 일어나는 스텝-지연들의 유무를 검출하고 이의 부호(즉, 포지티브 또는 네거티브 시프트 방향)와 크기를 측정한다. D/M 서브시스템(130)과 병렬로, ACR 서브시스템(120)은 스텝-지연-보상된 위상 신호(112)를 필터링(filtering)하여 기준 위상 값을 갖는 기준 위상 신호(124)를 생성한다. 또한, ACR 서브시스템(120)은 기준 위상 값들의 필터링된 버전들인 출력 위상 값들을 갖는 출력 위상 신호(122)를 생성한다.

특히, ACR 시스템(100)의 처리가 개시되었을 때 및 제 1 스텝-지연이 스텝-지연 D/M 서브시스템(130)에 의해 검출될 때까지, 스텝-지연 추정 신호(132)는 제로의 값을 가지며, 스텝-지연-보상된 위상 신호(112)는 입력 패킷 도착 위상 신호(102)와 같다. 예를 들면, 소스 노드로부터 네트워크를 통해 ACR 시스템(100)을 구현하는 수신기를 포함하는 목적지 노드로 패킷들이 취하는 경로의 변화에 기인하여, 제 1 스텝-지연이 스텝-지연-보상된 위상 신호(112)에서 검출되었을 때, 스텝-지연 D/M 서브시스템(130)은 이 스텝-지연을 검출하고 측정하는데, 스텝-지연 추정 신호(132)의 값은 이 제 1 스텝-지연 이벤트의 부호 및 크기를 나타낸다.

새로운 경로가 이전 경로보다 더 길 때(전파 지연 면에서), 스텝-지연 추정 신호(132)는 스텝-지연-보상된 위상 신호(112)를 생성하기 위해서 네거티브 위상-시프트를 입력 패킷 도착 위상 신호(102)에 적용할 것을 스텝-지연 사전-보상 컴포넌트(예를 들면, 감산 노드)(110)에 지시하는 부호(예를 들면, 포지티브)를 가질 것이다. 한편, 새로운 경로가 이전 경로보다 더 짧을 때(전파 지연 면에서), 스텝-지연 추정 신호(132)는 스텝-지연-보상된 위상 신호(112)를 생성하기 위해서 포지티브 위상-시프트를 입력 패킷 도착 위상 신호(102)에 적용할 것을 스텝-지연 사전-보상 컴포넌트(110)에 지시하는 부호(예를 들면, 네거티브)를 가질 것이다. 스텝-지연 D/M 서브시스템(130)은 다음 스텝-지연(있다고 한다면)이 스텝-지연-보상된 클럭 신호(112)에서 검출될 때까지 스텝-지연 추정 신호(132)의 값을 일정하게 유지한다.

ACR 시스템(100)의 목적은 적용가능한 타이밍 요건들(예를 들면, MTIE)를 충족시키기 위해 출력 NCO(예를 들면)의 주파수 및 위상을 제어하기 위해 충분한 안정성을 가진 출력 위상 신호(122)를 생성하는 것이다. 다수의 스텝-지연들에 걸쳐 이 충분히 일정한 시간 도메인을 달성하기 위해서, 스텝-지연 D/M 서브시스템(130)은 이전에 검출되고 측정된 모든 스텝-지연들의 누적된 합에 기초하여 스텝-지연 추정 신호(132)의 값을 생성한다. 이에 따라, 제 1 스텝-지연이 3 위상 유닛들의 크기를 가진 포지티브 스텝-지연이고 제 2 스텝-지연이 1 위상 유닛의 크기를 가진 네거티브 스텝-지연이라면, 제 2 스텝-지연이 검출되고 측정된 후에, 스텝-지연 추정 신호(132)는 +2 위상 유닛들의 값을 가질 것이다. 입력 패킷 스트림의 LOS(신호 유실) 또는 그외 입력 폴트가 있다면, D/M 서브시스템(130)의 스텝-지연 누산기는 0으로 리셋될 것이며, 스텝-지연 검출, 사전-보상, 및 누산의 프로세스는 0 위상 유닛들의 스텝-지연 추정 신호(132)로 다시 시작될 것이다.

제어기(140)는 스텝-지연 D/M 서브시스템(130)으로부터 수신된 신호들에 기초하여 ACR 서브시스템(120)의 동작들을 조정한다. 특히 및 이하 더 상세히 기술된 바와 같이, 스텝-지연 D/M 서브시스템(130)이 스텝-지연-보상된 위상 신호(112)에서 새로운 스텝-지연을 검출할 때, 서브시스템(130)은 제어기(140)에 인가된 스텝-지연 검출 신호(134)를 어서트(assert)한다. 응답하여, 제어기(140)는 제어 신호(142)를 통해 ACR 서브시스템(120)의 처리의 적어도 일부를 중지한다(즉, ACR 서브시스템(120)을 홀드오버 모드에 둔다). 스텝-지연 D/M 서브시스템(130)이 새로운 스텝-지연의 측정을 완료하고 스텝-지연 추정 신호(132)에 대한 업데이트된 값을 생성한 후에, 서브시스템(130)은 스텝-지연 검출 신호(134)를 비-어서트한다. 응답하여, 제어기(140)는 제어 신호(142)를 통해 ACR 서브시스템(120)의 전체 처리를 재개한다(즉, 홀드오버 모드를 종료한다). 새로운 스텝-지연의 검출과 측정 사이의 시간 간격 동안 ACR 서브시스템(120)의 처리의 적어도 일부의 이러한 일시적 중지를 홀드오버 모드라 한다.

홀드오버 모드의 목적은 스텝-지연 크기가 측정되는 동안에, 검출된 스텝-지연의 상당한 영향 및 출력 위상 신호(122)의 타이밍에 미치는 악영향을 피하는 것이다. 홀드오버 모드는 출력 위상 신호(122)에 출력 위상을 안정화하며, 더 중요하게는, 기준 위상 신호(124)에서의 위상 기준을 안정화한다. 기준 위상 신호(124)는 새로이 검출된 스텝-지연의 크기를 측정하기 위해 이용되며, 측정 기간의 지속구간 동안 일정한 채로 있는다. 일단 새로운 스텝-지연이 측정되고 스텝-지연 추정 신호(132)에 포함되었으면, 이 값은 합산 포인트(110)에서 모든 들어오는 패킷 도착 위상 값들(102)에 대해 감산된다. 일단 스텝-지연 정정이 적용되면, 홀드오버 모드에서 나와, 새로운 스텝-지연을 포함하는 이전의 검출된 모든 스텝-지연들 모두를 고려하여 이제 생성하게 될 스텝-지연-보상된 위상 신호(112)를 이용하여 ACT 서브시스템(120)의 완전한 처리가 안전하게 재개될 수 있다.

도 2는 본 발명의 하나의 실시예에 따른 도 1의 ACR 시스템(100)의 더 상세한 블록도이다. 도 2에 도시된 바와 같이, 도 1의 ACR 서브시스템(120)은 제 1 디지털 비례-적분(PI) 프로세서(202), 지연-오프셋 추정 컴포넌트(204), 지연-오프셋 보상 컴포넌트(210), 및 제 2 디지털 PI 프로세서(214)를 포함한다. ACR 서브시스템(120)으로부터 스텝-지연 D/M 서브시스템(130)으로의 신호들의 흐름이 도면에 포함되어 있을지라도, 제어기(140)를 통해 스텝-지연 D/M 서브시스템(130)으로부터 ACR 서브시스템(120)으로의 제어 신호들의 흐름은 도 2에 도시된 ACR 시스템(100)의 표현엔 도시되지 않은 것에 유의한다.

일반적으로, 제 1 PI 프로세서(202)는 스텝-지연-보상된 위상(신호(112)로 표현된)으로부터 위상 기준(신호(124)로 표현된)을 생성하고, 지연-오프셋 추정 컴포넌트(204)는 지연-플로어(신호(206)로 표현된)를 찾으며, 지연-오프셋 보상 컴포넌트(210)는 지연-플로어(신호(212)로 표현된)에서 위상을 생성하고, 제 2 PI 프로세서(214)는 이 지연-플로어 위상을 주파수 필터링하거나 스무딩(smoothing)하여 출력 위상(신호(122)로 표현된)을 생성한다.

ACR 서브시스템(120)은 지연-플로어의 현재 추정과 실질적으로 동일하게 되도록 출력 위상 신호(122)의 위상 값들을 조절하는 지연-오프셋 보상을 실행한다. 이것은 (1) 기준 위상 신호(124)에 중앙(mean) 위상 기준 값(μ(i))에 의해 표시된 바와 같은 평균 패킷 도착 시간과 (2) 스텝-지연-보상된 위상 신호(112)에 패킷 위상(즉, 지연) 값들(D(i))에 의해 표시된 바와 같은 지연-플로어로 또는 이에 충분히 근접하여 도착하는 패킷들의 도착 시간들 간에 지연 오프셋(D_O(i))을 결정함으로써 달성된다. 이 통계학적 프로세스를 지연-오프셋 추정이라고 한다. 이 추정을 실행하기 위해서, 스텝-지연-보상된 위상 신호(112)의 패킷 지연 값들(D(i))에 의해 표현된 모든 수신된 패킷 도착 시간들은 기준 위상 신호(124)의 중앙 위상 기준 값(μ(i))에 의해 표현된 이전에 수신된 패킷들의 평균 패킷 도착 시간과 비교된다. 평균 패킷 도착 시간보다 나중에 도착하는 패킷들은 추정 프로세스에 의해 무시되고 이들 패킷들에는 0의 지연-오프셋 값(D_O(i))이 할당된다. 평균 패킷 도착 시간보다 먼저 도착하는 패킷들은 지연-플로어를 규정하기 위한 후보들로서 간주되고 이들 패킷들에는 평균 패킷 도착 시간(중앙 위상 기준(μ(i))에 의해 표현된)과 이들의 도착 시간(패킷 지연(D(i))에 의해 표현된) 간에 차이와 동일한 지연-오프셋 값(D_O(i))이 할당된다. 연속한 지연-오프셋 값들(D_O(i))의 그룹들 또는 통계학적 샘플링 윈도우들이 비교되고, 그룹의 가장 큰 값이 지연-오프셋 추정(D_OE(i))이 되고 지연-오프셋 추정 신호(206)로서 출력된다.

특히, 제 1 PI 프로세서(202)는 스텝-지연 사전-보상 컴포넌트(110)로부터 스텝-지연-보상된 위상 신호(112)를 수신하고 주파수 필터링하여 기준 위상 신호(124)를 생성한다. 기준 위상 신호(124)는 예상 패킷 도착 시간과 모든 수신된 패킷들의 통계학적 파퓰레이션(population)의 실제 패킷 도착 시간의 평균 위상 차이의 측정이다. 지연-오프셋 추정 컴포넌트(204)는 각각의 수신된 패킷(112)의 도착 시간이 평균 패킷 도착 시간보다 먼저 아니면 나중인지를 결정하기 위해서 기준 위상 신호(124)를 중앙 위상 기준(μ(i))으로서 이용한다. 패킷 도착 시간이 스텝-지연-보상된 위상 신호(112)보다 크다면, 패킷은 네트워크를 통과함에 있어 이전에 수신된 패킷들의 통계학적 중앙값보다 더 오래 걸린 것이다. 마찬가지로, 패킷 도착 시간이 스텝-지연-보상된 위상 신호(112) 미만이면, 패킷은 네트워크를 통과함에 있어 이전에 수신된 패킷들의 통계학적 중앙값보다 시간이 덜 걸린 것이다. 중앙 도착 시간보다 적은 도착 시간들을 갖는 패킷들은 지연-플로어를 규정하는 후보들이다. 지연-오프셋 추정 컴포넌트(204)는 다음과 같은 식(1)에 따라 각각의 수신된 패킷에 대한 지연-오프셋 값(D_O(i))을 계산한다.

에 대해

이고,

에 대해,

이다. (1)

이에 따라, 평균 위상 기준(μ(i))이 패킷 지연(D(i))보다 크다면, 이 패킷에 대한 지연-오프셋 값(D_O(i))은 이들 두 개의 값들 간의 차이이다. 그렇지 않다면, 이 패킷에 대한 지연-오프셋 값(D_O(i))은 제로로 설정된다. 제 1 PI 프로세서(202)는 기준 위상 신호(124)를 연속적으로 업데이트함에 있어 두 유형들의 패킷들을 처리하여 중앙 위상 기준(μ(i))을 생성함에 유의한다.

도 3은 중앙 위상 기준(μ(i))에 대한 도 2의 지연-오프셋 추정 컴포넌트(204)의 처리를 그래픽적으로 도시한 것이다. 도 3에서, 각각의 점은 한 특정 시간(X-축 값)에서, 특정 패킷-도착 지연(Y-축 값)을 갖는 상이한 패킷의 도착을 나타내며, 시변 중앙 위상 기준(μ(i))은 수신된 패킷들에 대한 패킷-도착 지연들에 관하여 작성되었다. 도 3에서, 지연-플로어는 고정된 패킷-도착 지연(D_F)을 가진 것으로서 나타나 있다. 도 3에 보인 바와 같이, 패킷들은 중앙 위상 기준(μ(i)) 이상 및 미만의 지연들을 갖고 도착하나, 어떠한 패킷도 지연-플로어(D_F) 미만의 지연을 갖고 도착하지는 않는다. 또한, 지연-플로어와 동일한 지연들을 가진 패킷들의 퍼센티지는 주어진 패킷 흐름에 있어 네트워크를 통해 패킷들의 전파에 영향을 미치는 다수의 팩터들에 좌우될 것임에 유의해야 한다. 일반적으로, 공통 스위칭 소자들을 통과하는 경합 트래픽의 네트워크 트래픽 부하가 클수록, 지연-플로어 패킷들의 퍼센티지는 낮아진다.

각각의 패킷 지연(D(i))에 대해서, 식(1)에 기초하여 중앙 위상 기준(μ(i))에 대해 지연-오프셋 값(D_O(i))이 계산된다. 특정 지속구간 또는 샘플 윈도우에 걸쳐 가장 큰 지연-오프셋 값(D_O(i))은 중앙 위상 기준(μ(i))의 현재 값과 지연-플로어 간에 차이를 나타낸다. 중앙 위상 기준(μ(i))의 시간적 변동들에 기인하여, 동일한 특정된 지속기간을 갖는 상이한 기간들 동안에 가장 큰 지연-오프셋 값들(D_O(i))에서도 변동들이 있을 것으로 예상된다. 이에 따라, 특정 개수(M)의 가장 최근의 지연-오프셋 값들(D_O(i))을 참조하는 윈도우 방법은 중앙 위상 기준(μ(i))에서의 변화들을 추적하는 경향이 있고 따라서, 다음과 같은 식(2)을 이용하여 생성되는 바와 같이, 중앙 위상 기준(μ(i))과 지연-플로어 간에 지연 오프셋의 정확한 추정(D_OE(i))을 얻기 위해 이용될 수 있다.

(2)

여기서 도 2의 지연-오프셋 추정 컴포넌트(204)는 현재 지연-오프셋 추정(D_OE(i))을 지연-오프셋 추정 신호(206)로서 지연-오프셋 보상 컴포넌트(210)에 송신한다. MAX 함수를 구현하기 위해서, M개의 이전의 지연-오프셋 값들(D_O(i))은 개별적으로 저장된다. 새로운 패킷이 도착할 때, 지연-오프셋 추정(D_OE(i))은 식(2)를 이용하여 다시 계산되고, 가장 오래된 지연-오프셋 값(D_O(i-M+1))은 가장 새로운 지연-오프셋 값(D_O(i))으로 메모리에 교체된다.

식(2)이 최대 슬라이딩-차이 윈도우에 대응할지라도, 다른 유형들의 중첩 또는 비-중첩 윈도우들 또는 중첩 및 비-중첩 윈도우들의 조합이 이용될 수도 있다. 최대 슬라이딩-차이 윈도우들이 각각의 새로운 패킷 도착에 대해 지연-오프셋 추정(D_OE(i))의 상이한 값을 얻기 위해 설계될 수 있을지라도, 이러한 구현들은 구현 복잡성을 증가시키는 경향이 있다.

지연-오프셋 보상 컴포넌트(210)는 지연-오프셋 추정 신호(206)의 값에 기초하여 기준 위상 신호(124)의 위상을 조절하여 지연-오프셋-보상된 위상 신호(212)를 생성한다. 특히 기준 위상 신호(124)의 중앙 위상 기준(μ(i))은 지연-오프셋 추정(D_OE(i))만큼 감소되는데, 이것은 항시 음이 아닌 수일 것이다. 이 위상 보상은 다음과 같은 식(3)에 반영되는 바와 같이, 위상 신호(212)를 지연-플로어의 현재 위치(D_F(i))에 정렬시킬 것이다.

(3)

지연-오프셋 추정(D_OE(i))은 인접한 세트의 M 패킷들의 통계학적 분석에 기초하기 때문에, 각각의 세트의 M 패킷들의 지연 특성들에 기인하여 지연-오프셋-보상된 위상 신호(212)의 위상에는 시간에 따라 불연속한 변화들이 있을 수 있다. 이들 위상 불연속성들을 주파수 필터링 또는 스무딩하기 위해서, 제 2 PI 프로세서(214)는 지연-오프셋-보상된 위상 신호(212)에 관해 위상-스무딩을 실행하여 (완전히) 평균된 위상을 갖는 출력 위상 신호(122)를 생성한다.

한 가능한 구현에서, 지연-오프셋 측정 안정성을 제공하기 위해서, 식(2)의 슬라이딩 윈도우의 크기는 제 1 PI 프로세서(202) 자신의 차단 주파수에 기초하는 제 1 PI 프로세서의 시간 상수보다 적어도 40배 더 작게 설정된다. 제 2 PI 프로세서(214)의 기능은 보상된 위상 신호(212)를 위상-스무딩하는 것이기 때문에, 제 2 PI 프로세서(214)는 제 2 PI 프로세서(214)의 대역폭을 제 1 PI 프로세서(202)의 대역폭보다 크게(예를 들면, 2 내지 2.5배) 설정함으로써 제 1 PI 프로세서(202)의 출력 주파수를 추적하도록 설계된다. 일반적으로, 제 1 및 제 2 PI 프로세서들(202, 214) 양쪽 모두는 약 4의 댐핑 팩터(damping factor)를 갖는 과잉-댐핑된 시스템 응답을 얻기 위해 조절된다.

스텝-지연 보상

지연-플로어에서 스텝-지연들(즉, 실질적인, 순간 시프트들)을 핸들링(handling)하는 3개의 스테이지들은 검출, 측정, 및 사전-보상이다. 도 1 및 도 2의 ACR 시스템(100)에서, 스텝-지연 D/M 서브시스템(130)은 기준 및 출력 위상 신호들(124, 122)에 및 지연-오프셋 추정 컴포넌트(204)에 의해 생성되고 신호(208)를 통해 D/M 서브시스템(130)에 제공된 다른 정보에 기초하여, 검출 및 측정 스테이지들을 실행하며, 반면 스텝-지연 사전-보상 컴포넌트(110)는 D/M 서브시스템(130)에 의해 생성된 스텝-지연 추정 신호(132)에 기초하여 사전-보상 스테이지를 실행한다.

스텝-지연 검출은 지연-플로어의 스텝 변화의 발생의 검출을 수반한다. 이하 더 상세히 기술되는 바와 같이, 이 검출을 행함에 있어, 스텝 변화의 부호도 결정된다. 검출이 신속할수록, 비보상된 스텝-지연을 추적함에 기인하여 ACR 시스템(100)이 출력 위상 신호(122)를 변경하는 바람직하지 못한 결과의 방지가 더 커진다.

스텝-지연 측정은 지연-플로어의 변화의 크기의 추정을 수반한다. 스텝-지연 측정 프로세스는 스텝-지연 검출 프로세스와는 다르며 충분히 정확하게 지연-플로어의 시프트의 크기를 측정하기 위해서 더 긴 시간기간을 요구할 수도 있는 것에 유의한다.

일반적으로, 주어진 수준의 정확성에 대해서, 스텝-지연의 크기를 측정하는데 걸리는 시간은 주어진 샘플 크기에 대해 지연-플로어에 가까운 지연들을 갖는 수신된 패킷들의 발생에 반비례한다. 낮은 네트워크 트래픽-부하 조건들에 대해서, 더 적은 패킷 지연 변동이 존재하고, 지연-플로어에 가까운 더 많은 수의 패킷들이 도착한다. 이러한 상황들에서, 스텝-지연 측정의 주어진 수준의 정확성은 지연-플로어에 가까운 더 적은 수의 패킷들이 도착하는 고 트래픽 부하 상태들에서보다 더 짧은 시간기간에 달성될 수 있다.

스텝-지연 사전-보상은 지연-플로어의 시프트의 방향 및 크기에 기초하여, ACR 프로세스에 위상 정정을 적용하는 것을 수반한다. 이론적으로, 이 정정은 지연-플로어의 스텝 변화에도 불구하고 출력 위상이 일정하게 있도록 ACR 출력(예를 들면, 도 1의 출력 위상 신호(122))을 보상한다. 도 1의 ACR 시스템(100)에서, 스텝-지연 사전-보상은 입력 패킷 도착 위상 신호(102)의 위상이 ACR 서브시스템(120)의 필터링에 앞서 조절되는 사전-보상 방법을 이용하여 구현된다.

네거티브 스텝-지연 검출

도 4는 네거티브 스텝-지연의 발생을 그래픽적으로 도시한 도면이다. 특히, 시간(T_S) 이전에, 지연-플로어는 지연 값(D_F1)에 있다. 시간(T_S)에서, 지연-플로어는 예를 들면, 네트워크를 통해 더 짧은 경로를 이동하는 패킷들의 결과로서, 지연 값(D_F2)에 대해 스텝-변화 값(D_S) 만큼 드롭(drop)한다. 가장 큰 지연-오프셋 값들(D_O(i))이 시간(T_S)에서 네거티브 스텝-지연 후에 증가함을 유의한다.

도 5는 본 발명의 하나의 실시예에 따라, 지연-플로어의 네거티브 시프트를 검출하기 위해 도 1 및 도 2의 ACR 시스템(100)에 의해 구현된 처리의 흐름도이다. 처음에, 네거티브-스텝-지연 검출 임계값(D_NT)은 적합한 값(예를 들면, 10 ㎲ 미만, 이를테면 9 ㎲)으로 설정되고(단계(502)) 네거티브 스텝-지연 플래그(D_SN)는 네거티브 스텝-지연이 검출되지 않았음을 나타내는 0으로 설정된다(단계(504)).

지연 값(D(i))을 갖는 패킷이 수신기에 도착할 때(단계(506)), 패킷-지연 통계들이 생성된다(단계(508)). 특히, 제 1 PI 프로세서(202)는 기준 위상 신호(124)에 현재 중앙 위상 기준값(μ(i))을 생성한다. 또한, 현재 지연-오프셋 값(D_O(i))이 식(1)에 따라 결정되고, 현재 지연-오프셋 추정(D_OE(i))은 식(2)에 따라 업데이트된다. 또한, 지연-오프셋 기준(D_OE1(i))은 M 패킷들(i-3M 내지 i-2M-1)에 대응하는 이전의 비-중첩 윈도우에 대한 지연-오프셋 추정(D_OE(i-M))으로 설정된다. 이중의 처리를 피하기 위해서, 현재 지연-오프셋 추정(D_OE(i))과 같은, ACR 서브시스템(120)의 지연-오프셋 추정 컴포넌트(204)에 의해 이미 생성된 일부 정보는 신호 라인(208)을 통해 스텝-지연 D/M 서브시스템(130)에 제공될 수 있음에 유의한다.

서브시스템(130)은 지연-오프셋 기준(D_OE1(i))과 현재 지연-오프셋 추정(D_OE(i)) 간에 차이가 다음과 같이 식(5)에서처럼 네거티브-스텝-지연 검출 임계값(D_NT) 이상인지의 여부를 결정함으로써 새로운 패킷이 지연-플로어의 네거티브 시프트에 대응하는지의 여부를 결정한다(단계(510)).

(5)

그렇지 않다면, 지연-플로어의 네거티브 시프트는 검출되지 않으며 처리는 단계(506)로 되돌아가 다음 패킷의 도착을 기다린다. 그렇지 않다면, 단계(510)의 비교는 사실이 되고, 서브시스템(130)은 지연-플로어의 네거티브 시프트가 검출되었음을 나타내기 위해서 네거티브 스텝-지연 플래그(D_SN)을 1로 설정한다(단계(512)).

단계(514)에서, 서브시스템(130)은 네거티브 스텝-지연의 크기를 결정하고 이에 따라 스텝-지연 추정 신호(132)의 값을 감소시키며, 사전-보상 컴포넌트(110)는 이 업데이트된 스텝-지연 추정 신호를 이용하여 적합한 위상 조절을 입력 패킷 도착 위상 신호(102)에 적용함으로써 스텝-지연-보상된 위상 신호(112)를 생성한다. 단계(514)가 완료된 후에, 처리는 단계(504)로 되돌아가 네거티브 스텝-지연 플래그(D_SN)를 0으로 재설정하고 다음 패킷의 도착을 기다린다.

포지티브 스텝-지연 검출

이전 지연-플로어 미만의 임계값을 초과하는 패킷 지연들을 찾음으로써 네거티브 스텝-지연은 비교적 쉽게 검출될 수 있지만, 스텝-지연이 없어도 예를 들면, 도 3에서 보인 바와 같이, 지연-플로어 이상의 지연들을 갖고 도착하는 패킷들이 있게 될 것이기 때문에, 포지티브 스텝-지연들을 검출하는 것은 그만큼 수월하지는 않다.

본 발명의 어떤 실시예들에서, 포지티브 스텝-지연들은 적어도 특정된 포지티브 스텝-지연 임계값(D_PT)만큼 현존 지연-플로어(D_F)를 초과하는 지연 값들(D(i))을 갖는 명시된 수(M_C)의 연속한 패킷 도착들을 찾음으로써 검출된다. 지연-플로어의 현재 값은 도 2의 ACR 시스템(100)에 상이한 두 포인트들에서 이용가능하다. 지연-오프셋-보상된 위상 신호(212)의 위상은 μ(i)-D_OE(i)에 의해 주어진다. 그러나, 지연-오프셋 추정(D_OE(i))의 값은 이 값을 계산하기 위해 이용된 식(2)의 윈도우 프로세스에 기인한 불연속 변동들을 반영할 것이다. 이들 위상 불연속성들은 출력 위상 값(D_OUT)을 가진 더 안정되고 주파수 필터링된 출력 위상 신호(122)를 생성하는 제 2 PI 프로세서(214)에 의해 최소화 또는 제거될 수 있다. 출력 위상(D_OUT)의 값은 지연-플로어(D_F)의 위치를 확립하기에 더 적합하다.

도 6은 본 발명의 하나의 실시예에 따라서, 지연-플로어의 포지티브 시프트를 검출하기 위해서 도 1 및 도 2의 ACR 시스템(100)에 의해 구현된 처리의 흐름도이다. 처음에, 포지티브-스텝-지연 검출 임계값(D_PT)은 적합한 값(예를 들면, 10 μsec 미만, 이를테면 9 μsec)으로 설정되고(단계(602)) 포지티브 스텝-지연 플래그(D_SP)는 포지티브 스텝-지연이 검출되지 않았음을 나타내는 0으로 설정된다(단계(604)). 단계(604)에서, 카운터 값(Count₁)도 0으로 설정된다.

지연 값(D(i))을 갖는 패킷이 수신기에 도착할 때(단계(606)), 패킷-지연 통계들이 생성된다(단계(608)). 패킷-지연 통계들은 도 5의 단계(508)에 통계들과 동일하다. 또한, 출력 위상 신호(122)의 출력 위상(D_OUT(i))이 결정되고 지연-플로어인 것으로 가정된다(단계(610)).

D/M 서브시스템(130)은 적어도 포지티브-스텝-지연 검출 임계값(D_PT)만큼 새로운 패킷의 지연(D(i))이 지연-플로어(D_OUT(i))를 초과하는지의 여부를 결정한다(단계(612)). 아니라면, 연속한 패킷들의 수(Count₁)는 0으로 설정된다(단계(614)). 그렇지 않다면, Count₁의 값은 증분된다(단계(616)). Count₁의 값이 카운트 임계값(M_C)와 같지 않다면(단계(618)), 처리는 단계(606)로 되돌아가서 다음 패킷의 도착을 기다린다. 그렇지 않다면, Count₁의 값은 카운트 임계값(M_C)과 같으며(단계(618)), 서브시스템(130)은 지연-플로어의 포지티브 시프트가 검출되었음을 나타내기 위해서 포지티브 스텝-지연 플래그(D_SP)를 1로 설정한다(단계(620)). 단계들(612 내지 620)의 처리는 다음 의사코드로 표현될 수 있다.

카운팅 프로세스의 임의의 포인트에서, 패킷이 충분히 작은 지연을 갖고 도착한다면, 카운터(Count₁)는 단계(614)에서 0으로 재설정되고, 프로세스는 단계(606)에서 새롭게 시작함에 유의한다.

단계(622)에서, 서브시스템(130)은 포지티브-스텝-지연의 크기를 결정하며 이에 따라 스텝-지연 추정 신호(132)의 값을 증가시키며, 사전-보상 컴포넌트(110)는 이 업데이트된 스텝-지연 추정 신호를 이용하여 적합한 위상 조절을 입력 패킷 도착 위상 신호(102)에 적용함으로써 스텝-지연-보상된 위상 신호(112)를 생성한다. 단계(622)가 완료된 후에, 처리는 단계(604)로 되돌아가 포지티브 스텝-지연 플래그(D_SP)을 0으로 재설정하고 다음 패킷의 도착을 기다린다.

지연-플로어의 각각의 시프트는 포지티브 스텝-지연에 기인할 수도 있거나 네거티브 스텝-지연에 기인할 수도 있기 때문에, 도 5의 네거티브-스텝-지연 검출 처리 및 도 6의 포지티브-스텝-지연 검출 처리 양쪽 모두는 각각의 수신된 패킷에 대해, 직렬로 또는 병렬로 구현되는 것에 유의한다.

카운트 임계값(M_C)의 최적의 값은 오(false) 포지티브 포지티브-스텝-지연 검출을 방지하면서 빠른 포지티브-스텝-지연 검출을 가능하게 해야 한다. 이상적으로, M_C의 값은 포지티브-스텝-지연 이벤트가 발생하였다는 통계학적 확실성을 제공한다. 도 3에 나타낸 바와 같이, 정규 동작 상태들 하에서, 일부 패킷들은 비교적 큰 지연들을 갖고 도착할 것이다. 앞서 기술된 바와 같이, 큰 지연들을 가진 패킷들의 수는 네트워크 부하가 증가함에 따라 증가한다.

카운트 임계값(M_C)에 대한 적합한 값은 예를 들면, 최대 예상 부하를 이용한 시뮬레이션들에 기초하여, 결정될 수 있다. 이러한 시뮬레이션들은 저-지연 패킷들 사이의 최대 시간 구간을 결정하기 위해 이용될 수 있다. 신중하게 하기 위해서, 시간 구간에 패킷 레이트을 곱함으로써 결정되는 카운트 임계값(M_C)을 선택하기 위해 이 최대 시간 구간의 예를 들면, 1.5배의 마진이 이용될 수 있다.

스텝-지연 측정

포지티브 또는 네거티브 스텝-지연이 검출된 후에, 스텝-지연 D/M 서브시스템(130)은 이 스텝-지연의 크기를 측정한다.

도 7(a)은 지연-플로어를 D_F1의 지연으로부터 D_F2N의 (더 작은) 지연으로 시프트하는 시간(T_S)에서 네거티브 스텝-지연이 발생하는 제 1 시나리오를 그래픽적으로 나타낸 것이며, 도 7(b)은 지연-플로어를 D_F1의 지연으로부터 D_F2P의 (더 큰) 지연으로 시프트하는 시간(T_S)에서 포지티브 스텝-지연이 발생하는 제 2 시나리오를 그래픽적으로 나타낸 것이다.

네거티브 스텝-지연이 일어났을 때, 스텝-지연의 크기가 측정될 수 있고 새로운 지연-플로어(D_F2N)는 스텝-지연의 검출에 이어 명시된 수의 패킷들에 대해 최대 지연-오프셋 값(D_O(i))을 찾음으로써 결정될 수 있다. 도 7(a)의 예시적인 네거티브 스텝-지연에서, 이 최대 지연-오프셋 값이 지연 오프셋(D_O(c))이다.

포지티브 스텝-지연이 일어났을 때, 스텝-지연의 크기가 측정될 수 있고 새로운 지연-플로어(D_F2P)는 스텝-지연의 검출에 이어 명시된 수의 패킷들에 대해 최소 지연-시프트 값(D_S(i))을 찾음으로써 결정될 수 있다. 도 7(b)의 예시적인 포지티브 스텝-지연에서, 이 최대 지연-오프셋 값이 지연 시프트(D_S(a))이다.

도 8은 본 발명의 하나의 실시예에 따라, 검출된 스텝-지연의 크기를 측정하기 위해서 도 1 및 도 2의 ACR 시스템(100)에 의해 구현된 처리의 흐름도이다. 앞에서 기술된 바와 같이, 스텝-지연이 검출되는데 걸리는 시간 동안, 출력 위상 신호(122)의 위상은 ACR 서브시스템(120)이 새로운 지연-플로어에 대응하는 패킷들을 처리할 때 드리프트하기 시작할 것이다. 주어진 스텝-지연 크기에 대해서, 전형적으로 이 드리프트는 일반적으로 네거티브 스텝-지연보다 포지티브 스텝-지연을 검출하는 것이 더 오래 걸리기 때문에, 네거티브 스텝-지연들보다 포지티브 스텝-지연들에서 더 클 것이다. 이 드리프트의 크기를 제한시키기 위해서, 포지티브 또는 네거티브 스텝-지연이 검출될 때, ACR 서브시스템(120)은 홀드오버 모드에 놓여진다(도 8의 단계(802)). 앞에서 기술된 바와 같이, 이것은 제어기(140)에 스텝-지연 검출 신호(134)를 어서트하고 이에 따라 제어기(140)가 적합한 제어 신호들(142)을 ACR 서브시스템(120)에 인가하는 스텝-지연 D/M 서브시스템(130)에 의해 달성된다.

일 구현에서, 홀드오버 모드 동안에, 도 2의 제 1 PI 프로세서(202) 및 제 2 PI 프로세서(214) 양쪽 모두의 처리는 중지되고, 반면 ACR 서브시스템(120)에 다른 컴포넌트들의 처리는 계속하여 연속된다. 제 1 PI 프로세서(202)의 처리가 초기에 중지될 때, 중앙 위상 기준(μ)의 값은 홀드오버 모드의 지속기간 동안 그의 가장 최근의 값으로 프리즈(freeze)됨에 유의한다. 유사하게, 제 2 PI 프로세서(214)의 처리가 초기에 중지될 때, 출력 위상 신호(122)의 위상 값은 홀드오버 모드의 지속기간 동안 그의 가장 최근의 값으로 프리즈된다. 한 가능한 구현에서, 제 1 및 제 2 PI 프로세서들의 출력 신호들은 도 2의 각각의 PI 프로세서들의 스케일 기능들 바로 전의 합산 노드들의 출력 값들을 제로로 설정함으로써 프리즈된다. 그외 구현들도 가능하다.

그 다음, 서브시스템(130)은 패킷 카운터(Count₂)를 0으로 재설정하고(단계(804)), 지연(D(i))을 갖는 다음 패킷의 도착을 기다린다(단계(806)). 다음 패킷이 도착할 때, 지연-오프셋 값(D_O(i))이 결정된다(단계(808)). 일 구현에서, 지연-오프셋(D_O(i))은 식(1)에 기초하여 지연-오프셋 추정 컴포넌트(204)에 의해 계산되고 신호(208)를 통해 서브시스템(130)에 제공된다.

도 8이 포지티브 및 네거티브 스텝-지연들 양쪽 모두에 대한 스텝-지연 측정 처리를 나타내고 있을지라도, 처리는 2개의 상이한 유형들의 스텝-지연들마다 상이하다. 이들 차이들이 도 8에 반영되어 있는데, 단계들(810, 812)은 네거티브 스텝-지연들에 대해 구현되고(도 5의 네거티브 스텝-지연 플래그(D_SN)가 1로 설정되는 것으로 나타낸 바와 같이), 단계들(814, 816)은 포지티브 스텝-지연들에 대해 구현된다(도 6의 포지티브 스텝-지연 플래그(D_SP)가 1로 설정되는 것으로 나타낸 바와 같이).

네거티브 스텝-지연들에 대해서, 서브시스템(130)은 스텝-지연의 검출에 이어 다음 M 패킷들의 도착에 대응하는 측정 윈도우에서 최대 지연 오프셋(D_OMAX(i))을 찾는다. 최대 지연-오프셋(D_OMAX(i))은 네거티브 스텝-지연의 검출 후에 제 1 D_O(i) 샘플에 대해 개시된다(예를 들면, 단계(812)에서). 다음 M-1 패킷들 각각에 대해서, 패킷의 지연-오프셋 값(D_O(i))는 최대 지연-오프셋(D_OMAX(i))의 현재 저장된 값과 비교된다(단계(810)). 패킷의 지연 오프셋 값(D_O(i))이 최대 지연-오프셋(D_OMAX(i))보다 크다면, 최대 지연 오프셋(D_OMAX(i))은 패킷의 지연-오프셋 값(D_O(i))과 같게 설정된다(단계(812)). 그렇지 않다면, 최대 지연 오프셋(D_OMAX(i))은 변경되지 않는다. 어느 경우이든, 처리는 단계(818)로 계속된다.

포지티브 스텝-지연들에 대해서, 서브시스템(130)은 스텝-지연의 검출에 이어 다음 M 패킷들의 도착에 대응하는 측정 윈도우에서 최소 지연 시프트(D_SMIN(i))를 찾는다. 최소 지연 시프트(D_SMIN(i))는 포지티브 스텝-지연의 검출 후에 제 1 D_O(i) 샘플에 대해 개시된다(예를 들면, 단계(816)에서). 다음 M-1 패킷들 각각에 대해서, 패킷의 지연-오프셋 값(D_O(i))은 최소 지연 시프트(D_SMIN(i))의 현재 저장된 값과 비교된다(단계(814)). 패킷의 지연 오프셋 값(D_O(i))이 최소 지연 시프트(D_SMIN(i)) 미만이면, 최소 지연 시프트(D_SMIN(i))은 패킷의 지연-오프셋 값(D_O(i))과 같게 설정된다(단계(816)). 그렇지 않다면, 최소 지연 시프트(D_SMIN(i))은 변경되지 않는다. 어느 경우이든, 처리는 단계(818)로 계속된다.

단계(818)에서, 서브시스템(130)은 패킷 카운터(Count₂)를 증분시킨다. 패킷 카운터(Count₂)가 M-패킷 윈도우의 끝에 도달하지 않았다면(단계(820)), 처리는 단계(806)으로 되돌아가서 다음 패킷의 도착을 기다린다. 그렇지 않다면, M-패킷 윈도우의 끝에 도달하였으며, 서브시스템(130)은 (i) 네거티브 스텝-지연에 대해서 스텝-지연 추정 신호(132)의 값을 최대 지연 오프셋(D_OMAX(i))만큼 감소시키거나, (ii) 포지티브 스텝-지연에 대해서 스텝-지연 추정 신호(132)의 값을 최소 지연 오프셋(D_SMIN(i))만큼 증가시킴으로써 업데이트한다(단계(822)).

서브시스템(130)은 네거티브 스텝-지연이 검출되기 전에, 지연-오프셋 보상컴포넌트(204)에 입력되었던 네거티브 스텝-지연(D_O(i)) 값의 포함에 대해 보상하기 위해서 현재 지연-오프셋 추정(D_OE(i))을 저장된 지연-오프셋 기준(D_OE1(i))과 같게 재설정한다. 단계(822)에서 계산된, 스텝-지연의 현재의 값이 차이로서 스텝-지연 사전-보상 컴포넌트(110)에서의 ACR 서브시스템(120)의 입력부에 인가된다. ACR 서브시스템(120)은 ACR 서브시스템(120)의 완전한 동작들을 재개함으로써 홀드오버 모드에서 나간다(단계(826)). 단계들(822, 824, 및 826)은 모두가 다음 패킷의 도착 전에 구현되어야 함에 유의한다.

잇점들

도 1의 ACR 시스템(100)의 잇점들 중 하나는 ACR 기능이 비례-적분(PI) 처리와 같은 비교적 간단한 디지털 신호 처리(DSP) 기술들을 이용하여 구현될 수 있다는 것이다. 따라서, ACR 시스템의 다수의 인스턴스들은 단일 집적 회로로 구현될 수 있으며, 각각의 상이한 ACR 시스템은 상이한 통신 세션에 대해 ACR 기능을 제공할 수 있다. 이 방식으로, 상당수(예를 들면, 16, 32, 64, 또는 그 이상)의 T1/E1 회로들은 연관된 타이밍 요건들을 만족시키면서도 단일 집적 회로를 갖는 디바이스에 의해 지원될 수 있다.

대안들

일 구현에서, 다른 차수 및/또는 유형의 프로세서들이 대안적으로 이용될 수 있을지라도, 도 2의 제 1 및 제 2 PI 프로세서들(202, 214)은 2차, 유형 2의 PI 프로세서들이다. ACR 서브시스템(120)이 2개의 PI 프로세서들을 이용하여 구현되는 것으로 기술되었을지라도, ACR 서브시스템(120)의 3 스테이지 아키텍처는 수신기에서의 패킷들의 도착의 지연들과 국부적인 기준 신호 간에 필터링된 차이들을 반영하는 위상 신호들을 생성하기 위해 이용될 수 있는 비례-적분-미분(PID) 프로세서들과 같은, 다른 유형들의 폐-루프 제어 프로세서들을 이용하여 구현될 수 있다.

도 1의 ACR 서브시스템(120) 및 스텝-지연 D/M 서브시스템(130)이 스텝-지연 사전-보상을 실행하는 ACR 시스템(100) 맥락에서 기술되었을지라도, 당업자들은 ACR 서브시스템(120)의 필터링 및/또는 D/M 서브시스템(130)의 스텝-지연 검출 및 측정은 스텝-지연 보상의 다른 형태들을 실행하는 ACR 시스템의 맥락에서 구현될 수 있음을 알 것이다. 예를 들면, 사후-보상 방식에서, 검출 및 측정된 스텝-지연에 대한 보상은 ACR 서브시스템에 의해 생성된 출력 위상 신호에 적용된다. 다른 방식들에서, 스텝-지연 보상은 예를 들면, 도 1의 컴포넌트(110)의 스텝-지연 보상을 도 2의 컴포넌트(210)의 지연-오프셋 보상과 결합하는 보상 컴포넌트에 의해서, ACR 서브시스템 내부에서 실행된다.

본 발명은 단일 집적 회로(ASIC 또는 FPGA와 같은), 다수-칩 모듈, 단일 카드, 또는 다수-카드 회로 팩과 같은 가능한 구현을 포함하는, (아날로그, 디지털, 또는 아날로그 및 디지털 양쪽 모두의 하이브리드) 회로-기반의 프로세스들로서 구현될 수 있다. 당업자에게 명백한 바와 같이, 회로 소자들의 다양한 기능들은 소프트웨어 프로그램의 처리 블록들로서 구현될 수도 있다. 이러한 소프트웨어는 예를 들면, 디지털 신호 프로세서, 마이크로-제어기, 또는 범용 컴퓨터에 이용될 수도 있다.

본 발명은 방법들 및 이들 방법들을 실시하기 위한 장치들의 형태로 실현될 수 있다. 본 발명은 또한 자기 기록 매체, 광학 기록 매체, 고체 상태 메모리, 플로피 디스켓들, CD-ROM들, 하드 드라이브들, 또는 이외 어떤 다른 기계-판독가능한 저장 매체와 같은 실체 매체들에 실현된 프로그램 코드 형태로 실현될 수 있으며, 프로그램 코드가 컴퓨터와 같은, 기계에 로딩되어 이에 의해 실행될 때, 기계는 본 발명을 실시하기 위한 장치가 된다. 본 발명은 예를 들면, 저장 매체에 저장되든 아니면 기계에 로딩되고/로딩되거나 이에 의해 실행되든, 프로그램 코드의 형태로 실시될 수 있으며, 프로그램 코드가 컴퓨터와 같은 기계에 로딩되어 이에 의해 실행될 때, 기계는 본 발명을 실시하기 위한 장치가 된다. 범용 프로세서 상에서 구현되었을 때, 프로그램 코드 세그먼트들은 프로세서와 결합하여 특정 논리 회로들과 유사하게 동작하는 고유의 디바이스를 제공한다.

달리 분명하게 언급되지 않는 한, 각각의 수치 값 및/ 범위는 값 또는 범위 앞에 마치 "약(about)" 또는 "대략(approximately)"이라는 단어가 있는 것처럼 해석되어야 한다.

본 발명의 특성을 설명하기 위해서 기술되고 도시된 부분들의 상세, 물질들, 및 배열들의 다양한 변경들이 다음 청구항들에 표현된 본 발명의 범위 내에서 당업자들에 의해 행해질 수 있음을 알게 될 것이다.

청구항들에서의 도면 번호들 및/또는 도면 참조 부호들의 이용은 청구항들의 해석을 용이하게 하기 위해서 청구된 요지의 하나 이상의 있을 수 있는 실시예들을 식별하도록 의도된다. 이러한 이용은 이들 청구항들의 범위를 반드시 대응하는 도면들에 도시된 실시예들로 한정하는 것으로서 해석되지 않아야 한다.

여기에 개시된 예시적인 방법들의 단계들은 반드시 기술된 순서로 실행되어야 하는 것은 아님을 알아야 하며, 이러한 방법들의 단계들의 순서는 단지 예시적인 것임을 알아야 한다. 마찬가지로, 이러한 방법들에 추가의 단계들이 포함될 수도 있고, 어떤 단계들은 본 발명의 다양한 실시예들에 일관된 방법들에서, 생략되거나 결합될 수도 있다.

다음 방법 청구항들에서 소자들이 있다면, 대응하는 라벨링과 함께 특정 시퀀스로 인용되었을지라도, 청구항 인용들이 이들 소자들의 모든 또는 일부를 구현하기 위한 특별한 시퀀스를 달리 의미하지 않는 한, 이들 소자들은 반드시 이 특정한 시퀀스로 구현되는 것으로서 한정되도록 의도되지 않는다.

"하나의 실시예" 또는 "일 실시예"라는 언급은 실시예와 관련하여 기술된 특별한 특성, 구조, 또는 특징이 본 발명의 적어도 하나의 실시예에 포함될 수 있음을 의미한다. 명세서에 여러 곳들에서 "하나의 실시예"라는 어구의 출현들은 반드시 동일 실시예를 언급하는 것도 아니고, 반드시 다른 실시예들을 제외한 별도의 또는 대안적 실시예들도 아니다. "구현"이라는 용어도 마찬가지이다.

본 발명에서 청구항들에 의해 커버된 실시예들은 (1) 이 명세서에 의해 가능하게 되고 (2) 법으로 정한 요지에 대응하는 실시예들로 한정된다. 가능하지 않은 실시예들 및 법으로 정한 요지에 대응하지 않는 실시예들은 이들이 청구항들이 범위 내에 들지라도 명백히 청구되지 않는다.

100: ACR 시스템
102: 입력 패킷 도착 위상 신호
122: 디지털 출력 위상 신호 120: ACR 서브시스템
130: 스텝-지연 검출 및 측정 서브시스템
110: 스텝-지연 사전-보상 컴포넌트 140: 제어기
202: 제 1 디지털 비례-적분 프로세서
204: 지연-오프셋 추정 컴포넌트
210: 지연-오프셋 보상 컴포넌트
214: 제 2 디지털 PI 프로세서

Claims

수신기를 위한 적응형 클럭 복구(adaptive clock recovery; ACR) 시스템(예를 들면, 100)에 있어서:
상기 수신기에서의 패킷들의 도착 시간들에 대응하는 패킷 지연 값들(예를 들면, D(i))을 나타내는 입력 위상 신호(예를 들면, 102, 112)로부터 기준 위상 신호(예를 들면, 124)를 생성하는 ACR 서브시스템(예를 들면, 120);
상기 패킷 도착 시간들에서 스텝-지연(step-delay)의 발생을 검출하고 상기 검출된 스텝-지연의 방향 및 크기를 결정하기 위해 상기 입력 위상 신호를 상기 기준 위상 신호와 비교하는 스텝-지연 검출 및 측정(D/M) 서브시스템(예를 들면, 130); 및
상기 검출된 스텝-지연의 결정된 방향 및 크기에 기초하여, 상기 ACR 서브시스템의 업스트림에서 상기 입력 위상 신호를 조절하는 스텝-지연 사전-보상 컴포넌트(예를 들면, 110)를 포함하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 1 항에 있어서,
상기 입력 위상 신호로부터 상기 기준 위상 신호를 생성하는 제 1 폐-루프 제어 프로세서(예를 들면, 202);
상기 기준 위상 신호에 관하여 상기 패킷 도착 시간들에 대한 지연-플로어 위상 오프셋을 나타내는 지연-오프셋 추정 신호(예를 들면, 206)를 생성하기 위해 상기 입력 위상 신호를 상기 기준 위상 신호와 비교하는 지연-오프셋 추정 컴포넌트(예를 들면, 204);
상기 기준 위상 신호 및 상기 지연-오프셋 추정 신호에 기초하여 지연-오프셋-보상된 위상 신호(예를 들면, 212)를 생성하는 지연-오프셋 보상 컴포넌트(예를 들면, 210); 및
상기 지연-오프셋-보상된 위상 신호로부터 보상된 위상을 갖는 복구된 클럭 신호를 생성하기 위해 이용될 수 있는 출력 위상 신호(예를 들면, 122)를 생성하는 제 2 폐-루프 제어 프로세서(예를 들면, 214)를 포함하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 2 항에 있어서,
상기 제 2 폐-루프 제어 프로세서는 상기 제 1 폐-루프 제어 프로세서의 대역폭보다 큰 대역폭을 갖는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 2 항에 있어서,
상기 지연-오프셋 추정 컴포넌트는 각각의 패킷에 대한 지연-오프셋 값을 결정하고, 패킷들의 슬라이딩 윈도우(sliding window) 내에서 가장 큰 지연-오프셋 값을 식별함으로써 상기 지연-오프셋 추정 신호를 생성하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 1 항에 있어서,
상기 스텝-지연 D/M 서브시스템은, 타이밍 윈도우 내에 명시된 수의 패킷들이 명시된 지연 임계 값 이상만큼 한 세트의 이전 패킷 도착 시간들에 대응하는 지연-플로어(delay-floor)를 초과한 패킷 지연(예를 들면, D(i))을 가졌음을 결정함으로써 포지티브 스텝-지연의 발생을 검출하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 1 항에 있어서,
상기 스텝-지연 D/M 서브시스템은 패킷이 한 세트의 이전 패킷 도착 시간들에 대응하는 지연-플로어 미만의 패킷-지연을 가졌음을 결정함으로써 네거티브 스텝-지연의 발생을 검출하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 1 항에 있어서,
상기 스텝-지연의 검출과 상기 검출된 스텝-지연의 방향 및 크기의 결정의 완료 사이에 상기 ACR 서브시스템을 홀드오버 모드(holdover mode)에 두는 제어기(예를 들면, 140)를 추가로 포함하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 1 항에 있어서,
상기 스텝-지연 D/M 서브시스템은 타이밍 윈도우의 각각의 패킷에 대해, 한 세트의 이전 패킷 도착 시간들에 대응하는 홀드오버 모드에서 상기 기준 위상 신호에 대한 지연-시프트 값을 생성하고, 상기 타이밍 윈도우에 대해, 포지티브 스텝-지연의 크기를 나타내는 최소 지연-시프트 값을 결정함으로써, 상기 포지티브 스텝-지연의 크기를 결정하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
제 1 항에 있어서,
상기 스텝-지연 D/M 서브시스템은 타이밍 윈도우의 각각의 패킷에 대해, 한 세트의 이전 패킷 도착 시간들에 대응하는 홀드오버 모드에서 상기 기준 위상 신호에 대한 지연-오프셋 값을 생성하고, 상기 타이밍 윈도우에 대해, 네거티브 스텝-지연의 크기를 나타내는 최대 지연-오프셋 값을 결정함으로써, 상기 네거티브 스텝-지연의 크기를 결정하는, 수신기를 위한 적응형 클럭 복구(ACR) 시스템.
패킷 시스템의 수신기에서 클럭 신호를 복구하기 위한 방법에 있어서:
상기 수신기에서의 패킷들의 도착 시간들에 대응하는 패킷 지연 값들(예를 들면, D(i))을 나타내는 입력 위상 신호(예를 들면, 102, 112)로부터 기준 위상 신호(예를 들면, 124)를 생성하는 단계;
상기 패킷 도착 시간들에서 스텝-지연의 발생을 검출하고 상기 검출된 스텝-지연의 방향 및 크기를 결정하기 위해 상기 입력 위상 신호를 상기 기준 위상 신호와 비교하는 단계; 및
상기 검출된 스텝-지연의 결정된 방향 및 크기에 기초하여, 상기 기준 위상 신호의 생성의 업스트림에서 상기 입력 위상 신호를 조절하는 단계를 포함하는, 패킷 시스템의 수신기에서 클럭 신호를 복구하기 위한 방법.