JP2011142633A

JP2011142633A - ステップ遅延事前補償を伴う適応クロック回復

Info

Publication number: JP2011142633A
Application number: JP2011000880A
Authority: JP
Inventors: Stephan Bedrosian P; スチーヴァンベッドロシアンピー．
Original assignee: LSI Corp
Current assignee: LSI Corp
Priority date: 2010-01-06
Filing date: 2011-01-06
Publication date: 2011-07-21
Anticipated expiration: 2031-01-06
Also published as: TWI427955B; KR20110081062A; EP2343844B1; JP5123403B2; US8462819B2; CN102118244B; KR101194596B1; CN102118244A; US20110164630A1; EP2343844A1; TW201203915A

Abstract

【課題】ステップ遅延事前補償を伴う適応クロック回復を提供する。
【解決手段】ＡＣＲ（適応クロック回復）サブシステムが、ジッタのあるパケット着信時間を示す入力位相信号を処理して、比較的安定した、回復されたクロック信号を生成するのに使用され得る、比較的平滑で、範囲が限られた出力位相信号を生成する。また、入力位相信号は、例えば、パケットのネットワーク・ルーティングのパス変更に対応する、ステップ遅延を検出し、測定するようにも処理される。入力位相信号が、検出された各ステップ遅延の符号および大きさに基づいて、ＡＣＲサブシステムの上流で位相調整されるステップ遅延事前補償が、実行される。その結果、ＡＣＲサブシステムは、そのようなステップ遅延の存在に実質的に気付かない。
【選択図】図２

Description

関連出願の相互参照
本出願は、参照により教示の全体が本明細書に組み込まれている、２０１０年１月６日に整理番号Ｌ０９−０５８６ＵＳ１で出願した米国仮特許出願第６１／２９２，５３４号及び２０１０年３月２３日に出願した米国特許出願第１２／７２９，６０６号の出願日の利益を主張するものである。

本出願は、参照により教示の全体が本明細書に組み込まれている、本出願と同日に出願した、整理番号Ｌ０９−０４０５ＵＳ１で出願した米国特許出願と関連する。

本発明は、データ通信に関し、詳細には、パケット・ベースの通信システムにおけるタイミング回復に関する。

このセクションは、本発明のよりよい理解を促進するのに役立つ可能性がある複数の態様について述べる。したがって、このセクションで述べることは、このことに鑑みて読まれるべきであり、何が従来技術であり、何が従来技術でないかについての了解として理解されるべきではない。

クロック回復を使用するデータ通信ネットワークにおけるデータ信号の受信機の目標は、受信されたデータ信号から、そのデータ信号の時間領域を表すクロック信号を導き出して、受信機が、導き出されたクロック信号を使用して、そのデータ信号を処理する（例えば、そのデータ信号からデータを回復する）ことができるようにすることである。物理層ベースのクロック回復システムにおいて、クロック信号は、ビット遷移（例えば、複数の１と複数の０）の単一の連続したストリームとして送信されるデータ信号の中に符号化される。さらに、これらのビット遷移のタイミング性質が、送信機と受信機の間で保たれて、単一のタイミング領域がもたらされる。クロック信号は、その後、データ信号の中で表される複数の１と複数の０の間の遷移の規則性を活用することによって、回復されることが可能である。パケット・ベースのシステムにおいて、データ信号は、複数の１と複数の０の単一の連続したストリームとして受信機に着信することはない。パケット・ベースのシステムの性質は、データが利用可能な際にパケットを送信することであり、送信機と受信機の間でパケットのバースト性の交換がもたらされる。さらに、パケット・データを表すビットは、各送信機または各受信機に固有のローカル発振器に同期されて、送信機と受信機の間で複数のタイミング領域がもたらされる。パケットが比較的安定したレートで送信機によって送信される一部のパケット・ベースのシステムにおいて、パケットが受信機に着信する時刻からクロック信号を導き出すことが可能である。

回線ベースの信号が、送信のためにパケット・ベースの信号に変換され、その後、受信機において回線ベースの信号に再変換される、ＣＥＳ（回線エミュレーション・サービス）などの一部のパケット・ベースのデータ通信アプリケーションは、導き出されるクロック信号の精度に関して比較的厳しいタイミング要件を有する。１つのそのようなタイミング要件が、ＤＳ１データ信号またはＥ１データ信号に関する導き出されるクロック信号の制御された位相移動（ｃｏｎｔｒｏｌｌｅｄｐｈａｓｅｍｏｖｅｍｅｎｔ）またはＭＴＩＥ（最大時間間隔誤差）限度である。これらの厳しいタイミング要件は、全体的なパケット遅延（すなわち、パケットが送信機を離れた時点から、そのパケットが受信機に着信する時点までの時間）が、ネットワーク負荷やパス再ルーティングなどの現象のために、送信されたパケットの周期系列によって異なり得る、適応クロック回復パケット・ベースの通信システムにおいて満たすことが困難であり得る。統計的パケット遅延特性が、全体的なネットワーク負荷が変化するにつれて変化することは、多くのデータ・ネットワークにおいて知られている現象である。このため、受信機における連続するパケットの着信時間の合間の時間は、ネットワーク負荷が時とともに変化するにつれ、予測不能に変化し得る。さらに、或る特定の通信セッションのパケットを或る特定の送信機（送信元）から或る特定の受信機（宛先）に送信するために選択されたパスが、例えば、中間ノード輻輳、リンク障害、またはメンテナンス活動に関連するネットワーク再構成のために、変化すると、受信機に着信するパケットの時間領域は、新たなパスが古いパスより長いか、または短いか（全体的な遅延の点で）に依存して、正のステップ変化、または負のステップ変化（本明細書で「ステップ遅延」と呼ばれる）を経験する。そのようなパケット・ベースのネットワークにおける受信機のクロック回復システムは、システムの該当するタイミング要件を満たすために、通常、これらの現象の効果を考慮に入れる必要がある。

一実施形態において、本発明は、受信機のためのＡＣＲ（適応クロック回復）システムである。ＡＣＲシステムは、ＡＣＲサブシステムと、ステップ遅延Ｄ／Ｍ（検出および測定）サブシステムと、ステップ遅延事前補償構成要素とを備える。ＡＣＲサブシステムが、受信機におけるパケットの着信時間に対応するパケット遅延値を表す入力位相信号から、基準位相信号を生成する。ステップ遅延Ｄ／Ｍサブシステムが、入力位相信号を基準位相信号と比較して、パケット着信時間にステップ遅延が生じていることを検出し、さらに検出されたステップ遅延の方向および大きさを算出する。ステップ遅延事前補償構成要素が、検出されたステップ遅延の算出された方向および大きさに基づいて、ＡＣＲサブシステムの上流で、入力位相信号を調整する。

本発明の他の態様、特徴、および利点は、以下の詳細な説明、添付の特許請求の範囲、ならびに同様の参照符号が同様の、または同一の要素を識別する添付の図面からより完全に明白となる。

本発明の一実施形態によるＡＣＲ（適応クロック回復）システムを示す高レベル・ブロック図である。本発明の一実施形態による図１のＡＣＲシステムを示すより詳細なブロック図である。平均位相基準μ（ｉ）を基準とした図２の遅延オフセット推定構成要素の処理を表すグラフである。負のステップ遅延が生じていることを表すグラフである。本発明の一実施形態による、遅延フロアの負のシフトを検出するように図１および図２のＡＣＲシステムによって実施される処理を示す流れ図である。本発明の一実施形態による、遅延フロアの正のシフトを検出するように図１および図２のＡＣＲシステムによって実施される処理を示す流れ図である。図７（ａ）は、負の遅延シフトが生じる第１のシナリオを表すグラフであり、図７（ｂ）は、正の遅延シフトが生じる第２のシナリオを表すグラフである。本発明の一実施形態による、検出されたステップ遅延の大きさを測定するように図１および図２のＡＣＲシステムによって実施される処理を示す流れ図である。

図１は、本発明の一実施形態によるＡＣＲ（適応クロック回復）システム１００の高レベル・ブロック図である。ＡＣＲシステム１００は、パケット・ベースの通信ネットワークのノードにおける受信機において実施される。ＡＣＲシステム１００は、デジタル入力パケット着信位相信号１０２を処理して、ＮＣＯ（数値制御発振器）の出力周波数および出力位相を制御するのに使用され得るデジタル出力位相信号１２２を生成する。

入力パケット着信位相信号１０２は、受信機で受信される各パケットの伝搬遅延に対応する位相値を含む。パケット伝搬遅延は、埋め込まれたタイムスタンプを用いて測定された実際の伝搬遅延であることも、実際の着信時間と予期される着信時間の差をとることによって測定された相対伝搬遅延であることも可能である。パケット遅延変化に影響を与えるネットワーク負荷およびパス再ルーティング、ならびにその他の要因などの現象のため、入力パケット着信位相信号１０２の位相値は変化し、したがって、パケット着信位相信号１０２が、回復されるクロック信号を生成するのに直接に使用されたとした場合、回復されたクロック信号が、ＤＳ１データ信号またはＥ１データ信号に関するＭＴＩＥなどの該当する厳しい位相安定タイミング要件を満たすことができない可能性が高い。

これらの現象に対処するのに、ＡＣＲシステム１００は、例えば、ＮＣＯに出力位相信号１２２を適用することによって生成された、回復されたクロック信号が該当するタイミング要件を満たすように、制御された位相範囲にわたって十分にゆっくりと変化する補償された位相値を有する出力位相信号１２２を生成するように、入力パケット着信位相信号１０２を処理する。

図１に示されるとおり、ＡＣＲシステム１００の一実施形態は、ＡＣＲサブシステム１２０と、ステップ遅延Ｄ／Ｍ（検出および測定）サブシステム１３０と、ステップ遅延事前補償構成要素１１０と、コントローラ１４０とを含む。

適応クロック回復システムが、受信されたパケットの周期系列から回復されたクロック信号を導き出す従来の１つの仕方は、以下のとおりである。回復されたクロックの周波数が、受信機において受信されたパケットの平均着信レートによって確立される。回復されたクロック信号の位相が、一連の受信されたパケットの平均パケット遅延によって確立される。各パケット遅延は、所与のパケットに関する送信元ノードから宛先ノードまでの伝搬遅延を示す。送信元ノードから宛先ノードまでのパケットの周期系列は、パケット・フローとしても知られている。例えば、ネットワーク負荷の変化のために、平均伝搬遅延が変動すると、そのようなＡＣＲシステムは、これらの遅延変動を追跡するように、回復されるクロック信号の位相を検出して、調整する。パケット・ネットワークの性質のために、パケット遅延は、「ロングテール（ｌｏｎｇｔａｉｌ）」または「右テール（ｒｉｇｈｔｔａｉｌ）」の統計分布に合う傾向がある。背景トラフィック負荷が増加するにつれ、分布の「右」テールが増加し、このため、平均パケット遅延が増加することも生じさせる。したがって、平均パケット遅延に位相ロックするＡＣＲシステムは、システムの回復されるクロックを、ネットワーク負荷に比例して位相変調する傾向がある。図１の実施形態によれば、パケットの系列の平均パケット遅延に位相整列する代わりに、ＡＣＲシステム１００は、本明細書で遅延フロアとも呼ばれる、最も短いパケット遅延に位相整列する。ネットワークを通る所与のパスに関して、パケットが送信元ノードから宛先ノードまで伝送される可能な最小伝搬時間が存在する。この最小伝搬時間は、送信元ノードと宛先ノードの間のパスにおけるすべての中間パケット・スイッチを通過する滞留時間が最小であるパケットと関係する。所与のパスに関する最小パケット伝搬時間は、一般に、遅延フロアと呼ばれる。

特定の状況（例えば、現在のネットワーク負荷、パケット・スイッチの数およびタイプ）に依存して、所与のパケットは、所与のパス上を伝送されるのに遅延フロアより長くかかることが可能であり、通常、遅延フロアより長くかかる。それでも、遅延フロア近くで受信機に着信するいくつかのパケットが存在する。遅延フロア近くで着信するパケットの頻度は、ネットワーク負荷が増加すると低下するものの、それでも、遅延フロア近くで着信するいくつかのパケットが存在する。

例えば、指定されたサンプル・ウインドウ内で着信するすべてのパケットに関して、最小の遅延を有するパケットの遅延値が、受信機によって、そのサンプル・ウインドウに関する遅延フロアの現在の値を定義するのに使用されることが可能である。パケット遅延特性は、変化し得るので、遅延フロア値を計算するのに使用される指定されたサンプル・ウインドウは、常に更新されなければならない。この更新プロセスは、例えば、最新のパケット遅延値の「Ｍ」個が比較されるスライディング・ウインドウ法を含む、いくつかの仕方で行われることが可能である。現在の遅延フロア値を定義した後、回復されたクロック信号の位相の望ましくない変動を回避するため、回復されたクロック信号の位相は、遅延フロア値と整列するように調整される。このようにして、回復されたクロックの周波数は、平均パケット着信レートに基づくが、回復されたクロックの位相は、移動サンプル・ウインドウの遅延フロアに基づく。

或る特定のパケット・フローに関するパスが変化した（例えば、ネットワーク再構成のために）場合、パケットが送信元ノードから宛先ノードまで伝送されるのにかかる最小の時間が、変化する可能性があり、通常、変化する。パケットに関する最小の伝搬時間が、古いパスから、より長い、新しいパスに増加した場合、遅延フロアの、この正の変化は、正のステップ遅延と呼ばれる。最小伝搬時間が、古いパスから、より短い新たなパスに減少した場合、遅延フロアの、この負の変化は、負のステップ遅延と呼ばれる。

そのようなステップ遅延の中間で、ＡＣＲシステム１００、および、特にＡＣＲサブシステム１２０が、実質的に一定の位相値を有する出力位相信号１２２を生成するために、受信されたパケットに関する通常は一定の遅延フロアを追跡する。ステップ遅延が生じると、ＡＣＲシステム１００、および、特にステップ遅延Ｄ／Ｍサブシステム１３０とステップ遅延事前補償構成要素１１０の組合せが、そのステップ遅延に関連する遅延フロアのシフトを検出し、測定し、事前補償して、ＡＣＲサブシステム１２０が、ＡＣＲサブシステム１２０に比較的一定の遅延フロアと見えるものを追跡しつづけることを可能にする。

一般に述べると、ステップ遅延Ｄ／Ｍサブシステム１３０によって生成されたステップ遅延推定信号１３２の値に基づいて、ステップ遅延事前補償構成要素１１０は、入力パケット着信位相信号１０２の中の位相値を調整して、ステップ遅延補償された位相値を有するステップ遅延補償された位相信号１１２を生成する。ステップ遅延Ｄ／Ｍサブシステム１３０は、ステップ遅延補償された位相信号１１２を処理して、位相信号１１２に生じているステップ遅延の存在を検出し、それらのステップ遅延の符号（すなわち、正のシフト方向または負のシフト方向）および大きさを測定する。Ｄ／Ｍサブシステム１３０と並行して、ＡＣＲサブシステム１２０が、ステップ遅延補償された位相信号１１２をフィルタリングして、基準位相値を有する基準位相信号１２４を生成する。さらに、ＡＣＲサブシステム１２０は、基準位相値のフィルタリングされたバージョンである出力位相値を有する出力位相信号１２２を生成する。

より詳細には、ＡＣＲシステム１００の処理が初期化された場合、最初のステップ遅延がステップ遅延Ｄ／Ｍサブシステム１３０によって検出されるまで、ステップ遅延推定信号１３２は、０という値を有し、ステップ遅延補償された位相信号１１２は、入力パケット着信位相信号１０２と同一である。例えば、送信元ノードから、ＡＣＲシステム１００を実施する受信機を含む宛先ノードまでネットワークを通ってパケットがたどるパスの変化のために、ステップ遅延補償された位相信号１１２の中で最初のステップ遅延が検出される場合、ステップ遅延Ｄ／Ｍサブシステム１３０が、そのステップ遅延を検出して、測定し、ただし、ステップ遅延推定信号１３２の値は、その最初のステップ遅延イベントの符号および大きさを表す。

新たなパスが古いパスより長い（伝搬遅延の点で）場合、ステップ遅延推定信号１３２は、ステップ遅延補償された位相信号１１２を生成するのに入力パケット着信位相信号１０２に負の位相シフトを適用するようにステップ遅延事前補償構成要素（例えば、減算ノード）１１０に命令する符号（例えば、正の）を有する。他方、新たなパスが古いパスより短い（伝搬遅延の点で）場合、ステップ遅延推定信号１３２は、ステップ遅延補償された位相信号１１２を生成するのに入力パケット着信位相信号１０２に正の位相シフトを適用するようにステップ遅延事前補償構成要素１１０に命令する符号（例えば、負の）を有する。ステップ遅延Ｄ／Ｍサブシステム１３０が、ステップ遅延補償されたクロック信号１１２の中で検出された次のステップ遅延（存在する場合）まで、ステップ遅延推定信号１３２の値を一定に保つ。

ＡＣＲシステム１００の目標は、該当するタイミング要件（例えば、ＭＴＩＥ）を満たすように出力ＮＣＯ（例えば）の周波数および位相を制御する十分な安定性を有する出力位相信号１２２を生成することである。複数のステップ遅延にわたる十分に一定の時間領域を実現するのに、ステップ遅延Ｄ／Ｍサブシステム１３０が、それまでに検出され、測定されたすべてのステップ遅延の累積合計に基づいて、ステップ遅延推定信号１３２の値を生成する。このため、最初のステップ遅延が、３位相単位の大きさを有する正のステップ遅延であり、２番目のステップ遅延が、１位相単位の大きさを有する負のステップ遅延である場合、２番目のステップ遅延が検出され、測定された後、ステップ遅延推定信号１３２は、＋２位相単位という値を有する。入力パケット・ストリームのＬＯＳ（信号の損失）または他の入力障害が存在する場合、Ｄ／Ｍサブシステム１３０におけるステップ遅延アキュムレータは、０にリセットされ、ステップ遅延検出、事前補償、および蓄積のプロセスが、０位相単位のステップ遅延推定信号１３２から再スタートされる。

コントローラ１４０が、ステップ遅延Ｄ／Ｍサブシステム１３０から受け取られた信号に基づいて、ＡＣＲサブシステム１２０の複数の動作を協調させる。詳細には、後段でさらに詳細に説明するとおり、ステップ遅延Ｄ／Ｍサブシステム１３０が、ステップ遅延補償された位相信号１１２の中で新たなステップ遅延を検出すると、サブシステム１３０は、コントローラ１４０に適用されるステップ遅延検出信号１３４をアサートする。これに応答して、コントローラ１４０は、制御信号１４２を介してＡＣＲサブシステム１２０の処理の少なくとも一部を一時停止する（すなわち、ＡＣＲサブシステム１２０をホールドオーバ・モードにする）。ステップ遅延Ｄ／Ｍサブシステム１３０が、新たなステップ遅延の測定を完了し、ステップ遅延推定信号１３２に関する更新された値を生成した後、サブシステム１３０は、ステップ遅延検出信号１３４をディアサートする。これに応答して、コントローラ１４０は、制御信号１４２を介してＡＣＲサブシステム１２０の完全な処理を再開する（すなわち、ホールドオーバ・モードを終了する）。新たなステップ遅延の検出から測定までの間の時間間隔中にＡＣＲサブシステム１２０の処理の少なくとも一部を、このように一時停止することは、ホールドオーバ・モードと呼ばれる。

ホールドオーバ・モードの目的は、検出されたステップ遅延の影響が、ステップ遅延の大きさが測定されている間に、出力位相信号１２２のタイミングに大きく、悪影響を及ぼすことを回避することである。ホールドオーバ・モードは、出力位相信号１２２における出力位相を安定させ、さらに、より重要なこととして、基準位相信号１２４における位相基準を安定させる。基準位相信号１２４は、新たに検出されたステップ遅延の大きさを測定するのに使用され、測定期間が続いている間、一定のままである。その新たなステップ遅延が測定されて、ステップ遅延推定信号１３２に組み込まれると、この値は、合計ポイント１１０においてすべての着信パケット着信位相値１０２に関して引かれる。ステップ遅延補正が適用されると、ホールドオーバ・モードが終了され、ＡＣＲサブシステム１２０の完全な処理が、現時点で、その新たなステップ遅延を含め、それまでに検出されたステップ遅延のすべてを考慮に入れて生成される、ステップ遅延補償された位相信号１１２を使用して、安全に再開されることが可能である。

図２は、本発明の一実施形態による、図１のＡＣＲシステム１００のより詳細なブロック図を示す。図２に示されるとおり、図１のＡＣＲサブシステム１２０は、第１のデジタルＰＩ（比例積分）プロセッサ２０２と、遅延オフセット推定構成要素２０４と、遅延−オフセット補償構成要素２１０と、第２のデジタルＰＩプロセッサ２１４とを含む。コントローラ１４０を介したステップ遅延Ｄ／Ｍサブシステム１３０からＡＣＲサブシステム１２０への制御信号の流れは、図２に示されるＡＣＲシステム１００の表現には示されていないが、ＡＣＲサブシステム１２０からステップ遅延Ｄ／Ｍサブシステム１３０への信号の流れは、この図に含められていることに留意されたい。

一般的に述べると、第１のＰＩプロセッサ２０２が、ステップ遅延補償された位相（信号１１２によって表される）から位相基準（信号１２４によって表される）を生成し、遅延オフセット推定構成要素２０４が、遅延フロア（信号２０６によって表される）を探し出し、遅延オフセット補償構成要素２１０が、遅延フロアにおける位相（信号２１２によって表わされる）を生成し、第２のＰＩプロセッサ２１４が、その遅延フロア位相を周波数フィルタリングし、または平滑化して、出力位相（信号１２２によって表される）を生成する。

ＡＣＲサブシステム１２０は、遅延フロアの現在の推定と実質的に等しくなるように出力位相信号１２２の位相値を調整する遅延オフセット補償を実行する。このことは、（１）基準位相信号１２４の中の平均位相基準値μ（ｉ）によって示される平均パケット着信時間と（２）ステップ遅延補償された位相信号１１２の中のパケット位相（すなわち、遅延）値Ｄ（ｉ）によって示される遅延フロアで、またはそのような遅延フロアに十分に近いところで着信するパケットの着信時間との間の遅延オフセットＤ_Ｏ（ｉ）を算出することによって、達せられる。この統計プロセスは、遅延オフセット推定と呼ばれる。この推定を実行するため、ステップ遅延補償された位相信号１１２の中のパケット遅延値Ｄ（ｉ）によって示されるすべての受信パケット着信時間が、基準位相信号１２４の中の平均位相基準値μ（ｉ）によって示される、それまでに受信されたパケットの平均パケット着信時間と比較される。平均パケット着信時間より遅れて着信したパケットは、この推定プロセスによって無視され、０という遅延オフセット値Ｄ_Ｏ（ｉ）を割り当てられる。平均パケット着信時間より早く着信したパケットは、遅延フロアを定義するための候補と考えられ、平均パケット着信時間（平均位相基準μ（ｉ）によって示される）とそれらのパケットの着信時間（パケット遅延Ｄ（ｉ）によって示される）の差と等しい遅延オフセット値Ｄ_Ｏ（ｉ）を割り当てられる。連続する遅延オフセット値Ｄ_Ｏ（ｉ）のグループまたは統計サンプリング・ウインドウが比較され、グループの最大値が遅延オフセット推定Ｄ_ＯＥ（ｉ）になり、遅延オフセット推定信号２０６として出力される。

詳細には、第１のＰＩプロセッサ２０２が、ステップ遅延事前補償構成要素１１０からステップ遅延補償された位相信号１１２を受け取り、周波数フィルタリングして、基準位相信号１２４を生成する。基準位相信号１２４は、受信されるすべてのパケットの統計母集団の予期されるパケット着信時間と実際のパケット着信時間の平均位相差の測度である。遅延オフセット推定構成要素２０４が、基準位相信号１２４を平均位相基準μ（ｉ）として使用して、受信される各パケット１１２の着信時間が平均パケット着信時間より早いか、遅いかを判定する。パケット着信時間が、ステップ遅延補償された位相信号１１２より大きい場合、そのパケットは、それまでに受信されたパケットの統計平均と比べて、ネットワークを通過するのにより長い時間を要している。同様に、パケット着信時間が、ステップ遅延補償された位相信号１１２より小さい場合、そのパケットは、それまでに受信されたパケットの統計平均と比べて、ネットワークを通過するのにより短い時間を要している。平均着信時間より短い着信時間を有するパケットは、遅延フロアを定義する候補である。遅延オフセット推定構成要素２０４は、以下の式（１）に従って、受信された各パケットに関する遅延オフセット値Ｄ_Ｏ（ｉ）を計算する。すなわち、

μ（ｉ）＞Ｄ（ｉ）の場合、Ｄ_Ｏ（ｉ）＝μ（ｉ）−Ｄ（ｉ）（１）
μ（ｉ）≦Ｄ（ｉ）の場合、Ｄ_Ｏ（ｉ）＝０

このため、平均位相基準μ（ｉ）がパケット遅延Ｄ（ｉ）より大きい場合、そのパケットに関する遅延オフセット値Ｄ_Ｏ（ｉ）は、それら２つの値の差である。平均位相基準μ（ｉ）がパケット遅延Ｄ（ｉ）以下である場合、そのパケットに関する遅延オフセット値Ｄ_Ｏ（ｉ）は、０に設定される。第１のＰＩプロセッサ２０２は、絶えず更新される基準位相信号１２４の中の両方のタイプのパケットを処理して、平均位相基準μ（ｉ）をもたらすことに留意されたい。

図３は、平均位相基準μ（ｉ）を基準とした図２の遅延オフセット推定構成要素２０４の処理をグラフで示す。図３で、各ドットは、或る特定の時刻（Ｘ軸値）における、或る特定のパケット着信遅延（Ｙ軸値）を伴う異なるパケットの着信を表し、さらに時間につれ変化する平均位相基準μ（ｉ）が、受信されたパケットに関するパケット着信遅延に対してプロットされている。図３で、遅延フロアが、固定のパケット着信遅延Ｄ_Ｆを有するものとして表されている。図３に見られるとおり、パケットは、平均位相基準μ（ｉ）を超える遅延、および平均位相基準μ（ｉ）未満の遅延で着信するが、遅延フロアＤ_Ｆ未満の遅延で着信するパケットは、全く存在しない。また、遅延フロアと等しい遅延を有するパケットのパーセンテージは、所与のパケット・フローに関するネットワークを伝送されるパケットの伝搬に影響を与えるいくつかの要因に依存することにも留意されたい。一般に、共通のスイッチング要素を通過する、競合するトラフィックのネットワーク・トラフィック負荷が高いほど、遅延フロア・パケットのパーセンテージは低い。

各パケット遅延Ｄ（ｉ）に関して、遅延オフセット値Ｄ_Ｏ（ｉ）が、式（１）に基づいて、平均位相基準μ（ｉ）を基準として計算される。指定された持続時間またはサンプル・ウインドウにわたる最大の遅延オフセット値Ｄ_Ｏ（ｉ）が、平均位相基準μ（ｉ）の現在の値と遅延フロアの差を示す。平均位相基準μ（ｉ）の時間的変動のため、同一の指定された持続時間を有する異なる期間に関する最大遅延オフセット値Ｄ_Ｏ（ｉ）の変動も存在するものと予期される。このため、指定された数Ｍの最新の遅延オフセット値Ｄ_Ｏ（ｉ）を調べるウインドーイング法（ｗｉｎｄｏｗｉｎｇｍｅｔｈｏｄ）が、平均位相基準μ（ｉ）の変化を追跡する傾向があり、したがって、以下の式（２）を使用して生成されるとおり、平均位相基準μ（ｉ）と遅延フロアの間の遅延オフセットの正確な推定Ｄ_ＯＥ（ｉ）をもたらすのに使用され得る。

ただし、図２の遅延オフセット推定構成要素２０４は、現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）を遅延オフセット推定信号２０６として遅延オフセット補償構成要素２１０に送る。ＭＡＸ関数を実施するため、それまでのＭ個の遅延オフセット値Ｄ_Ｏ（ｉ）が、個々に格納される。新たなパケットが着信すると、遅延オフセット推定Ｄ_ＯＥ（ｉ）が、式（２）を使用して再計算され、最古の遅延オフセット値Ｄ_Ｏ（ｉ−Ｍ＋１）がメモリの中で、最新の遅延オフセット値Ｄ_Ｏ（ｉ）で置き換えられる。

式（２）は、最大スライディング差ウインドウ（ｍａｘｓｌｉｄｉｎｇ−ｄｉｆｆｅｒｅｎｃｅｗｉｎｄｏｗ）に対応するものの、他のタイプの重なり合うウインドウもしくは重なり合わないウインドウ、または重なり合うウインドウと重なり合わないウインドウの組合せが、使用されてもよい。最大スライディング差ウインドウは、新たな各パケット着信に関して遅延オフセット推定Ｄ_ＯＥ（ｉ）の異なる値をもたらすように設計されることが可能であるものの、そのような実施態様は、実施態様の複雑さを高める傾向がある。

遅延オフセット補償構成要素２１０が、遅延オフセット推定信号２０６に基づいて基準位相信号１２４の位相を調整して、遅延オフセット補償された位相信号２１２を生成する。詳細には、基準位相信号１２４の平均位相基準μ（ｉ）が、常に非負の数である遅延オフセット推定Ｄ_ＯＥ（ｉ）分だけ低減される。この位相補償は、以下の式（３）に反映されるとおり、位相信号２１２を遅延フロアの現在の位置Ｄ_Ｆ（ｉ）に整列させる。すなわち、

Ｄ_Ｆ（ｉ）＝μ（ｉ）−Ｄ_ＯＥ（ｉ）（３）

遅延オフセット推定Ｄ_ＯＥ（ｉ）は、Ｍ個のパケットの隣接するセットの統計分析に基づくため、Ｍ個のパケットの各セットの遅延特性のために、遅延オフセット補償された位相信号２１２の位相に、時間につれて不連続の変動が存在し得る。これらの位相不連続を周波数フィルタリングする、または平滑化するため、第２のＰＩプロセッサ２１４が、遅延オフセット補償された位相信号２１２に対して位相平滑化を実行して、（完全に）平均された位相を有する出力位相信号１２２を生成する。

可能な１つの実施態様において、遅延オフセット測定安定性をもたらすために、式（２）のスライディング・ウインドウのサイズが、第１のＰＩプロセッサ２０２のカットオフ周波数にそれ自体、基づく、第１のＰＩプロセッサの時定数の少なくとも４０分の１未満に設定される。第２のＰＩプロセッサ２１４の機能は、補償された位相信号２１２を位相平滑化することであるので、第２のＰＩプロセッサ２１４は、第２のＰＩプロセッサ２１４の帯域幅を第１のＰＩプロセッサ２０２の帯域幅より大きく（例えば、約２倍乃至２．５倍）に設定することによって、第１のＰＩプロセッサ２０２の出力周波数を追跡するように設計される。一般に、第１のＰＩプロセッサ２０２と第２のＰＩプロセッサ２１４はともに、約４という減衰係数を有する過減衰のシステム応答をもたらすように調整される。

ステップ遅延補償
遅延フロアにおけるステップ遅延（すなわち、大幅な瞬時のシフト）を扱う３つの段階は、検出、測定、および事前補償である。図１および図２のＡＣＲシステム１００において、ステップ遅延Ｄ／Ｍサブシステム１３０が、基準位相信号１２４および出力位相信号１２２、ならびに遅延オフセット推定構成要素２０４によって生成され、信号２０８を介してＤ／Ｍサブシステム１３０に供給された他の情報に基づいて、検出段階および測定段階を実行する一方で、ステップ遅延事前補償構成要素１１０が、Ｄ／Ｍサブシステム１３０によって生成されたステップ遅延推定信号１３２に基づいて、事前補償段階を実行する。

ステップ遅延検出は、遅延フロアにステップ変化が生じたことの検出を含む。後段でさらに詳細に説明するとおり、その検出を行う際、ステップ変化の符号も特定される。検出が迅速であるほど、補償されていないステップ遅延が追跡されるために、出力位相信号１２２を変化させるＡＣＲシステム１００の望ましくない結果がよりよく防止される。

ステップ遅延測定は、遅延フロアの変化の大きさの推定を含む。ステップ遅延測定プロセスは、ステップ遅延検出プロセスとは異なり、十分な精度で遅延フロアのシフトのサイズを測定するために、より長い期間を要求する可能性があることに留意されたい。このことは、主に、ステップ遅延イベントの後の受信されたパケットの統計的遅延変動のためである。

一般に、所与の精度レベルに関して、ステップ遅延のサイズを測定するのにかかる時間は、所与のサンプル・サイズにわたって遅延フロア近くで遅延を有する受信されたパケットが生じることに反比例する。低いネットワーク・トラフィック負荷条件の場合、より小さいパケット遅延変動が存在し、より多くの数のパケットが遅延フロア近くで着信する。そのような状況において、ステップ遅延測定の所与の精度レベルは、遅延フロア近くで着信するパケットがより少ない、高いトラフィック負荷条件と比べて、より短い期間において達せられることが可能である。

ステップ遅延事前補償は、遅延フロアのシフトの方向および大きさに基づいて、ＡＣＲプロセスに位相補正を適用することを含む。理論上、この補正は、出力位相が遅延フロアのステップ変化にかかわらず一定のままであるように、ＡＣＲ出力（例えば、図１の出力位相信号１２２）を補償する。図１のＡＣＲシステム１００において、ステップ遅延事前補償は、入力パケット着信位相信号１０２の位相が、ＡＣＲサブシステム１２０のフィルタリングに先立って調整される、事前補償スキームを使用して実施される。

負のステップ遅延検出
図４は、負のステップ遅延が生じていることをグラフで示す。詳細には、時刻Ｔ_Ｓより前に、遅延フロアは遅延値Ｄ_Ｆ１にある。時刻Ｔ_Ｓに、遅延フロアが、例えば、パケットが、ネットワークを通過する、より短いパスを介して伝送される結果、ステップ変化値Ｄ_Ｓだけ低下して、遅延値Ｄ_Ｆ２になる。最大の遅延オフセット値Ｄ_Ｏ（ｉ）は、時刻Ｔ_Ｓにおける負のステップ遅延の後に増加することに留意されたい。

図５は、本発明の一実施形態による、遅延フロアの負のシフトを検出するように図１および図２のＡＣＲシステム１００によって実施される処理の流れ図を示す。最初、負のステップ遅延検出閾値Ｄ_ＮＴが、適切な値（例えば、９マイクロ秒など、１０マイクロ秒未満）に設定され（ステップ５０２）、さらに負のステップ遅延フラグＤ_ＳＮが、負のステップ遅延が検出されていないことを示す０に設定される（ステップ５０４）。

遅延値Ｄ（ｉ）を有するパケットが受信機に着信すると（ステップ５０６）、パケット遅延統計が生成される（ステップ５０８）。詳細には、第１のＰＩプロセッサ２０２が、基準位相信号１２４の中で現在の平均位相基準値μ（ｉ）を生成する。さらに、現在の遅延オフセット値Ｄ_Ｏ（ｉ）が、式（１）に従って算出され、現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）が、式（２）に従って更新される。さらに、遅延オフセット基準Ｄ_ＯＥ１（ｉ）が、Ｍ個のパケット（ｉ−３Ｍ）乃至（ｉ−２Ｍ−１）に対応する、前の重なり合わないウインドウに関する遅延オフセット推定Ｄ_ＯＥ（ｉ−Ｍ）に設定される。重複処理を回避するため、現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）などの、ＡＣＲサブシステム１２０の遅延オフセット推定構成要素２０４によって既に生成された情報の一部は、信号ライン２０８を介してステップ遅延Ｄ／Ｍサブシステム１３０に供給されることが可能であることに留意されたい。

次に、サブシステム１３０が、遅延オフセット基準Ｄ_ＯＥ１（ｉ）と現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）の差が、以下の式（５）におけるとおり、負のステップ遅延検出閾値Ｄ_ＮＴ以上であるかどうかを判定することによって、その新たなパケットが、遅延フロアの負のシフトに対応するかどうかを判定する（ステップ５１０）。すなわち、

Ｄ_ＯＥ１（ｉ）−Ｄ_ＯＥ（ｉ）≧Ｄ_ＮＴ（５）

遅延オフセット基準Ｄ_ＯＥ１（ｉ）と現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）の差が、負のステップ遅延検出閾値Ｄ_ＮＴ以上ではない場合、遅延フロアの負のシフトは検出されず、処理は、ステップ５０６に戻り、次のパケットの着信を待つ。遅延オフセット基準Ｄ_ＯＥ１（ｉ）と現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）の差が、負のステップ遅延検出閾値Ｄ_ＮＴ以上である場合、ステップ５１０の比較は真であり、サブシステム１３０は、負のステップ遅延フラグＤ_ＳＮを１に設定して（ステップ５１２）、遅延フロアの負のシフトが検出されたことを示す。

ステップ５１４で、サブシステム１３０が、負のステップ遅延の大きさを算出し、それに相応してステップ遅延推定信号１３２の値を低減し、さらに事前補償構成要素１１０が、その更新されたステップ遅延推定信号を使用して入力パケット着信位相信号１０２に適切な位相調整を適用して、ステップ遅延補償された位相信号１１２を生成する。ステップ５１４が完了した後、処理は、ステップ５０４に戻り、負のステップ遅延フラグＤ_ＳＮを０にリセットし、次のパケットの着信を待つ。

正のステップ遅延検出
負のステップ遅延は、前の遅延フロアを下回る閾値を超えるパケット遅延を探すことによって、比較的容易に検出され得るが、正のステップ遅延を検出することは、ステップ遅延が存在しない状況においてさえ、例えば、図３で見られる遅延フロアを超える遅延で着信するパケットが存在するため、それほど単純明快ではない。

本発明のいくつかの実施形態において、正のステップ遅延は、少なくとも指定された正のステップ遅延閾値Ｄ_ＰＴだけ既存の遅延フロアＤ_Ｆを超える遅延値Ｄ（ｉ）を有する、指定された数Ｍ_Ｃの連続するパケット着信を探すことによって、検出される。遅延フロアの現在の値は、図２のＡＣＲシステム１００における異なる２つのポイントにおいて利用可能である。遅延オフセット補償された位相信号２１２の位相は、μ（ｉ）−Ｄ_ＯＥ（ｉ）によって与えられる。しかし、遅延オフセット推定Ｄ_ＯＥ（ｉ）の値は、この値を計算するのに使用される式（２）のウインドーイング・プロセスに起因する不連続の変動を反映する。これらの位相の不連続は、出力位相値Ｄ_ＯＵＴを有する、より安定した、周波数フィルタリングされた出力位相信号１２２をもたらす第２のＰＩプロセッサ２１４によって最小限に抑えられる、または解消されることが可能である。出力位相値Ｄ_ＯＵＴは、遅延フロアＤ_Ｆの位置を確立するのに、より適している。

図６は、本発明の一実施形態による、遅延フロアの正のシフトを検出するように図１および図２のＡＣＲシステム１００によって実施される処理の流れ図を示す。最初に、正のステップ遅延検出閾値Ｄ_ＰＴが、適切な値（例えば、９マイクロ秒など、１０マイクロ秒未満）に設定され（ステップ６０２）、さらに正のステップ遅延フラグＤ_ＳＰが、０に設定されて（ステップ６０４）、正のステップ遅延が検出されていないことを示す。ステップ６０４で、カウンタ値Ｃｏｕｎｔ_１が、やはり０に設定される。

遅延値Ｄ（ｉ）を有するパケットが受信機に着信すると（ステップ６０６）、パケット遅延統計が生成される（ステップ６０８）。パケット遅延統計は、図５のステップ５０８における統計と同一である。さらに、出力位相信号１２２の出力位相Ｄ_ＯＵＴ（ｉ）が、算出され、遅延フロアであるものと想定される（ステップ６１０）。

次に、Ｄ／Ｍサブシステム１３０が、新たなパケットの遅延Ｄ（ｉ）が、少なくとも正のステップ遅延検出閾値Ｄ_ＰＴだけ遅延フロアＤ_ＯＵＴ（ｉ）を超えているかどうかを判定する（ステップ６１２）。超えていない場合、連続するパケットの数（Ｃｏｕｎｔ_１）は、０に設定される（ステップ６１４）。超えている場合、Ｃｏｕｎｔ_１の値は、インクリメントされる（ステップ６１６）。Ｃｏｕｎｔ_１の値がカウント閾値Ｍ_Ｃと等しくない場合（ステップ６１８）、処理は、ステップ６０６に戻り、次のパケットの着信を待つ。さもなければ、Ｃｏｕｎｔ_１の値はカウント閾値Ｍ_Ｃと等しく（ステップ６１８）、サブシステム１３０が、正のステップ遅延フラグＤ_ＳＰを１に設定して（ステップ６２０）、遅延フロアの正のシフトが検出されたことを示す。ステップ６１２〜６２０の処理は、以下の擬似コードによって表されることが可能である。すなわち、

ＩＦＤ（ｉ）−Ｄ_ＯＵＴ（ｉ）≧Ｄ_ＰＴ，ＴＨＥＮＣｏｕｎｔ_１＝Ｃｏｕｎｔ_１＋１，ＥＬＳＥＣｏｕｎｔ_１＝０

ＩＦＣｏｕｎｔ_１＝Ｍ_Ｃ，ＴＨＥＮＤ_ＳＰ＝１，ＥＬＳＥＤ_ＳＰ＝０

カウント・プロセスの任意の時点で、十分に小さい遅延でパケットが着信した場合、カウンタＣｏｕｎｔ_１は、ステップ６１４で０にリセットされ、プロセスは、ステップ６０６で新たに始まることに留意されたい。

ステップ６２２で、サブシステム１３０が、正のステップ遅延の大きさを算出し、それに相応してステップ遅延推定信号１３２の値を増加し、さらに事前補償構成要素１１０が、その更新されたステップ遅延推定信号を使用して入力パケット着信位相信号１０２に適切な位相調整を適用して、ステップ遅延補償された位相信号１１２を生成する。ステップ６２２が完了した後、処理は、ステップ６０４に戻り、正のステップ遅延フラグＤ_ＳＰを０にリセットし、次のパケットの着信を待つ。

遅延フロアの各シフトは、正のステップ遅延によることも、負のステップ遅延によることも可能であるので、受信される各パケットに関して、図５の負のステップ遅延検出処理と図６の正のステップ遅延検出処理がともに、順次に、または並行に実施されることに留意されたい。

カウント閾値Ｍ_Ｃの最適の値は、偽陽性の正のステップ遅延検出を防止しながら、高速の正のステップ遅延検出を許さなければならない。理想的には、Ｍ_Ｃの値は、正のステップ遅延イベントが生じたことの統計的確かさを与える。図３に示されるとおり、通常の動作条件下で、一部のパケットは、比較的大きい遅延を有して着信する。前述したとおり、大きい遅延を有するパケットの数は、ネットワーク負荷が増加するにつれて増加する。

カウント閾値Ｍ_Ｃの適切な値は、例えば、予期される最大負荷を用いたシミュレーションに基づいて、算出され得る。そのようなシミュレーションは、低遅延のパケットの合間の最大時間間隔を算出するのに使用され得る。慎重を期して、例えば、この最大時間間隔の１．５倍の余裕が、時間間隔にパケット・レートを掛けることによって算出されるカウント閾値Ｍ_Ｃを選択するのに使用されることが可能である。

ステップ遅延測定
正のステップ遅延または負のステップ遅延が検出された後、ステップ遅延Ｄ／Ｍサブシステム１３０が、そのステップ遅延の大きさを測定する。

図７（ａ）は、遅延フロアをＤ_Ｆ１という遅延からＤ_Ｆ２Ｎという（より小さい）遅延に移す負のステップ遅延が時刻Ｔ_Ｓに生じる第１のシナリオをグラフで表すのに対して、図７（ｂ）は、遅延フロアをＤ_Ｆ１という遅延からＤ_Ｆ２Ｐという（より大きい）遅延に移す正のステップ遅延が時刻Ｔ_Ｓに生じる第２のシナリオをグラフで表す。

負のステップ遅延が生じると、そのステップ遅延の大きさが測定され、新たな遅延フロアＤ_Ｆ２Ｎが、そのステップ遅延の検出の後に続く指定された数のパケットにわたって最大遅延オフセット値Ｄ_Ｏ（ｉ）を探すことによって、特定されることが可能である。図７（ａ）の例示的な負のステップ遅延において、この最大遅延オフセット値は、遅延オフセットＤ_Ｏ（ｃ）である。

正のステップ遅延が生じると、そのステップ遅延の大きさが測定され、新たな遅延フロアＤ_Ｆ２Ｐが、そのステップ遅延の検出の後に続く指定された数のパケットにわたって最小遅延シフト値Ｄ_Ｓ（ｉ）を探すことによって、特定されることが可能である。図７（ｂ）の例示的な正のステップ遅延において、この最小遅延シフト値は、遅延シフトＤ_Ｓ（ａ）である。

図８は、本発明の一実施形態による、検出されたステップ遅延の大きさを測定するように図１および図２のＡＣＲシステム１００によって実施される処理の流れ図である。前述したとおり、ステップ遅延が検出されるのにかかる時間中、出力位相信号１２２の位相は、ＡＣＲサブシステム１２０が、新たな遅延フロアに対応するパケットを処理するにつれ、ドリフトしはじめる。所与のステップ遅延の大きさに関して、このドリフトは、負のステップ遅延より、正のステップ遅延を検出する方が通常、より長い時間を要するため、負のステップ遅延の場合より、正のステップ遅延の場合の方が、通常、より大きい。このドリフトのサイズを制限するため、正のステップ遅延または負のステップ遅延が検出されると、ＡＣＲサブシステム１２０は、ホールドオーバ・モードにされる（図８のステップ８０２）。前述したとおり、このことは、ステップ遅延Ｄ／Ｍサブシステム１３０がコントローラ１４０にステップ遅延検出信号１３４をアサートし、コントローラ１４０が、ＡＣＲサブシステム１２０に適切な制御信号１４２を適用することによって達せられる。

一実施態様において、ホールドオーバ・モード中、図２の第１のＰＩプロセッサ２０２と第２のＰＩプロセッサ２１４の両方の処理が、一時停止される一方で、ＡＣＲサブシステム１２０のその他の構成要素の処理は、中断なしに続けられる。第１のＰＩプロセッサ２０２の処理が最初に一時停止されると、平均位相基準μの値が、ホールドオーバ・モードの続いている間の最新の値で凍結されることに留意されたい。同様に、第２のＰＩプロセッサ２１４の処理が最初に一時停止されると、出力位相信号１２２の位相値が、やはり、ホールドオーバ・モードの続いている間の最新の値で凍結される。可能な１つの実施態様において、第１のＰＩプロセッサの出力信号と第２のＰＩプロセッサの出力信号が、図２のそれぞれのＰＩプロセッサにおけるスケール関数の直前の加算ノードの出力値を０に設定することによって、凍結される。また、他の実施態様も可能である。

次に、サブシステム１３０が、パケット・カウンタＣｏｕｎｔ_２を０にリセットし（ステップ８０４）、遅延Ｄ（ｉ）を有する次のパケットの着信を待つ（ステップ８０６）。次のパケットが着信すると、遅延オフセット値Ｄ_Ｏ（ｉ）が算出される（ステップ８０８）。一実施態様において、遅延オフセットＤ_Ｏ（ｉ）は、式（１）に基づいて遅延オフセット推定構成要素２０４によって計算されて、信号２０８を介してサブシステム１３０に供給される。

図８は、正のステップ遅延と負のステップ遅延の両方に関するステップ遅延測定処理を表すものの、この処理は、それら異なる２つのタイプのステップ遅延に関して異なる。これらの違いは、ステップ８１０および８１２が、負のステップ遅延に関して実施される（図５の負のステップ遅延フラグＤ_ＳＮが１に設定されることによって示される）一方で、ステップ８１４および８１６が、正のステップ遅延に関して実施される（図６の正のステップ遅延フラグＤ_ＳＰが１に設定されることによって示される）、図８に反映されている。

負のステップ遅延に関して、サブシステム１３０は、ステップ遅延の検出の後に続く次のＭ個のパケットの着信に対応する測定ウインドウの中で最大遅延オフセットＤ_ＯＭＡＸ（ｉ）を探す。最大遅延オフセットＤ_ＯＭＡＸ（ｉ）は、負のステップ遅延の検出の後の最初のＤ_Ｏ（ｉ）サンプルに初期設定される（例えば、ステップ８１２で）。次のＭ−１個のパケットのそれぞれに関して、そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）が、最大遅延オフセットＤ_ＯＭＡＸ（ｉ）の現在の格納された値と比較される（ステップ８１０）。そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）が最大遅延オフセットＤ_ＯＭＡＸ（ｉ）より大きい場合、最大遅延オフセットＤ_ＯＭＡＸ（ｉ）は、そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）に等しく設定される（ステップ８１２）。そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）が最大遅延オフセットＤ_ＯＭＡＸ（ｉ）以下である場合、最大遅延オフセットＤ_ＯＭＡＸ（ｉ）は変更されない。いずれの場合も、処理は、ステップ８１８に進む。

正のステップ遅延に関して、サブシステム１３０は、ステップ遅延の検出の後に続く次のＭ個のパケットの着信に対応する測定ウインドウの中で最小遅延シフトＤ_ＳＭＩＮ（ｉ）を探す。最小遅延シフトＤ_ＳＭＩＮ（ｉ）は、正のステップ遅延の検出の後の最初のＤ_Ｏ（ｉ）サンプルに初期設定される（例えば、ステップ８１６で）。次のＭ−１個のパケットのそれぞれに関して、そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）が、最小遅延シフトＤ_ＳＭＩＮ（ｉ）の現在の格納された値と比較される（ステップ８１４）。そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）が最小遅延シフトＤ_ＳＭＩＮ（ｉ）より小さい場合、最小遅延シフトＤ_ＳＭＩＮ（ｉ）は、そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）に等しく設定される（ステップ８１６）。そのパケットの遅延オフセット値Ｄ_Ｏ（ｉ）が最小遅延シフトＤ_ＳＭＩＮ（ｉ）以上である場合、最小遅延シフトＤ_ＳＭＩＮ（ｉ）は変更されない。いずれの場合も、処理は、ステップ８１８に進む。

ステップ８１８で、サブシステム１３０が、パケット・カウンタＣｏｕｎｔ_２をインクリメントする。パケット・カウンタＣｏｕｎｔ_２がＭパケット・ウインドウの終わりに到達していない場合（ステップ８２０）、処理は、ステップ８０６に戻り、次のパケットの着信を待つ。そうではなく、Ｍパケット・ウインドウの終わりに到達している場合、サブシステム１３０が、ステップ遅延推定信号１３２を、（ｉ）信号１３２の値を、負のステップ遅延に関する最大遅延オフセットＤ_ＯＭＡＸ（ｉ）だけ低減すること、または（ｉｉ）信号１３２の値を、正のステップ遅延に関する最小遅延シフトＤ_ＳＭＩＮ（ｉ）だけ増加させることによって更新する（ステップ８２２）。

サブシステム１３０は、負のステップ遅延が検出される前に遅延オフセット補償構成要素２０４に入力された負のステップ遅延Ｄ_Ｏ（ｉ）の組込みを補償するために、現在の遅延オフセット推定Ｄ_ＯＥ（ｉ）を、格納された遅延オフセット基準Ｄ_ＯＥ１（ｉ）と等しくなるようにリセットする。ステップ８２２で計算された、ステップ遅延の現在の値が、次に、ステップ遅延事前補償構成要素１１０においてＡＣＲサブシステム１２０の入力に差として適用される。すると、ＡＣＲサブシステム１２０は、ＡＣＲサブシステム１２０の完全な動作を再開することによってホールドオーバ・モードを終了する（ステップ８２６）。ステップ８２２、８２４、および８２６はすべて、次のパケットの着信より前に実施されなければならないことに留意されたい。

利点
図１のＡＣＲサブシステム１００の利点の１つは、ＡＣＲ機能が、ＰＩ（比例積分）処理などの比較的単純なＤＳＰ（デジタル信号処理）技術を使用して実施され得ることである。このため、ＡＣＲシステムの複数のインスタンスが、単一の集積回路において実施されることが可能であり、ただし、異なるそれぞれのＡＣＲシステムは、異なる通信セッションに関するＡＣＲ機能を提供することが可能である。このようにして、多数の（例えば、１６、３２、６４、またはさらに多くの）Ｔ１／Ｅ１回路が、関連するタイミング要件を依然として満たしながら、単一の集積回路を有するデバイスによってサポートされることが可能である。

代替形態
一実施態様において、図２の第１のＰＩプロセッサ２０２および第２のＰＩプロセッサ２１４は、二次の（ｓｅｃｏｎｄ−ｏｒｄｅｒ）、タイプ２ＰＩプロセッサであるが、他の次数および／または、タイプのプロセッサが代替として使用されてもよい。ＡＣＲサブシステム１２０は、２つのＰＩプロセッサを使用して実施されているものとして説明されてきたが、ＡＣＲサブシステム１２０の三段アーキテクチャが、受信機におけるパケットの着信の遅延とローカル基準信号のフィルタリングされた差を反映する位相信号を生成するのに使用され得る、ＰＩＤ（比例積分微分）プロセッサなどの、他のタイプの閉ループ制御プロセッサを使用して実施されることが可能である。

図１のＡＣＲサブシステム１２０およびステップ遅延Ｄ／Ｍサブシステム１３０は、ステップ遅延事前補償を実行するＡＣＲシステム１００の脈絡で説明されてきたものの、ＡＣＲサブシステム１２０のフィルタリング、および／またはＤ／Ｍサブシステム１３０のステップ遅延検出およびステップ遅延測定は、他の形態のステップ遅延補償を実行するＡＣＲシステムの脈絡で実施されることも可能であることが当業者には理解されよう。例えば、事後補償スキームにおいて、検出され、測定されたステップ遅延の補償が、ＡＣＲサブシステムによって生成された出力位相信号に適用される。他のスキームにおいて、ステップ遅延補償が、例えば、図１の構成要素１１０のステップ遅延補償を図２の構成要素２１０の遅延オフセット補償と組み合わせる補償構成要素によって、ＡＣＲサブシステムの内部で実行される。

本発明は、単一の集積回路（ＡＳＩＣもしくはＦＰＧＡなどの）として、マルチチップ・モジュールとして、単一のカードとして、またはマルチカード回路パックとしての可能な実施態様を含め、（アナログ、デジタル、またはアナログとデジタル両方の混成の）回路ベースのプロセスとして実施されてもよい。当業者には明白なように、回路要素の様々な機能は、ソフトウェア・プログラムにおける処理ブロックとして実施されることも可能である。そのようなソフトウェアは、例えば、デジタル・シグナル・プロセッサ、マイクロコントローラ、または汎用コンピュータにおいて使用されることが可能である。

本発明は、それらの方法を実施するための方法および装置の形態で実現され得る。本発明は、磁気記録媒体、光記録媒体、ソリッドステート・メモリ、フロッピー・ディスケット、ＣＤ−ＲＯＭ、ハードドライブ、または他の任意のマシン可読記憶媒体などの、実体のある媒体として実現されたプログラム・コードの形態で実現されることも可能であり、このプログラム・コードが、コンピュータなどのマシンにロードされ、そのマシンによって実行されると、そのマシンが、本発明を実施するための装置となる。また、本発明は、例えば、記憶媒体の中に格納されるか、マシンにロードされるか、さらに／またはそのマシンによって実行されるかどうかにかかわらず、プログラム・コードの形態で実現されることも可能であり、このプログラム・コードが、コンピュータなどのマシンにロードされ、そのマシンによって実行されると、そのマシンが、本発明を実施するための装置となる。汎用プロセッサ上で実施される場合、このプログラム・コード・セグメントは、そのプロセッサと一緒になって、特定の論理回路と同様に動作する独特のデバイスをもたらす。

特に明記しない限り、各数値および各範囲は、「約」または「おおよそ」という語がその値または範囲の値の前に付けられているかのように、近似であるものと解釈されなければならない。

本発明の性質を説明するために説明され、例示されてきた部分の詳細、および材料、および構成の様々な変更が、添付の特許請求の範囲で表される本発明の範囲を逸脱することなく当業者によって行われることが可能であることが、さらに理解されよう。

クレームにおける図の番号および／または図の参照ラベルの使用は、クレームの解釈を容易にするために、主張される主題の可能な１つまたは複数の実施形態を識別することを意図している。そのような使用は、それらのクレームの範囲を、必ずしも、対応する図で示される実施形態に限定するものと解釈されてはならない。

本明細書で示される例示的な方法のステップは、説明される順序で実行されることを必ずしも要求しないことが理解されるべきであり、さらにそのような方法のステップの順序は、単に例示的であるものと理解されるべきである。同様に、さらなるステップが、そのような方法に含められることが可能であり、さらにいくつかのステップが、本発明の様々な実施形態と合致する方法において省略される、または組み合わされることも可能である。

添付の方法クレームにおける要素は、クレームの記載が、それらの要素の一部またはすべてを実施するための特定の順序を別段、暗示しない限り、対応するラベル付けを有する特定の順序で記載されるが、それらの要素は、その特定の順序で実施されることに限定されることを必ずしも意図していない。

本明細書で「一実施形態」または「或る実施形態」に言及することは、その実施形態に関連して説明される特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含められ得ることを意味する。本明細書の様々な箇所における「一実施形態において」という句の出現は、必ずしもすべて同一の実施形態を参照しているわけではなく、別々の実施形態、または代替の実施形態が、必ずしも、他の実施形態と互いに相容れないわけでもない。同じことは、「実施態様」という用語にも当てはまる。

本出願におけるクレームが範囲に含む実施形態は、（１）本明細書によって可能にされ、さらに（２）法律で認められる主題に対応する実施形態に限定される。可能にされていない実施形態、および法律で認められない主題に対応する実施形態は、クレームの範囲に含まれる場合でも、明確に請求権が放棄される。

Claims

受信機のためのＡＣＲ（適応クロック回復）システム（例えば、１００）であって、
前記受信機におけるパケットの着信時間に対応するパケット遅延値（例えば、Ｄ（ｉ））を表す入力位相信号（例えば、１０２、１１２）から基準位相信号（例えば、１２４）を生成するＡＣＲサブシステム（例えば、１２０）と、
前記入力位相信号を前記基準位相信号と比較して、前記パケット着信時間にステップ遅延が生じていることを検出し、さらに前記検出されたステップ遅延の方向および大きさを算出するステップ遅延Ｄ／Ｍ（検出および測定）サブシステム（例えば、１３０）と、
前記検出されたステップ遅延の前記算出された方向および大きさに基づいて、前記ＡＣＲサブシステムの上流で、前記入力位相信号を調整するステップ遅延事前補償構成要素（例えば、１１０）とを備える、ＡＣＲシステム。
前記ＡＣＲサブシステムは、
前記入力位相信号から前記基準位相信号を生成する第１の閉ループ制御プロセッサ（例えば、２０２）と、
前記入力位相信号を前記基準位相信号と比較して、前記基準位相信号を基準とした前記パケット着信時間に関する遅延フロア位相オフセットを表す遅延オフセット推定信号（例えば、２０６）を生成する遅延オフセット推定構成要素（例えば、２０４）と、
前記基準位相信号および前記遅延オフセット推定信号に基づいて、遅延オフセット補償された位相信号（例えば、２１２）を生成する遅延オフセット補償構成要素（例えば、２１０）と、
前記遅延オフセット補償された位相信号から、補償された位相を有する回復されたクロック信号を生成するのに使用され得る出力位相信号（例えば、１２２）を生成する第２の閉ループ制御プロセッサ（例えば、２１４）とを備える、請求項１に記載の発明。
前記第２の閉ループ制御プロセッサは、前記第１の閉ループ制御プロセッサの帯域幅より大きい帯域幅を有する、請求項２に記載の発明。
前記遅延オフセット推定構成要素は、各パケットに関する遅延オフセット値を算出し、さらにパケットのスライディング・ウインドウ内で最大の遅延オフセット値を識別することによって前記遅延オフセット推定信号を生成する、請求項２に記載の発明。
前記ステップ遅延Ｄ／Ｍサブシステムは、タイミング・ウインドウ内の指定された数のパケットが、指定された遅延閾値より多く、それまでのパケット着信時間のセットに対応する遅延フロアを超えるパケット遅延（例えば、Ｄ（ｉ））を有していたと判定することによって、正のステップ遅延が生じていることを検出する、請求項１に記載の発明。
前記ステップ遅延Ｄ／Ｍサブシステムは、パケットが、それまでのパケット着信時間のセットに対応する遅延フロアを下回るパケット遅延を有していたと判定することによって、負のステップ遅延が生じていることを検出する、請求項１に記載の発明。
前記ステップ遅延の前記検出から、前記検出されたステップ遅延の前記方向および前記大きさの前記算出の完了までの間、前記ＡＣＲサブシステムをホールドオーバ・モードにするコントローラ（例えば、１４０）をさらに備える、請求項１に記載の発明。
前記ステップ遅延Ｄ／Ｍサブシステムは、正のステップ遅延の大きさを、タイミング・ウインドウ内の各パケットに関して、それまでのパケット着信時間のセットに対応する前記基準位相信号を基準とした遅延シフト値をホールドオーバ・モードにおいて生成すること、および前記タイミング・ウインドウに関して、前記正のステップ遅延の前記大きさを表す最小遅延シフト値を算出することによって、算出する、請求項１に記載の発明。
前記ステップ遅延Ｄ／Ｍサブシステムは、負のステップ遅延の大きさを、タイミング・ウインドウ内の各パケットに関して、それまでのパケット着信時間のセットに対応する前記基準位相信号を基準とした遅延オフセット値をホールドオーバ・モードにおいて生成すること、および前記タイミング・ウインドウに関して、前記負のステップ遅延の前記大きさを表す最大遅延オフセット値を算出することによって、算出する、請求項１に記載の発明。
パケット・システムにおける受信機においてクロック信号を回復する方法であって、
前記受信機におけるパケットの着信時間に対応するパケット遅延値（例えば、Ｄ（ｉ））を表す入力位相信号（例えば、１０２、１１２）から基準位相信号（例えば、１２４）を生成し、
前記入力位相信号を前記基準位相信号と比較して、前記パケット着信時間にステップ遅延が生じていることを検出し、さらに前記検出されたステップ遅延の方向および大きさを算出し、そして、
前記検出されたステップ遅延の前記算出された方向および大きさに基づいて、前記基準位相信号の前記生成の上流で、前記入力位相信号を調整する、ことを備える方法。