CN102118244B - 具有步进延迟预补偿的自适应时钟恢复 - Google Patents
具有步进延迟预补偿的自适应时钟恢复 Download PDFInfo
- Publication number
- CN102118244B CN102118244B CN201110000759.6A CN201110000759A CN102118244B CN 102118244 B CN102118244 B CN 102118244B CN 201110000759 A CN201110000759 A CN 201110000759A CN 102118244 B CN102118244 B CN 102118244B
- Authority
- CN
- China
- Prior art keywords
- delay
- phase signal
- value
- grouping
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及具有步进延迟预补偿的自适应时钟恢复。根据本发明一个方面,一种自适应时钟恢复(ACR)子系统处理指示抖动分组到达时间的输入相位信号,以生成相对平滑的和有界的输出相位信号,其可用于生成相对稳定的恢复时钟信号。还对该输入相位信号进行处理以检测和测量与例如分组的网络路由中的路径改变相对应的步进延迟。执行步进延迟预补偿,其中基于每个检测到的步进延迟的符号和量值,在ACR子系统上游,对输入相位信号进行相位调整。结果,使ACR子系统基本不察觉这些步进延迟的存在。
Description
相关申请的交叉引用
本申请要求在2010年1月6日提交的美国临时申请No.61/292,534(代理人案卷号No.L09-0586US1)的优先权,其整体内容通过引用合并于此。
本申请涉及与本申请同时提交的美国专利申请No.12/xxx,xxx(代理人案卷号No.L09-0405US1),其整体内容通过引用合并于此。
技术领域
本发明涉及数据通信,并且具体地,涉及基于分组的通信系统中的定时(timing)恢复。
背景技术
本节介绍了可以有助于更好地理解本发明的诸多方面。因此,应从这一角度阅读本节的叙述,并且本节的叙述不应被理解为对什么是现有技术或者什么是非现有技术的承认。
采用时钟恢复的数据通信网络中的数据信号的接收器的目的在于,用于该接收器从接收到的数据信号得到表示数据信号的时域的时钟信号,从而接收器可以使用所得到的时钟信号处理数据信号(例如,从其恢复数据)。在基于物理层的时钟恢复系统中,时钟信号被编码在数据信号中,该数据信号被作为比特变换(例如,1和0)的单个连续流发送。此外,在发射器和接收器之间保留这些比特变换的定时性质以创建单个定时域(timing domain)。随后可以通过利用数据信号中呈现的1和0之间的变换的规律性来恢复时钟信号。在基于分组的系统中,数据信号不是作为1和0的单个连续流到达接收器的。基于分组的系统的性质是在数据可用时发送分组,导致了发射器和接收器之间的分组的猝发交换(busty exchange)。此外,使表示分组数据的比特与对于每个发射器或接收器独特的本地振荡器同步,在发射器和接收器之间创建了多个定时域。在一些其中发射器以相对稳定的速率发送分组的基于分组的系统中,能够从分组到达接收器的时间得到时钟信号。
一些基于分组的数据通信应用,诸如电路仿真服务(CES),其中基于电路的信号被转换为基于分组的信号以用于发送并且随后在接收器处被重新转换回基于电路的信号,这些数据通信应用对所得到的时钟信号的准确性具有相对严格的定时要求。一个这样的定时要求是对于用于DS1或E1数据信号的所得到的时钟信号的受控相位移动或最大时间间隔误差(MTIE)限制。在如下的自适应时钟恢复的基于分组的通信系统中,这些严格的定时要求可能难于满足,在所述自适应时钟恢复的基于分组的通信系统中:对于所发送的分组的周期性序列,整体分组延迟(即,从分组离开发射器的时间直到分组到达接收器的时间的时长)可能因诸如网络负荷和路径重新路由的现象而变化。许多数据网络中的一个已知的现象是,统计的分组延迟特性随整体网络负载的改变而改变。因此,接收器处连续分组的到达时间之间的时长可能随着网络负载的随时间变化而不可预测地变化。此外,当所选择的用于将特定通信会话的分组从特定发射器(源)发送到特定接收器(目标)的路径例如由于与中间节点拥塞、链路故障或维护活动关联的网络重新配置而改变时,取决于新路径比旧路径长还是短(就整体延迟而言),到达接收器的分组的时域将经历正的或负的步进改变(step change)(在这里被称为“步进延迟(step-delay)”)。在这些基于分组的网络中,接收器处的时钟恢复系统将典型地需要考虑这些现象的影响以满足它们的相关定时要求。
发明内容
在一个实施例中,本发明是一种用于接收器的自适应时钟恢复(ACR)系统。该ACR系统包括ACR子系统、步进延迟检测和测量(D/M)子系统、和步进延迟预补偿部件。ACR子系统从表示与接收器处分组到达的时间对应的分组延迟值的输入相位信号生成基准相位信号。步进延迟D/M子系统将输入相位信号与基准相位信号比较,以检测分组到达时间中的步进延迟的发生,并确定检测到的步进延迟的方向和量值。步进延迟预补偿部件基于所确定的检测到的步进延迟的方向和量值,在ACR子系统上游,对输入相位信号进行调整。
附图说明
通过下面的详细描述、所附权利要求以及附图,本发明的其他方面、特征和优点将变得更加全面清楚,在附图中,相同的附图标记表示相似或相同的元件。
图1是根据本发明一个实施例的自适应时钟恢复(ACR)系统的高层级框图;
图2示出了根据本发明一个实施例的图1的ACR系统的更详细的框图;
图3以曲线图图示了图2的延迟偏移估算部件的与平均相位基准μ(i)相关的处理;
图4以曲线图图示了负步进延迟的发生;
图5示出了根据本发明一个实施例的由图1和2的ACR系统实现的用于检测延迟本底(delay-floor)中的负移位(shift)的处理的流程图;
图6示出了根据本发明一个实施例的由图1和2的ACR系统实现的用于检测延迟本底中的正移位的处理的流程图;
图7(a)以曲线图呈现了其中发生负步进延迟的第一情形,而图7(b)以曲线图呈现了其中发生正步进延迟的第二情形;
图8是根据本发明一个实施例的由图1和2的ACR系统实现的用于测量所检测到的步进延迟的量值的处理的流程图。
具体实施方式
图1是根据本发明一个实施例的自适应时钟恢复(ACR)系统100的高层级框图。ACR系统100实现在基于分组的通信网络的节点中的接收器中。ACR系统100处理数字输入分组到达相位信号102以生成数字输出相位信号122,其可用于控制数控振荡器(NCO)的输出频率和相位。
输入分组到达相位信号102包含与接收器处接收的每个分组的传播延迟对应的相位值。分组传播延迟可以是通过嵌入的时间戳测量的实际传播延迟,或者是通过取实际到达时间和预期到达时间之间的差而测量的相对传播延迟。由于诸如网络负荷和路径重新路由之类的现象以及影响分组延迟变化的其他因素,输入分组到达相位信号102的相位值将变化,使得如果输入分组到达相位信号102直接用于生成恢复的时钟信号,则恢复的时钟信号很可能不能满足可适用的严格的相位稳定性定时要求,诸如用于DS1或E1数据信号的MTIE。
为了解决这些现象,ACR系统100处理输入分组到达相位信号102,以生成具有经补偿的相位值的输出相位信号122,所述经补偿的相位值在受控制的相位范围上充分缓慢地变化,使得例如通过将输出相位信号122应用到NCO而生成的恢复的时钟信号将满足可适用的定时要求。
如图1中所示,ACR系统100的一个实施例包括ACR子系统120、步进延迟检测和测量(D/M)子系统130、步进延迟预补偿部件110、和控制器140。
用于自适应时钟恢复系统从接收到的分组的周期性序列得到恢复的时钟信号的一种传统方法如下。利用在接收器处接收的分组的平均到达速率来建立所述恢复的时钟的频率。利用一系列接收的分组的平均分组延迟来建立所述恢复的时钟信号的相位。每个分组延迟表示给定分组从源节点到目标节点的传播延迟。从源到目标节点的分组的周期性序列也被称为分组流。当平均传播延迟例如因网络负荷的改变而波动时,该ACR系统将检测恢复的时钟信号的相位并且对其进行调整以跟踪这些延迟波动。由于分组网络的性质,分组延迟趋向于符合“长尾(long-tailed)”或“右尾(right-tailed)”统计分布。随着背景业务负荷的增加,该分布的“右”尾增加并且因此使平均分组延迟也增加。因此,相位锁定到平均分组延迟的ACR系统将趋向于与网络负荷成比例地对它们的恢复的时钟进行相位调制。根据图1的实施例,ACR系统100与最短的分组延迟相位对准,而不是与分组序列的平均分组延迟相位对准,该最短分组延迟在这里也被称为延迟本底。对于穿过网络的给定路径,存在分组从源节点行进到目标节点的最小可能传播时间。该最小传播时间与具有穿过源和目标节点之间的路径中的所有中间分组交换机的最小驻留时间的分组相关。对于给定路径的最小分组传播时间通常被称为延迟本底。
取决于特定的环境(例如,当前网络负载、分组交换机的次数和类型),给定的分组可能,并且典型地将,耗用比延迟本底更长的时间以在给定路径上行进,但是其不能比延迟本底更快地行进。然而,将有一些分组将接近于延迟本底地到达接收器。尽管接近延迟本底地到达的分组的频率随着网络负载的增加而下降,但是仍将存在某些这样的分组。
具有最小延迟的分组的延迟值(例如,对于在指定采样窗口内到达的所有分组)可以由接收器用来定义用于该采样窗口的延迟本底的当前值。由于分组延迟特性可能改变,因此用于计算延迟本底值的指定的采样窗口应经常更新。该更新处理可以通过多种方法来完成,包括例如其中比较“M”个最新近的分组延迟值的滑动窗口方法。在定义当前的延迟本底值之后,为了避免恢复的时钟信号的相位的不期望的波动,将恢复的时钟信号的相位调整为与延迟本底值对准。这样,恢复的时钟的频率基于平均分组到达速率,但是恢复的时钟的相位基于移动采样窗口的延迟本底。
当用于特定分组流的路径改变(例如,由于网络重新配置)时,分组从源节点行进到目标节点所耗用的最小时间量可能并且典型地将改变。如果从旧路径到更长的新路径,分组的最小传播时间增加,则将延迟本底中的正的改变称为正步进延迟。如果从旧路径到更短的新路径,分组的最小传播时间下降,则将延迟本底中的负的改变称为负步进延迟。
在这些步进延迟之间,ACR系统100,并且特别是,ACR子系统120,跟踪接收的分组的通常恒定的延迟本底,以生成具有基本上恒定的相位值的输出相位信号122。当发生步进延迟时,ACR系统100,并且特别是,步进延迟D/M子系统130和步进延迟预补偿部件110的组合,检测、测量和预补偿与该步进延迟关联的延迟本底中的移位,以使ACR子系统120能够继续跟踪其将视为相对恒定的延迟本底的延迟本底。
通常,基于步进延迟D/M子系统130所生成的步进延迟估算信号132的值,步进延迟预补偿部件110调整输入分组到达相位信号102中的相位值,以生成经步进延迟补偿的相位信号112,其具有经步进延迟补偿的相位值。步进延迟D/M子系统130处理经步进延迟补偿的相位信号112,以检测相位信号112中发生的步进延迟的存在并且测量该步进延迟的符号(即,正的或负的移位方向)和量值。与D/M子系统130并行地,ACR子系统120对经步进延迟补偿的相位信号112进行滤波,以生成具有基准相位值的基准相位信号124。此外,ACR子系统120生成具有作为基准相位值的经滤波的版本的输出相位值的输出相位信号122。
更具体地,当ACR系统100的处理被初始化时并且直至步进延迟D/M子系统130检测到第一步进延迟,步进延迟估算信号132具有零值,并且经步进延迟补偿的相位信号112与输入分组到达相位信号102相同。当例如由于分组所采取的从源节点到包含实现ACR系统100的接收器的目标节点的穿过网络的路径的改变,而在经步进延迟补偿的相位信号112中检测到第一步进延迟时,步进延迟D/M子系统130检测并且测量该步进延迟,其中步进延迟估算信号132的值表示该第一步进延迟事件的符号和量值。
当新路径比旧路径长(就传播延迟而言)时,步进延迟估算信号132将具有这样的符号(例如,正),该符号指令步进延迟预补偿部件(例如,减法节点)110将负相移(phase-shift)应用到输入分组到达相位信号102以生成经步进延迟补偿的相位信号112。另一方面,当新路径比旧路径短(就传播延迟而言)时,步进延迟估算信号132将具有这样的符号(例如,负),该符号指令步进延迟预补偿部件110将正相移应用到输入分组到达相位信号102以生成经步进延迟补偿的相位信号112。步进延迟D/M子系统130使步进延迟估算信号132的值保持恒定,直至在经步进延迟补偿的时钟信号112中检测到下一个步进延迟(如果存在的话)。
ACR系统100的目的在于生成如下的输出相位信号122,其具有足够的稳定性以控制输出NCO的频率和相位(例如)以满足适当的定时要求(例如,MTIE)。为了在多个步进延迟上实现该充分恒定的时域,步进延迟D/M子系统130基于所有先前检测和测量的步进延迟的累加和(accumulated sum)来生成步进延迟估算信号132的值。因此,如果第一步进延迟是具有3个相位单位的量值的正步进延迟,并且第二步进延迟是具有1个相位单位的量值的负步进延迟,则在检测和测量了第二步进延迟之后,步进延迟估算信号132将具有+2个相位单位的值。如果存在输入分组流的LOS(信号损失)或者其他输入故障,则D/M子系统130中的步进延迟累加器将被重置为0,并且步进延迟检测、预补偿和累计的处理将以具有0个相位单位的步进延迟估算信号312重新开始。
控制器140基于从步进延迟D/M子系统130接收的信号来协调ACR子系统120的操作。特别地并且如下文更详细描述的,当步进延迟D/M子系统130检测到经步进延迟补偿的相位信号112中的新的步进延迟时,子系统130断言(assert)施加到控制器140的步进延迟检测信号134。作为响应,控制器140经由控制信号142使ACR子系统120的至少一些处理暂停(suspend)(即,将ACR子系统120置于保持模式(holdover mode))。在步进延迟D/M子系统130完成其对新的步进延迟的测量并且生成用于步进延迟估算信号132的更新的值之后,子系统130将步进延迟检测信号134去断言。作为响应,控制器140经由控制信号142使ACR子系统120的全面处理继续进行(即,终止保持模式)。这种在新的步进延迟的检测和测量之间的时间间隔期间ACR子系统120的至少一些处理的临时暂停被称为保持模式。
保持模式的目的在于避免使所检测到的步进延迟的影响在测量步进延迟的量值时显著且不利地影响输出相位信号122的定时。保持模式使输出相位信号122处的输出相位稳定,并且更重要地,使基准相位信号124处的相位基准稳定。基准相位信号124用于测量新检测到的步进延迟的量值并且在测量时段期间保持恒定。一旦已测量了新的步进延迟并且将其并入到步进延迟估算信号132中,则在求和点110处对于所有进入的分组到达相位值102减去该值。一旦应用了步进延迟校正,则退出保持模式,并且可以使用现在将考虑所有先前检测到的步进延迟(包括该新的步进延迟)而生成的经步进延迟补偿的相位信号112,安全地继续进行ACR子系统120的全面处理。
图2示出了根据本发明一个实施例的图1的ACR系统100的更详细的框图。如图2中所示,图1的ACR子系统120包括第一数字比例积分(PI)处理器202、延迟偏移估算部件204、延迟偏移补偿部件210、和第二数字PI处理器214。应当注意,尽管在图2中示出的ACR系统100的表示中包括了从ACR子系统120到步进延迟D/M子系统130的信号的流,但是未示出从步进延迟D/M子系统130经由控制器140到ACR子系统120的控制信号的流。
通常,第一PI处理器202从经步进延迟补偿的相位(由信号112表示)生成相位基准(由信号124表示),延迟偏移估算部件204对延迟本底(由信号206表示)进行定位,延迟偏移补偿部件210生成延迟本底处的相位(由信号212表示),并且第二PI处理器214对该延迟本底相位进行频率滤波或使其平滑以生成输出相位(由信号122表示)。
ACR子系统120执行延迟偏移补偿,该延迟偏移补偿将输出相位信号122的相位值调整为基本上等于延迟本底的当前估值。这是通过确定以下二者之间的延迟偏移DO(i)实现的:(1)如基准相位信号124中的平均相位基准值μ(i)指示的平均分组到达时间,和(2)如经步进延迟补偿的相位信号112中的分组相位(即,延迟)值D(i)所指示的以延迟本底或者充分接近该延迟本底到达的那些分组的到达时间。该统计处理被称为延迟偏移估算。为了执行该估算,将如经步进延迟补偿的相位信号112中的分组延迟值D(i)所指示的所有接收到的分组到达时间,与如基准相位信号124中的平均相位基准值μ(i)所指示的先前接收到的分组的平均分组到达时间进行比较。那些晚于该平均分组到达时间到达的分组被该估算处理忽略,并且其延迟偏移值DO(i)被指配为0。早于该平均分组到达时间到达的分组被视为用于定义延迟本底的候选者,并且其延迟偏移值DO(i)被指配为等于该平均分组到达时间(如平均相位基准μ(i)所指示的)和它们的到达时间(如分组延迟D(i)所指示的)之间的差。比较连续的延迟偏移值DO(i)的群组或者统计采样窗口,并且所述群组的最大值变为延迟偏移估值DOE(i)并且输出作为延迟偏移估算信号206。
特别地,第一PI处理器202从步进延迟预补偿部件110接收经步进延迟补偿的相位信号112,并且对其进行频率滤波,以生成基准相位信号124。基准相位信号124是所有接收到的分组的统计总体的期望分组到达时间和实际分组到达时间的平均相位差的度量。延迟偏移估算部件204使用基准相位信号124作为平均相位基准μ(i),以确定每个接收到的分组112的到达时间早于还是晚于平均分组到达时间。如果分组到达时间大于经步进延迟补偿的相位信号112,则分组耗用比先前接收到的分组的统计均值更长的时间去穿越网络。同样地,如果分组到达时间小于经步进延迟补偿的相位信号112,则分组耗用比先前接收到的分组的统计均值更少的时间去穿越网络。到达时间低于平均到达时间的分组是用于定义延迟本底的候选者。延迟偏移估算部件204根据下式(1)计算每个接收到的分组的延迟偏移值DO(i):
对于μ(i)>D(i),DO(i)=μ(i)-D(i)
对于μ(i)≤D(i),DO(i)=0 (1)
因此,如果平均相位基准μ(i)大于分组延迟D(i),则该分组的延迟偏移值DO(i)是这两个值之间的差。否则,该分组的延迟偏移值DO(i)被设定为零。注意,第一PI处理器202在连续更新基准相位信号124中处理这两种类型的分组以产生平均相位基准μ(i)。
图3以曲线图图示了图2的延迟偏移估算部件204的与平均相位基准μ(i)有关的处理。在图3中,每个点表示不同的分组在特定的时间(X轴值)的到达并且具有特定的分组到达延迟(Y轴值),并且就接收到的分组的分组到达延迟绘制时变的平均相位基准μ(i)的图线。在图3中,延迟本底被表示为具有固定的分组到达延迟DF。如图3中所见,分组以高于和低于平均相位基准μ(i)的延迟到达,但是没有分组以小于延迟本底DF的延迟到达。还应当注意,对于给定的分组流,具有等于延迟本底的延迟的分组的百分比将取决于影响分组传播通过网络的许多因素。通常,通过共同交换元件的竞争业务的网络业务负载越高,则延迟本底分组的百分比越低。
对于每个分组延迟D(i),基于式(1)相对于平均相位基准μ(i)计算延迟偏移值DO(i)。指定的时长或采样窗口上的最大延迟偏移值DO(i)指示平均相位基准μ(i)的当前值和延迟本底之间的差。由于平均相位基准μ(i)中的随时间的变化,预期对于具有相同指定的时长的不同的时段,也将存在最大延迟偏移值DO(i)中的变化。因此,考虑指定数目M个最新近的延迟偏移值DO(i)的窗口方法趋向于跟踪平均相位基准μ(i)中的改变,并且因此能够用于产生平均相位基准μ(i)和延迟本底之间的延迟偏移的准确估值DOE(i),如使用下式(2)所生成的:
其中图2的延迟偏移估算部件204将当前延迟偏移估值DOE(i)作为延迟偏移估算信号206发送到延迟偏移补偿部件210。为了实现MAX函数,单独存储M个先前的延迟偏移值DO(i)。当新分组到达时,使用式(2)重新计算延迟偏移估值DOE(i),并且存储器中的最旧的延迟偏移值DO(i-M+1)被最新的延迟偏移值DO(i)替代。
尽管式(2)对应于最大滑动差窗口,但是也可以使用其他类型的重叠或非重叠窗口或者重叠和非重叠窗口的组合。尽管最大滑动差窗口可以被设计为针对每次新分组到达都产生不同的延迟偏移估值DOE(i)的值,但是这样的实现方案趋向于增加实现的复杂度。
延迟偏移补偿部件210基于延迟偏移估算信号206的值调整基准相位信号124的相位,以生成经延迟偏移补偿的相位信号212。特别地,使基准相位信号124的平均相位基准μ(i)下降了延迟偏移估值DOE(i),DOE(i)将总是非负数值。该相位补偿将使相位信号212与延迟本底的当前位置DF(i)对准,如下式(3)所反映的:
DF(i)=μ(i)-DOE(i)。 (3)
由于延迟偏移估值DOE(i)是基于M个分组的连续集合的统计分析的,因此在经延迟偏移补偿的相位信号212的相位中可能存在由于每个M个分组的集合的延迟特性而引起的随时间的不连续的变化。为了对这些相位不连续性进行频率滤波或者使其平滑,第二PI处理器214对经延迟偏移补偿的相位信号212执行相位平滑,以生成具有(完全)平均的相位的输出相位信号122。
在一个可能的实现方案中,为了提供延迟偏移测量稳定性,式(2)的滑动窗口的大小被设定为比第一PI处理器的时间常数小至少40倍,该时间常数本身是基于第一PI处理器212的截止频率的。由于第二PI处理器214的功能是使经补偿的相位信号212相位平滑,因此通过将第二PI处理器214的带宽设定为大于第一PI处理器202的带宽(例如,约为其2至2.5倍),将第二PI处理器214设计为跟踪第一PI处理器202的输出频率。通常,第一和第二PI处理器202和214都被调整以产生具有约4的阻尼因子的过阻尼系统响应。
步进延迟补偿
处理延迟本底中的步进延迟(即,实质上的瞬时移位)的三个阶段是检测、测量和预补偿。在图1和2的ACR系统100中,步进延迟D/M子系统130基于基准相位信号和输出相位信号124和122以及由延迟偏移估算部件204生成的并且经由信号208提供给D/M子系统130的其他信息,执行检测和测量阶段,而步进延迟预补偿部件110基于D/M子系统130生成的步进延迟估算信号132执行预补偿阶段。
步进延迟检测涉及检测延迟本底中的步进改变的发生。如下文更加详细描述的,在进行该检测的过程中,还确定步进改变的符号。检测越快,就越能防止ACR系统100因跟踪未经补偿的步进延迟而改变输出相位信号122的不期望的结果。
步进延迟测量涉及估算延迟本底中的改变的量值。注意,步进延迟测量处理不同于步进延迟检测处理,并且可能需要更长的时段以便以充分的准确度测量延迟本底中的移位的大小。这主要是由于步进延迟事件之后接收到的分组的统计延迟变化引起的。
通常,对于给定的准确度水平,测量步进延迟的大小所耗用的时间与给定的采样大小上的接收到具有接近延迟本底的延迟的分组的发生成反比。对于低网络业务负载情形,存在较小的分组延迟变化,并且较大数目的分组接近延迟本底地到达。在这些情形中,较之其中较少的分组接近延迟本底地到达的高业务负载情形,可以在较短的时段中实现给定的准确度水平的步进延迟测量。
步进延迟预补偿涉及基于延迟本底中的移位的方向和量值对ACR处理应用相位校正。理论上,该校正补偿了ACR输出(例如,图1的输出相位信号122),从而,尽管存在延迟本底中的步进改变,但是输出相位仍保持恒定。在图1的ACR系统100中,步进延迟预补偿是使用如下的预补偿方案实现的,在该预补偿方案中,在ACR子系统120的滤波之前对输入分组到达相位信号102的相位进行调整。
负步进延迟的检测
图4以曲线图图示了负步进延迟的发生。特别地,在时间TS之前,延迟本底处于延迟值DF1处。在时间TS时,延迟本底下降了步进改变值DS而下降到延迟值DF2,例如,由于分组在通过网络的较短的路径上行进。注意,在时间TS时的负步进延迟之后,最大延迟偏移值DO(i)增加。
图5示出了根据本发明一个实施例的由图1和2的ACR系统100实现的用于检测延迟本底中的负的移位的处理的流程图。在最初时,将负步进延迟检测阈值DNT设定为适当的值(例如,小于10μsec,诸如9μsec)(步骤502),并将负步进延迟标志DSN设定为0(步骤504),这指示未检测到负步进延迟。
当具有延迟值D(i)的分组到达接收器时(步骤506),生成分组延迟统计数据(步骤508)。特别地,第一PI处理器202生成基准相位信号124中的当前的平均相位基准值μ(i)。此外,根据式(1)确定当前的延迟偏移值DO(i),并且根据式(2)更新当前的延迟偏移估值DOE(i)。此外,延迟偏移基准DOE1(i)被设定为对于与M个分组(i-3M)至(i-2M-1)对应的先前的非重叠窗口的延迟偏移估值DOE(i-M)。注意,为了避免重复处理,可以将ACR子系统120的延迟偏移估算部件204已经生成的一些信息(诸如,当前的延迟偏移估值DOE(i))经由信号线208提供给步进延迟D/M子系统130。
子系统130随后通过如下式(5)中所示地确定延迟偏移基准DOE1(i)和当前的延迟偏移估值DOE(i)之间的差是否大于等于负步进延迟检测阈值DNT,来确定新分组是否对应于延迟本底中的负的移位(步骤510):
DOE1(i)-DOE(i)≥DNT (5)
如果否,则未检测到延迟本底中的负的移位并且处理过程返回步骤506以等待下一分组的到达。否则,步骤510的比较结果为真,并且子系统130将负步进延迟标志DSN设定为1(步骤512)以指示已检测到延迟本底中的负的移位。
在步骤514中,子系统130确定负步进延迟的量值,并据此降低步进延迟估算信号132的值,并且预补偿部件110使用该更新了的步进延迟估算信号将适当的相位调整应用到输入分组到达相位信号102,以生成经步进延迟补偿的相位信号112。在步骤514完成之后,处理过程返回步骤504以将负步进延迟标志DSN重置为0,并等待下一分组的到达。
正步进延迟检测
尽管通过寻找超出低于先前的延迟本底的阈值的分组延迟可以相对容易地检测负步进延迟,但是检测正步进延迟并非如此直接,这是因为,即使不存在步进延迟,也仍将存在以高于延迟本底的延迟到达的分组,如在图3中所见到的那样。
在本发明的某些实施例中,通过寻找指定数目MC的具有比现有延迟本底DF至少超出指定的正步进延迟阈值DPT的延迟值D(i)的连续分组到达,来检测正步进延迟。延迟本底的当前值可在图2的ACR系统100中的两个不同的点处获得。经延迟偏移补偿的相位信号212的相位由μ(i)-DOE(i)给出。然而,延迟偏移估值DOE(i)的值将反映出由于用于计算该值的式(2)的窗口处理引起的不连续的变化。通过产生具有输出相位值DOUT的更加稳定的、经频率滤波的输出相位信号122的第二PI处理器214,可以使这些相位不连续性最小化或者将其消除。输出相位DOUT的值较好地适用于建立延迟本底DF的位置。
图6示出了根据本发明一个实施例的由图1和2的ACR系统100实现的用于检测延迟本底中的正的移位的处理的流程图。在最初时,正步进延迟检测阈值DPT被设定为适当的值(例如,小于10μsec,诸如9μsec)(步骤602),并且正步进延迟标志DSP被设定为0(步骤604),这指示未检测到正步进延迟。在步骤604中,计数器值Count1也被设定为0。
当具有延迟值D(i)的分组到达接收器时(步骤606),生成分组延迟统计数据(步骤608)。该分组延迟统计数据与图5的步骤508中的统计数据相同。此外,确定输出相位信号122的输出相位DOUT(i)并且设其为延迟本底(步骤610)。
D/M子系统130随后确定新分组的延迟D(i)是否比延迟本底DOUT(i)至少超出正步进延迟检测阈值DPT(步骤612)。如果不是,则将连续分组的数目(Count1)设定为0(步骤614)。否则,使Count1的值渐增(步骤616)。如果Count1的值不等于计数阈值MC(步骤618),则处理过程返回步骤606以等待下一分组的到达。否则,Count1的值确实等于计数阈值MC(步骤618),并且子系统130将正步进延迟标志DSP设定为1(步骤620)以指示已检测到延迟本底中的正的移位。步骤612至620的处理可以由如下伪代码表示:
如果D(i)-DOUT(i)≥DPT,则Count1=Count1+1,否则Count1=0
如果Count1=MC,则DSP=1,否则DSP=0
注意,如果在计数过程中的任何点处,分组以充分小的延迟到达,则在步骤614中计数器Count1被重置为0,并且处理过程在步骤606中重新开始。
在步骤622中,子系统130确定正步进延迟的量值,并据此增加步进延迟估算信号132的值,并且预补偿部件110使用该更新了的步进延迟估算信号将适当的相位调整应用到输入分组到达相位信号102,以生成经步进延迟补偿的相位信号112。在步骤622完成之后,处理过程返回步骤604以将正步进延迟标志DSP重置为0并且等待下一分组的到达。
注意,由于延迟本底中的每个移位可能是由于正步进延迟或者负步进延迟引起地,因此对于每个接收到的分组,串行地或并行地执行图5的负步进延迟检测处理和图6的正步进延迟检测处理。
计数阈值MC的最优值应允许快速正步进延迟检测,同时防止错误的正步进延迟检测。理想地,MC的值提供已发生的正步进延迟事件的统计确定性。如图3中指示的,在正常的操作条件下,一些分组将以相对大的延迟到达。如前面描述的,具有大延迟的分组的数目随着网络负荷的增加而增加。
例如,可以基于利用最大预期负载的仿真来确定计数阈值MC的适当的值。这种仿真可以用于确定低延迟分组之间的最大时间间隔。为稳妥起见,可以使用例如1.5倍于该最大时间间隔的裕量来选择计数阈值MC,通过将时间间隔乘以分组速率来确定该计数阈值MC。
步进延迟测量
在已经检测到正或负步进延迟之后,步进延迟D/M子系统130测量步进延迟的量值。
图7(a)以曲线图呈现了其中在时间TS时发生使延迟本底从延迟DF1移位到(较小的)延迟DF2N的负步进延迟的第一情形,而图7(b)以曲线图呈现了其中在时间TS时发生使延迟本底从延迟DF1移位到(较大的)延迟DF2P的正步进延迟的第二情形。
当发生负步进延迟时,可以测量步进延迟的量值,并且可以通过寻找在步进延迟的检测之后的指定数目的分组上的最大延迟偏移值DO(i)来确定新的延迟本底DF2N。在图7(a)的示例性负步进延迟中,该最大延迟偏移值是延迟偏移DO(c)。
当发生正步进延迟时,可以测量步进延迟的量值,并且可以通过寻找在检测到步进延迟之后的指定数目的分组上的最小延迟移位值DS(i)来确定新的延迟本底DF2P。在图7(b)的示例性的正步进延迟中,该最小延迟移位值是延迟移位DS(a)。
图8是根据本发明一个实施例的由图1和2的ACR系统100实现的用于测量检测到的步进延迟的量值的处理的流程图。如前文所述,在用于检测步进延迟所耗用的时间期间,随着ACR子系统120处理与新的延迟本底对应的分组,输出相位信号122的相位将开始漂移。对于给定的步进延迟的量值,对于正步进延迟的该漂移将典型地大于对于负步进延迟的该漂移,因为与负步进延迟相比,通常花费较长的时间来检测正步进延迟。为了限制该漂移的大小,在检测到正或负步进延迟时,将ACR子系统120置于保持模式(图8的步骤802)。如前文所述,这是通过步进延迟D/M子系统130向控制器140断言步进延迟检测信号134来实现的,控制器又将适当的控制信号142应用到ACR子系统120。
在一个实现方案中,在保持模式期间,暂停图2的第一PI处理器202和第二PI处理器214的处理,同时ACR子系统120中的其他部件的处理继续而未中断。注意,当在初始暂停第一PI处理器202的处理时,对于保持模式持续期间,平均相位基准μ的值被冻结其最新近的值。相似地,当在初始暂停第二PI处理器214的处理时,对于保持模式持续期间,输出相位信号122的相位值也被冻结在其最新近的值。在一个可能的实现方案中,通过就在图2的各PI处理器中的比例功能(scale functions)之前将求和节点的输出值置零,来冻结第一和第二PI处理器的输出信号。其他实现方案也是可能的。
子系统130随后将分组计数器Count2重置为0(步骤804),并且等待具有延迟D(i)的下一分组的到达(步骤806)。当下一分组到达时,确定延迟偏移值DO(i)(步骤808)。在一个实现方案中,由延迟偏移估算部件204基于式(1)计算延迟偏移DO(i),并且经由信号208将其提供给子系统130。
尽管图8呈现了用于正和负步进延迟两者的步进延迟测量处理,但是对于这两种不同类型的步进延迟,处理是不同的。在图8中反映了这些不同,其中步骤810和812被实现用于负步进延迟(如被设定为1的图5的负步进延迟标志DSN所指示的),而步骤814和816被实现用于正步进延迟(如被设定为1的图6的正步进延迟标志DSP所指示的)。
对于负步进延迟,子系统130寻找与步进延迟的检测之后的接着的M个分组的到达对应的测量窗口中的最大延迟偏移DOMAX(i)。最大延迟偏移DOMAX(i)被初始化(例如,在步骤812中)为负步进延迟的检测之后的第一个DO(i)采样。对于接着的M-1个分组中的每一个,将分组的延迟偏移值DO(i)与当前存储的最大延迟偏移DOMAX(i)的值进行比较(步骤810)。如果分组的延迟偏移值DO(i)大于该最大延迟偏移DOMAX(i),则将该最大延迟偏移DOMAX(i)设定为等于该分组的延迟偏移值DO(i)(步骤812)。否则,不改变该最大延迟偏移DOMAX(i)。在任一情况中,处理过程继续到步骤818。
对于正步进延迟,子系统130寻找与步进延迟的检测之后的接着的M个分组的到达对应的测量窗口中的最小延迟移位DSMIN(i)。最小延迟移位DSMIN(i)被初始化(例如,在步骤816中)为正步进延迟的检测之后的第一个DO(i)采样。对于接着的M-1个分组中的每一个,将分组的延迟偏移值DO(i)与当前存储的最小延迟移位DSMIN(i)的值比较(步骤814)。如果分组的延迟偏移值DO(i)于最小延迟移位DSMIN(i),则将最小延迟移位DSMIN(i)设定为等于该分组的延迟偏移值DO(i)(步骤816)。否则,不改变最小延迟移位DSMIN(i)。在任一情况中,处理过程继续到步骤818。
在步骤818中,子系统130使分组计数器Count2渐增。如果分组计数器Count2尚未达到M个分组的窗口的末端(步骤820),则处理过程返回步骤806以等待下一分组的到达。否则,已经到达M个分组的窗口的末端,并且子系统130通过如下更新步进延迟估算信号132(步骤822):(i)对于负步进延迟,将其值降低最大延迟偏移DOMAX(i),或者(ii)对于正步进延迟,将其值增加最小延迟偏移DSMIN(i)。
子系统130将当前的延迟偏移估值DOE(i)重置为等于所存储的延迟偏移基准DOE1(i)(步骤824),以便对在检测到负步进延迟之前输入到延迟偏移补偿部件204的负步进延迟DO(i)值的并入进行补偿。随后,将步骤822中计算的步进延迟的当前值作为差应用到ACR子系统120在步进延迟预补偿部件110处的输入。ACR子系统120随后通过继续进行ACR子系统120的全面操作而退出保持模式(步骤826)。注意,步骤822、824和826均应在下一分组到达之前执行。
优点
图1的ACR系统100的一个优点在于:可以使用诸如比例积分(PI)处理的相对简单的数字信号处理(DSP)技术来实现ACR功能。因此,可以在单个集成电路中实现ACR系统的多个实例,其中每个不同的ACR系统可以提供用于不同的通信会话的ACR功能。以这样的方式,具有单个集成电路的设备可以支持大量(例如,16、32、64甚或更多)的T1/E1电路,同时仍满足相关联的定时要求。
替选方案
在一个实现方案中,图2的第一和第二PI处理器202和214是二阶的2型PI处理器,但是可替选地,可以使用其他阶数和/或类型的处理器。尽管ACR子系统120已被描述为是使用两个PI处理器实现的,但是也可以使用其他类型的闭环控制处理器(诸如比例积分微分(PID)处理器,其可用于生成反映接收器处分组到达的延迟和本地基准信号之间的经滤波的差的相位信号)来实现ACR子系统120的三级架构。
尽管在执行步进延迟预补偿的ACR系统100的背景下描述了图1的ACR子系统120和步进延迟D/M子系统130,但是本领域的技术人员将理解,ACR子系统120的滤波和/或D/M子系统130的步进延迟检测和测量可以在执行其他形式的步进延迟补偿的ACR系统的背景下实现。例如,在后补偿方案中,对检测并测量的步进延迟的补偿被应用于ACR子系统所生成的输出相位信号。在其他方案中,例如,由组合图1的部件110的步进延迟补偿和图2的部件210的延迟偏移补偿的补偿部件在ACR子系统的内部执行步进延迟补偿。
本发明可以被实现为(模拟的、数字的或模拟和数字混合的)基于电路的处理,包括作为单个集成电路(诸如ASIC或FPGA)、多芯片模块、单个卡、或者多卡电路板(circuit pack)的可能的实现方案。对于本领域的技术人员明显的是,各种电路元件的功能也可以被实现为软件程序中的处理模块。可以在例如数字信号处理器、微控制器或者通用计算机中使用该软件。
本发明可以被实施为方法和用于实践这些方法的装置的形式。本发明还可以被实施为程序代码的形式,该程序代码被实施为有形介质,诸如磁记录介质、光记录介质、固态存储器、软盘、CD-ROM、硬盘驱动器、或者任何其他机器可读存储介质,其中,当程序代码被加载到机器(诸如计算机)中或者由其执行时,该机器变为用于实践本发明的装置。本发明还可以被实施为例如,存储在存储介质中或者加载到机器中和/或由其执行的程序代码的形式,例如不论程序代码是存储在存储介质中或是被加载到机器中和/或由机器执行,其中,当程序代码被加载到机器(诸如计算机)中并由其执行时,该机器变为用于实践本发明的装置。当在通用处理器上实现时,该程序代码段与处理器组合以提供与专用逻辑电路类似地操作的独特设备。
除非另外明确说明,否则每个数值和范围应被解释为接近,就如同该值或范围的值前面带有词“约”或“大致”。
将进一步理解,本领域的技术人员可以针对为了解释本发明的本质而描述和图示的细节、材料和部件配置进行各种改变,而不偏离所附权利要求中表述的本发明的范围。
权利要求中的附图数字和/或附图标记的使用旨在标识要求保护的主题内容的一个或多个可能的实施例,以便利权利要求的解释。这样的使用不应被解释为必然将这些权利要求的范围限于相应的图中示出的实施例。
应当理解,这里阐述的示例性方法的步骤不是必须按照所描述的顺序执行的,并且应理解,这些方法的步骤的顺序仅是示例性的。同样地,在这些方法中可以包括另外的步骤,并且在与本发明的各种实施例一致的方法中,某些步骤可以被省略或组合。
尽管所附方法权利要求中的要素是按照特定顺序以相应的标记来叙述的(如果有的话),但是除非权利要求的叙述另外暗示了用于实现一些或所有这些要素的特定的顺序,否则这些要素并不限于按该特定的顺序实现。
这里提到的“一个实施例”或“实施例”意味着结合实施例描述的特定特征、结构或特点可以被包括在本发明的至少一个实施例中。本说明书中多处出现的习语“在一个实施例中”并不是必然均指的是同一实施例,也不是说分立的或者可替选的实施例必然与其他实施例相互排斥。对于术语“实现方案”,情况亦是如此。
由本申请中的权利要求涵盖的实施例限于(1)通过本申请文件使得能够实现的,和(2)对应于法定主题内容的实施例。不能实现的实施例和对应于非法定主题内容的实施例被明确地放弃保护,即使它们落于所附权利要求的范围内。
Claims (10)
1.一种用于接收器的自适应时钟恢复ACR系统(100),所述ACR系统包括:
ACR子系统(120),其从表示与所述接收器处分组到达的时间对应的分组延迟值(D(i))的输入相位信号(102、112)生成基准相位信号(124);
步进延迟检测和测量D/M子系统(130),其将所述输入相位信号与所述基准相位信号比较,以检测分组到达时间中的步进延迟的发生,并确定检测到的步进延迟的方向和量值;以及
步进延迟预补偿部件(110),其基于所确定的检测到的步进延迟的方向和量值,在所述ACR子系统上游,对所述输入相位信号进行调整。
2.根据权利要求1所述的自适应时钟恢复ACR系统,其中所述ACR子系统包括:
第一闭环控制处理器(202),其从所述输入相位信号生成所述基准相位信号;
延迟偏移估算部件(204),其将所述输入相位信号与所述基准相位信号比较,以生成延迟偏移估算信号(206),所述延迟偏移估算信号表示所述分组到达时间相对于所述基准相位信号的延迟本底相位偏移;
延迟偏移补偿部件(210),其基于所述基准相位信号和所述延迟偏移估算信号生成经延迟偏移补偿的相位信号(212);以及
第二闭环控制处理器(214),其由所述经延迟偏移补偿的相位信号生成输出相位信号(122),所述输出相位信号能够用于生成具有经补偿的相位的恢复的时钟信号。
3.根据权利要求2所述的自适应时钟恢复ACR系统,其中所述第二闭环控制处理器的带宽大于所述第一闭环控制处理器的带宽。
4.根据权利要求2所述的自适应时钟恢复ACR系统,其中所述延迟偏移估算部件确定每个分组的延迟偏移值,并通过识别分组的滑动窗口中的最大延迟偏移值来生成所述延迟偏移估算信号。
5.根据权利要求1所述的自适应时钟恢复ACR系统,其中所述步进延迟D/M子系统通过如下来检测正步进延迟的发生:确定定时窗口中的指定数目的分组已具有比与先前的分组到达时间的集合对应的延迟本底超出大于指定的延迟阈值的分组延迟(D(i))。
6.根据权利要求1所述的自适应时钟恢复ACR系统,其中所述步进延迟D/M子系统通过如下来检测负步进延迟的发生:确定分组已具有低于与先前的分组到达时间的集合对应的延迟本底的分组延迟。
7.根据权利要求1所述的自适应时钟恢复ACR系统,进一步包括控制器(140),在所述检测步进延迟和完成所述确定检测到的步进延迟的方向和量值之间,其将ACR子系统置于保持模式。
8.根据权利要求1所述的自适应时钟恢复ACR系统,其中所述步进延迟D/M子系统通过如下来确定正步进延迟的量值:与先前的分组到达时间的集合对应地,在保持模式中,对于定时窗口中的每个分组生成相对于所述基准相位信号的延迟移位值;以及对于该定时窗口确定表示所述正步进延迟的量值的最小延迟移位值。
9.根据权利要求1所述的自适应时钟恢复ACR系统,其中所述步进延迟D/M子系统通过如下来确定负步进延迟的量值:与先前的分组到达时间的集合对应地,在保持模式中,对于定时窗口中的每个分组生成相对于所述基准相位信号的延迟移位值;以及对于该定时窗口确定表示所述负步进延迟的量值的最大延迟移位值。
10.一种用于在分组系统中的接收器处恢复时钟信号的方法,所述方法包括:
从表示与所述接收器处分组到达的时间对应的分组延迟值(D(i))的输入相位信号(102、112)生成基准相位信号(124);
将所述输入相位信号与所述基准相位信号比较,以检测分组到达时间中的步进延迟的发生,并确定检测到的步进延迟的方向和量值;以及
基于所确定的检测到的步进延迟的方向和量值,在生成所述基准相位信号的上游,对所述输入相位信号进行调整。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29253410P | 2010-01-06 | 2010-01-06 | |
US61/292,534 | 2010-01-06 | ||
US12/729,606 US8462819B2 (en) | 2010-01-06 | 2010-03-23 | Adaptive clock recovery with step-delay pre-compensation |
US12/729,606 | 2010-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102118244A CN102118244A (zh) | 2011-07-06 |
CN102118244B true CN102118244B (zh) | 2015-04-22 |
Family
ID=44219959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110000759.6A Expired - Fee Related CN102118244B (zh) | 2010-01-06 | 2011-01-05 | 具有步进延迟预补偿的自适应时钟恢复 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8462819B2 (zh) |
EP (1) | EP2343844B1 (zh) |
JP (1) | JP5123403B2 (zh) |
KR (1) | KR101194596B1 (zh) |
CN (1) | CN102118244B (zh) |
TW (1) | TWI427955B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109327716A (zh) * | 2018-10-31 | 2019-02-12 | 北京达佳互联信息技术有限公司 | 延迟控制方法、延迟控制装置和计算机可读存储介质 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8411705B2 (en) * | 2010-01-06 | 2013-04-02 | Lsi Corporation | Three-stage architecture for adaptive clock recovery |
US8462819B2 (en) | 2010-01-06 | 2013-06-11 | Lsi Corporation | Adaptive clock recovery with step-delay pre-compensation |
US8401025B2 (en) * | 2010-04-28 | 2013-03-19 | Lsi Corporation | Windowing technique for adaptive clock recovery and other signal-processing applications |
DE102012214125A1 (de) * | 2012-08-09 | 2014-02-13 | Siemens Aktiengesellschaft | Übertragung eines Ereignissignals |
ITUB20150319A1 (it) * | 2015-05-13 | 2016-11-13 | St Microelectronics Srl | Convertitore di corrente con controllo della corrente sul lato dell'avvolgimento primario e compensazione del ritardo di propagazione |
US10142248B2 (en) * | 2015-09-29 | 2018-11-27 | Huawei Technologies Co., Ltd. | Packet mis-ordering prevention in source routing hitless reroute using inter-packet delay and precompensation |
KR102502236B1 (ko) * | 2017-11-20 | 2023-02-21 | 삼성전자주식회사 | 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법 |
JP7058146B2 (ja) * | 2018-03-02 | 2022-04-21 | シナプティクス インコーポレイテッド | 受信装置及びデータ受信方法 |
US10761561B2 (en) * | 2018-05-25 | 2020-09-01 | Arm Limited | Error checking for primary signal transmitted between first and second clock domains |
CN111182548B (zh) * | 2018-11-09 | 2021-08-31 | 华为技术有限公司 | 伪网络设备识别方法及通信装置 |
CN110618957B (zh) * | 2019-08-30 | 2023-07-28 | 晶晨半导体(上海)股份有限公司 | 接口时序校准方法及装置 |
CN112994819B (zh) * | 2019-12-16 | 2023-02-03 | 华为技术有限公司 | 一种用于时钟同步的消息处理方法、时钟同步方法及装置 |
CN113014352B (zh) * | 2021-05-21 | 2021-09-14 | 北京国科天迅科技有限公司 | 一种基于光纤通道协议的设备时间同步方法及装置 |
CN116032452B (zh) * | 2023-02-27 | 2023-06-30 | 湖南跨线桥航天科技有限公司 | 一种基于源同步信号的时钟相位偏移自动补偿方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1934810A (zh) * | 2004-03-22 | 2007-03-21 | 汤姆森许可贸易公司 | 时间从动设备 |
EP1455473B1 (en) * | 2003-03-07 | 2008-04-30 | Zarlink Semiconductor Limited | Clock Synchronisation over a Packet Network |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396492A (en) * | 1993-04-28 | 1995-03-07 | At&T Corp. | Method and apparatus for adaptive clock recovery |
JPH08316948A (ja) | 1995-05-22 | 1996-11-29 | Mitsubishi Electric Corp | ビット同期回路及びビット同期方法 |
US5822383A (en) | 1995-12-15 | 1998-10-13 | Cisco Technology, Inc. | System and method for maintaining network synchronization utilizing digital phase comparison techniques with synchronous residual time stamps |
EP0876017A1 (en) | 1997-05-02 | 1998-11-04 | Lsi Logic Corporation | Digital clock recovery |
US7106758B2 (en) | 2001-08-03 | 2006-09-12 | Adc Telecommunications, Inc. | Circuit and method for service clock recovery |
US6990109B2 (en) | 2001-10-31 | 2006-01-24 | Adtran, Inc. | Method and apparatus for providing reliable voice and voice-band data transmission over asynchronous transfer mode (ATM) network |
GB2391771A (en) | 2002-08-03 | 2004-02-11 | Zarlink Semiconductor Ltd | Method and apparatus for recovering a reference clock |
KR20040015617A (ko) | 2002-08-13 | 2004-02-19 | 삼성전자주식회사 | 선형 특성을 가지는 위상 보간기를 구비하는 지연동기루프회로 |
WO2004075447A1 (en) | 2003-02-20 | 2004-09-02 | Zarlink Semiconductor Inc. | Alignment of clock domains in packet networks |
US7415044B2 (en) | 2003-08-22 | 2008-08-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Remote synchronization in packet-switched networks |
US7551647B2 (en) | 2004-07-19 | 2009-06-23 | Qvidium Technologies, Inc. | System and method for clock synchronization over packet-switched networks |
JP4935635B2 (ja) | 2007-11-07 | 2012-05-23 | 富士通株式会社 | ネットワーク帯域推定プログラム、ネットワーク帯域推定装置、ネットワーク帯域推定方法および計測装置 |
US8462819B2 (en) | 2010-01-06 | 2013-06-11 | Lsi Corporation | Adaptive clock recovery with step-delay pre-compensation |
-
2010
- 2010-03-23 US US12/729,606 patent/US8462819B2/en not_active Expired - Fee Related
- 2010-12-22 EP EP10015954.0A patent/EP2343844B1/en not_active Not-in-force
- 2010-12-23 TW TW099145638A patent/TWI427955B/zh not_active IP Right Cessation
-
2011
- 2011-01-04 KR KR1020110000364A patent/KR101194596B1/ko not_active IP Right Cessation
- 2011-01-05 CN CN201110000759.6A patent/CN102118244B/zh not_active Expired - Fee Related
- 2011-01-06 JP JP2011000880A patent/JP5123403B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1455473B1 (en) * | 2003-03-07 | 2008-04-30 | Zarlink Semiconductor Limited | Clock Synchronisation over a Packet Network |
CN1934810A (zh) * | 2004-03-22 | 2007-03-21 | 汤姆森许可贸易公司 | 时间从动设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109327716A (zh) * | 2018-10-31 | 2019-02-12 | 北京达佳互联信息技术有限公司 | 延迟控制方法、延迟控制装置和计算机可读存储介质 |
CN109327716B (zh) * | 2018-10-31 | 2020-09-11 | 北京达佳互联信息技术有限公司 | 延迟控制方法、延迟控制装置和计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US20110164630A1 (en) | 2011-07-07 |
TW201203915A (en) | 2012-01-16 |
EP2343844B1 (en) | 2014-06-04 |
EP2343844A1 (en) | 2011-07-13 |
CN102118244A (zh) | 2011-07-06 |
TWI427955B (zh) | 2014-02-21 |
JP5123403B2 (ja) | 2013-01-23 |
US8462819B2 (en) | 2013-06-11 |
JP2011142633A (ja) | 2011-07-21 |
KR101194596B1 (ko) | 2012-10-25 |
KR20110081062A (ko) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102118244B (zh) | 具有步进延迟预补偿的自适应时钟恢复 | |
US8416812B2 (en) | Network timing synchronization systems | |
JP5495323B2 (ja) | ネットワークを介した時刻同期装置 | |
US8427963B2 (en) | Method and system for analyzing and qualifying routes in packet networks | |
US8243759B2 (en) | Clock recovery method over packet switched networks based on network quiet period detection | |
US11552871B2 (en) | Receive-side timestamp accuracy | |
US9491106B2 (en) | Non-intrusive method for synchronizing master and slave clocks of a packet-switched network, and associated synchronization devices | |
KR100813966B1 (ko) | 단방향 지연시간 추정 및 이를 이용한 클럭 동기화 방법 및장치 | |
US20120185721A1 (en) | Multi-rate sampling for network receiving nodes using distributed clock synchronization | |
US12040886B2 (en) | System and method of clock recovery in a packet-compatible network | |
JP6465787B2 (ja) | データ処理装置、デバイス、データ処理方法及びデータ処理プログラム | |
EP2209239B1 (en) | Method and arrangement for adjustment of a clock signal | |
EP1785802A1 (en) | Method for frequency synchronization | |
JP2020195056A (ja) | 時刻同期プログラム,情報処理装置及び時刻同期方法 | |
US9306826B2 (en) | Method and apparatus for estimating queuing delay | |
US8411705B2 (en) | Three-stage architecture for adaptive clock recovery | |
WO2020091798A1 (en) | Available network bandwidth estimation using a one-way-delay noise filter with bump detection | |
EP3461076A1 (en) | Communication device, communication system, communication method, and recording medium having communication program recorded thereon | |
KR100433079B1 (ko) | 입력 데이터 처리 회로 | |
US8401025B2 (en) | Windowing technique for adaptive clock recovery and other signal-processing applications | |
JP2023104245A (ja) | 中継装置 | |
JP5406148B2 (ja) | クロック再生装置、クロック再生方法および制御プログラム | |
JP2006333575A (ja) | 電源脱落検出装置及び電源脱落量算出装置 | |
JP2005252331A (ja) | データ受信装置及びこれに用いるクロック再生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150422 Termination date: 20160105 |
|
EXPY | Termination of patent right or utility model |