KR101175275B1 - 반도체소자의 랜딩플러그콘택 형성 방법 - Google Patents

Abstract

본 발명은 랜딩플러그콘택식각공정의 불균일에 의한 질화막 손실량의 차이와 랜딩플러그콘택 분리를 위한 LPP CMP 공정의 불균일에 의해 웨이퍼내의 불균일을 유발하는 것을 방지할 수 있는 반도체소자의 랜딩플러그콘택 형성 방법을 제공하기 위한 것으로, 본 발명은 평탄화된 층간절연막의 일부를 제거하여 홈을 형성하는 단계, 상기 홈을 채울때까지 전면에 메탈계 하드마스크를 형성하는 단계, 상기 하드마스크질화막이 드러날때까지 상기 메탈계 하드마스크를 평탄화하는 단계, 상기 메탈계 하드마스크와 층간절연막을 선택적으로 식각하여 랜딩플러그오픈지역을 개방시키는 단계, 상기 랜딩플러그오픈지역을 채울때까지 전면에 플러그물질을 형성하는 단계, 및 상기 플러그물질에 대해 플러그분리 공정을 진행하여 랜딩플러그콘택을 형성하는 단계를 포함하고, 상술한 본 발명은 LPC 하드마스크로 사용할 텅스텐막을 플러그분리막위에만 형성시켜서 LPC 식각시에 게이트라인을 모두 오픈시키고, 그 결과로 게이트라인 내의 게이트하드마스크질화막의 편차를 최소화하여 플러그분리공정을 위한 CMP 연마량을 최소화, 균일도를 향상시킨다.

랜딩플러그콘택, 게이트하드마스크질화막, 연마량, CMP

Description

반도체소자의 랜딩플러그콘택 형성 방법{METHOD FOR FORMING LANDING PLUG CONTACT IN SEMICONDUCTOR DEVICE}

도 1a 및 도 1b는 종래기술에 따른 랜딩플러그콘택 형성 방법을 도시한 도면,

도 2는 종래기술에 따른 게이트하드마스크질화막 두께 차이를 보여주는 도면,

도 3은 웨이퍼 내의 식각 불균일도에 의해 유발되어 플러그 분리를 위한 LPP CMP후에 발생하는 웨이퍼내의 CD 불균일을 보여주는 도면,

도 4a 내지 도 4e는 본 발명의 일실시예에 따른 랜딩플러그콘택의 형성 방법을 도시한 도면.

* 도면의 주요 부분에 대한 부호의 설명

31 : 반도체기판 32 : 게이트산화막

33 : 게이트전극 34 : 게이트하드마스크질화막

35 : 층간절연막 36 : 홈

37 : 메탈계하드마스크 40 : 랜딩플러그콘택

본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 반도체소자의 랜딩플러그콘택 형성 방법에 관한 것이다.

반도체소자는 트랜지스터 제조시 랜딩플러그콘택(Landing Plug contact)을 통해 캐패시터 및 비트라인과의 전기적 동작이 가능하게 된다.

도 1a 및 도 1b는 종래기술에 따른 랜딩플러그콘택 형성 방법을 도시한 도면이다.

도 1a에 도시된 바와 같이, 반도체기판(11) 상에 게이트산화막(12), 게이트전극(13) 및 게이트하드마스크질화막(14)의 순서로 적층되는 복수의 게이트라인을 형성하고, 게이트라인 사이를 채울때까지 전면에 층간절연막(15)을 형성한다.

이어서, 질화막에 대해 선택비를 갖는 고선택비슬러리를 사용하여 게이트하드마스크질화막(14)을 연마정지막으로 하여 게이트하드마스크질화막(14)이 드러날때까지 층간절연막(15)의 화학적기계적연마(이하, 'ILD CMP'라고 약칭함)를 진행한다.

이어서, 평탄화된 층간절연막(15) 상에 LPC 하드마스크폴리실리콘(16)을 증착한 후, LPC 마스크 공정과 식각공정, LPC BO USG(17) 증착 및 에치백공정을 진행하여 랜딩플러그콘택이 형성될 지역(이를 '랜딩플러그콘택오픈지역'이라고 약칭함)를 오픈한다.

도 1b에 도시된 바와 같이, 랜딩플러그콘택오픈지역을 채울때까지 전면에 랜딩플러그폴리실리콘(Landing Plug Polysilicon; LPP)을 증착한 후, LPP CMP 공정을 진행하여 랜딩플러그콘택(18) 사이를 서로 분리시킨다. 이러한 공정을 '랜딩플러그 분리 공정'이라고 한다.

그러나, 이러한 자기정렬콘택(Self Aligned Contact; SAC) 공정의 식각공정시에 불가피하게 노출된 지역의 게이트하드마스크질화막의 식각손실이 발생하고, 이로써 콘택마스크에 의해 오픈된 지역(Open area)과 밀폐된 지역(Closed area)간 게이트하드마스크질화막의 두께 차이가 발생한다. 이는 랜딩플러그콘택 분리를 위한 CMP 공정의 연마량을 크게 하여야 하는 원인이 된다.

또한, 이러한 오픈된 지역과 밀폐된 지역간의 게이트하드마스크질화막 두께편차가 웨이퍼내에서 변동(Variation)을 가지고 있어 웨이퍼내의 랜딩플러그콘택 분리를 완전히 확보하기 위해서는 연마량은 더욱 커져야 하는 문제가 있다.

이렇게 CMP 공정의 연마량이 커질 경우에 웨이퍼내의 불균일(Non-uniformity)을 유발하게 되어 후속 공정인 비트라인콘택(BLC) 및 스토리지노드콘택(SNC) 식각시의 자기정렬콘택(SAC) 마진을 감소시키는 문제점을 초래하게 된다.

도 2는 종래기술에 따른 게이트하드마스크질화막 두께 차이를 보여주는 도면이다.

도 3은 웨이퍼 내의 LPC 식각 불균일도에 의해 유발되어 플러그 분리를 위한 LPP CMP후에 발생하는 웨이퍼내의 CD 불균일을 보여주는 도면으로서, 중앙에 비해 에지부분에서 식각손실이 더 큼을 알 수 있다.

본 발명은 상기 종래기술의 문제점을 해결하기 위해 제안된 것으로, 랜딩플러그콘택식각공정의 불균일에 의한 질화막 손실량의 차이와 랜딩플러그콘택 분리를 위한 LPP CMP 공정의 불균일에 의해 웨이퍼내의 불균일을 유발하는 것을 방지할 수 있는 반도체소자의 랜딩플러그콘택 형성 방법을 제공하는데 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 랜딩플러그콘택 형성 방법은 반도체기판 상에 하드마스크질화막을 갖는 게이트라인을 형성하는 단계, 상기 게이트라인 사이를 채울때까지 전면에 층간절연막을 형성하는 단계, 상기 하드드마스크질화막이 드러날때까지 상기 층간절연막을 평탄화하는 단계, 상기 평탄화된 층간절연막의 일부를 제거하여 홈을 형성하는 단계, 상기 홈을 채울때까지 전면에 메탈계 하드마스크를 형성하는 단계, 상기 하드마스크질화막이 드러날때까지 상기 메탈계 하드마스크를 평탄화하는 단계, 상기 메탈계 하드마스크와 층간절연막을 선택적으로 식각하여 랜딩플러그오픈지역을 개방시키는 단계, 상기 랜딩플러그오픈지역을 채울때까지 전면에 플러그물질을 형성하는 단계, 및 상기 플러그물질에 대해 플러그분리 공정을 진행하여 랜딩플러그콘택을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 메탈계 하드마스크는, 텅스텐 또는 TiN으로 형성하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 4a 내지 도 4e는 본 발명의 일실시예에 따른 랜딩플러그콘택의 형성 방법을 도시한 도면이다.

도 4a에 도시된 바와 같이, 반도체기판(31) 상에 게이트산화막(32), 게이트전극(33) 및 게이트하드마스크질화막(34)의 순서로 적층되는 복수의 게이트라인을 형성하고, 게이트라인 사이를 채울때까지 전면에 층간절연막(35)을 형성한다.

이어서, 질화막에 선택비를 갖는 고선택비슬러리(High selectivity slurry)를 사용하여 게이트하드마스크질화막(34)을 연마정지막으로 하여 게이트하드마스크질화막(34)이 드러날때까지 층간절연막(35)의 화학적기계적연마(이하, 'ILD CMP'라고 약칭함)를 진행한다.

상기 ILD CMP 공정시에 질화막과 산화막의 연마선택비가 1:10～1:200가 되는고선택비 슬러리를 사용하여 진행한다.

도 4b에 도시된 바와 같이, 평탄화된 층간절연막(35)의 일부를 제거하여 게이트라인 사이에 홈(36)을 형성한다. 이때, 홈(36)을 형성하기 위해 건식식각 또는 습식식각을 이용하며, 주변의 게이트하드마스크질화막(34)은 선택비가 높아서 층간절연막(35)의 건식식각 및 습식식각시에 식각배리어 역할을 수행한다.

바람직하게, 상기 홈(36)은 100Å～1000Å의 깊이로 형성한다.

도 4c에 도시된 바와 같이, 홈(36)을 채울때까지 전면에 메탈계 하드마스크(37)를 증착한다. 이때, 메탈계 하드마스크(37)는 LPC 하드마스크로 사용하기 위한 것이다. 여기서, 참고로, 종래기술에서는 LPC 하드마스크로 폴리실리콘을 사용하였 다.

바람직하게, 메탈계 하드마스크(37)는 텅스텐막 또는 TiN으로 형성한다.

이어서, 메탈계 하드마스크(37)를 연마하는데 사용하는 슬러리를 이용한 화학적기계적연마(CMP)를 진행하되, 게이트하드마스크질화막(34)을 연마정지막으로 하여 게이트하드마스크질화막(34)이 드러날때까지 진행한다. 바람직하게, 메탈계 하드마스크(37) 연마시 사용하는 슬러리는 산화막과 질화막에 선택비를 갖는 슬러리를 사용한다. 예컨대, 질화막과 메탈계 하드마스크(37)의 연마선택비가 1:10～1:200이 되는 슬러리를 사용하여 연마를 진행한다.

도 4d에 도시된 바와 같이, LPC 마스크 공정과 LPC 식각 공정, LPC BO(Buffer Oxide) USG(38) 증착 및 에치백공정을 진행하여 랜딩플러그콘택이 형성될 지역(39, 이하 '랜딩플러그콘택오픈지역'이라고 약칭함)을 오픈시킨다.

상기 LPC 식각공정시에 랜딩플러그콘택오픈지역에서는 메탈계하드마스크(37), 층간절연막(35)이 식각되고, 나머지 랜딩플러그콘택오픈지역외의 주변지역(이하 '클로즈지역(Close region)'이라고 약칭함)은 LPC 마스크에 덮혀 있다. 여기서, 클로즈지역은 랜딩플러그콘택이 형성되지 않는 지역을 일컫는다.

특히, 상기 LPC 식각공정시 메탈계하드마스크(37) 식각시에는 게이트하드마스크질화막(34)이 선택비가 높아 거의 식각이 되지 않고, 층간절연막(35) 식각시에만 게이트하드마스크질화막(34)의 식각손실이 발생한다. 이로써, 종래 층간절연막(35)만 식각하는 경우보다 게이트하드마스크질화막(34)의 식각손실을 최소화할 수 있다.

도 4e에 도시된 바와 같이, 랜딩플러그콘택오픈지역(39)을 채울때까지 전면에 랜딩플러그폴리실리콘(Landing Plug Polysilicon; LPP)을 증착한 후, LPP CMP 공정을 진행하여 랜딩플러그콘택(40)을 형성하며, 이러한 LPP CMP에 의해 이웃하는 랜딩플러그콘택(40) 사이가 서로 분리된다. 이러한 공정을 '랜딩플러그 분리(Landing plug isolation) 공정'이라고 한다.

여기서, 랜딩플러그콘택(40)이 폴리실리콘인 경우에는 LPP CMP 진행 중간에 메탈계 하드마스크(37)를 미리 제거해주는 공정을 진행하며(도 4e는 메탈계하드마스크를 제거하는 경우임), 다른 예로 랜딩플러그콘택(40)이 텅스텐막인 경우에는 CMP 공정 중간에 메탈계 하드마스크(37)를 제거하지 않아도 된다.

그리고, 랜딩플러그 분리 공정은 CMP 공정외에 에치백으로도 진행할 수 있다.

상술한 실시예에 따르면, LPC 하드마스크로 사용할 텅스텐막을 플러그분리막위에만 형성시켜서 LPC 식각시에 게이트라인을 모두 오픈시키고, 그 결과로 게이트라인 내의 게이트하드마스크질화막의 편차를 최소화하여 플러그분리공정을 위한 CMP 연마량을 최소화, 균일도를 향상시킨다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 LPC 하드마스크로 사용할 텅스텐막을 플러그분리막위에만 형성시켜서 LPC 식각시에 게이트라인을 모두 오픈시키고, 그 결과로 게이트라인 내의 게이트하드마스크질화막의 편차를 최소화하여 플러그분리공정을 위한 CMP 연마량을 최소화, 균일도를 향상시킨다.

Claims (9)

1. 반도체기판 상에 하드마스크질화막을 갖는 게이트라인을 형성하는 단계;

   상기 게이트라인 사이를 채울때까지 전면에 층간절연막을 형성하는 단계;

   상기 하드마스크질화막이 드러날때까지 상기 층간절연막을 평탄화하는 단계;

   상기 평탄화된 층간절연막의 일부를 제거하여 홈을 형성하는 단계;

   상기 홈을 채울때까지 전면에 메탈계 하드마스크를 형성하는 단계;

   상기 하드마스크질화막이 드러날때까지 상기 메탈계 하드마스크를 평탄화하는 단계;

   상기 메탈계 하드마스크와 층간절연막을 선택적으로 식각하여 랜딩플러그오픈지역을 개방시키는 단계;

   상기 랜딩플러그오픈지역을 채울때까지 전면에 플러그물질을 형성하는 단계; 및

   상기 층간절연막이 드러날때까지 플러그분리 공정을 진행하여 랜딩플러그콘택을 형성하는 단계

   를 포함하는 반도체소자의 랜딩플러그콘택 형성 방법.
2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,
3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 홈을 형성하는 단계는,

   건식식각 또는 습식식각으로 진행하는 것을 특징으로 하는 반도체소자의 랜딩플러그콘택 형성 방법.
4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.

   제3항에 있어서,

   상기 홈은, 100Å～1000Å의 깊이로 형성하는 것을 특징으로 하는 반도체소자의 랜딩플러그콘택 형성 방법.
5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 층간절연막을 평탄화시키는 단계는,

   질화막과 산화막의 연마선택비가 1:10～1:200가 되는 고선택비 슬러리를 사용하여 진행하는 것을 특징으로 하는 반도체소자의 랜딩플러그콘택 형성 방법.
6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 메탈계 하드마스크를 평탄화하는 단계는,

   질화막과 메탈계 하드마스크의 연마선택비가 1:10～1:200이 되는 슬러리를 사용하여 진행하는 것을 특징으로 하는 반도체소자의 랜딩플러그콘택 형성 방법.
7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 플러그물질은, 텅스텐 또는 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.
8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.

   제1항에 있어서,

   상기 플러그 분리 공정은,

   화학적기계적연마 또는 에치백으로 진행하는 것을 특징으로 하는 반도체소자의 랜딩플러그콘택 형성 방법.
9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.

   제8항에 있어서,

   상기 플러그 분리 공정시,

   상기 메탈계 하드마스크를 제거하는 것을 특징으로 하는 반도체소자의 랜딩플러그콘택 형성 방법.

Images