KR101170457B1 - 클럭 발생 장치 및 그 방법 - Google Patents

클럭 발생 장치 및 그 방법 Download PDF

Info

Publication number
KR101170457B1
KR101170457B1 KR1020050087613A KR20050087613A KR101170457B1 KR 101170457 B1 KR101170457 B1 KR 101170457B1 KR 1020050087613 A KR1020050087613 A KR 1020050087613A KR 20050087613 A KR20050087613 A KR 20050087613A KR 101170457 B1 KR101170457 B1 KR 101170457B1
Authority
KR
South Korea
Prior art keywords
clock
frequency
operating
reference input
clock frequency
Prior art date
Application number
KR1020050087613A
Other languages
English (en)
Other versions
KR20070033181A (ko
Inventor
황홍기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050087613A priority Critical patent/KR101170457B1/ko
Publication of KR20070033181A publication Critical patent/KR20070033181A/ko
Application granted granted Critical
Publication of KR101170457B1 publication Critical patent/KR101170457B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

클럭 발생 장치 및 그 방법이 개시된다. 본 클럭 발생 방법은 클럭 소스의 기준 입력 클럭 주파수를 생성하는 주파수 발진부, 기준 입력 클럭 주파수를 주파수 튜닝 및 주파수를 가변하여 시스템을 구동시키는 동작 클럭 주파수를 생성하며, 동작 클럭 주파수를 분주하여 기준 입력 클럭 주파수보다 낮은 클럭을 생성하는 클럭 발생부, 및 시스템이 전력 절약 모드인 경우 동작 클럭 주파수를 분주 후 생성된 클럭을 클럭 소스로 출력하고, 정상 동작 모드인 경우 동작 클럭 주파수를 클럭 소스로 출력하는 출력 결정부를 포함하는 것을 특징으로 한다. 이에 의해, 전력 절약 모드에서 소비전력을 절감시킬 수 있다.
Figure R1020050087613
전력 절약, 클럭 발생기, 분주기

Description

클럭 발생 장치 및 그 방법{Clock generating apparatus and method thereof}
도 1은 종래의 클럭 발생 장치에 대한 블럭도,
도 2는 본 발명의 일실시예에 따른 클럭 발생 장치의 블럭도, 그리고
도 3은 본 발명의 일실시예에 따른 클럭 발생 장치의 동작방법을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 주파수 발진부 200: 클럭 발생부
201: PLL 203: 주파수 분주부
205: 클럭 보상부 300: CPU
400: 출력 결정부
본 발명은 클럭 발생 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 기기가 비구동 시 기기로 공급되는 전력을 저감시킬 수 있도록 구조된 클럭 발생 장치 및 그 방법에 관한 것이다.
프린터는 잉크 또는 토너 등을 이용하여 프린터 자체 데이터 또는 프린터에 접속된 컴퓨터에서 송신된 인쇄데이터를 기록용지에 인쇄하여 출력하는 장치이다.
이러한 프린터는 인쇄할 경우만 사용되기 때문에, 전원이 켜져 있는 상태에서 인쇄작업을 수행하지 않게 되면 불필요한 전력소비가 발생한다.
한편, 인쇄작업을 수행하지 않는 경우의 전력소모를 줄이기 위한 방법으로 인쇄작업을 수행할 수 있기 위해 요구되는 일부 요소의 공급 전력보다 낮게 공급하는 전력 절약 모드(Power Save Mode)가 있으나, 이 또한 전력소비가 발생한다.
도 1은 종래의 클럭 발생 장치의 동작을 설명하기 위한 블럭도이다.
도 1을 참조하면, 종래의 클럭 발생 장치는 전원을 공급받은 후에 오실레이터(10)에서 시스템을 구동시키는 동작 주파수 생성을 위해 사용되는 기준 입력 클럭 주파수를 생성한다.
PLL(Phase Locked Loop)(20)은 오실레이터(10)에서 생성된 클럭 주파수를 입력받아 주파수가 흔들리지 않도록 고정하는 주파수 튜닝을 한 후에 프린터를 구동시키는 주파수에 맞도록 주파수를 가변하여 정확한 동작 클럭 주파수를 출력한다.
그리고, MUX(Multiplexer)(30)는 여러 개의 입력 신호 중 어느 하나의 입력신호를 선택하여 출력하는 장치로, 전력 모드에 따라서 PLL(20)에서 출력된 동작 클럭 주파수 및 오실레이터(10)에서 생성된 기준 입력 클럭 주파수 중 어느 하나를 프린터에 클럭 소스로 공급한다.
그리고, 종래의 클럭 발생 장치는 전력 절약 모드에서 대기소비전력 절약을 위한 방법으로 PLL(20)에서 출력된 동작 주파수의 클럭을 접지(GND)시켜 클럭 소스 를 제공하지 않는 방법과, 오실레이터(10)에서 생성된 기준 입력 클럭 주파수를 바로 절전형 기능을 가진 시스템의 클럭 소스로 공급하는 방법이 있다.
그런데, 종래의 클럭 소스를 공급하지 않거나 기준 입력 클럭 주파수를 시스템의 클럭 소스로 바로 사용하는 방법에서는 소비 전력 절감을 위해 기준 입력 클럭 주파수보다 낮은 클럭 주파수가 시스템의 클럭 소스로 요구된다.
즉, 대기 상태에서 전력을 비효율적으로 사용함에 따라서 발생한 불필요한 전력소비를 줄일 수 있다.
따라서, 본 발명의 목적은, 시스템의 클럭 소스 생성을 위해 이용되는 기준 입력 주파수의 클럭 보다 낮은 주파수 클럭을 생성하여 전력 절약 모드에서 소비전력을 절감하는 구조의 클럭 발생 장치 및 그 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 클럭 발생 방법은 클럭 소스의 기준 입력 클럭 주파수를 생성하는 단계, 기준 입력 클럭 주파수를 주파수 튜닝 및 주파수 가변 후 시스템을 구동시키는 동작 클럭 주파수를 출력하는 단계, 출력된 동작 클럭 주파수를 기준 입력 클럭 주파수보다 낮도록 분주하는 단계, 및 시스템이 전력 절약 모드인 경우 동작 클럭 주파수를 분주하여 생성된 클럭을 클럭 소스로 출력하고, 정상 동작 모드인 경우 동작 클럭 주파수를 클럭 소스로 출력하는 단계를 포함한다.
바람직하게는, 동작 클럭 주파수를 분주하여 생성된 클럭의 한 주기에 대한 온(on) 신호의 시간의 비를 조정하여 클럭을 보상하는 단계를 더 포함한다.
여기서, 기준 입력 클럭 주파수는 오실레이터(Oscillator) 및 크리스탈(X-Tal) 등에 의해서 생성된다.
한편, 본 발명의 클럭 발생 장치는, 기준 입력 클럭 주파수를 생성하는 주파수 발진부(100)와, 정확한 동작 클럭 주파수 생성을 위해 주파수 튜닝 및 주파수를 가변하는 PLL(201)과, PLL(201)에서 출력된 클럭보다 낮고 주파수 발진부(100)에서 생성된 기준 입력 클럭 주파수보다 낮은 클럭을 생성하는 주파수 분주부(203)와, 주파수 분주부(203)에서 생성된 클럭의 듀티를 조정하여 클럭을 보상하는 클럭 보상부(clock compensator)(205)와, 시스템 구성 요소의 전반적 제어 및 전력 모드를 결정하는 CPU(300)와 결정된 전력 모드에 따라서 클럭 발생부(200)에서 출력된 클럭을 시스템의 클럭 소스로 공급하는 출력 결정부(400)를 구비한다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명의 일실시예에 따른 클럭 발생 장치에 대한 블럭도이다.
도 2를 참조하면, 본 발명에 따른 클럭 발생 장치는 주파수 발진부(100), 클럭 발생부(200), CPU(300) 및 출력 결정부(400)를 구비한다.
먼저, 주파수 발진부(100)는 전원이 인가되면 시스템의 클럭 소스 생성을 위해 기준 입력 클럭 주파수를 생성한다. 여기서, 주파수 발진을 위해 크리스탈, 오실레이터 등이 이용된다.
클럭 발생부(200)는 PLL(201), 주파수 분주부(203) 및 클럭 보상부(205)를 포함하며, 주파수 발진부(100)에서 생성한 기준 입력 클럭 주파수를 입력받아 시스 템의 클럭 소스로 공급하기 위한 클럭을 생성한다.
그리고, PLL(201)은 기준 입력 클럭 주파수를 주파수 튜닝 및 주파수 가변 후 시스템을 구동시키는 동작 클럭 주파수를 생성한다.
주파수 분주부(203)는 PLL(201)에서 생성된 동작 클럭 주파수를 분주시켜 기준 입력 클럭 주파수보다 낮고, PLL(201)에서 생성된 동작 클럭 주파수보다 낮은 주파수의 클럭을 생성한다. 여기서, 주파수 분주부(203)에는 카운터(counter)와 플립플롭(flipflop)등이 이용된다.
클럭 보상부(205)는 주파수 분주부(203)에서 주파수 분주에 의해 바뀐 클럭의 듀티를 조정하여 클럭을 보상한다. 다시 말해서, 주파수 분주 후에 생성된 클럭은 전체 파형의 한 주기에 대한 온(on) 신호의 시간의 비를 의미하는 듀티비가 바뀌므로 일정한 듀티비를 갖도록 클럭이 온(on)되는 시간을 조정하여 클럭의 동기를 맞추어 준다.
CPU(300)는 시스템 구성 요소의 전반적인 제어를 한다. 특히, 시스템의 클럭 소스를 생성하는 클럭 발생부(400)의 제어 및 전력 모드를 결정한다. CPU(300)와 다른 장치 사이의 인터페이스를 제공하는 SFR(Special Function Register)의 DMU(Device Management Unit) 제어기에 의해서 클럭을 제어한다. 그리고 DMU 제어기 패킷의 마지막 비트가 0으로 설정되면 전력 절약 모드이고, 0이 아닌 값으로 설정되면 정상 동작 모드이다.
출력 결정부(400)는 CPU(300)로부터 입력받은 전력 모드에 따라서 시스템에 공급될 클럭 소스를 출력한다. 출력 결정부(400)는 정상 동작 모드인 경우 PLL(201)에서 생성된 클럭을 시스템의 클럭 소스로 출력하고, 전력 절약 모드인 경우 주파수 분주부(203)와 클럭 보상부(205)를 통해 생성된 클럭을 시스템의 클럭 소스로 출력한다.
시스템은 프린터, 컴퓨터 등과 같이 전력 절약 기능을 제공하는 전자 기기가 될 수 있다.
도 3은 본 발명의 일실시예에 따른 클럭 발생 장치에 대한 동작방법을 설명하기 위한 흐름도이다.
도 3을 참조하면, 먼저 시스템의 클럭 소스 생성을 위한 기준 입력 클럭 주파수를 생성한다(S301). 여기서 기준 입력 클럭 주파수 생성을 위해 크리스탈과 오실레이터 등이 사용된다.
그리고, 기준 입력 클럭 주파수를 입력받아 시스템을 구동시키기 위한 동작 주파수를 생성한다(S303).
이어, 동작 주파수를 분주하여 낮은 클럭 주파수를 생성한다(S305). 여기서, 생성된 클럭 주파수는 기준 입력 클럭 주파수보다 낮고 동작 주파수보다 낮다.
그리고, 동작 주파수 분주를 통해 생성된 클럭은 전체 파형의 한 주기에 대한 온(on) 신호의 시간의 비를 의미하는 듀티비가 바뀌므로 일정한 듀티비를 갖도록 클럭이 온(on)되는 시간을 조정한다. 즉, 한 주기 내에서 온(on), 오프(off) 신호의 비를 조정하여 클럭을 보상한다(S307).
이어, 클럭 제어를 수행하는 DMU 제어기 패킷의 마지막 비트 값이 0으로 설정되었는지의 여부에 따라서 전력 모드는 전력 절약 모드와 정상 동작 모드로 구분 되고, 전력 모드에 따라서 시스템의 클럭 소스를 출력한다(S309).
즉, 정상 동작 모드인 경우 S303 단계에서 생성된 동작 클럭 주파수를 시스템의 클럭 소스로 출력하고, 전력 절약 모드인 경우 S305 단계에서 동작 클럭 주파수를 분주하여 생성된 클럭을 한 주기 내에서 일정한 듀티비를 갖도록 클럭 보상을 하여 시스템의 클럭 소스로 출력한다.
이상 설명한 바와 같이, 본 발명에 따르면, 시스템을 구동시키는 동작 클럭 주파수의 분주 및 클럭 보상을 통해 클럭 소스의 기준 입력 클럭 주파수보다 낮은 주파수를 생성함에 따라서 전력 절약 모드에서 소비전력을 절감시킬 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (5)

  1. 시스템의 전력 모드에 따라 상이한 클럭 소스를 제공하는 클럭 발생 장치에 있어서,
    상기 클럭 소스의 기준 입력 클럭 주파수를 생성하는 주파수 발진부;
    상기 기준 입력 클럭 주파수를 주파수 튜닝 및 주파수를 가변하여 상기 시스템을 구동시키는 동작 클럭 주파수를 생성하며, 상기 동작 클럭 주파수를 분주하여 상기 기준 입력 클럭 주파수보다 낮은 클럭을 생성하는 클럭 발생부; 및
    상기 시스템이 전력 절약 모드인 경우 상기 동작 클럭 주파수를 분주 후 생성된 클럭을 상기 클럭 소스로 출력하고, 정상 동작 모드인 경우 상기 동작 클럭 주파수를 상기 클럭 소스로 출력하는 출력 결정부;를 포함하며,
    상기 클럭 발생부는, 상기 동작 클럭 주파수를 분주 후 생성된 클럭의 한 주기에 대한 온(on) 신호의 시간의 비를 조정하여 클럭을 보상하는 클럭 보상부(clock compensator);를 더 포함하는 것을 특징으로 하는 클럭 발생 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 주파수 발진부는, 오실레이터(Oscillator) 및 크리스탈(X-Tal) 중 어느 하나인 것을 특징으로 하는 클럭 발생 장치.
  4. 시스템의 전력 모드에 따라 상이한 클럭 소스를 제공하는 클럭 발생 방법에 있어서,
    상기 클럭 소스의 기준 입력 클럭 주파수를 생성하는 단계;
    상기 기준 입력 클럭 주파수를 주파수 튜닝 및 주파수 가변 후 상기 시스템을 구동시키는 동작 클럭 주파수를 출력하는 단계;
    출력된 상기 동작 클럭 주파수를 상기 기준 입력 클럭 주파수보다 낮도록 분주하는 단계;
    상기 시스템이 전력 절약 모드인 경우 상기 동작 클럭 주파수를 분주하여 생성된 클럭을 상기 클럭 소스로 출력하고, 정상 동작 모드인 경우 상기 동작 클럭 주파수를 상기 클럭 소스로 출력하는 단계;를 포함하며,
    분주된 상기 동작 클럭 주파수의 한 주기에 대한 온(on) 신호의 시간의 비를 조정하여 클럭을 보상하는 단계;를 더 포함하는 것을 특징으로 하는 클럭 발생 방법.
  5. 삭제
KR1020050087613A 2005-09-21 2005-09-21 클럭 발생 장치 및 그 방법 KR101170457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050087613A KR101170457B1 (ko) 2005-09-21 2005-09-21 클럭 발생 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050087613A KR101170457B1 (ko) 2005-09-21 2005-09-21 클럭 발생 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20070033181A KR20070033181A (ko) 2007-03-26
KR101170457B1 true KR101170457B1 (ko) 2012-08-07

Family

ID=41560741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087613A KR101170457B1 (ko) 2005-09-21 2005-09-21 클럭 발생 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101170457B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101881019B1 (ko) 2011-10-26 2018-07-24 삼성전자 주식회사 휴대 단말기의 전원절약 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163031A (ja) * 2000-11-28 2002-06-07 Matsushita Electric Ind Co Ltd クロック供給装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163031A (ja) * 2000-11-28 2002-06-07 Matsushita Electric Ind Co Ltd クロック供給装置

Also Published As

Publication number Publication date
KR20070033181A (ko) 2007-03-26

Similar Documents

Publication Publication Date Title
US7047434B2 (en) Data transfer control device and electronic equipment
USRE42293E1 (en) System and method for optimizing clock speed generation in a computer
US7921318B2 (en) Techniques for integrated circuit clock management using pulse skipping
US20090213125A1 (en) Image processing apparatus
US8612794B2 (en) Clock signal generating device and electronic device
JP2005085164A (ja) マルチプロセッサシステムの制御方法およびマルチプロセッサシステム
JP4402641B2 (ja) クロック供給装置及びその制御方法
US11403399B2 (en) Information processing apparatus capable of detecting software tampering and control method therefor
KR101170457B1 (ko) 클럭 발생 장치 및 그 방법
JP2006285823A (ja) 半導体集積回路
JP5121010B2 (ja) 画像形成装置
US5936473A (en) Clock generator in which external oscillator is disabled after internal PLL becomes locked
US20100301907A1 (en) System and method for secure real time clocks
US7596166B2 (en) Integrated circuit device including a spectrum spread clock generator, method for controlling the device, and ink-jet recording apparatus including the device
JP3227316B2 (ja) 電子写真装置
JP5643946B2 (ja) 複数のインターフェースユニットを有する装置
JP6410538B2 (ja) 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。
JP5056886B2 (ja) クロック信号生成装置及び電子装置
US20050028020A1 (en) Spread spectrum clocking for data transfer bus loading
JP4622723B2 (ja) クロック信号供給装置、印刷装置及びクロック信号供給プログラム
JP5645158B2 (ja) 集積回路
JP2009143077A (ja) プリンタコントローラ、プリンタ、複合機
JP2006224520A (ja) 印刷装置のコントローラ
JP2002209092A (ja) プリンタ用に水平解像度を変換するシステムと方法
KR100334777B1 (ko) 이동통신 단말기의 주파수 합성부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee