KR101165661B1 - 디지털 송신 링크에서의 데이터 수신 방법 및 장치 - Google Patents

디지털 송신 링크에서의 데이터 수신 방법 및 장치 Download PDF

Info

Publication number
KR101165661B1
KR101165661B1 KR1020050123139A KR20050123139A KR101165661B1 KR 101165661 B1 KR101165661 B1 KR 101165661B1 KR 1020050123139 A KR1020050123139 A KR 1020050123139A KR 20050123139 A KR20050123139 A KR 20050123139A KR 101165661 B1 KR101165661 B1 KR 101165661B1
Authority
KR
South Korea
Prior art keywords
symbol
stream
phase
reliable
current
Prior art date
Application number
KR1020050123139A
Other languages
English (en)
Other versions
KR20060093002A (ko
Inventor
알렉산더 줄리안 에글리트
Original Assignee
타미라스 퍼 피티이. 엘티디., 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타미라스 퍼 피티이. 엘티디., 엘엘씨 filed Critical 타미라스 퍼 피티이. 엘티디., 엘엘씨
Publication of KR20060093002A publication Critical patent/KR20060093002A/ko
Application granted granted Critical
Publication of KR101165661B1 publication Critical patent/KR101165661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

오버샘플링된 시퀀스 검출기가 샘플링된 데이터에 대해 동작하며, 샘플링된 데이터의 검출 신뢰도를 트래킹한다. 검출기는 여러 다른 샘플링 페이즈에 대하여 샘플 시퀀스들을 개별적으로 분석하고, 그후 가장 신뢰도높은 검출을 가능하게 하는 한개의 샘플 시퀀스를 추출한다. 여러 다른 샘플링 페이즈에 대해, 검출기는 단순한 심벌 단위 검출의 발전을 위해, 룩-비하인드 및 룩-어헤드 정보의 일부 양을 검사한다. 오버샘플링된 정보는 검출 성능의 추가적 개선에 사용된다.

Description

디지털 송신 링크에서의 데이터 수신 방법 및 장치{METHOD AND APPARATUS FOR RECEPTION OF DATA OVER DIGITAL TRANSMISSION LINK}
도 1은 본 발명의 한 실시예에 따라, 디지털 송신 링크 상에서 데이터의 수신을 위한 방법 및 시스템을 제시하는 블록도표.
도 2는 본 발명의 한 실시예에 따라, 디지털 송신 링크 상에서 데이터의 수신을 위한 방법에 대한 순서도.
도 3은 본 발명의 한 실시예에 따라, 데이터 검출기를 제시하는 블록도표.
도 4는 본 발명의 한 실시예에 따라, 패턴 분석기를 제시하는 블록도표.
도 5는 본 발명의 한 실시예에 따라, 패턴 분석기 소자를 제시하는 블록도표.
도 6은 본 발명의 한 실시예에 따라, 탄성 버퍼를 제시하는 블록도표.
도 7은 본 발명의 한 실시예에 따라, 스트림 스위처를 제시하는 블록도표.
도 8은 본 발명의 한 실시예에 따라, 탄성 버퍼 컨트롤러를 제시하는 블록도표.
도 9는 발명의 한 실시예 구현에 사용되는 일례의 컴퓨터 시스템의 블록도표.
본 발명은 아날로그 및 디지털 송신 링크 상에서의 데이터 수신에 관한 발명으로서, 특히, 결정론적 및 비-결정론적 지터의 존재 하에서 견고한 동작을 제공하는 수신기에 관한 발명이다.
고속 디지털 통신은 날로 중요한 기술이 되고 있다. 다수의 아날로그 통신 링크들이, 신뢰성, 링크 품질 (예컨데, 낮은 비트 에러 레이트 (BER)), 사용의 편이성, 그리고 저렴한 비용을 제공하는 고속 시리얼 링크로 바뀌고 있다.
예를 들어, 현대의 컴퓨터 디스플레이와 고-화질 텔레비전(HDTV) 디스플레이는 디지털 비쥬얼 인터페이스(DVI) 및 고화질 멀티미디어 인터페이스(HDMI)와 같은 산업 표준을 바탕으로 한 고속 시리얼 링크들을 자주 이용하고 있다. 이러한 링크들에 대한 전체 데이터 속도는 일반적으로 기가비트/초 범위이다. 가령, DVI 링크 보드 속도는 5 기가보드에 달하며, 여러 판매자들이 무시할 수 없는 마진만큼 이 한도를 넘는 제품들을 제공하고 있다.
또다른 예로는, 컴퓨터 시스템의 기억 장치들을 연결하기 위한 시리얼 고급 기술 부착(ATA; Advanced Technology Attachment) 인터페이스가 있다. 이 장치는 약 2기가비트/초 이상의 데이터 속도를 요구한다.
그외 다른 예로는 10-기가비트 이더넷(10GBASE-T) 표준과 기가비트 이더넷(가령, 1000Base-T)같은 고속 로컬 영역 네트워크(LAN) 애플리케이션이 있다.
이들 및 이와 유사한 예들을 뒷받침하는 링크들은 여러가지 공통 요건들을 가진다. 이들은 고속 동작을 필요로하며, 실질적인 결정론적 또는 비결정론적 데이터 지터들을 감내하는 능력, 실질적인 주파수 오프셋 및/또는 주파수 변조(FM)을 감내하는 능력, 양호한 유효 BER, 작은 수평 아이 오프닝(small horizontal eye openings)으로 동작하는 능력(가령, 0.4 단위 구간(UI) 아이 폭 사양은 드물지 않음), 높은 트래킹 대역폭, 고속 페이즈(phase) 획득, 그리고 양호한 트래킹 범위 등등을 필요로한다.
이러한 고속 시리얼 링크용 수신기의 한가지 대중적인 구현은 '양호한' 샘플 스트림들을 선택하기 위해 소위 "페이즈 피킹(Phase Picking)"과 조합된 수신기 데이터 오버샘플링을 바탕으로 한다. 공통 DVI 링크 구현은 L=3의 오버샘플링 팩터를 이용하며, 데이터 샘플링은 임의의 페이즈 트래킹(phase tracking)없이 실행되는 것이 잦은 편이다. 오버샘플링된 데이터 스트림이 가용할 경우, 페이즈 피커(phase picker)는 최적 샘플 선택을 위해 일부 종류의 페이즈 트래킹 접근법(예컨데, 트랜지션 페이즈 평균)을 이용하여 L개의 샘플들 중 한 샘플을 유지시킨다.
이러한 기술이 비교적 간단하고 저렴하지만, 다양한 문제점을 내포하고 있다. 가령, 오늘날 이용되는 일부 라인 코드들은 매우 넓은 주파수 스펙트럼을 가진다 (즉, 실행 길이 (run-length) (d,k)-제약이 불량하다). 이 문제점은 1 내지 14개의 심볼들로부터 이어질 수 있는 DVI/HDMI 링크의 경우 특히 첨예하게 나타난다. 안정성과 견고성 때문에, 페이즈 피커들은 비교적 좁은 트래킹 대역폭으로 동작하여야 한다. 이러한 접근법의 근간은 오버샘플링된 데이터에 존재하는 결정론적 지터를 트래킹할 수 없다는 점에 있다. 좁은 트래킹 대역폭은 또한 속도 설정시 제한을 야기하며, 불량한 트랜지언트 성능을 일으키고, 가끔은 캡처 범위를 좁게 한다.
페이즈 피킹 접근법의 한가지 기본적인 문제점은 검출 프로세스에서 가용한 모든 오버샘플링 데이터를 이용하는 것이 불가능하다는 점이다. 공통 페이즈 피커 구현들은 각 심벌에 대한 L-1개의 샘플들을 단순히 폐기하여, L개의 수신 샘플 중에서 단 하나만을 유지시킨다. 그러므로, 오버샘플링된 데이터는 페이즈 트래킹에만 사용되고 데이터 검출에는 사용되지 않는다. 따라서, 페이즈 피커는 디코딩되고 있는 심벌에 관한 유용한 정보를 지닌 다수의 데이터 샘플들을 폐기한다. 공통 DVI/HDMI 구현에서, 수신기에 가용한 정보의 약 2/3를 단순하게 폐기한다.
가령, 링크가 짧은 고품질 차폐 트위스트 페어(STP)(short high-quality Shielded Twisted Pair) 케이블을 이용하는 경우와 같이, 데이터 속도가 보통이고 아이 오프닝이 적절하다면, 이러한 페이즈 피킹 접근법에 의해 유발되는 손실은 감내할 수 있는 수준이며, 저렴한 수신기 구현을 가능하게 한다. 그러나, 데이터 속도가 증가하고/하거나 가령, 비차폐 트위스트 페어(Unshielded Twisted Pair: UTP) 케이블 같은 더 길거나 더 낮은 품질의 케이블이 사용될 경우, 가용 아이 폭은 더 작아지며, 수신기 성능은 급속하게 저하된다.
예를 들어, 이러한 전통적인 페이즈-평균의 페이즈 피커는 데이터 심벌들을 신뢰성있게 검출하기 위해 2개의 샘플링 구간들보다 큰 아이 오프닝을 필요로한다. L = 3 의 샘플들을 이용하는 공통 구현에서, 이는 페이즈 피킹으로 인한 데이터 오류를 피해야 할 경우 아이 폭이 0.7UI 이상이어야 함을 의미한다. 이러한 제한사항은 저속 및/또는 짧은 송신 거리에서 수용가능하지만, 높은 데이터 속도에서는 비용이 크게 증가하며, 비교적 고가의 프리-엠퍼시스 기술(pre-emphasis techniques)과 양호한 등화(equalization)를 요구하는 경우가 자주 있다.
추가적으로, 여러가지의 전통적 페이즈 피킹 접근법들은 일반적으로 샘플들의 병렬 처리에 용이한 방법을 제공하지 못하기 때문에, 고속 및/또는 높은 오버샘플링 팩터에서 구현하기가 용이하지 않다. 수신기 구현 측면에서 볼 때, 수신기 복잡도가 오버샘플링 팩터에 선형으로 좌우되는 것이 바람직하며, 따라서, 더 좁은 아이 사양을 제공하는 것이 바람직하다. 기존의 여러 페이즈 피킹 방법들은 이러한 복잡도의 선형 증가를 보이지 못하며, 대신에, 오버샘플링 팩터의 제곱이나 그 이상의 값으로 증가한다.
당 분야에 잘 알려진 대안의 종류의 수신기들은 소위 "다수 보팅(Majority Voting)" 오버샘플링 수신기에 의해 표현된다. 이 기술은 저속 링크용으로 과거에 폭넓게 사용되었으며, 데이터의 선형 및 비선형 필터링을 제공하여, 0.9UI 이상의 아이 오프닝같은 양호한 아이 오프닝이 가용할 경우 링크의 견고성과 BER을 개선시키는 경우가 자주 있다. 이러한 수신기들은 또한 저렴하여, 과거에 그 대중적 인기의 원인이 되었다. 그러나 오늘날의 고속 시리얼 링크에서처럼 아이 오프닝이 수축하기 시작하면, 이러한 다수 보팅 수신기의 성능은 만족스럽지 못하게 변한다. 더우기, 이러한 수신기는 고주파수 오프셋 및 주파수 변조를 가진 데이터 스트림을 취급하거나 높은 비-결정론적 지터를 가진 데이터 스트림을 취급하는 데 어려움이 있다.
(CDR로서 알려진) 전통적인 "아날로그" 클럭 및 데이터 복원 기술에 비해, 디지털 도메인에서의 데이터 검출 및 페이즈 트래킹은 여러 다른 제작 공정 간에 포터빌러티(portability)의 장점, 간단한 설계, 그리고 저렴한 비용 등의 장점을 가진다. 추가적으로, 아날로그 구현용으로 가용하지 않은 여러가지 비선형 검출 및/또는 필터링 방법들이 디지털 도메인에서 구현할 땐 저렴한 비용으로 이루어진다. 더우기, 종래의 아날로그 CDR이 양호한 페이즈 트래킹 성능을 제공함에도 불구하고, 데이터 검출 개선에는 거의 기여하지 않으며, 대부분의 아날로그 CDR은 심벌 당 단 한개의 샘플을 취하는 데이터 검출용의 간단한 샘플러를 가진다. 따라서, 높은 결정론적 지터로 인한 실질적인 아이 클로저(eye closure)가 존재할 경우, 아날로그 CDR 성능이 만족스럽지 못하게 된다.
일반적으로, 최대 아이 오프닝 높이 지점에서 모든 심벌이 검출(즉, 샘플링)될 경우 최상의 수신기 동작 성능을 얻을 수 있다. 그러나, 이러한 샘플링 지점은 찾아내기 어렵고 가끔씩은 불가능하기까지 하다. '최적의' 샘플링 포인트를 결정하기 위해, 수신기는 안내를 위한 데이터 트랜지션을 참조한다. 그러나, 이러한 데이터 트랜지션은 심벌 경계에서 제대로 발생하지 않는다. 그 위치는 (이전 심볼들의 히스토리에 의해 결정되는 인터-심볼 간섭(ISI)에 의해 초래되는) 결정론적 지터, (클록 발생기 페이즈 잡음, 진폭 및 시간 오프셋에서 발생하는 샘플러에 의한 신호의 부정확한 슬라이싱, 누산 및 멀티-누산 채널 잡음 등과 같은) 전송 시스템의 여러 소자들에서의 잡음에 의해 유도되는 비결정론적 지터, 크로스토크-유도 지터, 그리고 이러한 링크에 자주 나타나는 주파수 오프셋 및 주파수 변조에 의해 영향을 받는다. 추가적으로, 링크는 수신을 추가적으로 복잡하게 하는 비선형 왜곡으로부터 골치를 앓는다.
트랜지션들의 위치가 현 심벌에 대한 최적 샘플링 지점에 관해 신뢰할만한 정보를 제공하지 않을 수 있기 때문에, 수신기는 수용가능한 샘플링 페이즈에 도달하기 위해 트랜지션들의 관측으로부터 도출한 샘플링 페이즈 정보를 필터링하려 시도할 수 있다. 가령, 여러가지 기존 구현들은 잡음 억제 성질을 가진 일부 비선형 필터(가령, 메디안 필터(median filter))나 저역 통과 전달 특성을 가진 선형 필터를 적용한다. 그러나, 이러한 방법으로 얻은 샘플링 페이즈 위치는 심벌 단위로 최적이 아닌 경우가 많다. 이는 순수한 비결정론적 페이즈 잡음 및 주파수 오프셋으로부터 (ISI 및 크로스토크와 같은) 결정론적 요소들을 분리시키는 것이 어렵기 때문이다. 비결정론적 페이즈 잡음은 필터링(억제)되어야 하지만, 결정론적 부분과 주파수 오프셋은 양호한 수신기 성능을 제공하기 위해 트래킹되어야 한다. 필터링 접근법은 이러한 구별을 행하지 못하는 경우가 많고 따라서 전체 검출 성능이 저하된다.
피드백 검출 기법과 결정 피드백 등화(Decision Feedback Equalization; DFE)와, 비터비 알고리즘(Viterbi Algorithm; VA) 및 그 변형을 기반으로 한 시퀀스 검출 방법같은 성능 개선 시도 방법에는 여러가지가 공지되어 있다. 이러한 접근법들은 잘 동작하며, ISI 및 그외 다른 결정론적 요소들을 잘 설명하며, 따라서, (비결정론적 부분과 주파수 오프셋만을 처리하면 되기 때문에) 샘플링 페이즈 트래킹 작업을 단순화하고 전체 성능을 개선시킨다. 그러나, 시퀀스-검출 기반 방법들은 구현이 복잡하고 비용이 비싼 경우가 많으며, 일반적으로 멀티비트 샘플링(즉, 아날로그-디지털 변환 (ADC))을 필요로하고 심벌 단위의 방대한 연산을 필요로한다. 데이터 속도가 기가비트/초 범위에 접근하기 시작하면, 시퀀스 검출기들은 급속하게 실용적이지 못하게 된다. 저속에서도, VD(비터비 디코딩)와 DFE 기반 수신기들은 구현하기 너무 비싸다.
따라서, 기존 페이즈 피커들, "다수 보팅(Majority Voting)", 그리고 아날로 그 CDR 수신기를 괴롭히는 문제점들로부터 해방되도록, 오버샘플링된 데이터 수신으로 데이터 수신기를 구축하는 단순하면서도 효율적인 방식이 필요하다.
샘플링된 데이터에 대하여 동작하는 오버샘플링된 시퀀스 검출기가 공개된다. 이 검출기는 샘플링된 데이터의 검출 신뢰도를 트래킹하는 신규한 기법을 바탕으로 한다. 이 검출기는 여러 다른 샘플링 페이즈(sampling phases)에 대해 샘플 시퀀스들을 분석하여, 가장 신뢰도 높은 검출을 가능하게 하는 한가지 샘플 시퀀스를 추출한다. 여러 다른 샘플링 페이즈에 대하여, 검출기는 룩-비하인드 및 룩-어헤드 정보의 일부분을 검사하여, 간단한 심벌 단위 검출에 의한 개선을 구현한다. 추가적으로, 오버샘플링된 정보는 검출 성능을 추가적으로 개선시키는 데 사용된다.
본 발명은 첨부한 도면에서 제한이 아닌 예로서 도시되며, 그 도면에서, 동일한 참조부호는 동일한 엘리먼트를 나타낸다.
다음으로, 본 발명의 특정한 실시예에 대한 참조가 상세히 행해질 것이며, 그의 예들은 첨부한 도면에 도시되어 있다. 본 발명이 특정한 실시예와 관련하여 설명될 것이지만, 설명된 실시예로 본 발명을 제한하도록 의도되지 않음을 이해할 것이다. 이와 대조적으로, 첨부한 청구항에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 포함될 수 있는 바와 같은 대안물, 변형물, 및 등가물을 커버링하도록 의도된다.
오버샘플링된 데이터가 디지털 송신 링크 상에서 전송될 때, 결정론적 지터 및 비-결정론적 지터의 존재 하에서 견고한 동작을 제공하는 디지털 수신기를 이용하는 것이 바람직하다. ISI로 인해, 오버샘플링된 데이터가 비트 당 두개 이상의 샘플을 반복함에도 불구하고(가령, L=3인 일례의 오버샘플링 팩터를 이용하여 3배), 비트 값 b는 완전히 반복된 샘플 시퀀스 bbb로 수신기에 도달하지 않을 수 있지만, 대신에, b와 같지 않은 샘플 시퀀스의 값들을 포함할 수 있다. 예를 들어, 0의 비트 값은 000으로 명확하게 도달할 수 있고, 또는, 지터에 따라, 001, 100, 101, 또는 이들의 조합으로 도달할 수 있다. 따라서, 심벌을 이의없을 정도로 명확하게 표시하지 못하는 다수의 샘플들로부터 심벌을 추출하는 것이 필요하다.
상술한 바와 같이, 한가지 명백한 접근법은 샘플들의 다수 보트(majority vote)를 이용하는 것이다. 불행하게도, 샘플들의 송신 스트림에서 심벌 경계를 알고 있다고 가정하지만 이 역시 결정하고 트래킹할 할 사항이기 때문에, 이는 여러 경우에 잘 들어맞지 않는다. 또다른 접근법은, 트랜지션을 점검함으로써, 및 일부 사례에서는 트래킹 루프를 구현함으로써 신호의 페이즈를 트래킹한다. 그러나, 페이즈 트래킹(phase tracking)은 이상적 샘플링 위치(심벌 경계에 대한 샘플링 클럭의 위치)에 영향을 미치는 비-결정론적 지터로부터 생기고 따라서 트래킹되어야 하는 페이즈 편이(phase shift)들과, 이상적 샘플링 위치에 영향을 미치지 않고 트래킹될 필요가 없는 채널 메모리로 인한 페이즈 편이 사이를 구별하지 못한다. 페이즈 트래킹에 대한 한가지 변형은, ISI로 인한 경계 시프트가 고속 처리 과정으로서, 트래킹 루프의 대역폭보다 큰 속도로 발생한다는 관측을 기반으로 하여, 트래킹 루프의 대역폭을 수정함으로서 채널의 변화에 트래킹 루프를 조밀화시키려는 시도를 포함한다. 제너레이터 주파수나 무선 링크 도플러 효과에 관계된 문제점들과 같은 저주파수 불안정성을 처리할 때 이 접근법이 잘 동작하지만, 페이즈 록 루프(PLL) 및 슬라이서에 의해 야기되는 케이블 크로스토크 및 고주파수 지터로 인한 폭넓은 잡음 스펙트럼들은 페이즈 트래커(phase tracker)의 성능을 제한한다. 따라서, 수신기들의 성능을 개선시키는 것이 바람직하다.
도 1은 본 발명의 한 실시예에 따라, 디지털 송신 링크 상에서 데이터를 수신하는 방법 및 시스템을 제시한다. 송신기(51)는 채널(52)을 통해 샘플링된 데이터를 송신한다. 오버샘플링된 시퀀스 검출기(100)(이하 "수신기"라고도 함)는 송신 신호를 수신하고 디코딩한다. 검출기(100)는 데이터의 최적 샘플링 페이즈를 트래킹하는 대신에, 샘플링된 데이터의 검출 신뢰도를 트래킹하는 것을 기반으로 한다. 제한사항이 아니라 단지 설명을 위해, 이진 알파벳을 이용하는 링크를 가진 한개 이상의 실시예들이 개시되며, 여기서, 각각의 심벌은 두 값 중 한가지 값을 가정하고, 즉, +1과 -1, 또는, 0과 1 중 한가지 값을 가정한다. 따라서, 한개 이상의 실시예들은 샘플 당 한개의 비트의 속도로 동작하며, 오버샘플링 팩터는 낮은 값으로 유지되고 여러 경우에 두개 및 4개의 샘플들 사이의 값일 수 있다. 그러나, 이는 개시된 실시예들의 동작을 위해서 필요한 조건이 아니며, 본 발명은 더 많은 복합(즉, 이진이 아닌) 알파벳을 가진 링크에도 마찬가지로 적용할 수 있다. 2비트 이상의 정보를 포함하는 샘플들과 더 높은 오버샘플링 팩터들이 이와 마찬가지로 취급될 수 있다.
제한이 아닌 예로서, L=3의 오버샘플링 팩터와 단일-비트 샘플링을 이용하여 검출기(100)의 동작이 제시된다. 종래의 시퀀스 검출기와는 달리, 본원의 검출기(100)는 여러 다른 샘플링 페이즈(1/L UI의 공칭 페이즈 오프셋을 가짐)에 대해 샘플 시퀀스들을 개별적으로 분석하여, 가장 신뢰도 높은 검출을 가능하게 하는 샘플 시퀀스를 추출한다. 여러 다른 샘플링 페이즈에 대해, 검출기(100)는 간단한 심벌 단위 검출에 기반한 개선을 구현하기 위해 룩-비하인드 및 룩-어헤드 정보(즉, 프리커서 및 포스트 커서 데이터)의 일부분을 검사한다. 추가적으로, 오버샘플링된 정보는 검출 성능의 추가적 개선에 사용된다. 이는 샘플링 페이즈가 결정되면 오버샘플링된 데이터를 폐기한 종래의 "페이즈 피커"와는 대조적이다.
검출 성능 측면에서 본 발명은 효율적 연산을 행하며, 따라서, 종래의 시퀀스 검출기에서 가능하였던 사항을 훨씬 벗어나는 데이터 속도와 비용 제약에 성공적으로 적용될 수 있다.
검출 성능은 트랜지션에 의해 구동되는 페이즈 트래킹(아날로그 또는 디지털)과, 본 발명의 한개 이상의 실시예를 조합함으로서 추가적으로 개선될 수 있다. 가령, 페이즈 노이즈 및 주파수 오프셋은 트래킹 루프에 의해 감소될 수 있으며, ISI와 대형 "페이즈 히트(phase hit)"는 본 발명의 한 개 이상의 실시예에 의해 처리될 수 있다. 실제로, 느린 페이즈 변화와 비-결정론적 페이즈 노이즈는 좁은 대역폭 피드백 루프에 의해 트래킹되며, 본 발명의 오버샘플링된 검출기(100)는 나머지 페이즈 편이(가령, ISI)를 취급한다.
도 2는 본 발명의 한 실시예에 따라, 디지털 송신 링크 상에서 데이터를 수신하는 방법을 설명하는 순서도이다. 단계 12에서 제 1 심벌을 디코딩하면서 시작되어 다음의 단계로 진행된다.
- 각각의 샘플링 페이즈에 대하여(총 L개의 페이즈 중에서 단계 14에서 제 1 페이즈으로부터 시작), 단계 16에서 관측 윈도 W에 대해 샘플들을 검사한다. 이 윈도는 현 심벌에 대응하는 L개의 샘플들을 포함하는 것이 일반적이며, 이전 심벌 및 다음 심벌로부터의 일부 샘플들을 또한 포함한다. 가령, L=3의 오버샘플링 팩터를 가진 시스템의 경우에, 전형적인 관측 윈도 W는 5개나 6개의 샘플들을 포함할 수 있다. W=5인 일례의 경우에, 한개의 룩-어헤드 샘플과 한개의 룩-비하인드 샘플이 현 심벌의 L=3개의 샘플들에 추가하여 사용된다. W=6인 일례의 경우에, 두개의 룩-비하인드 샘플들과 한개의 룩-어헤드 샘플이 현 심벌에 대한 L=3 샘플들에 추가하여 사용될 수 있으며, L 및 W의 다른 값들에 대해서도 유사하다.
- 단계 18에서, 상기와 같이 선택된 샘플들을 이용하여 가능한 각각의 샘플링 페이즈에 대한 현 심벌 값을 검출한다. 룩-어헤드 및 룩-비하인드 샘플들과, 샘플 스트림에 대한 과거 결정사항, 그리고 검출기(100) 출력 스트림들이 아래와 같이 검출 성능을 개선시키는 데 사용될 수 있다.
- 단계 20에서, 각각의 샘플링 페이즈에 대한 검출 신뢰도를 추정한다(즉, 결정 불확실성을 평가한다).
- 단계 22에서, 최고 검출 신뢰도를 가진(즉, 최저 결정 불확실성을 가진) 샘플링 스트림을 선택한다. 아래 기술되는 바와 같이, 한개 이상의 선형 및 비선형 필터가 선택 공정을 제어할 수 있어서, 불필요한 스트림 스위칭을 방지할 수 있다. 대안으로, 특정 실시예에 필요할 경우 필터링없이 심벌 단위 스위칭을 이용할 수 있다.
- 단계 36에서, 스위칭 처리가 심벌 경계를 크로싱한다고(crossing) 단계 32에서 결정될 경우 탄성 버퍼를 조정한다. 일반적으로, 구 페이즈과 신 페이즈 간의 차이의 절대값이 1/2 UI보다 클 경우 심벌 경계를 크로싱한다. 예를 들어, L=3의 오버샘플링 팩터의 경우, 이러한 크로싱은 0 -> 2 트랜지션이나 2 -> 0 트랜지션이 발생한 경우 나타난다. L=5처럼 더 큰 오버샘플링 팩터의 경우, 다음의 트랜지션, 1->4, 0->3, 4->0, 4->1, 3->0 중 임의의 것이 심벌 누락(symbol dropping)이나 복제(duplication)를 야기할 것이며, 이는 모든 경우에 구 페이즈과 신 페이즈 간의 차이가 3 또는 4여서 1/2 UI(본 경우에 2.5)보다 크기 때문이다. 탄성 버퍼는 아래에 기술된다. 대안으로, 현 심벌 포인터는 각각의 샘플링 스트림에 대해 조정될 수 있어서, 경계 크로싱을 설명할 수 있다.
- 단계 38에서, 스트림의 나머지 심벌들에 대해 상술한 단계들을 반복한다.
상술한 단계들이 아래에 보다 상세하게 설명된다.
본 발명의 접근법은 샘플링 페이즈가 정확하고 현 심벌의 값을 추정하려 시도하고 이러한 추정치의 신뢰도를 추정하는 것이다. 모든 가능한 샘플링 페이즈가 동일한 심벌 값을 도출하는 경우가 매우 자주 있다. 가령, 심벌 스트림이 동일 값(가령, 1)의 긴 길이 심벌들을 가질 경우, 그리고 검출기(100)이 이러한 길이의 중간에 위치할 경우, 페이즈에 관계없이 검출된 값이 1일 것이기 때문에 샘플링 페이즈는 관련이 없다. 더우기, 이러한 추정치는 매우 신뢰도가 높으며, 즉, 이러한 추정치에 관련된 불확실성이 0이다. 이는 사소한 예에 불과하지만, 이로부터, 심벌 값을 정확하게 검출하기 위해 검출기(100)가 항상 샘플링 페이즈를 알 필요가 없다는 것을 알 수 있다.
또다른 예로서, 페이즈에 관련없는 검출 결과를 가진 시퀀스의 경우에, 다음의 예를 고려할 수 있다. 본 예에서 L=3, W=5이다.
페이즈 0: 000.111.101.111.000 이는 01010으로 디코딩된다 (이하 참조).
디코딩된 데이터: ..0....0....1....0..
페이즈 1: 001.111.011.110.0 이 역시 01010으로 디코딩된다.
페이즈 2: 011.110.111.100.0 이는 1010x로 디코딩된다(즉, 한 심벌 일찍).
상술한 예에서, 검출된 데이터의 이러한 모든 스트림들이 네개의 도시된 심벌들에 대해 동일하기 때문에, 선택된 샘플링 페이즈에 관계없이 정확한 검출 결정을 행할 수 있었다.
그러나 상기 예에서, 검출 신뢰도는 페이즈마다 다르다. 가령, 모든 심벌들이 단 한개의 가능한 심벌 값을 표현할 수 있는 한 패턴의 샘플들을 가지기 때문에, 페이즈 0 데이터는 신뢰도높게 디코딩될 수 있다. 페이즈 0에 대한 한 심벌을 제외한 모든 심벌들이 명확하게 규정된 심벌 경계들을 가진다. 샘플 패턴 1.101.1은 1의 두 인접 심벌들이 단일 0 샘플만큼 이격되기 때문에 모호성없이 디코딩될 수 있다. 이는 비교적 높은 ISI를 가진 경우에 해당하며, 이는 얕은 0 피크를 야기하여, 좁은 심벌을 생성한다. 따라서, 페이즈 0에 대응하는 시퀀스가 신뢰성있게 디코딩되고, 따라서, 0의 누적 "검출 메트릭(detection metric)"을 가지며, 이는 낮은 수준의 불확실성을 의미한다. 그 아이디어는 심벌 시퀀스에 결정 메트릭(이하, 간단히 메트릭으로 지칭됨)을 할당하여, 불확실성의 수준을 표시하고, 입력 샘플 시퀀스로부터 심벌들을 디코딩할 때 이러한 결정 메트릭을 이용할 수 있게 한다.
이와는 대조적으로, 페이즈 1 및 페이즈 2 스트림들에 대해 데이터를 추정할 때의 신뢰도는 페이즈 0 스트림의 경우에 비해 낮다. 일부 샘플 패턴들이 혼란스럽고 모호하게 나타날 수 있고, 시퀀스가 모호성없이 검출될 수 있다 하더라도, 데이 터의 주파수 변조나 페이즈 지터와 조합된 격심한 ISI의 존재 하에서 검출이 오류에 빠질 수 있다. 따라서, 페이즈 1 및 페이즈 2 스트림에 대한 메트릭들이 페이즈 0 스트림의 경우보다 높게 설정되어, 페이즈 1 및 페이즈 2 스트림들에 대한 검출 과정의 불확실성 증가를 표시한다(신뢰도 감소를 표시한다). 가령, 페이즈 0 스트림의 경우 0의 메트릭을 할당받는 데 반해, 페이즈 1 및 페이즈 2 스트림들은 2의 메트릭를 부여받을 수 있다.
제한이 아닌 예로서, 다음의 내용은 일례의 수신기 구현을 위해 제시된 일례의 검출 패턴에 관한 사항이다.
L=3, W=5인 경우의 일례의 데이터 검출 패턴
다른 실시예들 중에서, 검출기(100)의 두 실시예들이 설명될 것이며, 즉, 한가지는 이전에 검출한 값(즉, 이전 심벌에 대해 결정된 값)을 이용하는 것이고, 한가지는 이러한 앞서 검출한 값을 이용하지 않는 것이다. 현 심벌 검출의 불확실성을 감소시키는 데 이전 값이 사용되는 기법은 결정 피드백 검출(Decision Feedback Detection) 또는 DF 기법이라 불린다. 이러한 기법은 추가적 하드웨어를 댓가로 하여 일부 경우에 검출 신뢰도를 개선시킨다(즉, BER을 감소시킨다).
다음의 표는 DF 검출기용의 검출 패턴들을 제시한다. 여기에서 및 실제 하드웨어에서 공간을 보존하기 위해, 표의 제 1 절반만이 명시적으로 제공된다. 패턴 비트와 검출된 값을 역전시키면 제 2 절반을 얻을 수 있다. 표 데이터를 좀 더 간결하게 표현하기 위해 다른 압축 기법이 사용될 수 있다.
Figure 112005073114331-pat00001
표1에서, 4개의 패턴, 즉, 0 011 0, 0 011 1, 0 101 1, 그리고 0 110 1(16진수로 표현하면 06, 07, 0B, 그리고 0D)만이 DF 값(표에서 "이전 값" 항목에 표시된 열)에 따라 좌우된다는 점에 주목해보자. 따라서, 단순화된 비-DF 검출기가 이러한 패턴들에 대한 검출 품질의 합당한 저하와 함께 구현될 수 있다고 결론지을 수 있다.
스트림 선택
각 스트림의 현 심볼에 대해 메트릭이 결정되면, 스트림 선택이 이루어질 수 있다. 일반적으로, 요망 수준의 페이즈 코히어런스를 유지하기 위해, 그리고 검출 스트림들 간의 급격한 스위칭을 방지하기 위해, 몇몇 종류의 필터링(가령, 유한 임펄스 응답(FIR)), 무한 임펄스 응답(IIR), 또는 비선형 필터링)이 사용될 수 있지만, 이러한 급격한 스위칭은 검출 신뢰도를 저하시킬 수 있다.
명시된 길이의 과거 검출 히스토리가 또다른 스트림으로의 스위칭을 결정하는 데 도달하기 전에 고려될 경우, 검출기(100)가 좀 더 정확해질 수 있다. 이는 ISI, 페이즈 지터, 주파수 변조, 그리고 클럭 주파수 오프셋, 또는 그외 다른 처리과정들과 같은 여러 독립적 처리과정들이 상술한 바와 같이 심벌 경계에 영향을 미치기 때문이다. 소정의 ISI까지 이루어지는 지터같은 일부 처리 과정들은 짧은 페이즈 코히어런스를 가지며, 즉, 심벌 단위로 높은 변화율을 가진다. 각 스트림으 패턴 디코더는 이러한 짧은 구간의 시프트를 처리한다.
주파수 오프셋이나 주파수 변조같은 그외 다른 처리과정들은 훨씬 긴 페이즈 코히어런스 주기를 가지는 것이 일반적이어서, 패턴 검출기 자체적으로 처리하기에 는 적합하지 않다. 이러한 경우에, 스트림 스위칭이 실행되어, 샘플링 페이즈 트래킹을 (간접적으로) 달성한다.
DVI/HDMI 분야의 한 실시예에서, 필터는 스트림 단위 원칙으로 택한 이동 평균으로 단순하게 구현될 수 있으며(즉, 1-D 필터들의 L), 그 후, 비선형 한도설정이 이루어진다. 이는, 현 스트림과 후보 스트림의 메트릭들 간 차이가, 명시된 애플리케이션-특정 한도보다 크지 않을 경우, 스트림 스위칭을 방지한다.
한 실시예에서, 최소 메트릭을 가진 후보 스트림이 선택된다. 그러나, 다른 전략들도 마찬가지로 사용될 수 있다.
후술될 바와 같이, 심벌 값이 최종적으로 선택되기 전에, 탄성 버퍼의 도움을 받아 후보 스트림들에 대한 일부 조정이 구현되어야 한다.
스트림 스위칭 및 탄성 버퍼 역할
새 후보 스트림의 선택 과정에서, 현 스트림 및 제안된 스트림 간의 페이즈 차가 L/2보다 클 경우(즉, 1/2 UI 페이즈 점프보다 클 경우), 검출 과정은 심벌 경계를 크로싱한다(crossing). 검출기(100)가 추가적인 단계들을 취하지 않으면, (페이즈 점프 검출에 의해 결정된 바와 같은) 한 심벌의 복제(duplication)나 누락(dropping)으로 인해 방대한 양의 검출을 행할 수 있다.
예를 들어, UI의 시점에 가까운 스트림(가령, L=3의 오버샘플링 팩터를 가진 시스템에서 페이즈 0 스트림)을 이용하여 UI의 종점에서 스트림(가령, 본 경우에 페이즈 2 스트림)을 선택할 때, 심벌 경계를 거칠 것이며, 필요 단계들을 택하지 않을 경우, 검출되는 스트림에서 한개의 심벌이 손실(즉, 누락)될 것이다.
이와 대조적으로, 페이즈가 UI의 반만큼, 또는 그 이상으로 역방향으로 이동할 경우(가령, 상기 예에서 페이즈 2 스트림으로부터 페이즈 0 스트림으로 이동할 경우), 심벌은 두번 샘플링될 것이며, 따라서, 검출되는 스트림에서 심벌 복제를 야기할 것이다.
상기 문제점에 대한 한가지 가능한 해법은 스트림 선택이 실행되기 전에 탄성 버퍼(EB)를 추가하거나, 또는, 가변 심벌 지연을 부가하는 것이다. 순방향 페이즈 이동의 경우(가령, 페이즈 0 스트림으로부터 페이즈 2 스트림까지), 탄성 버퍼의 길이(즉, 지연 길이)는 한 심벌만큼 감소된다. 이와 대조적으로, 페이즈 지연의 경우에(가령, 페이즈 2 스트림으로부터 페이즈 0 스트림까지), 탄성 버퍼의 길이는 한 심벌만큼 증가한다.
상술한 내용에서 추상적인 탄성 버퍼(및 가변 지연)가 사용된다는 것은 설명을 돕기 위한 것이지, 제한적인 의도로 제시된 것이 아니다. 실용적 구현에서, 다양한 기법들이 사용될 수 있다. 가령, 데이터에 해당하는 여러 심벌들을 홀딩하는 공통 공유 레지스터 및 멀티플렉서를 바탕으로 하는 병렬 구현들이 사용될 수 있다. 그러나, 다음의 설명은 탄성 버퍼를 계속 이용하며, 이때, 버퍼로 기능하거나 데이터를 충분히 지연시키는 임의의 구현을 실용적 수신기가 물론 이용할 수 있다.
이 타이밍에 디코더가 메트릭을 계산하여, 현 심볼의 검출 후 스위치 결정을 행한다. 이때, 부가적으로, 탄성 버퍼의 길이가 물론 조정된다. 그러나, 다음 심벌 구간동안 새 후보 스트림이 선택된다. 다시 말해서, 이전 심벌이 처리된 후 그리고 다음 심벌이 처리되기 전인 심벌 검출 간에 발생하도록 페이즈 스위칭 처리가 시각화될 수 있다. 그외 다른 구현도 가능하다. 가령, 스위칭은 지연없이 현 심벌에 대해 이루어질 수 있다. 그러나, 이러한 기법은 여러 실용적 경우에 검출 품질을 크게 개선시키지 못하면서 하드웨어 복잡도를 증가시킬 수 있다.
시동시나 새 링크 연결을 구축할 때와 같은 수신기 동작의 비설정 주기 동안, 탄성 버퍼가 조정 한도에 도달할 수 있다. 이러한 경우에, 버퍼(즉, 지연 양)가 강제적으로 리센터링(re-centering)되어야 하며, 그 결과 데이터 손실이 나타날 수 있다. 이러한 리센터링은 조정 한도에 대해 튀어나오는 탄성 버퍼에 의해 야기되는 오류 전파 현상을 방지할 수 있고, 심벌 경계를 크로싱하는 경우에 복제되거나 누락된 심벌들을 보상하는 능력의 결여로 인해 다중 오류를 일으키는 것을 방지할 수 있다.
이러한 리센터링 처리는 최대 길이 한도를 넘는 탄성 버퍼 길이의 증가나, 0 아래의 탄성 버퍼 길이의 감소(즉, 네거티브 지연에 대한 요청)를 검출함으로서 구현된다. 두 경우 모두, 버퍼 길이(즉, 지연)는 지정 값으로 설정된다. 이 지정 값은 고정될 수 있고, 적응성으로 조정될 수도 있다.
EBlength 로 표시되는 길이를 가진 탄성 버퍼를 이용한 간단한 구현에서, EBlength/2의 고정 센터 값이 사용될 수 있다. 가령, 7개 심벌들의 EBlength에 대하여, 센터 값은 3개의 심벌로 설정될 수 있다.
대안으로, 보다 정교한 구현들은 탄성 버퍼의 오버플로 및 리센터링 경향을 트래킹하여, 가장 가능성 큰 경계 크로싱의 방향으로 버퍼링 공간을 더 많이 제공할 수 있다. 가령, 일시적인 포지티브의 주파수 오프셋이 존재하고 수신기 샘플러가 입력 데이터의 페이즈에 뒤처질 경우, 샘플링 페이즈는 아마도 앞서 나갈 수 있고, 0 지연 한도에 대해 튀어나올 것이다. 이러한 경우에, 버퍼는 최대 지연의 2/3으로 리센터링될 수 있어서, 한도에 다시 도달하여 데이터 오류를 발생시킬 확률을 감소시킬 수 있다.
전체 구조
본 데이터 검출 방법 및 시스템의 일례의 구현을 위한 구조가 이제부터 설명된다. 도 3은 본 발명의 한 실시예에 따라, 데이터 검출기(100)를 제시하는 블록도표이다. 데이터 검출기(100)는 패턴 분석기(110), 메트릭 필터(130), 스트림 스위처(140), 탄성 버퍼(120), 그리고 후보 스트림 선택기(150)를 포함한다.
입력되는 L-배 오버샘플링된 데이터(101)는 패턴 분석기(110)에 공급된다. 이 블록에서, 입력 데이터 패턴들이 페이즈 단위로 분석되고, 검출 메트릭과 함께 L개의 후보 스트림 값들이 생성된다. 추가적으로, 이 블록은 샘플링 페이즈 추정치, 등화 측정의 품질 등등과 같은 사이드 정보(152)의 추가적 스트림들을 생성할 수 있다. 본 설명은 값(V) 스트림(111)과 메트릭(M) 스트림(112)만으로 제한된다.
총 L개의 페이즈 단위 메트릭 스트림들(이하 "본래의 메트릭(raw metrics)"이라고도 불림)이 메트릭 필터(130)에 의해 추가적으로 처리되어, 메트릭 값들의 단기 불안정성을 억제하고 메트릭의 본질적인 코히어런스(intrinsic coherence)를 개발한다. 검출기(100)는 심벌 단위로 스트림들을 선택하는 대신에, 후보 스트림의 품질 변화의 안정한 경향을 따르려 시도한다. 이는 스트림의 모든 심벌에 대하여 메트릭 추정이 신뢰할만한 것이 아닐 수 있기 때문이며, 심벌 단위로 이들을 트래킹하려는 시도들이 방대한 양의 불필요한 스트림 스위칭을 야기할 수 있기 때문이다. 메트릭 필터(130) 블록은 이러한 목표를 달성하며, 전체 검출기(100)의 트래킹 동력을 결정한다.
메트릭 시스템이 필터링되면(이하 "쿡 메트릭(cooked metric)"이라고도 불림), L개의 쿡 메트릭(131)들은 스트림 스위처 블럭(Stream Switcher Block)(140)에 전달되며, 이 블록은 어느 스트림을 선택할 지를 결정한다. 스트림 스위처 블록(140)은 탄성 버퍼(120)의 길이를 또한 제어하여, 심벌 경계 크로싱 시 버퍼링 지연을 조정할 수 있다. 후보 스트림 선택 데이터는 "페이즈-선택" 신호(142)에 의해 전달되며, 탄성 버퍼(120) 지연 값은 "심벌-선택" 신호(141)에 의해 전달된다.
탄성 버퍼 블록(120)은 스트림 스위처(140)에 의해 명시된 크기만큼 후보 스트림들을 지연시킨다. L개의 후보 스트림들은 동일한 수의 심벌 구간들만큼 지연된다. 실용적인 하드웨어 구현에서, 탄성 버퍼 블록(120)은 적정 탭을 선택하기 위한 멀티플렉서들의 어레이와 후보 스트림들 간에 공유되는 멀티-탭 시프트 레지스터로 구현될 수 있다. 각각의 스트림에 대한 가변적인 길이를 가진 시프트 레지스터와 같은 그외 다른 구현들도 물론 가능하다.
지연된 후보 스트림들은 후보 스트림 선택기(CSS)(150)에 적용되며, CSS(150)는 L개의 스트림들 중 한개를 유지시키고 나머지 데이터를 폐기한다. 유지된 스트림은 검출기(100)의 출력 데이터 스트림(151)을 나타낸다. 본 발명의 중요하고 유리한 양태는 전체 검출기(100) 구조에 피드백 루프가 없다는 점이다. 이에 따라, 고도의 병렬 검출기(100)를 구현할 수 있고, 기가비트/초 이상의 데이터 속도와 같은 초고속 동작에 적합한 기술을 구현할 수 있다.
패턴 분석기
도 4는 본 발명의 한 실시예에 따라, 패턴 분석기(110)를 제시하는 블록도표이다. 입력 데이터 샘플(201)들은 명시된 지연을 가진 시프트 레지스터(210)에 전달된다. 시프트 레지스터(210)는 LSR 개의 샘플들을 보유할만큼 충분히 길다.
LSR = 2L + NLB + NLA - 1
이때, L은 오버샘플링 팩터이고, NLA는 패턴 분석에 필요한 룩-어헤드(LA) 샘플들의 수이고, NLB는 룩-비하인드(LB) 샘플들의 수이며, LSR은 시프트 레지스터(210)의 (샘플들의) 최소 길이이다.
가령, 3x 오버샘플링 및 5개 샘플 패턴 분석의 경우에(즉, 한개의 룩-어헤드 샘플과 한개의 룩-비하인드 샘플, 이때, 결정 피드백(DF) 샘플들을 포함하지 않음), 시프트 레지스터(210)는 7개의 샘플들을 병렬로 생성한다. 그러나, 시프트 레지스터(210)를 이용하는 이 특정 실시예가 동작을 이해하기 쉽게 하지만, 그외 다른 구현들도 가능하다. 가령, 멀티플렉서와 함께 병렬 레지스터들이 사용되어, 데이터의 병렬 처리를 촉진시키고 복잡도 및 전력 소모를 감소시킬 수 있다.
시프트 레지스터(210)로부터, 샘플(211)들은 패턴 분석기 소자(220, 230,...240)의 어레이에 전달된다. 명료한 표현을 위해, 첫번째 두개 및 마지막의 패턴 분석기 소자들만이 도 4에 도시되어 있다. 각각의 패턴 분석기 소자(220...240)는 심벌 단위로, 해당 소자에게 제시된 샘플들의 적정 컬렉션을 관측하고, 가장 가능성높은 검출값 및 추정 메트릭, 그리고 (요구된 바와 같이) 그외 다른 사이드 정보를 추정한다. 그 결과, L개의 쌍들로 이루어진 후보 값들과 그 메트릭들이 라인(202, 203)에 각기 전달된다.
패턴 분석기 소자
도 5는 본 발명의 한 실시예에 따라, 패턴 분석기 소자를 제시하는 블록도표이다. 총 LPA = NLB + L + NLA 개의 샘플들로 구성된 입력 컬렉션을 라인(301)을 통해 패턴 분석기(110)로부터 수신하여 룩업표(LUT)(310)에 입력으로 공급한다. 추가적으로, 앞서 결정한 값(321)을 레지스터(320)로부터 수신한다. 레지스터(320)는 심벌 단위로 업데이트되며, 즉, 검출 사이클마다 한번씩 업데이트된다.
룩업표(310)는 값 "V"(312)과 메트릭 "M"(331), 그리고 추가적인 사이드 정보(313)(가령, 페이즈, 등화, 등등)를 생성한다. 룩업표(310)는 ROM이나 랜덤 로직을 이용하여 구현될 수 있다. 후보 값 "V"(312)이 레지스터(320)에 저장되어, 다음 실벌 처리 중에 사용된다.
탄성 버퍼
도 6은 발명의 한 실시예에 따라, 탄성 버퍼(120)를 제시하는 블록도표이다. 총 L개의 후보 스트림들이 라인(401)을 통해 수신되어 L개의 시프트 레지스터(410, 420...430)의 어레이에 심벌 단위로 시프트된다. 지연 신호(402)의 제어 하에서, 각각의 시프트 레지스터(410, 420...430)의 적정 탭이 대응하는 L개의 멀티플렉서(440, 450...460)에 의해 선택된다. 멀티플렉서(440, 450...460)의 출력(441, 451...461)들은 L개의 후보 스트림들의 컬렉션을 포함하며, 이들은 적절하게 지연되어 신호(405)를 통해 출력된다. 탄성 버퍼(120)의 그외 다른 구현도 가능하며, 가령, 적정 멀티플렉서들을 이용하여 L개의 스트림들 사이에서 공유되는 병렬 로드 레지스터로 구현할 수 있다.
삭제
스트림 스위처( Stream Switcher )
도 7은 발명의 한 실시예에 따라 스트림 스위처(140)을 제시하는 블록도표이다. 적절하게 필터링된 메트릭(즉, 쿡 메트릭) Min을 메트릭 필터(130)로부터 라인(501)을 통해 수신한다. 쿡 메트릭은 L-웨이 비교기(510)에 전달되며, 이 비교기(510)는 심벌 단위로 입력 메트릭들을 비교하여, 정확할 가능성이 현재 가장 높은 스트림을 L개의 후보 스트림들 중에서 결정한다. 본 실시예에서, 메트릭이 낮을수록, 후보 값에 관하여 결정이 정확할 확률이 높다. 따라서, 이러한 경우에, 비교기(510)는 최저 쿡 메트릭을 가지는 스트림을 결정할 수 있다. 이러한 스트림의 수는 라인(511)을 통해 스위치 필터(520)에 전달된다.
스위치 필터(SF)(520)는 선형 및 비선형 필터링을 제공하여, 메트릭들의 작은 단기간 변화에 대해 후보 스트림들을 스위칭하는 것을 방지할 수 있다. 이러한 필터링 알고리즘은 동작 환경에 따라 좌우된다. 고정 한도 또는 적응성 한도같은 간단한 비선형 기법들이 여러 경우(가령, DVI/HDMI 구현)에 잘 동작한다. 예를 들어, 현재 사용되는 스트림과 제시된 스트림 간의 메트릭스 차이가 명시된 구현-기반 값보다 클 경우에만 스트림 스위칭일 실행될 수 있다.
현재 결정된 후보 스트림 선택기 "페이즈-선택"은 라인(521)을 통해 후보 스트림 선택기(CSS) 블록(150)에 전달된다(도면 바깥). 추가적으로, 페이즈-선택 신호는 탄성 버퍼 컨트롤러(EBC)(530)에 또한 전달된다. 탄성 버퍼 컨트롤러(530)는 선택된 후보 스트림의 변화를 관측하여, 이 선택이 임의의 방향으로 심벌 경계를 지날 경우 탄성 버퍼 지연을 조정한다. 필요한 지연의 현재 크기가 라인(531)을 통해 탄성 버퍼(120)에 전달된다(도면 바깥).
탄성 버퍼 컨트롤러
도 8은 본 발명의 한 실시예에 따라 탄성 버퍼 컨트롤러(530)를 제시하는 블록 도표이다. 제시된 후보 스트림 수치 "페이즈"(601)은 스위치 필터(520)로부터 수신되며, 한개의 심벌만큼 레지스터(610)에서 지연되며, 현 스트림 수치와 이전 스트림 수치 간의 차이는 섭트랙터 회로(620)와 절대값 회로(630)에 의해 결정된다.
선택기 차이의 절대값은 라인(631)을 통해 양방향 비교기(640)에 전달되며, 비교기(640)는 그 차이가 L/2 보다 큰 지를 결정하며, 즉, 심벌 구간의 절반보다 큰 지를 결정한다. 만약 L/2보다 크다면, 경계 크로싱 조건이 라인(641)을 통해 플래그되어, AND 게이트(660, 670)의 도움으로 지연 어큐뮬레이터(680)의 값을 조정하게 한다.
지연 조정의 방향은 양방향 비교기(650)에 의해 결정된다. 비교기(650)는 샘플링이 입력 데이터의 앞에서 이루어지는 지 뒤에서 이루어지는 지를 결정한다. 경계 크로싱의 경우에, 비교기(650)에 의해 실행된 비교 결과에 따라 지연 어큐뮬레이터(680) 값이 증가되거나 감소된다. 리센터링 로직(690)은 범위를 벗어나는 지연 값을 점검하여, 이러한 경우에 지연 어큐뮬레이터(680)의 값을 리셋한다. 위의 설명은 리센터링 처리에 관한 사항이다.
도 9는 발명의 한 실시예를 구현하는 데 사용되는 일례의 컴퓨터 시스템(300)을 도시한다. 컴퓨터 시스템(300)은 한개 이상의 CPU(301), RAM(302), ROM(303), 한개 이상의 주변 장치(305), 그리고 주기억 장치(306, 307)를 포함한다. 당 분야에 잘 알려진 바와 같이, ROM은 CPU(301)에 일방향으로 데이터 및 명령들을 전달하는 기능을 하며, RAM은 데이터 및 명령들을 양방향으로 전달하는 데 사용된다. CPU(301)는 임의의 숫자의 프로세서들을 포함할 수 있다. 두 주기억 장치(306, 307)는 임의의 적절한 컴퓨터-판독가능 매체를 포함할 수 있다. 보조 기억 매체(308)는 대용량 기억 장치인 것이 일반적으로서, CPU(301)에 양방향으로 연결되어 추가적인 데이터 기억 용량을 제공한다. 대용량 기억 장치(308)는 프로그램 코드, 데이터 등을 포함하는 프로그램들을 저장하는데 사용될 수도 있는 컴퓨터-판독가능 매체이다. 대용량 기억 장치(308)는 하드디스크나 테이프같은 기억 매체로서, 주기억 장치(306, 307)에 비해 일반적으로 속도가 느리다. 대용량 기억 장치(308)는 자기 테이프나 페이퍼 테이프, 또는 그외 다른 공지 장치들의 형태를 취할 수 있다. 대용량 기억 장치(308) 내에 유지되는 정보는 적절한 경우에, 가상 메모리로 RAM(302)의 일부분에 표준 방식으로 일체화될 수 있다.
CPU(301)는 한개 이상의 입/출력 장치(309)에 또한 연결된다. 입/출력 장치(309)의 예로는 비디오 모니터, 트랙볼, 마우스, 키보드, 마이크로폰, 터치식 디스플레이, 트랜스듀서 카드 리더, 자기/페이퍼 테이프 리더, 태블릿, 스타일러스, 음성/수기 인식기, 또는 그외 다른 공지 입력 장치들(가령, 다른 컴퓨터)이 있다. 마지막으로, CPU(301)는 네트워크 연결(304)을 이용하여 디지털 송신 링크, 인터넷, 인트라넷, 같은 통신 링크나 컴퓨터/통신 네트워크(304)에 연결된다. 이러한 통신 링크를 이용하여 CPU(301)는, 상술한 오버샘플링 데이터 수신/송신 단계를 실행하는 과정에서, 네트워크로부터 링크를 통해 정보를 수신할 수 있고, 이 링크를 통해 네트워크에 정보를 출력할 수 있다. 이러한 정보는, 일반적으로 CPU(301)를이용하여 실행될 명령들의 시퀀스로 표현되는 데, 반송파로 구현되는 컴퓨터 데이터 신호 형태로 네트워크로부터 수신되고 네트워크에 출력될 수 있다. 상술한 장치 및 물질들은 컴퓨터 하드웨어 및 소프트웨어 분야에서 당 분야의 통상의 지식을 가진 자들에게 친숙한 것이다. 컴퓨터 시스템(300)은 한개 이상의 오버샘플링된 데이터 스트림들을 수신하여 처리함으로서, 송신한 심벌들을 디코딩하고 상술한 수신, 검출, 그리고 그외 다른 처리 단계들을 실행할 수 있다. 이러한 수신, 검출, 그리고 그외 다른 처리 단계들을 실행하기 위한 컴퓨터 명령들이 RAM(302), ROM(303), 주기억 장치(306, 307), 그리고 그외 다른 컴퓨터-판독가능 매체에 저장될 수 있다.
본 발명의 상기 설명된 실시예들은 예시 및 설명으로서 제공된다. 그 실시형태들은 설명된 정확한 형태로 본 발명을 제한하도록 의도되지 않는다. 다른 변형 및 실시예들이 상기 교시의 관점에서 가능하며, 따라서, 본 발명의 범위가 상세한 설명에 의해 제한되는 것이 아니라 대신 다음의 청구항에 의해 제한되도록 의도된다.
샘플링된 데이터에 대하여 동작하는 오버샘플링된 시퀀스 검출기가 공개된다. 이 검출기는 샘플링된 데이터의 검출 신뢰도를 트래킹하는 신규한 기법을 바탕 으로 한다. 이 검출기는 여러 다른 샘플링 페이즈에 대해 샘플 시퀀스들을 분석하여, 가장 신뢰도 높은 검출을 가능하게 하는 한가지 샘플 시퀀스를 추출한다. 여러 다른 샘플링 페이즈에 대하여, 검출기는 룩-비하인드 및 룩-어헤드 정보의 일부분을 검사하여, 간단한 심벌 단위 검출에 의한 개선을 구현한다. 추가적으로, 오버샘플링된 정보는 검출 성능을 추가적으로 개선시키는 데 사용된다.

Claims (24)

  1. 디지털 송신 링크를 통해 송신되고 수신기 유닛에서 수신된 데이터의 신호 무결성 (integrity) 을 보장하는 방법으로서,
    인코딩된 심볼 스트림을 L의 오버샘플링 팩터에 의해 상기 인코딩된 심볼 스트림을 오버샘플링함으로써 L개의 샘플 스트림들을 생성하는 단계;
    상기 L개의 샘플 스트림들의 각각으로부터 심볼을 검출하는 단계;
    상기 L개의 샘플 스트림들로부터의 상기 검출된 심볼들의 각각을 가변 지연 버퍼에 의해 지연시키는 단계;
    상기 L개의 샘플 스트림들의 각각으로부터 검출된 상기 검출된 심볼들 중 어느 하나의 검출된 심볼이 현재 가장 신뢰가능한 심볼인지를 결정하는 단계;
    상기 현재 가장 신뢰가능한 심볼을 선택하는 단계;
    상기 선택된 현재 가장 신뢰가능한 심볼이 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 스킵하거나 반복하는 것을 초래할지를 결정하며, 상기 관련 심볼을 스킵하거나 반복하는 것을 초래한다면, 상기 인코딩된 심볼 스트림으로부터의 관련 심볼이 스킵되거나 반복되지 않도록 상기 가변 지연 버퍼의 지연 길이를 조정하는 단계; 및
    상기 수신기 유닛에서 상기 선택된 심볼을 수신하는 단계를 포함하는, 데이터의 신호 무결성 보장 방법.
  2. 제 1 항에 있어서,
    상기 선택된 현재 가장 신뢰가능한 심볼은, 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 표현하기 위해 사용되는, 데이터의 신호 무결성 보장 방법.
  3. 제 2 항에 있어서,
    상기 현재 가장 신뢰가능한 심볼을 선택하는 단계는, 상기 L개의 샘플 스트림들 중에서, 상기 현재 가장 신뢰가능한 심볼을 갖는 샘플 스트림을 선택하는 단계를 포함하는, 데이터의 신호 무결성 보장 방법.
  4. 제 1 항에 있어서,
    상기 선택된 현재 가장 신뢰가능한 심볼이 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 스킵하거나 반복하는 것을 초래할지를 결정하는 것은, 상기 현재 가장 신뢰가능한 심볼을 갖는 샘플 스트림과, 이전의 가장 신뢰가능한 심볼이 선택되었던 샘플 스트림 사이의 위상에서의 차이에 기초하는, 데이터의 신호 무결성 보장 방법.
  5. 제 4 항에 있어서,
    상기 위상에서의 차이가 제 1 임계값보다 더 크면, 상기 가변 지연 버퍼의 지연 길이는 감소되며,
    상기 위상에서의 차이가 제 2 임계값 미만이면, 상기 가변 지연 버퍼의 지연 길이는 증가되는, 데이터의 신호 무결성 보장 방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 제 1 임계값은 상기 오버샘플링 팩터 L의 절반에 관련된 포지티브 위상 값에 의해 표현되고, 상기 제 2 임계값은 상기 오버샘플링 팩터 L의 절반에 관련된 네거티브 위상 값에 의해 표현되며,
    상기 위상에서의 차이가 상기 포지티브 위상 값보다 크면, 상기 가변 지연 버퍼의 지연 길이는 하나의 심볼 길이만큼 감소되고, 상기 위상에서의 차이가 상기 네거티브 위상 값보다 작으면, 상기 가변 지연 버퍼의 지연 길이는 하나의 심볼 길이만큼 증가되는, 데이터의 신호 무결성 보장 방법.
  8. 디지털 송신 링크를 통해 송신되고 수신기 유닛에서 수신된 데이터의 신호 무결성을 보장하는 장치로서,
    인코딩된 심볼 스트림을 L의 오버샘플링 팩터에 의해 오버샘플링함으로써 L개의 샘플 스트림들을 생성하기 위한 데이터 샘플러;
    상기 L개의 샘플 스트림들의 각각으로부터 심볼을 검출하고, 상기 L개의 샘플 스트림들의 각각으로부터 검출된 상기 검출된 심볼들 중 어느 하나의 검출된 심볼이 현재 가장 신뢰가능한 심볼인지를 결정하기 위한 패턴 분석기;
    상기 L개의 샘플 스트림들의 각각으로부터의 상기 검출된 심볼들을 지연시키기 위한 가변 지연 버퍼; 및
    상기 현재 가장 신뢰가능한 심볼을 선택하며, 상기 선택된 현재 가장 신뢰가능한 심볼이 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 스킵하거나 반복하는 것을 초래할지를 결정하고, 상기 관련 심볼을 스킵하거나 반복하는 것을 초래한다면, 상기 인코딩된 심볼 스트림으로부터의 관련 심볼이 스킵되거나 반복되지 않도록 상기 가변 지연 버퍼의 지연 길이를 조정하기 위한 스트림 스위처 (switcher) 를 포함하는, 데이터의 신호 무결성 보장 장치.
  9. 제 8 항에 있어서,
    상기 선택된 현재 가장 신뢰가능한 심볼은, 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 표현하기 위해 사용되는, 데이터의 신호 무결성 보장 장치.
  10. 제 9 항에 있어서,
    상기 현재 가장 신뢰가능한 심볼을 선택하는 것은, 상기 L개의 샘플 스트림들 중에서, 상기 현재 가장 신뢰가능한 심볼을 갖는 샘플 스트림을 선택하는 것을 포함하는, 데이터의 신호 무결성 보장 장치.
  11. 제 8 항에 있어서,
    상기 선택된 현재 가장 신뢰가능한 심볼이 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 스킵하거나 반복하는 것을 초래할지를 결정하는 것은, 상기 현재 가장 신뢰가능한 심볼을 갖는 샘플 스트림과, 이전의 가장 신뢰가능한 심볼이 선택되었던 샘플 스트림 사이의 위상에서의 차이에 기초하는, 데이터의 신호 무결성 보장 장치.
  12. 제 11 항에 있어서,
    상기 위상에서의 차이가 제 1 임계값보다 더 크면, 상기 가변 지연 버퍼의 지연 길이는 감소되며,
    상기 위상에서의 차이가 제 2 임계값 미만이면, 상기 가변 지연 버퍼의 지연 길이는 증가되는, 데이터의 신호 무결성 보장 장치.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 제 1 임계값은 상기 오버샘플링 팩터 L의 절반에 관련된 포지티브 위상 값에 의해 표현되고, 상기 제 2 임계값은 상기 오버샘플링 팩터 L의 절반에 관련된 네거티브 위상 값에 의해 표현되며,
    상기 위상에서의 차이가 상기 포지티브 위상 값보다 크면, 상기 가변 지연 버퍼의 지연 길이는 하나의 심볼 길이만큼 감소되고, 상기 위상에서의 차이가 상기 네거티브 위상 값보다 작으면, 상기 가변 지연 버퍼의 지연 길이는 하나의 심볼 길이만큼 증가되는, 데이터의 신호 무결성 보장 장치.
  15. 컴퓨터 시스템의 프로세서에 의해 실행될 경우, 상기 컴퓨터 시스템의 프로세서로 하여금,
    인코딩된 심볼 스트림을 L의 오버샘플링 팩터에 의해 상기 인코딩된 심볼 스트림을 오버샘플링함으로써 L개의 샘플 스트림들을 생성하는 단계;
    상기 L개의 샘플 스트림들의 각각으로부터 심볼을 검출하는 단계;
    상기 L개의 샘플 스트림들로부터의 상기 검출된 심볼들의 각각을 가변 지연 버퍼에 의해 지연시키는 단계;
    상기 L개의 샘플 스트림들의 각각으로부터 검출된 상기 검출된 심볼들 중 어느 하나의 검출된 심볼이 현재 가장 신뢰가능한 심볼인지를 결정하는 단계;
    상기 현재 가장 신뢰가능한 심볼을 선택하는 단계;
    상기 선택된 현재 가장 신뢰가능한 심볼이 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 스킵하거나 반복하는 것을 초래할지를 결정하며, 상기 관련 심볼을 스킵하거나 반복하는 것을 초래한다면, 상기 인코딩된 심볼 스트림으로부터의 관련 심볼이 스킵되거나 반복되지 않도록 상기 가변 지연 버퍼의 지연 길이를 조정하는 단계; 및
    수신기 유닛에서 상기 선택된 심볼을 수신하는 단계들을 수행함으로써, 디지털 송신 링크를 통해 송신되고 수신기 유닛에서 수신되는 데이터의 신호 무결성을 보장할 수 있게 하기 위한 컴퓨터-실행가능 명령들을 기록한, 컴퓨터-판독가능 매체.
  16. 제 15 항에 있어서,
    상기 선택된 현재 가장 신뢰가능한 심볼은, 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 표현하기 위해 사용되는, 컴퓨터-판독가능 매체.
  17. 제 16 항에 있어서,
    상기 현재 가장 신뢰가능한 심볼을 선택하는 단계는, 상기 L개의 샘플 스트림들 중에서, 상기 현재 가장 신뢰가능한 심볼을 갖는 샘플 스트림을 선택하는 단계를 포함하는, 컴퓨터-판독가능 매체.
  18. 제 15 항에 있어서,
    상기 선택된 현재 가장 신뢰가능한 심볼이 상기 인코딩된 심볼 스트림으로부터의 관련 심볼을 스킵하거나 반복하는 것을 초래할지를 결정하는 것은, 상기 현재 가장 신뢰가능한 심볼을 갖는 샘플 스트림과, 이전의 가장 신뢰가능한 심볼이 선택되었던 샘플 스트림 사이의 위상에서의 차이에 기초하는, 컴퓨터-판독가능 매체.
  19. 제 18 항에 있어서,
    상기 위상에서의 차이가 제 1 임계값보다 더 크면, 상기 가변 지연 버퍼의 지연 길이는 감소되며,
    상기 위상에서의 차이가 제 2 임계값 미만이면, 상기 가변 지연 버퍼의 지연 길이는 증가되는, 컴퓨터-판독가능 매체.
  20. 삭제
  21. 제 19 항에 있어서,
    상기 제 1 임계값은 상기 오버샘플링 팩터 L의 절반에 관련된 포지티브 위상 값에 의해 표현되고, 상기 제 2 임계값은 상기 오버샘플링 팩터 L의 절반에 관련된 네거티브 위상 값에 의해 표현되며,
    상기 위상에서의 차이가 상기 포지티브 위상 값보다 크면, 상기 가변 지연 버퍼의 지연 길이는 하나의 심볼 길이만큼 감소되고, 상기 위상에서의 차이가 상기 네거티브 위상 값보다 작으면, 상기 가변 지연 버퍼의 지연 길이는 하나의 심볼 길이만큼 증가되는, 컴퓨터-판독가능 매체.
  22. 삭제
  23. 삭제
  24. 삭제
KR1020050123139A 2004-12-16 2005-12-14 디지털 송신 링크에서의 데이터 수신 방법 및 장치 KR101165661B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63719204P 2004-12-16 2004-12-16
US60/637,192 2004-12-16
US11/069,194 2005-02-28
US11/069,194 US7292665B2 (en) 2004-12-16 2005-02-28 Method and apparatus for reception of data over digital transmission link

Publications (2)

Publication Number Publication Date
KR20060093002A KR20060093002A (ko) 2006-08-23
KR101165661B1 true KR101165661B1 (ko) 2012-07-17

Family

ID=36010958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123139A KR101165661B1 (ko) 2004-12-16 2005-12-14 디지털 송신 링크에서의 데이터 수신 방법 및 장치

Country Status (9)

Country Link
US (2) US7292665B2 (ko)
EP (1) EP1672829B1 (ko)
JP (1) JP4886290B2 (ko)
KR (1) KR101165661B1 (ko)
CN (2) CN102223225B (ko)
AT (1) ATE462238T1 (ko)
DE (1) DE602005020106D1 (ko)
SG (1) SG123685A1 (ko)
TW (1) TWI407723B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801257B2 (en) 2005-09-28 2010-09-21 Genesis Microchip Inc Adaptive reception techniques for over-sampled receivers
WO2007142492A2 (en) 2006-06-09 2007-12-13 Lg Electronics Inc. Method of transmitting data in a mobile communicaiton system
KR101328921B1 (ko) * 2006-09-27 2013-11-14 엘지전자 주식회사 지연 기반 시퀀스 검색 방법, 장치 및 이를 이용한 신호송수신 방법 및 장치
US7450038B2 (en) * 2006-11-03 2008-11-11 Silicon Image, Inc. Determining oversampled data to be included in unit intervals
US7970045B2 (en) * 2007-07-28 2011-06-28 Ittiam Systems (P) Ltd. Method and device for adapting a signal
WO2009030278A1 (en) * 2007-09-06 2009-03-12 Agilent Technologies, Inc. Asynchronous digital signal detection
US8495486B2 (en) * 2007-12-21 2013-07-23 The Invention Science Fund I, Llc Look ahead of links/alter links
JP5365132B2 (ja) * 2008-10-17 2013-12-11 富士ゼロックス株式会社 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
TWI392296B (zh) * 2009-06-15 2013-04-01 Realtek Semiconductor Corp 通訊信號接收器及其訊號處理方法
JP4917136B2 (ja) * 2009-09-29 2012-04-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 信号をデジタル的にフィルタリング（パルスシェイプ）する方法、回路、および、プログラム
US8611473B1 (en) * 2010-12-15 2013-12-17 Pmc-Sierra, Inc. Reduction of correlated channel impairments
US8745157B2 (en) 2011-09-02 2014-06-03 Trading Technologies International, Inc. Order feed message stream integrity
EP3298834B1 (en) * 2015-05-21 2022-03-09 Andrew Wireless Systems GmbH Synchronizing multiple-input/multiple-output signals in a telecommunication system
CN109379306B (zh) * 2017-08-11 2021-10-15 中兴通讯股份有限公司 一种接收信号的处理方法及装置
CN107843918B (zh) * 2017-12-15 2024-01-26 合肥国为电子有限公司 一种具有负延时功能的地震勘探仪及其数据采集方法
US11330450B2 (en) * 2018-09-28 2022-05-10 Nokia Technologies Oy Associating and storing data from radio network and spatiotemporal sensors
CN109828449A (zh) * 2019-01-25 2019-05-31 杭州电子科技大学 一种三模冗余控制计算表决系统及方法
CN114257303B (zh) * 2021-12-10 2023-10-03 武汉邮电科学研究院有限公司 一种抑制光纤通信非线性效应的方法和系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430240B1 (en) 1999-09-27 2002-08-06 Genesis Microchip (Delaware) Inc. Receiver to recover data encoded in a serial communication channel

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2804201A1 (de) 1978-02-01 1979-08-02 Troendle Karlheinz Verfahren zur kompensation des systematischen phasenjitters bei digitaler uebertragung (phasenjiitterkompensation)
US4468786A (en) * 1982-09-21 1984-08-28 Harris Corporation Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system
FR2604318B1 (fr) * 1986-09-23 1989-03-31 Thomson Csf Procede et dispositif de synchronisation symbole et leur application a la demodulation symbole de messages numeriques
US5022056A (en) * 1989-10-23 1991-06-04 National Semiconductor Corporation Method and structure for digital phase synchronization
US5313496A (en) * 1990-12-26 1994-05-17 Trw Inc. Digital demodulator circuit
JP2683665B2 (ja) * 1991-11-27 1997-12-03 日本電気株式会社 最尤系列推定装置
EP0562183A1 (en) 1992-03-27 1993-09-29 ALCATEL BELL Naamloze Vennootschap Synchronization method and device realizing said method
WO1993026106A1 (en) * 1992-06-18 1993-12-23 Oki Electric Industry Co., Ltd. Maximum likelihood sequence estimating device and method therefor
US5425058A (en) 1993-07-28 1995-06-13 Martin Marietta Corporation MSK phase acquisition and tracking method
FR2713853B1 (fr) * 1993-12-10 1996-01-05 Thomson Csf Système de réception ou de lecture série d'informations.
CN1082292C (zh) * 1994-02-16 2002-04-03 东芝株式会社 采样相位同步装置及所用的双向最大似然序列估计方式
US6023477A (en) * 1996-12-18 2000-02-08 Ericsson Inc. System and method of time and frequency synchronization in a radiocommunication system
US5930296A (en) * 1997-04-08 1999-07-27 Glenayre Electronics, Inc. Low-complexity bidirectional equalizer
US5963599A (en) * 1997-08-04 1999-10-05 Raytheon Company Truncated maximum likelihood sequence estimator
JP2000031951A (ja) * 1998-07-15 2000-01-28 Fujitsu Ltd バースト同期回路
US6268848B1 (en) * 1998-10-23 2001-07-31 Genesis Microchip Corp. Method and apparatus implemented in an automatic sampling phase control system for digital monitors
JP2000174736A (ja) * 1998-12-08 2000-06-23 Sharp Corp ビット同期回路
KR100346837B1 (ko) * 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
US6765975B2 (en) * 2000-12-19 2004-07-20 Intel Corporation Method and apparatus for a tracking data receiver compensating for deterministic jitter
TW513856B (en) * 2001-04-16 2002-12-11 Realtek Semiconductor Corp Data recovery device and method
US20040210790A1 (en) * 2001-11-26 2004-10-21 Yongsam Moon 0.6-2.5 GBaud CMOS tracked 3X oversampling transceiver with dead zone phase detection for robust clock/data recovery
US7646831B2 (en) * 2001-10-19 2010-01-12 Nokia Corporation Method and a device for controlling data extraction from a data stream containing at lease one data packet
ATE334523T1 (de) 2001-10-26 2006-08-15 Ibm Speicherschaltung und schaltung zur erkennung eines gültigen überganges
GB2385753B (en) * 2002-02-22 2005-04-06 Zarlink Semiconductor Ltd A data processing circuit
US6611219B1 (en) * 2002-05-01 2003-08-26 Macronix International Co., Ltd. Oversampling data recovery apparatus and method
JP2003333110A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp シリアルデータ受信回路
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
EP1355443A1 (en) 2002-08-02 2003-10-22 Agilent Technologies Inc. a Delaware Corporation Oversampling bit stream recovery
TW567668B (en) * 2002-08-12 2003-12-21 Realtek Semiconductor Corp Data recovery system and method thereof
US7349498B2 (en) * 2002-10-07 2008-03-25 International Business Machines Corporation Method and system for data and edge detection with correlation tables
US7317777B2 (en) * 2002-10-07 2008-01-08 International Business Machines Corporation Digital adaptive control loop for data deserialization
US7424075B2 (en) * 2003-07-31 2008-09-09 Crossroads Systems, Inc. Pseudorandom data pattern verifier with automatic synchronization
CN1330193C (zh) * 2003-11-20 2007-08-01 中兴通讯股份有限公司 一种用于差分偏移四相键控解调器的位同步装置
US7317775B1 (en) * 2004-07-16 2008-01-08 National Semiconductor Corporation Switched deskew on arbitrary data
US7298299B1 (en) * 2004-10-21 2007-11-20 Altera Corporation Efficient data recovery algorithm for serial data

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430240B1 (en) 1999-09-27 2002-08-06 Genesis Microchip (Delaware) Inc. Receiver to recover data encoded in a serial communication channel

Also Published As

Publication number Publication date
US20080056421A1 (en) 2008-03-06
EP1672829A1 (en) 2006-06-21
US7412017B2 (en) 2008-08-12
CN1805329B (zh) 2011-09-21
JP2006203866A (ja) 2006-08-03
KR20060093002A (ko) 2006-08-23
DE602005020106D1 (de) 2010-05-06
JP4886290B2 (ja) 2012-02-29
CN1805329A (zh) 2006-07-19
EP1672829B1 (en) 2010-03-24
TW200637239A (en) 2006-10-16
SG123685A1 (en) 2006-07-26
ATE462238T1 (de) 2010-04-15
US7292665B2 (en) 2007-11-06
TWI407723B (zh) 2013-09-01
CN102223225B (zh) 2013-05-01
US20060133540A1 (en) 2006-06-22
CN102223225A (zh) 2011-10-19

Similar Documents

Publication Publication Date Title
KR101165661B1 (ko) 디지털 송신 링크에서의 데이터 수신 방법 및 장치
US7801257B2 (en) Adaptive reception techniques for over-sampled receivers
US7489749B2 (en) Optimum phase timing recovery in the presence of strong intersymbol interference
US20150016497A1 (en) Clock and data recovery architecture with adaptive digital phase skew
US20090086807A1 (en) Methods and apparatus for determining threshold of one or more dfe transition latches based on incoming data eye
US11588610B2 (en) Data transition tracking for received data
US10904046B2 (en) Variable gain amplifier and sampler offset calibration without clock recovery
JPH0369238A (ja) 復調データ識別判定装置
US8964899B2 (en) Receiving circuit
JPH0575653A (ja) デイジタル通信システム
US9112661B1 (en) Method and apparatus for data reception in high-speed applications
US6990615B2 (en) Data processing device
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
Kovintavewat et al. A new timing recovery architecture for fast convergence
US20060039513A1 (en) Clock and data recovery systems and methods
JP5286321B2 (ja) ビット検出及び同期のための方法及びシステム
US20210342151A1 (en) Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system
JP2000358021A (ja) デジタルｐｌｌ回路とそれを用いた光受信回路
TWI450503B (zh) 通訊接收機及接收方法
US20070237275A1 (en) Method and apparatus for a time domain zero phase start using binary sampled data

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee