KR101163284B1 - 단결정 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법 - Google Patents

단결정 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101163284B1
KR101163284B1 KR1020090085521A KR20090085521A KR101163284B1 KR 101163284 B1 KR101163284 B1 KR 101163284B1 KR 1020090085521 A KR1020090085521 A KR 1020090085521A KR 20090085521 A KR20090085521 A KR 20090085521A KR 101163284 B1 KR101163284 B1 KR 101163284B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
temperature
single crystal
bmd
osf
Prior art date
Application number
KR1020090085521A
Other languages
English (en)
Other versions
KR20100030611A (ko
Inventor
티모 뮬러
거드런 키싱거
발터 휴비저
마틴 베버
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20100030611A publication Critical patent/KR20100030611A/ko
Application granted granted Critical
Publication of KR101163284B1 publication Critical patent/KR101163284B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C30B15/305—Stirring of the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 단결정 실리콘으로 구성된 반도체 웨이퍼에 관한 것이고, 상기 웨이퍼는 질소로 도핑된다. 반도체 웨이퍼는 OSF 영역 및 Pv 영역을 구비하고, 상기 OSF 영역은 반도체 웨이퍼의 중앙으로부터 Pv 영역까지 반도체 웨이퍼의 에지를 향한 방향으로 연장된다. 반도체 웨이퍼는 10 cm-2 미만의 OSF 밀도와, 적어도 3.5×108 cm-3의 벌크에서의 BMD 밀도와, 몫(BMDmax/BMDmin)(여기서, BMDmax와 BMDmin은 각각 최대 BMD 밀도와 최소 BMD 밀도를 나타냄)이 3 이하인 변동 범위를 갖는 BMD 밀도의 반경 방향 분포를 갖는다. 본 발명은 또한 그러한 반도체 웨이퍼를 제조하는 방법에 관한 것이다.

Description

단결정 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법{SEMICONDUCTOR WAFER COMPOSED OF MONOCRYSTALLINE SILICON AND METHOD FOR PRODUCING IT}
본 발명은 게더링(gettering) 특성이 우수하고 전자 소자의 집적에 관련된 영역에 실질적으로 결함이 없는 단결정 실리콘으로 구성된 반도체 웨이퍼에 관한 것이다. 본 발명은 또한 그러한 반도체 웨이퍼를 제조하는 경제적인 방법에 관한 것이다.
결함 분포와 관련하여 단결정 실리콘으로 구성된 고성능 반도체 웨이퍼에서는 2가지 중앙 요건이 고려된다. 따라서, 전자 소자가 집적되는 반도체 웨이퍼의 영역은 전자 부품의 구조 폭의 크기 범위 또는 그보다 큰 크기를 갖는 타입의 결함이 가능한 한 없어야 한다. 이러한 결함 타입으로는, 특히 COP("crystal originated particle"), 결함 타입이 대응하는 크기를 달성한다고 가정하면, BMD("bulk micro defect"), OSF(oxidation induced stacking fault) 및 OSF 핵(산화 적층 결함의 핵)을 포함한다. COP는 나노미터 범위의 공극을 형성하는 틈새의 축적이다. 방해하는 크기를 갖는 COP는 예컨대 미국 특허 제5,980,720호에 기술된 제조 방법에 의해, 또는 그외에 결과가 DSOD 검출과 완전히 상관하는 레이저 산란 광 토포그래피에 의해 "직접적인 표면 산화물 결함(DSOD; Direct Surface Oxide Defects)"로서 검출될 수 있다. 특히, 일본의 제작사인 Mitsui Mining and Smelting사로부터 시판되는 타입 MO-6의 레이저 스캐너는 대략 40 nm 이상의 직경을 갖는 COP를 자동적으로 검출하는 데에 적절하다. 더욱이, 보다 큰 COP는 또한 세코 식각 및 광학적 검사에 의해 "유동 패턴 결함(FPD; flow pattern defect)"으로서 검출될 수 있다. BMD는 반도체 웨이퍼의 열처리("풀림")의 결과로서 작은 핵으로부터 성장하는 초포화된 산소의 석출물이다. 핵의 직경은 통상적으로 대략 1 nm이다. BMD는 예컨대 SIRM("scanning infrared spectroscopy")에 의해 적외선에서 초점을 공유하는 화상을 갖는 IR-LST("infrared laser scattering tomography")에 의해, 또는 광학 현미경에 의해 예컨대 크롬 함유 식각 해법의 도움으로 확대(결함 식각) 후에 검출된다. BMD는 SIRM에 의해 또는 결함 식각 및 후속하는 현미경에 의해 검출될 수 있도록 대략 70 nm의 평균 직경을 가져야 한다. 대략 20 nm의 크기로부터 시작하는 BMD는 예컨대 Mitsui Mining and smelting사로부터 시판되는 타입 MO-4의 BMD 계수기의 도움으로 IR-LST에 의해 직접 검출될 수 있다. SIRM에 의해 또는 현미경과 조합한 결함 식각에 의한 검출을 위해, BMD 크기 분포의 대부분은 BMD 핵이 통상 1000℃의 온도에서 16 시간 동안 성장하게 함으로써 검출 한계 위로 올라갈 수 있다.
OSF는 상대적으로 큰 산소가 핵(OSF 핵)으로서 작용하여 석출되면 생길 수 있는 실리콘 적층 결함이고, 그 직경은 통상적으로 10 내지 35 nm의 범위 내에 있고, 수시간 동안에 대략 1050 내지 1100℃의 온도에서 습식 또는 건식 분위기에서 표면 산화 후에 산소 축적의 결과로서 성장한다. OSF 핵은 COP 형성에도 불구하고 여분의 틈새를 갖는 영역에서 용융물로부터 풀링된 실리콘 단결정의 냉각 중에 생긴다. OSF 핵의 형성은 질소의 존재와 단결정의 보다 느린 냉각에 의해 격렬해진다.
전자 부품과 관련된 반도체 웨이퍼 영역은 최소의 OSF 핵을 포함해야 하는데, 그 이유는 OSF가 게이트 산화물 파괴의 원인이 되기 때문이다. 더욱이, OSF 핵은 두께가 7 nm 이하인 얇은 게이트 산화물이 파괴되게 할 수 있다. 따라서, GOI("gate oxide integrity") 시험에서 시험 캐퍼시터의 파괴 강도는 OSF와 OSF 핵의 검출의 신뢰성 있는 인디케이터이다.
부품들과 관련된 반도체 웨이퍼의 영역 밖에서, 즉 반도체 웨이퍼의 벌크에서는, BMD의 최대 밀도가 필요 요건이다. BMD는 금속 불순물을 위한 고정 지점, 소위 고유 게터(intrinsic getter)를 형성하고, 이 방식으로 부품과 관련된 영역에서 불순물의 농도를 감소시킨다. 게터로서 사용되는 BMD의 크기는 임계 크기 미만이어서는 안되는데, 그 이유는 작은 BMD는 열적으로 안정적이지 않아 전자 부품의 제조 중에 수행되는 반도체 웨이퍼의 열처리 중에 제거되기 때문이다. 상기 BMD의 최소 크기와 최소 밀도는 특히 니켈과 구리에 대해 충분한 게터 용량을 보장하도록 요구된다(K. Sueoka 등, The Electrochem. Soc. PV 2007-17, (2000), p.164).
유럽 특허 제1170404 A1호는 단결정 실리콘으로 구성되는 반도체 웨이퍼와 그 제조 방법을 기술하고 있다. 반도체 웨이퍼는 벌크에서 높고 반경 방향으로 어느 정도 균질한 BMD 밀도를 갖고 이에 따라 양호한 게터링 특성을 갖는다. 양호한 게터링 특성은 2가지 조치에 의해 보장된다. 첫째로, 반도체 웨이퍼를 산출하는 단결정은 질소로 도핑되는데, 그 이유는 질소의 존재가 산소 석출과 열적으로 안정적인 산소 석출물의 형성을 촉진시키기 때문이다. 둘째로, 유럽 특허 제1170404 A1호에서 NV 영역이라고 한, 소위 Pv 영역에서 비교적 높은 갯수의 자유 틈새가 유효하다는 점이 이용된다. 질소와 같이, 자유 틈새는 산소 석출물의 형성에 포함된다.
실리콘 단결정의 풀링 공정 중에 상 경계에서 풀링 레이트(V)와 축방향 온도 구배(G)의 비(V/G)는 고유의 점 결함, 즉 틈새와 실리콘 간극, 및 그 축적의 형성을 제어하는 데에 사용될 수 있는 중요한 파라미터라는 것이 일반적으로 알려져 있다. 임계값과 비교하여 V/G가 클수록, 성장하는 단결정으로 되는 여분의 틈새가 보다 현저해진다. V/G가 임계값과 비교하여 작을수록, 성장하는 단결정으로 되는 여분의 실리콘 간극이 보다 현저해진다. 점 결함이 단결정의 냉각 중에 초포화를 달성하면, 점 결함은 틈새의 경우에서처럼 COP의 생성 원인이 되는 축적을 형성한다. Pv 영역은 몫이 임계값보다 크고 OSF 핵이 생기는 것이 바람직한 영역(OSF 영역)이 형성되는 V/G보다는 작도록 단결정을 풀링하는 공정 중에 제어되면 생긴다. Pv 영역에서는 틈새의 고밀도 축적이 존재한다. 그러나, 상기 축적의 평균 직경은 축적이 COP 시험에 의해 더 이상 검출되지 않을 정도로 작다. 그러나, 축적은 구리에 의한 피복(피복 시험) 후에 또는 IR-LST의 도움으로 검출될 수 있다. IR-LST에 의한 검출에 적절한 준비 방법은, 예컨대 G. Kissinger, G. Morgenstern, H. Richter, J. Vanhellemont, D. Graef, U. Lambert, W. v. Ammon, P. Wagner, THE ElECTROCHEM. SOCIETY: PROCEEDINGS VOL. 97-22, 32-39 (1997)에 설명되어 있다. 피복 시험은 예컨대 이하와 같이 수행될 수 있다. 시험될 반도체 웨이퍼 또는 그 부재의 후방측에서, HF-함유(10 ml/l HF) 수성 CuSO4 용액(20 g/l CuSO4)로부터 전기 분해로 구리를 증착한다(G. Kissinger, G. Morgenstern, H. Richter, J. Mater. Res., Vol. 8, No. 8(1993), p. 1900). 그 후에, 5 내지 20분 동안 900 내지 1000℃ 범위 내의 온도에서 시료를 열처리하고, 최종적으로 10 내지 30분 동안 러스터 에칭(HNO3: HF=5:1)을 한다. 이후에, 최종적으로 30분 동안 세코 에칭 용액으로 처리하고, 그 후에 결함을 볼 수 있게 된다.
소기의 방식에서 몫(V/G)을 제어하는 데에 숙지가 필요한 허용 가능한 풀링 레이트의 범위는 단결정이 가변적인 풀링 레이트로 풀링되고 이어서 분석되는 하나 이상의 예비 실험에 의해 정해지는 것이 일반적이다. 이 목적을 위해, 단결정을 길이 방향으로 절단 개방하고 절단된 표면을 점 결함과 그 축적에 관하여 시험한다.
유럽 특허 제1170404 A1호의 설명에 따르면, 전체가 OSF 영역으로 이루어지는 반도체 웨이퍼 또는 내측 및 외측이 Pv 영역에 의해 둘러싸이는 OSF 링을 갖는 반도체 웨이퍼라도 양호한 게터링 특성을 갖는다. 해로운 OSF 핵을 방지하는 조치를 OSF 영역이 포함되자마자 취해야한다는 점과, COP 형성의 결과로서 틈새 농후 영역이 OSF 링의 내측에 존재하자마자 어려움을 사실상 피할 수 없다는 점을 고려 하지 않는다.
단결정 실리콘으로 구성되는 고성능 반도체 웨이퍼의 제작자에게 강제되는 추가 요건은 이들 반도체 웨이퍼를 가장 높은 가능한 개수로 경제적으로 제조할 수 있는가이다. 따라서, 높은 수율을 제공하는 데에 사용되는 제조 방법이 시급히 요구된다. 이 점에서 어려움을 극복해야 한다. 그런데, 본 발명에 의해 처리되는 한가지 문제는 단결정의 길이에 따라 질소의 작은 분리 계수로 인해 단결정에서 질소의 집중이 생긴다는 점이다. 반도체 웨이퍼를 형성하기 위해 처리되는 단결정 섹션의 후방부로부터 시작되는 반도체 웨이퍼의 경우에, 비교적 높은 질소의 농도는 질소가 핵형성에 필요한 산소 석출을 촉진하기 때문에 과도하게 높은 개수의 OSF 핵을 갖는 효과를 가질 수 있다. 그러나, OSF 핵의 개수는 반도체 웨이퍼를 형성하기 위해 처리되는 단결정 섹션의 전방부로부터 생기는 반도체 웨이퍼가 또한 과도하게 높은 개수의 OSF 핵을 가질 수 있기 때문에 질소의 농도에 따라서만 좌우되는 것이 아니다.
따라서, 본 발명의 목적은 게터링 특성이 우수하고, 전자 소자의 집적에 관련된 영역에서 특히 OSF(s) 핵과 관련하여 실질적으로 결함이 없는, 단결정 실리콘으로 구성된 반도체 웨이퍼를 제공하는 것이다.
더욱이, 본 발명의 목적은 그러한 반도체 웨이퍼를 높은 수율로 공급할 수 있는 매우 경제적인 방법을 특정하는 것이다.
상기 목적은 단결정 실리콘으로 구성되고 질소가 도핑된 반도체 웨이퍼로서,
OSF 영역 및 Pv 영역과,
적어도 3.5×108 cm-3의 벌크에서의 BMD 밀도와,
몫(BMDmax/BMDmin)(여기서, BMDmax와 BMDmin은 각각 최대 BMD 밀도와 최소 BMD 밀도를 나타냄)이 3 이하인 변동 범위를 갖는 BMD 밀도의 반경 방향 분포와,
10 cm-2 미만의 OSF 밀도
를 포함하고, 상기 OSF 영역은 반도체 웨이퍼의 중앙으로부터 Pv 영역까지 반도체 웨이퍼의 에지를 향한 방향으로 연장되는 것인 반도체 웨이퍼에 의해 달성된다.
또한, 상기 목적은, 단결정 실리콘으로 구성된 반도체 웨이퍼의 제조 방법으로서,
CZ 방법에 따라 용융물로부터 단결정을 풀링하고, 단결정의 풀링 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션에 OSF 영역과 Pv 영역이 형성되도록 풀링 레이트(V)와 상 경계에서 축방향 온도 구배(G)의 몫(V/G)을 제어하며, 여기서 상기 OSF 영역은 단결정의 중앙으로부터 Pv 영역까지 단결정의 주변을 향한 방향으로 연장되고,
풀링 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션의 전방부에서의 질소 농도가 3×1013 내지 6×1013 원자/cm3이 되도록 단결정을 질소로 도핑하며,
풀링 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 섹션에서의 산소 농도가 4.4 내지 5.2×1017 원자/cm3이 되도록 산소 농도를 제어하고,
단결정으로부터 단결정 실리콘으로 구성된 반도체 웨이퍼를 슬라이싱하며,
단결정 실리콘으로 구성된 반도체 웨이퍼를 500 내지 750℃의 로딩 온도에서 노 내에 로딩하고,
단결정 실리콘으로 구성된 반도체 웨이퍼의 온도를 로딩 온도로부터 1000℃까지의 온도 범위에서는 적어도 3.5℃/min이고 1000℃로부터 유지 온도까지의 온도 범위에서는 3.5℃/min 미만인 증가 속도로 로딩 온도로부터 유지 온도로 증가시키며,
단결정 실리콘으로 구성된 반도체 웨이퍼를 1075℃ 내지 1100℃의 범위에 있는 유지 온도에서 열처리하는 것을 포함하는 반도체 웨이퍼의 제조 방법에 의해 달성된다.
본 발명에 따르면, 게터링 특성이 우수하고, 전자 소자의 집적에 관련된 영역에서 특히 OSF(s) 핵과 관련하여 실질적으로 결함이 없는, 단결정 실리콘으로 구성된 반도체 웨이퍼를 제공할 수 있다. 또한, 그러한 반도체 웨이퍼를 높은 수율 로 공급할 수 있는 매우 경제적인 방법을 제공할 수 있다.
본 발명에 따른 반도체 웨이퍼는 중요한 요건을 모두 만족시킨다. 반도체 웨이퍼는 실질적으로 결함이 없기 때문에 전자 소자의 집적을 위해 최선의 예조건을 제공하는 표면 근처의 영역(무결함 영역)을 갖는다. 표면 근처의 영역은 방해하는 크기를 갖는 BMD와 COP를 포함하지 않고 작은 개수의 OSF 핵만을 포함한다. OSF 밀도는 산소 중의 표준 산화와 광학 현미경을 이용한 검사(OSF 시험) 후에 10 cm-2 미만이다. 벌크에서, 반도체 웨이퍼는 적어도 3.5×108 cm-3, 바람직하게는 7×108 cm-3의 BMD 밀도를 갖고, 반경 방향 변동 범위(BMDmax/BMDmin)는 인자 3 이하이며, 바람직하게는 2 mm의 에지 제외부를 고려한다.
상기 특성을 갖는 반도체 웨이퍼를 얻기 위하여, 결함 형성에 중대한 영향을 미치는 변수를 적절하게 고려하는 방법이 요구된다. 본 발명에 따른 방법은 이것을 달성하며, 또한 높은 수율로 반도체 웨이퍼를 공급하고, 방법의 일부인 반도체 웨이퍼의 열처리 중에 열 에너지에 관한 아웃레이(열 소모 비용)이 비교적 낮기 때문에 매우 경제적이다.
단결정의 풀링 공정 중에, V/G 몫은 단결정의 중앙으로부터 단결정의 주변을 향한 방향으로 연장되는 OSF 영역이 단결정의 중앙에 생기도록 제어된다. 따라서, OSF 영역은 OSF 핵이 발견되지 않는 영역을 링의 중앙에 갖는 링 형태의 형식보다는 디스크 형태의 형식으로 형성된다. V/G 몫의 크기는 방해하는 COP가 형성되지 않도록 단결정의 중앙에서 제한된다. 더욱이, V/G는 몫이 반경 방향 경로에서 감소하여 OSF 영역에서 사라지더라도, 상기 몫이 여분의 실리콘 간극을 갖는 영역을 형성하는 데 필요한 것보다 크게 유지되도록 제어된다. 따라서, 디스크 형태의 OSF 영역은 단결정의 주변을 향해 연장되는 Pv 영역에 인접한다. OSF 영역과 Pv 영역에서 여분의 틈새는 단결정으로부터 제조되는 반도체 웨이퍼의 벌크에서 높은 개수의 게터링 산소 석출물의 형성을 촉진시킨다. 이에 따라, 그러한 반도체 웨이퍼는 반도체 웨이퍼의 중앙으로부터 반도체 웨이퍼의 에지를 향한 방향으로 연장되고 OSF 영역으로부터 반도체 웨이퍼의 에지까지 도달하는 Pv 영역과 인접하는 OSF 영역을 갖는다.
마찬가지로, 산소와 질소의 단결정으로의 통합은 주의깊게 제어해야 한다. 산소는 BMD의 형성에 필수적이고, 이 경우에 질소는 보조 효과를 갖는다. 그러나, 양 원소는 또한 OSF 핵의 형성을 촉진시킨다. 따라서, 질소의 경우에, 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션의 전방부에서의 질소 농도가 3×1013 내지 6×1013 원자/cm3이 되도록 풀링 공정 중에 단결정이 질소로 도핑되는 것을 보장하도록 고려해야 한다. 이는 분리로 인해 농도가 2.5×1014 원자/cm3까지의 값으로 상승하면 상기 섹션의 후방부에서의 질소 농도 역시 여전히 충분히 낮게 유지되는 것을 보장한다. 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션은 원뿔형 섹션들 사이에 있는 결정형 섹션이고 단결정의 공칭 직경을 갖는다. 용융물을 질소 로 도핑하는 한가지 가능성은, 단결정을 풀링하는 공정 전에 예컨대 정해진 용적의 질소 함유 가스, 예컨대 NH3으로 용융물을 가스 제거하는 것이다. 질소의 필요량은 또한 대응하는 질화물의 양으로 코팅되고 용융물의 제조 중에 부수적으로 용융되는 실리콘 웨이퍼의 형태로 제공될 수 있다.
산소의 경우, 단결정을 풀링하는 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션이 4.4×1017 원자/cm3 이상, 5.2×1017 원자/cm3 이하(새로운 ASTM에 따름)를 차지하는 것을 보장하도록 고려해야 한다. 이 방식으로, 질소와 산소 농도는 충분한 개수의 BMD를 형성하고 OSF를 피하는 능력에 관하여 서로 최적으로 협동한다.
단결정으로 산소 통합의 주의깊은 제어는 또한 방법의 경제적인 실행 가능성에 관한 특별한 중요성과 조화된다. 단결정을 풀링하는 초기의 상에 있어서, 도가니가 용융물로 충전되면, 용융물은 도가니 재료로부터 비교적 큰 양의 산소를 용해시킨다. 따라서, 이 점에서 적시에 단결정으로 되는 의도된 산소보다 보다 많은 산소가 단결정으로 되는 위험이 있다. 단결정으로의 산소의 통합을 제한하기 위하여, 흔히 자장이 용융물에 가해진다. 독일 특허 제103 39 792 A1호에 따르면, 특히 이 목적을 위해 CUSP 자장과 이동 자장(TMF; travelling magntic field)가 적절하다. 그러한 자장을 발생시키기에 적절한 코일 배치가 도 1(CUSP 자장)과 도 2(TMF)에 도시되어 있다. 이동 자장에 의해, SiO 형태의 산소를 용융물 밖에서 도가니를 매개로 주변의 가스 공간 내로 이송하는 용융물 흐름을 유지하는 대류 와동 을 용융물에서 발생시킬 수 있다. 와동에서, 용융물은 도가니벽을 따라 용융물의 표면까지 유동하고, 이 표면으로부터 반경 방향 내측을 향해 대략 도가니 반경의 절반에 대응하는 거리 후에 도가니의 바닥 방향으로 회전한다. CUSP 자장은 용융물 흐름에 대해 감쇠 효과를 갖고, 이에 의해 단결정으로 산소의 통합을 감소시킨다. 도가니는 단결정을 풀링하는 과정에서 상승되기 때문에, 용융물의 표면 위치를 유지하기 위하여, 용융물의 자속 밀도는 단결정을 풀링하는 공정의 말단 상에서 감소하고, 이와 함께 자장의 산소 환원 효과가 감소한다.
본 발명에 따른 방법의 바람직한 실시예에 따르면, 적어도 반도체 웨이퍼의 제조를 위해 제공되는 섹션에서 산소 농도가 4.4×1017 원자/cm3 내지 5.2×1017 원자/cm3의 범위에서 유지되는 효과를 갖도록 단결정을 풀링하는 공정 중에 하나 이상의 조치를 취한다. 단결정을 풀링하는 초기 상에서 특히 효과를 갖는 제1 조치는, 일반적으로 사용되는 단열 히트 실드를 늘이는 것인데, 상기 히트 실드는 하단부에서 링을 형성하도록 넓혀지는 가스 가이드 튜브에 의해 단결정을 둘러싸고, 상기 링은 용융물의 표면 반대측에 있다. 링과 표면 간의 갭의 높이는 20 mm 이하, 10 mm 이상인 것이 바람직하다. 갭에서, 용융물의 표면을 향하는 퍼지 가스, 예컨대 아르곤은 표면에 가깝게 안내되어 가속된다. 가속된 퍼지 가스 흐름은 용융물에서 탈출하는 SiO를 효율적으로 제거하고, 이에 따라 또한 단결정으로 산소의 통합을 감소시킨다. 히트 실드와 대조적으로, 단결정, 이에 따라 V/G 비에 대한 열 영향이 대수롭지 않게 유지되도록 양호한 열 전도성을 갖는 가스 안내 튜브가 구현된다. 가스 안내 튜브는 몰리브덴과 같은 비오염 금속 재료로 구성되는 것이 바람직하다. 가스 안내 튜브의 산소 환원 효과는 또한 퍼지 가스의 압력 또는 퍼지 가스의 체적 유량, 또는 양자를 증가시킴으로써 보강될 수 있다. 1 내지 4 kPa과 2300 내지 3200 1/h의 체적 유량이 특히 바람직하다.
단결정을 풀링하는 종료 단계에서 특히 유용한 부가의 수단은 용융물 내의 자속 밀도를 유지하고 이와 함께 자장의 산소-환원 효과를 유지하기 위해 CUSP 자장의 필드 강도를 증가시키고 그리고/또는 자석 코일을 상승시키는 것으로 이루어진다. 기자력, 즉 전류 세기(I)와 턴수(N)의 적을 예를 들어 60000 암페어-턴으로부터 20%만큼 증가시킴으로써, 단결정 내의 산소 농도를 대략 0.7×1017 원자/cm3만큼 감소시키는 것이 가능하다. 자석 코일을 상승시키는 것과 같은 전력의 관련된 증가는 비교적 높은 경비를 수반한다. 더 낮은 경비를 수반하여 따라서 바람직한 것은 단결정을 풀링하는 프로세스 중에 먼저 CUSP 자장이 용융물에 부여되는 방법이다. 이후에, 반도체 웨이퍼를 형성하도록 가공될 단결정 섹션의 후방부가 풀링될 때, CUSP 자장과 상향 지향된 이동 자장의 조합을 포함하는 자장이 용융물에 부여된다. 기자력은 상부 CUSP 코일에 대해 바람직하게는 53000 내지 60000, 특히 바람직하게는 57600 암페어-턴이고, 하부 CUSP 코일에 대해서는 바람직하게는 95000 내지 105000, 특히 바람직하게는 100800 암페어-턴이다. TMF의 필드 강도는 바람직하게는 코일이 3600 암페어-턴 내지 -2400 암페어-턴의 범위의 실제 성분을 갖는 기자력을 교대로 생성하도록 설정된다. TMF의 주파수는 바람직하게는 50 내 지 75 Hz이다. 조합된 자장은 용융물로부터 SiO의 탈출을 가속화하는 대류 와동(convection vortex)을 유지한다.
그 결과, 단결정 내의 산소 농도를 제어하기 위한 전술된 수단 중 적어도 하나를 수행하는 것은 그 산소 농도가 4.4 내지 5.2×1017 원자/cm3의 요구 범위 내에 있는 반도체 웨이퍼의 수율이 단결정의 원통형 섹션에 대해 적어도 90%인 효과를 갖는다. 이들 수단이 없으면, 대조적으로 수율은 적어도 35% 이하이다.
반도체 웨이퍼는 단결정으로부터 분할되고 본 발명에 따른 열처리를 위해 준비된다. 준비는 반도체 웨이퍼를 연마된 상태로 변환하는 기계적 및 화학적 가공을 포함한다.
열처리는 상기 반도체 웨이퍼의 특성과 조화된다. 이는 BMD가 없고 OSF 핵이 거의 완전히 제거되어 있는 충분한 깊이를 갖는 "무결함 영역(denuded zone)"을 제공하고, 고밀도의 안정한 BMD를 갖고 BMD의 균질한 반경방향 분포를 갖는 반도체 웨이퍼의 벌크 내의 영역을 생성한다. 열처리는 또한 경제적인 "열 소모 비용(thermal budget)"을 특징으로 하는데, 이는 특히 비교적 짧은 기간 및 비교적 낮은 유지 온도에 의해 성취된다. 이는 복수의 반도체 웨이퍼가 동시에 열처리를 받게 되는 노 내에서 수행되고 불활성 또는 환원 분위기에서 발생한다. 바람직한 환원 분위기는 수소를 함유한다. 환원 분위기는 또한 하나 또는 복수의 환원 가스 이외에 불활성 성분을 함유할 수 있다. 불활성 분위기는 열처리의 조건 하에서 반도체 웨이퍼의 표면과 반응하지 않는 성분만을 포함한다. 예로서, 질소 또는 희가 스와 같은 불활성 가스가 사용될 수 있는데, 희가스가 바람직하고 아르곤이 특히 바람직하다.
로딩 온도는 500 내지 750℃이다. 열처리는 더 낮은 로딩 온도에서 불필요하게 연장될 수도 있고, 요구 BMD 밀도를 성취하기 위해 필요한 산소 핵이 더 높은 로딩 온도에서 제거될 수도 있다. 1075℃ 내지 1100℃의 범위, 바람직하게는 1075℃ 내지 1090℃의 범위 이내로 유지 온도를 도달시키기 위해, 온도는 적어도 3.5℃/min인 증가 속도로 로딩 온도로부터 1000℃의 온도까지 증가된다. 900℃의 온도로의 5℃/min 상승의 속도, 또는 800℃의 온도로의 10℃/min 상승의 속도, 900℃의 온도로의 5℃/min 상승의 속도 및 1000℃의 온도로의 3.5℃/min 상승의 속도가 특히 바람직하다. 1000℃로부터 유지 온도까지의 온도 범위에서, 증가 속도는 3.5℃/min 미만이다. 1050℃의 온도까지의 2℃/min의 증가 속도 및 유지 온도까지의 1℃/min의 증가 속도가 특히 바람직하다. 온도/시간 다이어그램에서의 로딩 온도로부터 유지 온도까지의 온도 프로파일의 구배는 바람직하게는 항상 양의 값이다. 유지 온도에서의 열처리의 기간은 바람직하게는 45분 이상 180분 이하이다. "무결함 영역"의 깊이는 유지 온도에서의 크기 및 유지 온도에서의 열처리의 기간에 의해 양호하게 제어될 수 있다. 이는 바람직하게는 5 내지 30 ㎛이다.
열처리 후에, 반도체 웨이퍼는 가능한 한 급속하게 냉각되고 노로부터 언로딩된다. 열 응력에 기인하는 슬립을 회피하기 위해, 냉각 속도를 서서히 증가시키는 것이 유리하다. 1050℃의 온도까지는 1℃/min 이하 하강의 냉각 속도, 1000℃의 온도까지는 2℃/min 이하 하강의 냉각 속도, 900℃의 온도까지는 3.5℃/min 이 하 하강의 냉각 속도, 800℃의 온도까지는 5℃/min 이하 하강의 냉각 속도 및 바람직하게는 로딩 온도의 영역에 있는 언로딩 온도까지는 5 내지 10℃/min의 냉각 속도가 특히 바람직하다.
바람직한 예시적인 실시예에 기초하여 실용적으로 구현되는 발명의 결과가 이하에 제시되고 도면을 참조하여 설명된다.
300 mm의 공칭 직경을 갖는 실리콘 단결정은 열 운반("고온 구역")을 판정하는 구성이 도 3에 개략적으로 도시되어 있는 장치를 사용하여 본 발명에 따른 방법에 따라 풀링된다. 이 구성의 기본적인 구성부는 회전 및 승강 가능 도가니 샤프트(1) 상에 위치되어 실리콘 용융물(3)이 그 내부에 포함되어 있는 지지식 도가니(2)이다. 도가니의 둘레에는 다결정 실리콘을 용융하고 용융물에 측면으로부터 열을 공급하기 위한 측방향 히터로서의 저항 히터(4)와, 용융물 대류에 영향을 주는 자장을 생성하기 위한 자기 디바이스의 3개의 자석 코일(5, 6, 7)이 위치된다. 도가니의 하부에는 용융물에 하부로부터 열을 공급하기 위한 하부 히터로서의 저항 히터(8)가 배열된다. 부가의 가열 요소(9)가 용융물로부터 풀링된 단결정(10)과 용융물(3) 사이의 위상 경계의 에지 영역에서의 축방향 온도 구배(G)를 하강시키기 위한 링 히터로서 용융물(3)의 바로 위에 위치된다. 단열 히트 실드(11) 및 냉각 재킷(12)이 단결정 둘레에 배열된다. 이 구성의 특정 구성부는 몰리브덴으로 구성된 가스 안내 튜브(13)인데, 이는 히트 실드에 고정되고 그 하단부에서 확장되어 링(14)을 형성한다. 용융물의 표면과 링의 하부면 사이의 간극은 바람직하게는 10 내지 20 mm, 예시적인 실시예에서 20 mm이다. 도 4는 가스 안내 튜브(13) 및 링(14)을 확대 방식으로 도시하고 있다. 화살표는 용융물의 표면과 링의 하부면 사이의 간극 내에서의 가스 유동의 가속도 및 퍼지 가스의 유동 방향을 나타내고 있다.
"고온 구역"이 선택된 예비 실험에서, 본질적인 점 결함의 분포 및 이들의 축적에 관련하여 원하는 특성을 갖는 원통형 섹션을 풀링하는 것을 가능하게 하기 위해 몫(V/G)이 제어되어야 하는 허용 가능한 풀링 속도의 범위가 설정되었다.
단결정 내에서의 산소 농도[Oi]에 대한 가스 안내 튜브의 영향을 결정하기 위해, 단결정은 다른 조건은 동일한 상태에서 가스 안내 튜브의 지지로 그리고 가스 안내 튜브의 지지 없이 풀링되었고, 단결정의 원통형 섹션의 시작부에서의 산소 농도가 비교되었다. 이들 실험의 결과는 표 1에 나타내고 있다. 이들은 4.4 내지 5.2×1017 원자/cm3의 요구 범위 내에 있도록 산소 농도를 제어하기 위해 원통형 섹션의 시작부를 풀링할 때 가스 안내 튜브가 필요하다는 것을 나타내고 있다.
[Qi]/4.4 내지 5.2×1017 원자/cm3
축방향 위치 1 mm 100 mm 300 mm 400 mm
가스 안내 튜브
있음		 적절함 적절함 적절함 적절함
가스 안내 튜브
없음		 너무 높음 너무 높음 너무 높음 너무 높음
단결정 내의 산소 농도에 대한 자장의 영향을 결정하기 위해, 단결정은 다른 조건은 동일한 상태에서, 일 경우에 CUSP 자장을 생성하기 위해 소비된 전력을 20%만큼 증가시킴으로써 CUSP 자장의 증폭으로 그리고 일 경우에 이 증폭 없이, 그리고 일 경우에 원통형 섹션의 최종 세번째를 풀링하기 시작할 때 조합된 CUSP 자장/TMF로의 변화를 갖고 풀링되었다. 조합된 자장/TMF로의 변화까지, CUSP 자장은 2개의 외부 자석 코일(5, 7)에 의해 생성되었다. 어떠한 전류도 중간 코일(6)을 통해 송출되지 않았다. 변화 후에, CUSP 자장은 여전히 최상부 및 최하부 코일(5, 7)(각각 57600 및 100800 암페어-턴의 기자력을 가짐)에 의해 생성되었다. 게다가, 3상 전류가 이동 자장을 동시에 생성하기 위해 모든 3개의 자석 코일(5, 6, 7)에 인가되었다. 자석 코일은 이들이 CUSP 자장에 부가하여 50 Hz의 주파수를 갖는 상향 지향 이동 자장을 용융물에 부여하는 방식으로 접속되었다. 코일은 3000 내지 -1500 암페어-턴의 실제 성분을 갖는 기자력을 교대로 생성하였다. 이들 실험의 결과는 표 2에 나타내고 있다. 이들은 원통형 섹션의 후방부를 풀링할 때, 4.4 내지 5.2×1017 원자/cm3의 요구 범위에 있도록 산소 농도를 제어하기 위해 용융물 상에 부여된 자장을 변경할 필요가 있다는 것을 나타내고 있다.
[Qi]/4.4 내지 5.2×1017 원자/cm3
축방향 위치 900 mm 1100 mm 1300 mm 1400 mm
조합된 CUSP
자장/TMF 있음		 적절함 적절함 적절함 적절함
CUSP 자장의
증폭 있음		 적절함 적절함 적절함 적절함
CUSP 자장의
증폭 없음		 적절함 너무 높음 너무 높음 너무 높음
이들 결과는 용융물 내의 산소 농도를 판정하는데 사용되는 시뮬레이션 계산으로부터 데이터와 일치한다. 이용된 산소 운반 모델은 에이. 디. 스미르노프(A. D. Smirnov), 브이. 브이. 카라에프(V. V. Kalaev)의 "실리콘 결정의 초크랄스키 성장에서의 산소 운반 모델의 전개(Development of oxygen transport model in Czochralski growth of silicon crystals)", Journal of Crystal Growth, 2008년, 310 (12), 페이지 297002976으로부터 취해졌다. 도 5 및 도 6은 단순히 CUSP 자장(도 5) 대신에, CUSP 자장 및 TMF(도 6)가 용융물에 부여되는 경우에 설정되는 용융물 내의 산소 농도의 상당한 감소를 도시하고 있다. 산소 농도는 임의의 표준화된 단위로 지시되어 있다.
도 7은 TMF의 상대 강도에 따른 단결정 내의 산소 농도의 반경방향 프로파일의 감소를 도시하고 있다.
설명된 "고온 구역"을 사용하여 얻어진 식견을 고려하여, 단결정은 풀링되어 원통형 섹션의 전방부의 질소 농도가 3×1013 원자/cm3이 되게 하기 위해 질소의 필요량으로 도핑되었다. 더욱이, 단결정 내로의 산소의 혼입은 단결정의 원통형 섹션의 최종 20%를 풀링할 때 CUSP 자장과 TMF를 조합함으로써 4.4 내지 5.2×1017 원자/cm3의 범위 내의 농도로 제한되었다. 더욱이, 허용 가능한 풀링 속도의 미리 설정된 범위 내의 풀링 속도의 프로파일이 선택되었다. 원통형 섹션은 연마된 반도체 웨이퍼를 형성하도록 가공되었다.
이들 반도체 웨이퍼의 일 부분은 점 결함 및 이들의 축적과 관련하여 그 특성에 대해 검사되었다. 세코 용액(Secco solution)의 준비 후에, 어떠한 FPD도 검출될 수 없다. MO-6에 의한 검사도 마찬가지로 비교적 큰 COP를 갖는 영역의 부재(absence)를 나타냈다. 구리로의 장식 테스트, MO-4 타입의 BMD 카운터를 사용하는 IR-LST 측정 및 OSF 테스트의 결과가 도 8 내지 도 10에 도시되어 있다. 테스트된 반도체 웨이퍼는 반도체 웨이퍼의 에지(R)를 향한 방향에서 반도체 웨이퍼의 반경의 대략 30 내지 50%의 범위를 갖는 중심(Z)으로부터 연장하는 특히 고밀도의 결함의 축적을 갖는 중심 영역에서의 디스크형 영역과, 웨이퍼 에지까지 도달하는 상당히 낮은 결함 밀도를 갖는 인접 영역을 나타낸다. OSF 테스트는 중심 영역에서 고밀도의 OSF를 지시하였지만, 어떠한 OSF도 인접 외부 영역에서는 발견되지 않았다(도 10). 이러한 분석 결과는 중심에 디스크형 OSF 영역을, 이 OSF 영역에 인접하고 웨이퍼 에지까지 도달하는 Pv 영역을 갖는 반도체 웨이퍼에 전형적이다.
3개의 그룹으로 분리되는 반도체 웨이퍼의 다른 부분은 본 발명에 따른 열처리를 받게 된다. 증가 속도 및 온도 범위는 표 3에 나타내고 있다. 상이한 온도 프로파일(램프 I, II 및 III)이 각각의 그룹에 대해 선택되었다.
램프 I 램프 II 램프 III
로딩 온도 500℃ 500℃ 500℃
800℃까지의 온도
증가		 _______ 10℃/min _______
900℃까지의 온도
증가		 5℃/min 5℃/min 5℃/min
1000℃까지의 온도
증가		 3.5℃/min 3.5℃/min 3.5℃/min
1050℃까지의 온도
증가		 2℃/min 2℃/min 2℃/min
1075℃까지의 온도
증가		 1℃/min 1℃/min _______
1100℃까지의 온도
증가		 _______ _______ 1℃/min
유지 온도/유지 기간 1075℃/120 min 1075℃/120 min 1100℃/120 min
반도체 웨이퍼를 냉각하는 프로세스 중의 온도 제어는 표 4에 나타내고 있다.
램프 I 램프 II 램프 III
1050℃까지의 온도
감소		 1℃/min 1℃/min 1℃/min
1000℃까지의 온도
감소		 2℃/min 2℃/min 2℃/min
900℃까지의 온도
감소		 3.5℃/min 3.5℃/min 3.5℃/min
800℃까지의 온도
감소		 _______ 5℃/min _______
500℃까지의 온도
감소		 5℃/min 10℃/min 5℃/min
언로딩 온도 500℃ 500℃ 500℃
열처리를 받은 반도체 웨이퍼는 BMD의 존재에 관해 검사되었다.
도 11은 BMD 어닐링을 실행한 후 그리고 헝가리 소재의 세미랩(Semilab)으로부터의 SIRM-기반 BMD 카운터의 보조에 의한 평가 후의 결과를 도시하고 있고, 이 경우에 반도체 웨이퍼는 램프 III에 따른 열처리를 받았다. 테스트된 반도체 웨이퍼는 원통형 섹션의 중간 세번째로부터 기원하였다(잉곳 위치 400 내지 460 mm). 따라서, BMD 밀도는 테스트된 반도체 웨이퍼의 경우에 적어도 1×109 cm-3이었고, BMD 밀도의 반경반향 분포는 2.7 미만만큼 변동하였다(BMDmax/BMDmin < 2.7). 질소 농도는 모든 테스트된 반도체 웨이퍼에 대해 8 내지 15×1013 원자/cm3의 범위 내에 있다.
도 12는 상이한 잉곳 위치(잉곳의 시작부로부터 밀리미터 단위)를 갖는 2개의 반도체 웨이퍼 상에서 BMD 어닐링을 실행한 후 그리고 MO-4 타입의 IR-LST-기반 BMD 카운터의 보조에 의한 평가 후의 결과를 도시하고 있고, 이 경우 반도체 웨이퍼는 램프 II에 따른 열처리를 받았다. 따라서, BMD 밀도는 테스트된 반도체 웨이퍼의 경우에 적어도 7×108 cm-3이었고, BMD 밀도의 반경반향 분포는 2.8 미만만큼 변동하였다(BMDmax/BMDmin < 2.8). 질소 농도는 양 반도체 웨이퍼에 대해 3 내지 6×1013 원자/cm3의 범위 내에 있다.
도 13은 상이한 잉곳 위치(잉곳의 시작부로부터 밀리미터 단위)를 갖는 2개의 반도체 웨이퍼 상에서 BMD 어닐링을 실행한 후 그리고 MO-4 타입의 IR-LST-기반 BMD 카운터의 보조에 의한 평가 후의 결과를 도시하고 있고, 이 경우 반도체 웨이퍼는 램프 I에 따른 열처리를 받았다. 따라서, BMD 밀도는 테스트된 반도체 웨이퍼의 경우에 적어도 1×109 cm-3이었고, BMD 밀도의 반경반향 분포는 2.4 미만만큼 변동하였다(BMDmax/BMDmin < 2.4). 질소 농도는 양 반도체 웨이퍼에 대해 9 내지 13×1013 원자/cm3의 범위 내에 있다.
도 14는 상이한 잉곳 위치(잉곳의 시작부로부터 밀리미터 단위)를 갖는 2개의 반도체 웨이퍼 상에서 선행 BMD 어닐링이 없는 직접 평가의 결과를 도시하고 있고, 이 경우 반도체 평가는 MO-4 타입의 IR-LST-기반 BMD 카운터의 보조에 의해 실행되었고, 반도체 웨이퍼는 램프 II에 따른 열처리를 받았다. 따라서, BMD 밀도는 테스트된 반도체 웨이퍼의 경우에 적어도 3×108 cm-3이었고, BMD 밀도의 반경반향 분포는 3.0 미만만큼 변동하였다(BMDmax/BMDmin < 3.0). 질소 농도는 양 반도체 웨이퍼에 대해 3 내지 6×1013 원자/cm3의 범위 내에 있다.
"무결함 영역"(DZ)의 두께가 또한 결정되었다. 결과는 표 5에 나타내고 있다.
램프 I 램프 II 램프 III
DZ의 두께 5 내지 7 ㎛ 5 내지 7 ㎛ 9 내지 12 ㎛
OSF 테스트가 반도체 웨이퍼의 추가의 부분에, 정확하게는 열처리(TT)가 아직 실시되지 않은 부분 및 본 발명에 따른 열처리를 받은 부분에 실행되었다. OSF는 4시간 동안 1050℃에서 수분 분위기에서 산화 후에 그리고 라이트 에칭(Wright etch)에 의한 준비 후에 광학 현미경 검사에 의해 검출되었다. 광학 현미경 검사 중에, 0.1 cm2의 측정 영역이 반도체 웨이퍼의 중심으로부터 에지까지 매 5 mm마다 평가되었다. OSF 테스트의 결과는 표 6에 나타내고 있다.
테스트 웨이퍼 축방향 위치 TT 전의 OSF 밀도 TT 후의 OSF 밀도
1 804 144.87 cm-2 _______
2 710 17.82 cm-2 _______
3 461 14.19 cm-2 _______
4 314 82.50 cm-2 _______
5 801 _______ 3.63 cm-2
6 711 _______ 1.65 cm-2
7 460 _______ 0.33 cm-2
8 317 _______ 0.33 cm-2
OSF 핵을 제거하기 위한 열처리의 구성의 특정 중요성은 도 15로부터 명백해진다. 이는 OSF 핵의 제거의 정도가 유지 온도 및 유지 기간에 특히 의존한다는 것을 나타내고 있다. 램프 III에 따라 제공된 바와 같은 1100℃의 유지 온도 및 2 h의 유지 기간에서의 제거 용량(실험 A)이 1050℃의 명백하게 그로부터 약간 벗어난 유지 온도 및 4 h의 유지 기간(실험 B)과 비교되었다. 따라서, OSF 테스트에 따르면, 실험 A에서의 OSF 밀도는 실험 B에서보다 대략 2의 계수(factor) 낮았고, 계속해서 1 결함/cm2 미만이었다. 열처리를 받지 않은 비교 웨이퍼에서, 63/cm2의 OSF 밀도가 OSF 테스트에 따라 균일하게 발견되었다.
도 16 및 도 17은 부가의 비교예에서 테스트 커패시터의 고장 위치가 5 nm의 산화물 두께를 갖는 GOI 테스트에 따른 열처리의 결과로서 어떠한 방식으로 변화되는지를 도시하고 있다. 단결정의 원통형 섹션의 최종 세번째로부터의 반도체 웨이퍼가 테스트되었다. 열처리를 받지 않은 반도체 웨이퍼는 중심에서 디스크형 고장 영역을 갖는데, 이는 OSF 핵의 존재를 지시하고, 디스크형 고장 영역은 본 발명에 따른 열처리를 받은 반도체 웨이퍼에서는 존재하지 않는다. GOI 테스트는 이어지는 상승 전하량(Qbd)에 대한 테스트 커패시터의 백분율 고장 및 cm2당 결함수를 지시한다. 전형적인 임계값은 0.1 C의 전하량까지 발생되는 고장을 강조한다. 비교는 열처리를 수반하는 OSF 핵의 제거에 기인하여 고장 비율의 상당한 감소를 나타내고 있다.
도 1은 CUSP 자장을 발생시키기에 적절한 코일 배치의 도면.
도 2는 이동 자장을 발생시키기에 적절한 코일 배치의 도면.
도 3은 본 발명에 따른 방법을 실행하는 장치의 도면.
도 4는 가스 안내 튜브와 링의 확대도.
도 5 및 도 6은 단순히 CUSP 자장(도 5) 대신에, CUSP 자장 및 TMF(도 6)가 용융물에 부여되는 경우에 설정되는 용융물 내의 산소 농도의 상당한 감소를 도시하고 있다.
도 7은 TMF의 상대 강도에 따른 단결정 내의 산소 농도의 반경방향 프로파일의 감소를 도시하고 있다.
도 8 내지 도 10은 구리로의 장식 테스트, MO-4 타입의 BMD 카운터를 사용하는 IR-LST 측정 및 OSF 테스트의 결과를 나타낸다.
도 11은 BMD 어닐링을 실행한 후 그리고 헝가리 소재의 세미랩(Semilab)으로부터의 SIRM-기반 BMD 카운터의 보조에 의한 평가 후의 결과를 도시하고 있다.
도 12는 상이한 잉곳 위치(잉곳의 시작부로부터 밀리미터 단위)를 갖는 2개의 반도체 웨이퍼 상에서 BMD 어닐링을 실행한 후 그리고 MO-4 타입의 IR-LST-기반 BMD 카운터의 보조에 의한 평가 후의 결과를 도시하고 있다.
도 13은 상이한 잉곳 위치(잉곳의 시작부로부터 밀리미터 단위)를 갖는 2개의 반도체 웨이퍼 상에서 BMD 어닐링을 실행한 후 그리고 MO-4 타입의 IR-LST-기반 BMD 카운터의 보조에 의한 평가 후의 결과를 도시하고 있다.
도 14는 상이한 잉곳 위치(잉곳의 시작부로부터 밀리미터 단위)를 갖는 2개의 반도체 웨이퍼 상에서 선행 BMD 어닐링이 없는 직접 평가의 결과를 도시하고 있다.
도 15은 OSF 핵을 제거하기 위한 열처리의 구성의 특정 중요성을 나타내는 도면.
도 16 및 도 17은 부가의 비교예에서 테스트 커패시터의 고장 위치가 5 nm의 산화물 두께를 갖는 GOI 테스트에 따른 열처리의 결과로서 어떠한 방식으로 변화되는지를 도시하고 있다.

Claims (11)

  1. 단결정 실리콘으로 구성되고 질소가 도핑된 반도체 웨이퍼로서,
    OSF 영역 및 Pv 영역과,
    적어도 3.5×108 cm-3의 벌크에서의 BMD 밀도와,
    몫(BMDmax/BMDmin)(여기서, BMDmax와 BMDmin은 각각 최대 BMD 밀도와 최소 BMD 밀도를 나타냄)이 3 이하인 변동 범위를 갖는 BMD 밀도의 반경 방향 분포와,
    10 cm-2 미만의 OSF 밀도
    를 포함하고, 상기 OSF 영역은 반도체 웨이퍼의 중앙으로부터 Pv 영역까지 반도체 웨이퍼의 에지를 향한 방향으로 연장되는 것인 반도체 웨이퍼.
  2. 제1항에 있어서, 상기 질소의 농도는 3×1013 원자/cm3 이상, 2.5×1014 원자/cm3 이하인 것인 반도체 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 무결함 영역(denuded zone)의 두께가 5 내지 25 ㎛인 것을 특징으로 하는 반도체 웨이퍼.
  4. 단결정 실리콘으로 구성된 반도체 웨이퍼의 제조 방법으로서,
    CZ 방법에 따라 용융물로부터 단결정을 풀링하고, 단결정의 풀링 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션에 OSF 영역과 Pv 영역이 형성되도록 풀링 레이트(V)와 상 경계에서 축방향 온도 구배(G)의 몫(V/G)을 제어하며, 여기서 상기 OSF 영역은 반도체 웨이퍼의 중앙으로부터 Pv 영역까지 단결정의 주변을 향한 방향으로 연장되고,
    풀링 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션의 전방부에서의 질소 농도가 3×1013 내지 6×1013 원자/cm3이 되도록 단결정을 질소로 도핑하며,
    풀링 공정 중에, 반도체 웨이퍼의 제조를 위해 제공되는 섹션에서의 산소 농도가 4.4 내지 5.2×1017 원자/cm3이 되도록 산소 농도를 제어하고,
    단결정으로부터 단결정 실리콘으로 구성된 반도체 웨이퍼를 슬라이싱하며,
    단결정 실리콘으로 구성된 반도체 웨이퍼를 500 내지 750℃의 로딩 온도에서 노 내에 로딩하고,
    단결정 실리콘으로 구성된 반도체 웨이퍼의 온도를 로딩 온도로부터 1000℃까지의 온도 범위에서는 적어도 3.5℃/min이고 1000℃로부터 유지 온도까지의 온도 범위에서는 3.5℃/min 미만인 증가 속도로 로딩 온도로부터 유지 온도로 증가시키 며,
    단결정 실리콘으로 구성된 반도체 웨이퍼를 1075℃ 내지 1100℃의 범위에 있는 유지 온도에서 열처리하는 것을 포함하는 반도체 웨이퍼의 제조 방법.
  5. 제4항에 있어서, 단결정을 풀링하는 공정 중에, 용융물의 표면과 가스 안내 튜브의 링 사이의 갭을 통해 퍼지 가스가 안내되고, 상기 가스 안내 튜브는 20 mm 이하, 10 mm 이상인 것인 반도체 웨이퍼의 제조 방법.
  6. 제4항 또는 제5항에 있어서, 상기 용융물에 CUSP 자장이 가해지고, 이 CUSP 자장의 자장 강도는 반도체 웨이퍼의 제조를 위해 제공되는 단결정 섹션의 후방부를 풀링하는 공정 중에 증가되는 것인 반도체 웨이퍼의 제조 방법.
  7. 제4항 또는 제5항에 있어서, 상기 용융물에는 먼저 CUSP 자장이, 그리고 나중에 CUSP 자장과 상방으로 향하는 이동 자장의 조합이 가해지는 것인 반도체 웨이퍼의 제조 방법.
  8. 제4항 또는 제5항에 있어서, 상기 증가 속도는 로딩 온도로부터 900℃의 온도까지는 5℃/min이고, 900℃로부터 1000℃의 온도까지는 3.5℃/min인 것인 반도체 웨이퍼의 제조 방법.
  9. 제4항 또는 제5항에 있어서, 상기 증가 속도는 로딩 온도로부터 800℃의 온도까지는 10℃/min이고, 800℃의 온도로부터 900℃의 온도까지는 5℃/min이고, 900℃로부터 1000℃의 온도까지는 3.5℃/min인 것인 반도체 웨이퍼의 제조 방법.
  10. 제4항 또는 제5항에 있어서, 상기 증가 속도는 1000℃로부터 1050℃의 온도까지는 2℃/min이고, 1050℃로부터 유지 온도까지는 1℃/min인 것인 반도체 웨이퍼의 제조 방법.
  11. 제4항 또는 제5항에 있어서, 상기 반도체 웨이퍼는 열처리 후에 1050℃의 온도까지 1℃/min 이하의 냉각 속도로, 1050℃의 온도로부터 1000℃의 온도까지는 2℃/min 이하의 냉각 속도로, 1000℃의 온도로부터 900℃의 온도까지는 3.5℃/min 이하의 냉각 속도로, 900℃의 온도로부터 800℃의 온도까지는 5℃/min 이하의 냉각 속도로, 800℃의 온도로부터 언로딩 온도까지는 5 내지 10℃/min의 냉각 속도로 언로딩 온도까지 냉각되는 것인 반도체 웨이퍼의 제조 방법.
KR1020090085521A 2008-09-10 2009-09-10 단결정 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법 KR101163284B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008046617.4A DE102008046617B4 (de) 2008-09-10 2008-09-10 Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
DE102008046617.4 2008-09-10

Publications (2)

Publication Number Publication Date
KR20100030611A KR20100030611A (ko) 2010-03-18
KR101163284B1 true KR101163284B1 (ko) 2012-07-05

Family

ID=41650856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085521A KR101163284B1 (ko) 2008-09-10 2009-09-10 단결정 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8398766B2 (ko)
JP (1) JP5406642B2 (ko)
KR (1) KR101163284B1 (ko)
CN (1) CN101671843B (ko)
DE (1) DE102008046617B4 (ko)
SG (2) SG160274A1 (ko)
TW (1) TWI398556B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201121655D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
FR2986106B1 (fr) * 2012-01-20 2014-08-22 Soitec Silicon On Insulator Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
MY188961A (en) * 2013-07-01 2022-01-14 Solexel Inc High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
KR102384041B1 (ko) 2014-07-31 2022-04-08 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
US10745823B2 (en) * 2015-12-04 2020-08-18 Globalwafers Co., Ltd. Systems and methods for production of low oxygen content silicon
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
CN110124837B (zh) * 2019-05-17 2021-04-23 西安奕斯伟硅片技术有限公司 一种硅晶体的破碎方法及热处理装置
CN113279049B (zh) * 2021-04-14 2024-04-12 上海大学 控制单晶金属铸件平台杂晶形成的装置、方法及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002012497A (ja) 2000-06-22 2002-01-15 Sumitomo Metal Ind Ltd シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
JP4224966B2 (ja) 1999-10-15 2009-02-18 信越半導体株式会社 シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP3787472B2 (ja) 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
WO2003003441A1 (fr) * 2001-06-28 2003-01-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette recuite et plaquette recuite ainsi obtenue
JP4473571B2 (ja) 2001-07-10 2010-06-02 信越半導体株式会社 シリコンウェーハの製造方法
JP2003059932A (ja) 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
KR100588425B1 (ko) 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
DE10339792B4 (de) 2003-03-27 2014-02-27 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US20050247529A1 (en) * 2004-05-07 2005-11-10 Gaines Louie T Aircraft brake acuation system including an internally threaded ballscrew actuator assembly
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
DE102005013831B4 (de) 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
JP4715402B2 (ja) 2005-09-05 2011-07-06 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP5121139B2 (ja) 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
SG142208A1 (en) 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002012497A (ja) 2000-06-22 2002-01-15 Sumitomo Metal Ind Ltd シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
SG160274A1 (en) 2010-04-29
US20100059861A1 (en) 2010-03-11
KR20100030611A (ko) 2010-03-18
JP5406642B2 (ja) 2014-02-05
US8398766B2 (en) 2013-03-19
SG178774A1 (en) 2012-03-29
DE102008046617B4 (de) 2016-02-04
DE102008046617A1 (de) 2010-03-11
CN101671843A (zh) 2010-03-17
TWI398556B (zh) 2013-06-11
TW201011132A (en) 2010-03-16
CN101671843B (zh) 2013-10-30
JP2010064953A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
KR101163284B1 (ko) 단결정 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
KR101012350B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
US20070119365A1 (en) Silicon single crystal pulling method
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
US6334896B1 (en) Single-crystal silicon wafer having few crystal defects and method for manufacturing the same
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
JP3909675B2 (ja) シリコン単結晶の製造装置及びそれを用いたシリコン単結晶の製造方法
TW201245516A (en) Method of manufacturing silicon substrate and silicon substrate
JP5636168B2 (ja) シリコン単結晶の育成方法
JP2005162599A (ja) 均一なベイカンシ欠陥を有するシリコン単結晶インゴット、シリコンウエハ、シリコン単結晶インゴットの製造装置、及びシリコン単結晶インゴットの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
TWI439583B (zh) 直徑至少為４５０毫米之由矽組成之半導體晶圓之製造方法以及直徑為４５０毫米之由矽組成之半導體晶圓
KR100847700B1 (ko) 실리콘 단결정의 제조장치 및 그것을 사용한 실리콘단결정의 제조방법
KR101105509B1 (ko) 미소결함 분포가 균일한 단결정 제조방법 및 제조장치
KR20190002673A (ko) 실리콘 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 8