KR101155581B1 - 번-인 보드, 번-인 장치, 및 번-인 시스템 - Google Patents

번-인 보드, 번-인 장치, 및 번-인 시스템 Download PDF

Info

Publication number
KR101155581B1
KR101155581B1 KR1020100071894A KR20100071894A KR101155581B1 KR 101155581 B1 KR101155581 B1 KR 101155581B1 KR 1020100071894 A KR1020100071894 A KR 1020100071894A KR 20100071894 A KR20100071894 A KR 20100071894A KR 101155581 B1 KR101155581 B1 KR 101155581B1
Authority
KR
South Korea
Prior art keywords
burn
test
programmable logic
under test
sockets
Prior art date
Application number
KR1020100071894A
Other languages
English (en)
Other versions
KR20110138131A (ko
Inventor
아키마사 유쥬리하라
타케시 쿠마가이
카쥬히코 사토
Original Assignee
니혼엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼엔지니어링 가부시키가이샤 filed Critical 니혼엔지니어링 가부시키가이샤
Publication of KR20110138131A publication Critical patent/KR20110138131A/ko
Application granted granted Critical
Publication of KR101155581B1 publication Critical patent/KR101155581B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 번-인 시험에 필요로 하는 전체적인 시간을 단축하기 위해 번-인 보드(BIB)상에 프로그래머블 로직 장치(150)을 마련해 번-인 시험 시에는, 이 프로그래머블 로직 장치(150)에 테스트 패턴 신호와 논리값을 공급한다. 테스트 패턴 신호는, 프로그래머블 로직 장치(150)으로부터, 한층 더 복수의 피시험 디바이스(DUT)에 공급되고 피시험 디바이스(DUT)로부터의 출력 신호는 프로그래머블 로직 장치 (150)로 공급되어 논리값과 비교되며, 비교 결과는 프로그래머블 로직 장치(150)에 격납된다. 따라서, 테스트 제어장치(100)에서 높은 주파수로 테스트 패턴 신호를 공급할 수가 있고 또한, 테스트 제어장치(100)이 피시험 디바이스(DUT)로부터의 출력 신호를 직접 읽어들일 필요가 없어진다.

Description

번-인 보드, 번-인 장치, 및 번-인 시스템 {Burn-In Board, Burn-In Device, and Burn-In System}
본 발명은, 번-인 보드(burn-in board), 번-인 장치(burn-in device), 및 번-인 시스템(burn-in system)에 관한 것으로, 구체적으로는 반도체 장치의 번-인 시험을 실시하기 위한 번-인 보드, 번-인 장치, 및 번-인 시스템에 관한 것이다.
전자부품 등의 반도체 장치의 초기 불량을 표면화하여 초기 고장품을 제거하기 위한 스크리닝 시험의 일종인 번-인 시험을 실시하는 장치로서 번-인 장치가 알려져 있다. 이 번-인 장치는 반도체 테스트 장치의 일종으로, 피시험 디바이스(Device Under Test)인 반도체 장치를 복수 장착한 번-인 보드를 번-인 장치 내에 수용하고 피시험 디바이스에 전압을 인가해 전기적 스트레스를 주는 것과 동시에, 항온조 내부의 공기를 가열해 소정 온도의 열 스트레스를 주는 것으로 초기 불량을 표면화시킨다.
또한, 상기 번-인 시험은 피시험 디바이스에 소정의 테스트 신호를 공급하고 상기 피시험 디바이스의 동작 테스트를 실시함으로써, 피시험 디바이스가 정상적으로 동작하고 있는지 여부를 확인하는 시험을 실시한다.
수 시간부터 수십 시간에 걸친 장시간의 번-인 시험이 수행되는 번-인 장치는 시험 효율을 향상시키기 위해서, 복수의 피시험 디바이스를 1 개의 번-인 보드에 장착하고 복수의 상기 번-인 보드를 번-인 장치에 수납하여 번-인 시험을 실시하는 것이 일반적이다(예를 들면, 특허 문헌 1：일본특허공보 제 2005-265665호 참조).
번-인 시험을 실시할 때에 필요한 테스트 패턴 신호는 번-인 장치에서 생성되어, 번-인 보드 상에 장착된 피시험 디바이스에 공급된다. 그리고 이 테스트 패턴 신호에 근거해 피시험 디바이스를 동작시키고, 그 결과인 피시험 디바이스로부터의 출력 신호를 번-인 장치가 번-인 보드로부터 읽어낸다. 번-인 장치는 읽어낸 출력 신호를 논리값과 비교하여, 피시험 디바이스가 정상적으로 동작하고 있는지 여부를 판정한다.
판정 결과는 피시험 디바이스가 번-인 시험을 성공(pass)했는지 아니면 실패(fail)했는지를 나타내고, 판정결과는 차례로 번-인 장치 내의 메모리에 축적되어 번-인 장치에 설치된 디스플레이에 표시된다.
한편, 피시험 디바이스인 반도체 장치의 소형화로 인해 1 개의 번-인 보드 위에 실을 수 있는 피시험 디바이스의 수가 증대하고 있으며, 1 개의 번-인 보드 상에 수많은 피시험 디바이스를 장착한다는 것은 전체적인 번-인 시험 시간의 단축을 꾀할 수 있어 제조비용을 절감할 수 있음을 의미한다. 따라서, 일반적으로 1 개의 번-인 보드에 장착할 수 있는 피시험 디바이스가 증대하는 것은 바람직하다.
하지만, 번-인 장치와 번-인 보드를 접속하는 연결기의 핀의 수는 한정되어 있기 때문에 번-인 장치로부터 번-인 보드 상에 있는 모든 피시험 디바이스에 테스트 신호를 동시에 공급하고, 동시에 출력 신호를 읽어내는 것은 사실상 불가능하다.
따라서, 1 개의 번-인 보드 상에 장착되는 복수의 피시험 디바이스를 소정 수의 피시험 디바이스로 분류하여 복수의 그룹을 구성하고, 그룹 단위로 차례차례 피시험 디바이스에 테스트 패턴 신호를 공급함과 동시에 피시험 디바이스로부터의 출력 신호를 번-인 장치가 읽어들여, 동작 판정을 실시하고 판정 결과를 축적한다. 그러나, 그룹단위로 차례차례 실험하여 피시험 디바이스로부터의 출력 신호를 읽어내기 때문에, 1 개 당의 번-인 보드에 장착되는 피시험 디바이스의 수가 증대된다는 것은 그룹 수의 증대 및 번-인 시험에 필요로 하는 시간이 길어지는 것을 의미한다.
또한, 번-인 보드 상에 장착되는 피시험 디바이스의 수가 증대되면, 테스트 패턴 신호를 피시험 디바이스에 공급하기 위한 신호 배선의 개수도 증대하고, 이와 같이 신호 배선의 개수가 증대하면 신호 배선의 분기수가 많아져 신호의 파형이 일그러지기 쉽다.
신호의 파형이 일그러지는 것을 억제하기 위해서는 번-인 시험 시에 피시험 디바이스에 공급하는 클럭 주파수를 낮게 할 필요가 있으나, 이것 역시도 번-인 시험에 필요로 하는 시간을 길게 하는 요인이 된다는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위해 안출된 것으로, 번-인 시험 시간을 단축하는 번-인 보드, 이를 포함하는 번-인 장치, 번-인 장치를 포함하는 번-인 시스템 및 번-인 시스템의 제어방법을 제공하는 것을 목적으로 한다.
본 발명의 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직(programmable logic) 장치와, 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하고 있어서,
번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 이에 장착되어 있는 피시험 디바이스에 공급하며,
상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 한다.
이 경우, 상기 회로구성 설정 프로그램은 번-인 시험의 개시 전에 미리 상기 프로그래머블 로직 장치에 입력되어 상기 프로그래머블 로직 장치의 회로 구성의 설정이 이루어지도록 하는 것도 가능하다.
또한, 상기 테스트 제어장치는 선택신호를 상기 각각의 복수의 프로그래머블 로직 장치에 공급하여 상기 프로그래머블 로직 장치에 접속되어 있는 복수의 피시험 디바이스에 대한 시험 결과를 상기 시험 결과 격납부로부터 새로 바꾸면서 읽어내도록 하는 것도 가능하다.
또한, 상기 피시험 디바이스로부터의 출력신호가 입력되는 상기 프로그래머블 로직 장치의 I/O핀은 상기 피시험 디바이스가 출력신호를 출력하는 소켓의 I/O핀과 1 대 1의 대응 관계로 접속되어 있어 상기 피시험 디바이스가 출력하는 출력신호를 병렬하여 동시에 프로그래머블 로직 장치가 읽도록 하는 것도 가능하다.
또한, 상기 프로그래머블 로직 장치가 상기 테스트 패턴 신호를 출력하는 드라이버 핀과 상기 피시험 디바이스에 상기 테스트 패턴 신호를 입력하기 위한 소켓의 드라이버 핀은 1 대 1의 대응 관계로 접속되는 것도 가능하다.
또는,　상기 프로그래머블 로직 장치가 상기 테스트 패턴 신호를 출력하는 드라이버 핀의 수와 상기 피시험 디바이스에 상기 테스트 패턴 신호를 입력하기 위한 소켓의 드라이버 핀의 수와의 비는 1 대 2가 되도록 하는 것도 가능하다.
본 발명의 번-인 장치는 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치이며,　
상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하고 있어서,
번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 이에 장착되어 있는 피시험 디바이스에 공급하며,
상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 한다.
본 발명의 번-인 시스템은 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치를 갖춘 번-인 시스템이며,
상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와, 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하고 있어서,
번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 이에 장착되어 있는 피시험 디바이스에 공급하며,
상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 한다.
본 발명의 번-인 장치의 제어 방법은 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치의 제어 방법이며,
상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하고 있어서,
번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 이에 장착되어 있는 피시험 디바이스에 공급하며,
상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 한다.
본 발명의 번-인 시스템의 제어 방법은 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치를 구비한 번-인 시스템의 제어 방법이며,
상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와, 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하고 있어서,
번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 이에 장착되어 있는 피시험 디바이스에 공급하며,
상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 한다.
본 발명에 따르면 반도체 공정에서 번-인 시험에 소요되는 시간을 단축할 수 있어 제조비용이 절감되는 효과가 있다.
도 1은 본 발명의 일 실시예의 번-인 시스템에 있어서의 번-인 장치의 전체적인 정면도이다.
도 2는 도 1의 번-인 장치에 번-인 보드를 수납한 상태에 있어서의 내부 구성의 일례를 설명하기 위한 정면 레이아웃도이다.
도 3은 도 1의 번-인 장치에 있어 필요한 제어 신호나 출력 신호를 번-인 장치와 피시험 디바이스 간에 서로 주고받게하기 위한 내부구성의 일례를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예의 번-인 보드의 평면 레이아웃도이다.
도 5는 도 4의 번-인 보드에 있어서 1개의 프로그래머블 로직 장치와 이것에 접속된 10개의 소켓과 이것들 소켓에 장착된 피시험 디바이스의 배치를 설명하기 위한 블록도이다.
도 6은 번-인 보드 상에 설치된 프로그래머블 로직 장치의 내부 회로를 프로그램을 이용해 설정했을 경우에 있어서의 회로 구성의 일례를 설명하는 블록도이다.
도 7은 도 1의 번-인 시스템에 대해 실행되는 번-인 시험 실행 순서의 내용의 일례를 설명하는 플로우 차트(flow chart)를 나타내는 도면이다.
이하, 도면을 참조하여, 본 발명의 실시 형태를 설명한다. 그러나 이하에 설명하는 실시 형태는 본 발명의 기술적 범위를 한정하는 것은 아니다.
도 1은 본 발명의 일 실시예의 번-인 장치(10)의 전체적인 정면도이며, 문(20)을 닫은 상태를 나타내고 있다. 도 2는 번-인 장치(10)의 내부 구성의 주요부를 설명하기 위한 정면 레이아웃도이며, 번-인 장치(10)에 번-인 보드(BIB)를 삽입한 상태를 나타내고 있다.
도 1 및 도 2에 도시된 번-인 장치(10)은, 반도체 테스트 장치의 일종이며, 번-인 장치(10)와 번-인 보드(BIB)에 의해 본 실시 형태와 관련되는 번-인 시스템이 구성되어 있다.
도 1 및 도 2에 나타나듯이, 본 실시 형태와 관련되는 번-인 장치(10)의 내부에는, 단열벽(30)으로 구획된 공간에 의해 챔버(40)이 형성되어 있다. 이 챔버(40)의 내부에는 1 또는 복수의 번-인 보드(BIB)가 수납된다.
본 실시예는 도 2에 도시한 바와 같이 캐리어 락(CR)마다, 번-인 보드(BIB)가 챔버(40)에 수납된다. 즉, 각 캐리어 락(CR)에는, 번-인 보드(BIB)를 지지하기 위한 슬롯(50)이 형성되어 있어 이 슬롯(50)에 번-인 보드(BIB)를 삽입한 상태로, 챔버(40)에 캐리어 락(CR)가 격납된다.
본 실시예는 1 개의 캐리어 락(CR)에 15 개의 번-인 보드(BIB)를 삽입하는 것이 가능하도록 구성되어 있고, 또한 4 대의 캐리어 락(CR)를 챔버(40)에 격납하는 것이 가능하도록 구성되어 있다. 따라서, 4 대의 캐리어 락(CR)를 챔버(40)내에 수납함으로써, 합계 60 개의 번-인 보드(BIB)를 챔버(40)내에 수납하는 것이 가능하다.
단, 이 챔버(40)내에 수납 가능한 캐리어 락(CR)의 대수나 배치, 캐리어 락(CR)내의 번-인 보드(BIB)의 매수나 배치는, 임의로 변경 가능하다. 또한, 캐리어 락(CR)를 이용하지 않고 번-인 보드(BIB)를 직접 챔버(40)내에 수납하는 것도 가능하다. 이 경우 챔버(40)내에 슬롯(50)을 형성하여, 이 슬롯(50)에 번-인 보드(BIB)를 직접 삽입한다.
도 1에 도시한 바와 같이, 번-인 장치(10)에는 2 개의 문(20)이 설치되어 있어 문(20)을 열어 캐리어 락(CR)를 챔버(40)으로부터 출납할 수 있다. 또한, 이 문(20)에도 단열재가 넣어져 문(20)이 닫힌 상태에서는 주위로부터 열적으로 차단된 공간인 챔버(40)이 구성될 수 있다.
더욱이, 도 2에 도시한 바와 같이, 본 실시예의 번-인 장치(10)에는 가열 히터(60)과 냉각 유닛(70)이 설치되어 있다. 또한, 챔버(40)내에는 그 좌측, 위쪽, 우측으로 이어지는 공기순환 덕트(DT)가 설치되어 있고 상기 공기순환 덕트(DT)는 이에 설치된 팬(80)에 의하여, 공기 순환 덕트(DT)내의 공기가 순환, 혼합되어 챔버 내의 온도를 균일하게 할 수 있도록 구성되어 있다.
냉각 유닛(70)은 2 대의 냉각 압력(72)와 2 대의 열교환기(74)로 구성되어 있다. 본 실시예에서 냉각 유닛(70)은 냉매를 이용한 냉각 방식을 채용하고 있다. 냉각 압력(72)는 냉매를 순환하기 위한 압력이고, 열교환기(74)는 냉매의 냉열을 챔버(40)의 내부의 공기와 교환하기 위한 교환기이다.
2 대의 열교환기(74)는 공기순환 덕트(DT)내에 설치되어 있다. 따라서, 팬(70)에 의해 공기가 순환되고, 순환된 공기가 열교환기(74)에 의해 냉각되어 챔버(40)의 내부의 온도를 내릴 수가 있는 것이다.
또한, 히터(60)은 예를 들면, 전열 히터로 구성되어 있어 히터(60)에 전원이 공급되면 발열하도록 되어있다. 히터(60)이 발열하고 있는 상태에서 공기순환 덕트(DT)내의 공기를 순환시키면 챔버(40)내의 공기의 온도를 올릴 수 있다.
한편, 번-인 장치(10)의 우측에는, 제어부(CL)가 설치되어 있다. 이 제어부(CL)는 미리 정해진 설정이나 순서에 따라 번-인 장치(10)을 제어하여 번-인 시험을 실시할 수 있도록 한다.
본 실시예는 특히, 번-인 시험 시에 히터(60)이나 냉각 유닛(70)을 제어하여, 번-인 보드(BIB) 주위의 온도가 사용자 등에 의해 설정된 목표 온도가 되도록 한다.
또한, 자세하게는 후술 하지만, 제어부(CL)는 프로그래머블 로직 장치를 개재시켜 번-인 시험을 실시하고, 각 피시험 디바이스의 판정 결과를 읽어내는 순서로 번-인 시험을 실시한다.
도 3은 도 1의 번-인 장치에 있어 필요한 제어 신호나 출력 신호를 번-인 장치와 피시험 디바이스 간에 서로 주고받게 하기 위한 내부구성의 일례를 나타내는 블록도이다.
도 3에 나타나듯이, 번-인 장치(10)에는 테스트 제어장치 (100)과 버퍼 보드(110)과 드라이버 보드(120)과 확장 보드(130)이 설치되어 있다.
상기 테스트 제어장치(100)과 버퍼 보드(110)은 제어부(CL)의 내부에 설치되어 있고, 드라이브 보드(120)와 확장 보드(130)은 챔버(40)내에 설치되어 있다.
테스트 제어장치(100)은 번-인 시험에 있어서 전체적인 제어를 실시한다. 본 실시예에서 상기 테스트 제어장치(100)은 상술한 제어부(CL)에 설치된 퍼스널 컴퓨터 등과 같이 독립한 컴퓨터로 구성되어 있다.
이 테스트 제어장치(100)의 제어에 따라, 번-인 시험은 실행된다. 번-인 시험의 실행을 위해 필요한 제어 신호는 출력 버퍼인 버퍼 보드(110)을 거쳐, 복수의 드라이버 보드(120)에서 출력된다.
드라이버 보드(120)와 확장 보드(130)은 챔버(40)내에서 각 슬롯(50)과 대응하게 배설되어 있다. 즉, 본 실시 형태에 대해서는, 1 개의 번-인 보드(BIB)에 대응되게 1 조의 드라이버 보드(120)과 확장 보드(130)이 설치되어 있다.
따라서, 도 1 및 도 2에 나타낸 번-인 장치(10)에는 60 조의 드라이버 보드(120)과 확장 보드(130)이 설치되어 있다. 드라이버 보드(120)에 공급된 제어 신호는 확장 보드(130)을 거쳐, 최종적으로 번-인 보드(BIB)에 공급된다.
이와 반대로, 번-인 보드(BIB)로부터 출력된 시험 결과에 관한 데이터 등의 출력 신호는 확장 보드(130), 드라이버 보드(120), 버퍼 보드(110)을 거쳐, 테스트 제어장치(100)에 입력된다. 이것에 의해, 테스트 제어장치(100)은, 각종의 시험 결과에 관한 데이터를 취득할 수 있다.
도 4는 본 실시 형태의 번-인 보드(BIB)의 평면 레이아웃의 일례를 나타내는 그림이다. 도 4에 나타나듯이 번-인 보드(BIB)의 삽입 방향 단부에는 삽입 엣지(140)이 설치되어 있다. 도 4의 예에서는 3개소에 삽입 엣지(140)이 배치되어 있다.
번-인 보드(BIB)가 챔버(40)내에 수납되면, 확장 보드 (130)에 설치된 연결기에 이 삽입 엣지(140)이 삽입된다. 삽입 엣지에는 복수의 신호 패드가 형성되고 있고 확장 보드(130)측의 연결기에도, 복수의 신호 핀이 형성되어 있다.
상기 신호 핀과 신호 패드는 각각 대응되게 배치되고 있어 신호 핀과 신호 패드가 상기적으로 접속된다. 이것에 의해, 번-인 보드(BIB)가 확장 보드(130)에 상기적으로 접속되어 번-인 장치(10)와 번-인 보드(BIB)간에 서로 신호를 주고 받는 것이 가능해진다.
그리고, 번-인 시험이 종료했을 경우, 이 번-인 보드(BIB)는 빠짐방향으로 빠져버려 번-인 보드(BIB)측의 삽입 엣지(140)과 확장 보드(130)측의 연결기가 떨어진다.
번-인 보드(BIB)상에는 20 개의 프로그래머블 로직 장치 (150)이 설치되어 있다. 도 4의 예에서와 같이 가로 방향(삽입되거나 빠져나가는 방향)으로 5개, 폭 방향으로 4개의 배치로 늘어놓을 수 있다.
또한, 1 개의 프로그래머블 로직 장치(150)에 대해서, 10 개의 피시험 디바이스(DUT)를 할당할 수 있는 것과 같은 배치로, 소켓(SK)가 설치되어 있어 소켓(SK)에 피시험 디바이스(DUT)가 장착된다. 즉, 도합, 20개×10개=200개의 피시험 디바이스(DUT)가, 1개의 번-인 보드(BIB)상에 장착된다.
도 5는 1 개의 프로그래머블 로직 장치(150)에 접속되는 소켓(SK)의 배치 관계를 도시하는 블록도이다.
도 5에 도시한 바와 같이, 1 개의 프로그래머블 로직 장치(150)의 주위에는, 10개의 소켓(SK)가 배치되고 있어 이 소켓(SK)의 각각에 피시험 디바이스(DUT)가 장착된다.
도 5의 예에서, 소켓(SK)는 프로그래머블 로직 장치(150)의 횡방향에 3 개, 세로 방향에 4 개의 배치로 설치되어 있다. 그리고, 10개의 소켓 (SK)에 장착된 10 개의 피시험 디바이스(DUT)에, 1 개의 프로그래머블 로직 장치(150)으로부터 테스트 패턴 신호가 공급되어 각 피시험 디바이스(DUT)는 그 동작 결과인 출력 신호를 상기 1 개의 프로그래머블 로직 장치(150)에 출력한다.
상기 프로그래머블 로직 장치(150)은 사후적으로 그 회로 구성을 변경할 수가 있는 컨피규러블(configurable) 디바이스이며, 예를 들어 CPLD(Complex 프로그래머블 로직 Device)에 의해 구성할 수 있다.
그러나, 상기 프로그래머블 로직 장치(150)은, CPLD에 한정되는 것은 아니고, 예를 들면, CPLD보다 기능성의 높은 FPGA(Field Programmable Gate Array)에 의해 구성될 수도 있다.
본 실시예는 상기 프로그래머블 로직 장치(150)의 내부 구성을 변경하기 위한 회로 구성 설정 프로그램이, 도 4에서 나타내는 번-인 보드(BIB)에 있어서의 프로그램 포토(160)으로부터 입력된다.
즉, 번-인 보드(BIB)의 사용을 개시하기 전에, 사용자는 프로그램 입력장치를 사용하여 프로그램 포토(160)으로부터 회로 구성 설정 프로그램을 각 프로그래머블 로직 장치(150)에 입력하거나, 사용자가 번-인 장치(10)의 제어부(CL)로부터 지시 입력하는 것으로 테스트 제어장치(100)으로부터, 각 번-인 보드(BIB)에 회로구성 설정 프로그램이 출력되도록 하여, 각 번-인 보드(BIB)상의 각 프로그래머블 로직 장치(150)에 회로구성 설정 프로그램이 입력되도록 한다.
상기 회로 구성 설정 프로그램을 각 프로그래머블 로직 장치(150)에 입력함으로써, 각 프로그래머블 로직 장치(150)의 내부 구성은 여러 가지로 변경될 수 있다.
회로구성 설정 프로그램을 사용해 일단 입력한 내부 구성은 보관 유지되므로, 사용자는 같은 종류의 피시험 디바이스(DUT)를 소켓(SK)에 삽입하여 같은 번-인 시험을 실시하는 한, 회로구성 설정 프로그램을 사용해 회로 구성을 다시 기입하지 않고서도, 그대로 번-인 보드 (BIB)를 계속 사용할 수 있다.
한편, 피시험 디바이스(DUT)의 종류가 변경되거나 피시험 디바이스(DUT)의 설계가 변경되었을 경우에는, 사용자는 다시 프로그램 포토(160)으로부터 회로구성 설정 프로그램을 입력하고 프로그래머블 로직 장치(150)의 내부 구성을 변경하여 상기 번-인 보드(BIB)를 재이용할 수 있다.
또한, 번-인 보드(BIB)상에는, 회로구성 설정 프로그램에 의해 설정한 프로그래머블 로직 장치(150)의 회로가, 정상적으로 동작하고 있는지 여부를 검증할 수 있도록 로직 분석 어댑터(logic analyzer adaptor: 162)가 설치되어 있다.
상기 로직 분석 어댑터(162)에 로직 분석자(logic analyzer)로부터의 접속 인터페이스를 접속하는 것으로써, 사용자는 로직 분석자를 이용하여 프로그래머블 로직 장치(150)으로 설정한 회로의 동작 파형을 해석할 수 있다.
본 실시 형태에 있어서, 이 프로그래머블 로직 장치(150)은 테스트 제어장치(100)으로부터 공급된 테스트 패턴 신호를 10 개의 피시험 디바이스(DUT)에 분배해 공급하는 기능을 가지고 있다.
또한, 프로그래머블 로직 장치(150)은 테스트 패턴 신호에 근거해 동작시킨 피시험 디바이스(DUT)의 동작 결과인 출력 신호를 10 개의 피시험 디바이스(DUT)로부터 각각 취득하여, 논리값과 비교하는 기능을 가지고 있다.
전술한 것처럼, 도 5는 1 개의 프로그래머블 로직 장치(150)과 그 주위에 설치된 10개의 소켓(SK)의 배치와의 접속 관계를 설명하기 위한 블록도이다.
도 5에 도시된 바와 같이, 본 실시예는 횡 방향에 3개, 세로 방향에 4개의 소켓(SK)가 줄지어 배치되어 있고 이 소켓(SK)의 각각에 피시험 디바이스(DUT)가 장착된다. 도 4의 번-인 보드(BIB)상에는, 도 5에 나타내는 것과 같은 프로그래머블 로직 장치(150)으로 소켓(SK)세트가 20조 설치되어 있다.
도 5의 실시예에 있어서, 프로그래머블 로직 장치(150)의 핀과 피시험 디바이스(DUT)의 핀은 1 대 1의 대응 관계로 접속되어 있다. 즉, 테스트 패턴 신호를 공급하기 위한 프로그래머블 로직 장치(150)의 드라이버 핀과 피시험 디바이스(DUT)의 드라이버 핀에 접속되는 소켓(SK)의 드라이버 핀이 1 대 1의 대응 관계로 접속되어 있다.
따라서, 프로그래머블 로직 장치(150)에서 출력된 테스트 패턴 신호는 신호 배선에 의한 분기에서 비뚤어지는 일 없이 피시험 디바이스(DUT)에 입력된다.
게다가 피시험 디바이스(DUT)의 동작 결과인 출력 신호를 출력하기 위한 피시험 디바이스(DUT)의 I/O핀에 접속되는 소켓(SK)의 I/O핀과 프로그래머블 로직 장치(150)의 I/O핀이 1 대 1의 대응 관계로 접속되어 있다.
이 때문에, 프로그래머블 로직 장치(150)은, 피시험 디바이스(DUT)가 출력하는 출력 신호를 병렬하여 동시에 읽는 것이 가능하다.
다만, 프로그래머블 로직 장치(150)의 핀과 피시험 디바이스(DUT)의 핀은 1 대 복수의 대응 관계로 접속되는 것도 가능하다. 예를 들면, 프로그래머블 로직 장치(150)이 테스트 패턴 신호를 출력하는 드라이버 핀의 수와 피시험 디바이스(DUT)에 테스트 패턴 신호를 입력하기 위한 소켓(SK)의 드라이버 핀의 수와의 비를 1 대 2가 되게 할 수 있다.
이 경우, 프로그래머블 로직 장치(150)으로부터 출력된 테스트 패턴 신호는 중간의 신호 배선으로 1회 분기되어 2 개의 소켓(SK)의 드라이버 핀에 공급되게 된다.
즉, 프로그래머블 로직 장치(150)의 드라이버 핀과 소켓(SK)의 드라이버 핀과의 사이의 신호 배선에는 분기가 1개 존재하게 된다. 그러나, 1개 정도의 분기에서는, 테스트 패턴 신호의 일그러짐은 그만큼 커지지 않고, 피시험 디바이스(DUT)를 구동하는 클럭 주파수를 억제시키는 요인은 되지 않는다.
도 6은 본 실시예의 프로그래머블 로직 장치(150)의 내부 회로 구성의 일례를 설명하기 위한 블록도이다. 즉, CPLD(Complex 프로그래머블 로직 Device)에 회로구성 설정 프로그램을 입력하는 것으로 도 6에 도시된 것과 같은 회로가 형성된다.
도 6에 도시한 바와 같이, 본 실시예의 프로그래머블 로직 장치(150)은 입출력 컨트롤 회로(200)과 드라이버 회로(210)과 성공/실패 판정 회로(220)과 데이터 실렉터(230)로 구성되어 있다.
드라이버 회로(210)와 성공/실패 판정 회로(220)은 피시험 디바이스(DUT)가 장착되는 소켓(SK)의 각각에 대응되게 설치되어 있다. 따라서, 본 실시 형태에 대해서는 1 개의 프로그래머블 로직 장치(150)에 10 조의 드라이버 회로(210)와 성공/실패판정 회로(220)이 설치되어 있다.
입출력 컨트롤 회로(200)에는 테스트 제어장치(100)으로부터 테스트 패턴 신호와 논리값이 공급된다. 입출력 컨트롤 회로(200)은 이 공급된 테스트 패턴 신호를 각 드라이버 회로(210)에 공급한다.
즉, 본 실시예의 입출력 컨트롤 회로(200)은 10 개의 드라이버 회로(210)에 테스트 패턴 신호를 공급한다. 또한, 입출력 컨트롤 회로(200)은 공급된 논리값을 각 성공/실패 판정 회로(220)에 공급한다.
즉, 본 실시 형태에서 입출력 컨트롤 회로(200)은 10 개의 성공/실패 판정 회로(220)에 논리값을 공급한다. 테스트 패턴 신호가 공급된 각 드라이버 회로(210)은 이것을 소켓(SK)를 거쳐 피시험 디바이스(DUT)에 공급한다. 이와 같이 피시험 디바이스(DUT)에 번-인 시험을 실시하기 위해 필요한 테스트 패턴 신호가 공급된다.
이 테스트 패턴 신호에 근거하여, 피시험 디바이스(DUT)는 시험 구동하여 그 구동 결과로의 출력 신호는 소켓(SK)를 거쳐 프로그래머블 로직 장치(150)에 출력된다.
프로그래머블 로직 장치(150)에 출력된 피시험 디바이스(DUT)로부터의 출력 신호는 성공/실패 판정 회로(220)에 입력된다. 즉, 본 실시 형태에 대해서는 10 개의 피시험 디바이스(DUT)로부터 출력된 출력 신호가 10 개의 성공/실패 판정 회로(220)에 각각 입력된다.
전술한 것처럼, 성공/실패 판정 회로(220)에는 입출력 컨트롤 회로(200)으로부터 논리값도 입력되고 있다. 따라서, 성공/실패 판정 회로(220)은 피시험 디바이스(DUT)로부터 출력된 출력 신호의 값과 입출력 컨트롤 회로(200)으로부터 출력된 논리값을 비교해 양자가 일치하는지 여부를 판단한다.
이 판단의 결과, 출력 신호와 논리값이 일치했을 경우는 성공으로 판정하고 출력 신호와 논리값이 일치하지 않은 경우에는 실패로 판정한다. 이 판정 결과는 데이터 실렉터(230)에 출력된다. 즉, 본 실시 형태에서는 10 개의 시험 결과가 데이터 실렉터(230)에 출력된다.
데이터 실렉터(230)은 입력된 시험 결과를 격납하는 시험 결과 격납부(232)가 설치되어 있다. 이 시험 결과 격납부(232)는, 예를 들면, RAM에 의해 구성할 수 있다. 이 때문에, 데이터 실렉터(230)은 소정량의 시험 결과를 격납해 보관 유지할 수 있다.
데이터 실렉터(230)에는 테스트 제어장치(100)으로부터 선택 신호가 입력되고 있다. 데이터 실렉터(230)은 테스트 제어장치(100)으로부터의 지시에 근거하여 입력된 선택 신호에 응하고 시험 결과를 시험 결과 격납부(232)로부터 읽어내어 입출력 컨트롤 회로(200)에 출력한다.
본 실시 형태에서는 10 개의 피시험 디바이스(DUT)의 시험 결과가 시험 결과 격납부(232)에 격납되므로, 데이터 실렉터(230)은 선택신호에 근거하여, 그 중에서 1 개의 피시험 디바이스(DUT)의 시험결과를 선택하고, 입출력 컨트롤 회로(200)에 출력한다.
입출력 컨트롤 회로(200)은, 이 시험 결과에 관한 정보를 테스트 제어장치(100)에 출력한다. 본 실시 형태에서는 선택 신호를 10회 새로 바꾸는 것으로, 모든 피시험 디바이스(DUT)의 시험 결과를 테스트 제어장치 (100)을 통해 취득할 수 있게 된다.
상술한 동작은, 번-인 시험 동안, 테스트 제어장치(100)의 제어아래, 각 프로그래머블 로직 장치(150)으로 실행된다. 이 번-인 시험 동안, 테스트 제어장치(100)은, 각 프로그래머블 로직 장치(150)에 테스트 패턴 신호와 논리값을 공급하면 각 피시험 디바이스(DUT)까지 자주 공급할 필요는 없다.
또한, 테스트 제어장치(100)은, 각 프로그래머블 로직 장치(150)으로부터 성공 또는 실패의 시험 결과에 관한 정보만을 취득하면 각 피시험 디바이스(DUT)로부터 출력 신호를 자주 취득할 필요는 없다.
이 때문에, 테스트 제어장치(100)으로 번-인 보드(BIB)와의 사이에 주어 취하는 신호의 수가 삭감된다. 즉, 프로그래머블 로직 장치(150)의 수가, 피시험 디바이스(DUT)의 수보다 적기 때문에 프로그래머블 로직 장치(150)을 개재시키는 것으로, 테스트 제어장치(100)와 번-인 보드(BIB) 간의 주고받는 신호수를 줄일 수 있어 필요한 신호 배선의 개수를 줄일 수 있다.
예를 들면, 본 실시 형태에서는, 1 개의 프로그래머블 로직 장치(150)에서 10 개의 피시험 디바이스(DUT)에 테스트 패턴 신호가 공급되는 한편, 10 개의 피시험 디바이스(DUT)로부터 1 개의 프로그래머블 로직 장치(150)에 출력 신호가 출력되므로, 테스트 제어장치(100)와 번-인 보드(BIB)간의 주고받는 신호수는 대략 10 분의 1이 된다. 이것에 의해, 번-인 보드(BIB)의 삽입 엣지(140)과 확장 보드(130)의 연결기와의 간에 주고받을 수 있는 신호의 수에 한계가 있지만, 이 제한된 범위 내에, 필요한 신호 배선의 개수를 억제할 수가 있는 것이다.
물론, 테스트 제어장치(100)에 대해서는, 번-인 보드(BIB)상의 신호 배선에 분기를 마련하는 것으로, 테스트 제어장치(100)으로부터 번-인 보드(BIB)에 공급하는 테스트 패턴 신호의 수를 삭감하는 것은 가능하다.
그러나, 신호 배선상에 수많은 분기를 마련하면, 테스트 패턴 신호의 파형이 비뚤어지기 쉬워져, 높은 주파수로 피시험 디바이스(DUT)를 구동하는 것이 불가능하게 되어 버린다.
이 때문에, 본 실시 형태에서는 프로그래머블 로직 장치(150)을 마련하고 이 프로그래머블 로직 장치(150)에 드라이버 회로(210)을 마련하는 것으로, 높은 주파수의 테스트 패턴 신호를 테스트 제어장치(100)에 출력으로부터 번-인 보드(BIB)에 공급해도, 피시험 디바이스(DUT)에 공급되는 테스트 패턴 신호에 일그러짐을 생기지 않도록 할 수 있는 것이다.
도 7은 번-인 시험 시에 테스트 제어장치(100)으로 실행되는 번-인 시험 실행 순서에 대해 설명한다. 상기 번-인 시험 실행 순서는, 테스트 제어장치(100)의 하드 디스크 드라이브나 ROM에 격납되고 있는 순서 프로그램이다.
이 순서 프로그램을, 테스트 제어장치(100)의 CPU가 실행하는 것으로써, 도 7에 나타내는 번-인 시험 실행 순서가 실현된다. 이 번-인 시험 실행 순서가 개시되면, 우선, 테스트 제어장치(100)은, 번-인 보드(BIB)에의 전원의 공급을 개시한다(단계 S10). 이것에 의해, 프로그래머블 로직 장치(150)와 피시험 디바이스(DUT)에, 구동용 전원이 공급된다.
이후, 테스트 제어장치(100)은 시험 조건 데이터를 각 프로그래머블 로직 장치(150)에 송신한다(단계 S20). 이 시험 조건 데이터를 각 프로그래머블 로직 장치(150)에 송신하는 것으로써, 각 프로그래머블 로직 장치(150) 내의 각종의 설정을 한다.
이후, 테스트 제어장치(100)은, 각 프로그래머블 로직 장치(150)에, 테스트 패턴 신호와 논리치의 공급을 개시한다(단계 S30). 이것에 의해, 각 프로그래머블 로직 장치(150)을 거쳐, 테스트 패턴 신호가 피시험 디바이스(DUT)에 각각 공급된다.
상술한 것처럼, 이 테스트 패턴 신호에 의한 피시험 디바이스(DUT)의 동작 결과는, 출력 신호로서 피시험 디바이스(DUT)로부터 프로그래머블 로직 장치(150)에 출력된다.
프로그래머블 로직 장치(150)에서는, 출력 신호와 테스트 제어장치(100)으로부터 공급된 논리값을 비교하여, 그 판정 결과를, 각 피시험 디바이스(DUT)에 대한 시험 결과적으로, 데이터 실렉터(230)의 시험 결과 격납부(232)에 차례차례 격납해 둔다.
이러한 피시험 디바이스(DUT)의 동작 시험을 실시하고 있는 동안, 테스트 제어장치(100)은, 챔버(40)내의 온도를 제어하여, 피시험 디바이스 (DUT)에 온도 부하를 준다. 즉, 상술한 것처럼, 히터(60)이나 냉각 유닛(70)을 제어하여, 번-인 보드(BIB)의 주위의 온도가 사용자 등에 의해 설정된 목표 온도가 되도록 한다.
정해진 일련의 테스트 패턴 신호의 공급과 논리값의 공급이 완료한 시점에서, 테스트 제어장치(100)은, 시험 결과의 읽기를 실시한다(단계 S40). 즉, 테스트 제어장치(100)은, 선택 신호를, 각 프로그래머블 로직 장치(150)의 데이터 실렉터(230)에 공급하여, 시험 결과 격납부(232)에 격납되고 있는 시험 결과를 차례차례 읽어낸다.
다음에, 테스트 제어장치(100)은, 모든 번-인 시험이 종료했는지를 판단한다(단계 S50). 모든 번-인 시험이 종료하고 있지 않는 경우(단계 S50：NO)에는, 테스트 제어장치(100)은, 상술한 단계 S20으로 돌아가, 다음의 테스트 패턴 신호를 공급을 하기 위해서 필요한 설정을 실시한다.
한편, 단계 S50에 대해, 모든 번-인 시험이 종료했다고 판단했을 경우(단계 S50：YES)에는 테스트 제어장치(100)은 이 번-인 시험 실행 순서를 종료한다.
이상과 같이, 본 실시 형태에서의 번-인 시스템은 번-인 보드(BIB)상에 프로그래머블 로직 장치(150)을 마련해 번-인 시험 시에는 이 프로그래머블 로직 장치(150)에 테스트 패턴 신호를 공급하고 이 프로그래머블 로직 장치(150)으로부터 복수의 피시험 디바이스(DUT)에 테스트 패턴 신호를 공급한다.
이 때문에, 상기 번-인 시스템은 종래의 테스트 제어장치(100)으로부터 각 피시험 디바이스(DUT)에 테스트 패턴 신호를 직접 공급하는 경우와 비교할 때 테스트 패턴 신호를 공급하기 위한 테스트 제어장치(100)으로 번-인 보드 (BIB)와의 사이의 신호 배선의 개수를 줄일 수 있다.
또한, 상기 번-인 시스템은 테스트 제어장치(100)으로부터 테스트 패턴 신호와 함께 논리값을 각 프로그래머블 로직 장치(150)에 공급하여 각 프로그래머블 로직 장치(150)이 각 시험 디바이스(DUT)로부터의 출력 신호를 논리값과 비교하도록 한다.
이 때문에, 종래와 같이 테스트 제어장치(100)이 복수의 피시험 디바이스(DUT)를 그룹마다 차례차례 바꾸어 출력 신호를 읽어들일 필요가 없어져 피시험 디바이스(DUT)의 출력 신호를 읽어들이는데 필요로 하는 시간을 단축할 수 있다. 이것에 의해, 번-인 시험 시간 전체의 단축을 꾀할 수 있다.
또한, 성공/실패 판정 회로(220)의 판정 결과인 시험 결과는 일시적으로 데이터 실렉터(230)의 시험 결과 격납부(232)에 격납되어 도 7의 단계 S40에서 이 시험 결과를 일괄하여 읽어내는 것으로 했다.
이와 같이 하는 것으로, 피시험 디바이스(DUT)의 출력 신호를 번-인 보드(BIB)로부터 테스트 제어장치(100)이 읽어내는 것보다도, 읽어내야 할 정보량을 줄일 수 있어 번-인 보드(BIB)로부터의 읽기 시간의 단축을 꾀할 수도 있다. 이러한 관점에서도 본 실시 형태에서의 번-인 시스템은 번-인 시험 시간 전체의 단축을 꾀할 수 있다.
또한, 번-인 보드(BIB)로부터 읽어내야 할 정보량을 줄이는 것으로부터 1 개의 번-인 보드(BIB)에 많은 피시험 디바이스(DUT)를 실리도록 해도 종래의 확장 보드(130)의 연결기의 신호 핀 수나, 번-인 보드(BIB)의 삽입 엣지(140)의 신호 패드의 수를 늘릴 필요가 없고, 기존의 번-인 장치(10)을 그대로 이용할 수 있다.
또한, 번-인 보드(BIB)상에는, 프로그래머블 로직 장치(150)을 마련하여, 이 프로그래머블 로직 장치(150)을 이용하여, 피시험 디바이스(DUT)의 출력 신호를 논리값과 비교하도록 했으므로, 이 프로그래머블 로직 장치(150)의 회로 구성을, 회로 구성 설정 프로그램을 이용해 고쳐 쓰는 것으로, 여러가지 번-인 시험을 실시할 수 있다.
따라서, 피시험 디바이스(DUT)의 설계가 변경되거나 그 종류가 바뀌거나 했을 경우에서도, 번-인 보드(BIB)를 유효하게 활용할 수 있다.
덧붙여 본 발명은, 상기 실시 형태로 한정되지 않고 여러 가지에 변형 가능하다. 예를 들면, 상술한 실시 형태에 대해, 프로그래머블 로직 장치(150)의 사양이, 회로 구성 설정 프로그램에 의해 설정된 회로 구성을, 전원이 오프가 된 후에는 기억 보관 유지할 수 없는 사양인 경우에는, 번-인 시험을 개시하는 때 마다, 테스트 제어장치(100)으로부터 프로그래머블 로직 장치(150)에 회로 구성 설정 프로그램을 공급하여, 프로그래머블 로직 장치(150)의 회로 구성을 설정하는 것도 가능하다.
이 경우 예를 들면, 도 7의 번-인 시험 실행 순서에 있어서의 단계 S10의 뒤에, 이 회로 구성 설정 프로그램을 프로그래머블 로직 장치(150)에 공급하는 단계를 삽입하면 좋다.
10: 번-인 장치
20: 문
30: 단열벽
40: 챔버
50: 슬롯
60: 가열 히터
70: 냉각 유닛
80: 팬
100: 테스트 제어장치
110: 버퍼 보드
120: 드라이버 보드
130: 확장 보드
140: 삽입 엣지
150: 프로그래머블 로직 장치
BIB: 번-인 보드
DUT: 피시험 디바이스
DT: 공기 순환 덕트
CL: 제어부

Claims (10)

  1. 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직(programmable logic) 장치와,
    피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하는 번-인 보드에 있어서,
    번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
    상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 상기 복수의 소켓에 장착되어 있는 피시험 디바이스에 공급하며,
    상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 하는 번-인 보드.
  2. 제 1 항에 있어서, 상기 회로 구성 설정 프로그램은 번-인 시험의 개시 전에 미리 상기 프로그래머블 로직 장치에 입력되어 상기 프로그래머블 로직 장치의 회로 구성의 설정이 이루어지는 것을 특징으로 하는 번-인 보드.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 테스트 제어장치는 선택 신호를 상기 복수의 프로그래머블 로직 장치의 각각 공급하여 그 프로그래머블 로직 장치에 접속되고 있는 복수의 피시험 디바이스에 대한 시험 결과를 상기 시험 결과 격납부로부터 새로 바꾸면서 읽어내는 것을 특징으로 하는 번-인 보드.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 피시험 디바이스로부터의 출력 신호가 입력되는 상기 프로그래머블 로직 장치의 I/O핀은 상기 피시험 디바이스가 출력 신호를 출력하는 소켓의 I/O핀과 1 대 1의 대응 관계로 접속되고 있어 상기 피시험 디바이스가 출력하는 출력 신호는 병렬하여 동시에 프로그래머블 로직 장치가 읽을 수 있게 하는 것을 특징으로 하는 번-인 보드.
  5. 제 4 항에 있어서, 상기 프로그래머블 로직 장치가 상기 테스트 패턴 신호를 출력하는 드라이버 핀과 피시험 디바이스에 상기 테스트 패턴 신호를 입력하기 위한 소켓의 드라이버 핀과 1 대 1의 대응 관계로 접속되는 것을 특징으로 하는 번-인 보드.
  6. 제 4 항에 있어서, 상기 프로그래머블 로직 장치가 상기 테스트 패턴 신호를 출력하는 드라이버 핀의 수와 상기 피시험 디바이스에 상기 테스트 패턴 신호를 입력하기 위한 소켓의 드라이버 핀의 수의 비는 1 대 2인 것을 특징으로 하는 번-인 보드.
  7. 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치이며,
    상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와, 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하는 번-인 장치에 있어서, 번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
    상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 상기 복수의 소켓에 장착되어 있는 피시험 디바이스에 공급하며,
    상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 하는 번-인 장치.
  8. 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치를 구비한 번-인 시스템이며,
    상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와, 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하는 번-인 장치를 구비한 번-인 시스템에 있어서, 번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
    상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 상기 복수의 소켓에 장착되어 있는 피시험 디바이스에 공급하며,
    상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 하는 번-인 시스템.
  9. 1 또는 복수의 번-인 보드가 삽입되는 번-인 장치의 제어 방법이며,
    상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하는 번-인 장치의 제어 방법에 있어서, 번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
    상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 상기 복수의 소켓에 장착되어 있는 피시험 디바이스에 공급하며,
    상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 하는 번-인 장치의 제어 방법.
  10. 1 또는 복수의 번-인 보드와 번-인 보드가 삽입되는 번-인 장치를 구비한 번-인 시스템의 제어 방법이며,　
    상기 번-인 보드는 회로구성 설정 프로그램을 기반으로 회로구성의 변경이 자유로운 복수의 프로그래머블 로직 장치와 피시험 디바이스가 장착되는 복수의 소켓으로, 각각의 복수의 프로그래머블 로직 장치의 어느 쪽이든 1 개에 접속되는 복수의 소켓을 구비하는 번-인 시스템의 제어 방법에 있어서, 번-인 시험 시에 복수의 상기 소켓과 접속된 상기 각각의 복수의 프로그래머블 로직 장치에 테스트 제어장치로부터 테스트 패턴 신호와 논리값을 공급하고,
    상기 공급된 테스트 패턴 신호를 각각의 복수의 프로그래머블 로직 장치에 접속되어 있는 복수의 소켓 및 상기 복수의 소켓에 장착되어 있는 피시험 디바이스에 공급하며,
    상기 공급된 테스트 패턴 신호에 근거하는 피시험 디바이스의 동작 결과인 출력 신호를 상기 소켓을 거쳐 취득하고, 이 피시험 디바이스의 출력 신호를 공급된 논리값과 비교한 결과를 시험결과 격납부에 격납하고 상기 결과를 상기 테스트 제어장치로 출력하는 것을 특징으로 하는 번-인 시스템의 제어 방법.
KR1020100071894A 2010-06-18 2010-07-26 번-인 보드, 번-인 장치, 및 번-인 시스템 KR101155581B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010139161A JP2012002730A (ja) 2010-06-18 2010-06-18 バーンインボード、バーンイン装置、及び、バーンインシステム
JPJP-P-2010-139161 2010-06-18

Publications (2)

Publication Number Publication Date
KR20110138131A KR20110138131A (ko) 2011-12-26
KR101155581B1 true KR101155581B1 (ko) 2012-06-19

Family

ID=45504175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071894A KR101155581B1 (ko) 2010-06-18 2010-07-26 번-인 보드, 번-인 장치, 및 번-인 시스템

Country Status (3)

Country Link
JP (1) JP2012002730A (ko)
KR (1) KR101155581B1 (ko)
TW (1) TW201200886A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471575B (zh) * 2012-06-14 2015-02-01 Macronix Int Co Ltd 預燒板、系統及方法
CN107102247B (zh) * 2017-04-18 2019-05-14 西南交通大学 一种crh3型动车组牵引逆变器igbt开路故障诊断方法
US10775408B2 (en) * 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
CN114355149A (zh) * 2020-10-14 2022-04-15 株洲中车时代电气股份有限公司 一种变流器模块电路板的温度应力筛选试验系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090089371A (ko) * 2006-12-04 2009-08-21 가부시키가이샤 어드밴티스트 시험장치 및 디바이스 인터페이스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180342A (ja) * 1992-12-14 1994-06-28 Ono Sokki Co Ltd Ｉｃ評価装置
JP2003156530A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体回路と試験方法
JP4051562B2 (ja) * 2003-07-22 2008-02-27 統寶光電股▲分▼有限公司 フラットパネルディスプレイ用点灯エージング試験システム
JP2008152873A (ja) * 2006-12-19 2008-07-03 Yokogawa Electric Corp メモリテストシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090089371A (ko) * 2006-12-04 2009-08-21 가부시키가이샤 어드밴티스트 시험장치 및 디바이스 인터페이스

Also Published As

Publication number Publication date
TW201200886A (en) 2012-01-01
JP2012002730A (ja) 2012-01-05
KR20110138131A (ko) 2011-12-26

Similar Documents

Publication Publication Date Title
US7519880B1 (en) Burn-in using system-level test hardware
US6988231B2 (en) On-chip method and apparatus for testing semiconductor circuits
KR101354799B1 (ko) 번-인 보드, 번-인 장치, 및 번-인 시스템
US9275187B2 (en) Programmable test chip, system and method for characterization of integrated circuit fabrication processes
KR101155581B1 (ko) 번-인 보드, 번-인 장치, 및 번-인 시스템
US6407567B1 (en) IC Device burn-in method and apparatus
US7825650B2 (en) Automated loader for removing and inserting removable devices to improve load time for automated test equipment
TWI759466B (zh) 用於進行自動化測試的系統及使用自動化測試設備以進行測試的方法
US7378862B2 (en) Method and apparatus for eliminating automated testing equipment index time
US20040066207A1 (en) Flexible DUT interface assembly
US12025651B2 (en) Method, arrangement and computer program product for debugging a printed circuit board
KR20120042594A (ko) 번-인 장치, 번-인 시스템, 번-인 장치의 제어 방법, 및 번-인 시스템의 제어 방법
US9620243B2 (en) Test system simultaneously testing semiconductor devices
KR100856079B1 (ko) 반도체 검사장치
TWI763594B (zh) 半導體晶片及其預燒測試方法
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
KR100930010B1 (ko) 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법
KR101023426B1 (ko) 테스트 보드
US10955470B1 (en) Method to improve testability using 2-dimensional exclusive or (XOR) grids
KR100935234B1 (ko) 번인 테스트를 위한 개별 전류 설정 장치 및 방법
US10551435B1 (en) 2D compression-based low power ATPG
JP2008076241A (ja) 半導体テスト装置
KR20230040768A (ko) 메모리 모듈 테스트 장치 및 이를 이용한 메모리 모듈의 테스트 방법
US7821254B2 (en) Method and apparatus for improving load time for automated test equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee