TW201200886A - Burn-in board, burn-in device and burn-in system - Google Patents

Burn-in board, burn-in device and burn-in system Download PDF

Info

Publication number
TW201200886A
TW201200886A TW099123264A TW99123264A TW201200886A TW 201200886 A TW201200886 A TW 201200886A TW 099123264 A TW099123264 A TW 099123264A TW 99123264 A TW99123264 A TW 99123264A TW 201200886 A TW201200886 A TW 201200886A
Authority
TW
Taiwan
Prior art keywords
test
programmable logic
burn
burning
under test
Prior art date
Application number
TW099123264A
Other languages
English (en)
Inventor
Akimasa Yuzurihara
Takeshi Kumagai
Kazuhiko Sato
Original Assignee
Japan Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Engineering Co Ltd filed Critical Japan Engineering Co Ltd
Publication of TW201200886A publication Critical patent/TW201200886A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

201200886 六、發明說明: 【明戶斤々貝起^】 技術領域 本發明係有關於一種預燒板、預燒裝置及預燒系統, 特別係有關於一種進行半導體裝置之預燒試驗的預燒板、 預燒裝置及預燒系統。 背景技術 作為進行用以將電子零件等半導體裝置的初期故障 (initial failure)顯著化,而去除早期故障品之篩選試驗之一 種的預燒(Burn-In)試驗的裝置,係已知有預燒裝置。該預 燒裝置係半導體測試裴置之一種,將安裝有複數的受測裝 置(Device Under Test)之半導體裝置的預燒板收容於預燒 裝置内,並對受測裝置施加電壓而賦予電應力(electrjc stress)’並且同時對恆溫槽内部的空氣加熱而賦予預定溫度 的熱應力(thermic stress),藉此使初期不良顯著化。又,在 s亥預燒试驗中,進行試驗如下,即,對受測裝置提供預定 的測試信號,進行受測裝置的動作測試,來測試受測裝置 是否有正常動作。 由於此種預燒裝置會連續進行長達數小時至數十小時 的預燒試驗,因此為了提高試驗效率,一般會將複數的受 測裝置安裝於1片預燒板,並且同時將複數的該預燒板收納 於預燒裝置來進行預燒試驗(可參照例如專利文獻1 :特開 2005-265665號公報)。 201200886 進行預燒試驗之際所需的測試裂樣信號係由預燒裝置 所產生,並提供給安裝於預燒板上的受測裝置。而且,根 據該測試型樣信號使受測裝置進行動作後’預燒裝置會從 預燒板讀取來自受測裝置的其動作結果之輸出信號。預燒 裝置會將業經讀取的輸出信號與邏輯值作比較,來判定受 測裝置是否有正常動作。判定結果係顯示出例如’受測裴 置是否通過預燒試驗,且該判定結果會作為試驗結果而依 序累積於預燒裝置内的記憶體。又,該刻定結果會作為試 驗結果而顯示於例如設置於預燒裝置的顯示器。 但是,由於受測裝置之半導體裝置的小型化,可裝載 於1片預燒板上的受測裝置數量因而增加。又,若在i片預 燒板上安裝多數受測裝置,便可謀求縮短整體預燒試驗時 間,且可謀求抑制製造成本。因此,增加可安裝於1片預燒 板上的受測裝置數量一事,可說是一般的期望。 一方面’連接預燒裝置與預燒板的連接部之接腳(pin) 的數里係受到限制。因此,從預燒裝置對位於預燒板上的 所有文測裝置同時提供測試信號,且同時讀取輸出信號一 τ貫上是不可能的。因此,係將裝載於1片預燒板上的 复=人測裝置區分成每一預定數量的受測裝置,構成複數 、且且以群組單位依序對受測裝置提供測試型樣信號, ' 5夺由預燒裝置讀取來自受測裝置之輸出信號,進行 嗔】疋並累積判定結果。即,必須依序切換每一群組, 增力^自5C測裝置之輸出信號,來進行預燒試驗。因此, 0力奄1片預燒板所能安裝的受測裝置數量一事係意指群 201200886 組數增加,且意指職試驗所需_會變長。 又裝载於預燒板上的受測裝置的數量若增加,則用 以對又測褒置提供測試型樣信號的信號配線的數量亦會增 加u配線的數量若增加,則信號配線的分歧數會變多’ u成U波$谷易產生失真(⑴如扣⑽)。為了抑制信號波形 產生失真’就必須在進行預燒試驗之際,將提供給受測裝 置的時!里頻率(clockfrequenc力抑制到很低,這也是造成拉 長預燒試驗所需時間的主要原因。 先行技術文獻 專利文獻 【專利文獻1】特開2〇〇5-265665號公報 【明内;J 發明揭示 發明欲解決之課題 因此’本發明係有鑑於前述課題而作成者,其目的在 於提供一種可謀求縮短預燒試驗所需時間的預燒板、預燒 裝置及預燒系統。 解決課題之手段 為解決前述課題’本發明之預燒板之特徵在於包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而可 變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數可 程式邏輯裝置中任一個者, 又,各前述複數可程式邏輯裝置均連接有複數的前述 5 S. 201200886 插座, 前述複 田進仃預燒試驗之際,會從測試控制裝置對各 數可程式邏财置提伽彳試魏㈣與邏輯值, 各前述複數可程式邏輯裝置係將業經提供之測試型樣 信號,透過提供給連接於可程式邏輯裝置的複數插座之方 式’來提供給絲於料複數插座的受測襄置, …經由前述插座取得輸出信號(即,作為根據測試型樣信 號進灯之X測裝置的動作結果),將該受職置的輸出信號 與業經提供之邏輯值作比較’然後將其比較結果作為試驗 結果,儲存於試驗結果儲存部, 再將儲存於試驗結果儲存部的試驗結果輸出至前述測 試控制裝置。 此時,可構造成:前述電路結構設定程式係在預燒試 驗開始前,預先輸人至前述可程式邏輯裝置,而作成前述 可程式邏輯裝置的電路結構之設定。 又,可構造成:前述測試控制裝置會對各前述複數可 程式邏輯裝置提供選擇錢’㈣從前述試驗結果儲存部 邊進行切換邊讀取試驗結果,該試驗結果係針對連接於可 程式邏輯裝置之複數受測裝置者。 再者,可構造成.輸入來自前述受測裝置之輸出信號 的前述可程式邏輯裝置的I/O接腳、與供前述受測裝置輸出 輸出信號的插座的I/O接腳之間,係以丨對丨的對應關係加以 連接,且前述受測裝置輸出的輸出信號係呈並行輸出,使 可程式邏輯裝置可同時讀取。 201200886 此外,可構造成:供前述可程式邏輯裝置輸出前述測 試型樣信號的驅動接腳、與用以對前述受測裝置輸入前述 測試型樣信號的插座的驅動接腳之間,亦係以1對1的對應 關係加以連接。 或,可構造成:供前述可程式邏輯裝置輸出前述測試 型樣信號的驅動接腳數量、與用以對前述受測裝置輸入前 述測試型樣信號的插座的驅動接腳數量的比為1對2。 本發明之預燒裝置,係插入有1或複數預燒板之預燒裝 置,其特徵在於: 前述預燒板包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而可 變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數可 程式邏輯裝置中任一個者, 又,各前述複數可程式邏輯裝置均連接有複數的前述 插座, 當進行預燒試驗之際,會從設置於該預燒裝置的測試 控制裝置對各前述複數可程式邏輯裝置提供測試型樣信號 與邏輯值, 各前述複數可程式邏輯裝置係將業經提供之測試型樣 信號,透過提供給連接於可程式邏輯裝置的複數插座之方 式,來提供給安裝於該等複數插座的受測裝置, 經由前述插座取得輸出信號(即,作為根據測試型樣信 號進行之受測裝置的動作結果),將該受測裝置的輸出信號 2〇12〇〇886 2業备提供之賴值作啸,然後將其比較結果作為試驗 結果’儲存於試驗結果儲存部, 且别述測試控制裝置會讀取儲存於前述試驗結果 部的試驗結果。 本發明之預燒系統,係包含有:丨或複數預燒板、及插 入有前述預燒板的預燒裝置之預燒系統,其特徵在於: 前述預燒板包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而可 變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數可 私式邏輯裝置中任一個者, 插座, 又,各前述複數可程式邏輯裝置均連接有複數的 前述 另,前述預燒裝置設有測試控制裝置, 田進仃預κ驗之際,會從前述測試控制裝置對各前 4數可程式邏難置提供賴型樣錢與邏輯值, 各前㈣數可程式邏财置係㈣經提供之測試型樣 ;^透過提供給連接於可程式邏輯裝置的複數插座之方 式’來提供給絲於料複㈣觸受測裝置, 經由前述插座取得輸出信號(即,作為根據測試型樣作 =二受測裝置的動作結果),將該受職置的輸出奸 二果之_值作比較,織將其比較結果作為試驗 、,,°果,儲存於試驗結果儲存部, 且前述測試控制裝置會讀取儲存於前述試驗結果儲存 201200886 部的試驗結果。 本發明之預燒裝置之控 數予峨板之贼裝置的方法,其特徵^制—插人有1或複 月1】述預燒板包含有: 變更裝置’係、根辑結構物式而可 程式::==:受_ ’且連接於_數可 插座又’各㈣複數可料邏輯裝㈣連接有複數的前述 抑制2行預燒試驗之際,會㈣置於該預燒裝置的測試 =2對各前述複數可程式邏輯裝置提供測試型樣信號 作號各數可程式邏财置係將業經提供之測試型樣 式:來提===可程式邏輯裝置的複數插座之方 ° D亥等複數插座的受測穿置, 號進==:信號(即’作為根__ ===值作比較,然後將其比較結果作為試驗 、,D果儲存於試驗結果儲存部, 部的==试控制裝置會讀取儲存於前述試驗結果儲存 本發明之預燒系統之控制方法,係控制一包含有Μ或 預燒板&插入有前述預燒板的預燒裝置之預燒系統 201200886 的方法,其特徵在於: 前述預燒板包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而可 變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數可 程式邏輯裝置中任一個者, 又,各前述複數可程式邏輯裝置均連接有複數的前述 插座, 當進行預燒試驗之際,會從設置於該預燒裝置的測試 控制裝置對各前述複數可程式邏輯裝置提供測試型樣信號 與邏輯值, 各前述複數可程式邏輯裝置係將業經提供之測試型樣 信號,透過提供給連接於可程式邏輯裝置的複數插座之方 式,來提供給安裝於該等複數插座的受測裝置, 經由前述插座取得輸出信號(即,作為根據測試型樣信 號進行之受測裝置的動作結果),將該受測裝置的輸出信號 與業經提供之邏輯值作比較,然後將其比較結果作為試驗 結果,儲存於試驗結果儲存部, 且前述測試控制裝置會讀取儲存於前述試驗結果儲存 部的試驗結果。 圖式簡單說明 第1圖係本發明之一實施形態之預燒系統中的預燒裝 置之整體正視圖。 第2圖係用以說明在第1圖之預燒裝置内收納有預燒板
10 S 201200886 之狀也、下的内部結構之一例的正視配置圖。 第3圖係顯示在第1圖之預燒裝置中,用以使必要的控 制信號或輸出㈣在職裝置與受測裝置之間往返的内部 結構之一例的方塊圖。 第4圖係本發明之—實施形態之預燒板的俯視配置圖。 。第5圖係用以說明第4圖所示之預燒板中的1個可程式 邏輯裝置、連接於該可程式邏輯裝置的1〇個插座 '及安裝 於該等插座的受測裝置之配置的方塊圖。 第6圖係說明使用程式對設置於預燒板上的可程式邏 輯裝置之内部電路進行設定時的電路結構之一例的方塊 圖。 第7圖係說明在第丨圖之預燒系統中實行的預燒試驗實 行順序内容之一例的流程圖。 t實施方式:J 實施發明之最佳形態 以下,參照圖式來說明本發明之實施形態。另外,以 下δ兒明之實施形態並不會對本發明之技術範圍造成限定。 第1圖係本發明之一實施形態的預燒裝置1〇的整體正 視圖’顯示出門20關閉的狀態。第2圖係用以說明預燒裝置 10之内部結構之要部的正視配置圖,顯示出預燒裝置1〇内 插入有預燒板BIB的狀態。該等第1圖及第2圖所示之預燒裝 置10係半導體測試裝置之一種,且係藉由預燒裝置丨〇及預 燒板BIB來構成本實施形態之預燒系統。 如5亥專第1圖及第2圖所示’本實施形態之預燒裝置1〇 11
S 201200886 的内部,透過業經隔熱壁30區隔之空間,形成有箱室4〇。 該箱室40之内部可收納1或複數的預燒板bib。 本實施形態中,如第2圖所示,每一載架(:尺均有預燒 板BIB收納於箱室40。即,各載架Cr均形成有用以支撐預 燒板BIB的插槽50,且載架CR係在預燒板BIB插入至該插槽 50的狀態下,收藏於箱室40。本實施形態中,係構造成 載架CR内可插入15片預燒板BIB。 又,本貫施形態中,係構造成可將4台載架匚尺收藏於 箱室40。因此,藉由將4台載架CR收藏於箱室4〇 ,便可將 總計60片的預燒板BIB收納於箱室40内。惟,可收納於該箱 室40内的載架CR之台數或配置、載架cr内的預燒板bib之 片數或配置,均可任意變更。 此外,亦可構造成不使用載架CR,而是將預燒板bib 直接收納於箱室40内。此時,將變成在箱室4〇内形成插槽 50,且將預燒板BIB直接插入至該插槽5〇。 如第1圖所示,該預燒裝置10設有2扇門2〇,且係構造 成藉由使門20呈現開啟狀態,便可使载架CR從箱室4〇出 入。又,該門20亦裝入有隔熱材,藉由使門2〇呈現關閉狀 態,便可構成一自周圍隔熱之空間的箱室4〇。 此外,如第2圖所示,本實施形態之預燒裝置1〇設有加 熱器60、及冷卻單元70。又,箱室4〇内設有一延伸於其左 側、上側、右側的空氣彳盾環通道DT,藉由設置於該空氣循 環通道DT的風扇80,令空氣循環通道0丁内的空氣循環,而 構造成可對空氣進行循環、攪拌,以使箱室内的溫度均一 12 201200886 化。 冷卻單元70係由2台冷卻壓縮機72、及2台熱交換器74 所構成。本實施形態中,該冷卻單元70係採用利用冷媒的 冷卻方式。冷卻壓縮機72係用以循環冷媒的壓縮機,熱交 換益74係用以將冷媒的冷熱與箱室4〇内部的空氣進行交換 的交換器。2台熱交換器74係設置於空氣循環通道DT内。 因此,透過風扇80使空氣循環,藉此令業經循環之空氣在 熱交換器74進行冷卻,便可降低箱室4〇的内部溫度。 又,加熱器60係由例如電熱器所構成,其係構造成斟 加熱器60供電便會發熱。在加熱器6〇發熱的狀態下,藉由 使空氣循環通道DT内的空氣循環,便可提高箱室4〇内的空 氣溫度。 另一方面’預燒裝置1〇的右側設有控制部CL。該控制 部CL係依據預定的設定或順序,控制該預燒裝置1〇來進行 預燒试驗。本實施形態中,係特別構造成在進行預燒試驗 之際’控制加熱器60或冷卻單元70,使預燒板bib周圍的溫 度成為使用者等所設定的目標溫度。又,詳細内容有待後 述’控制部CL係透過可程式邏輯裝置進行預燒試驗 ,並進 仃讀取各受剛裝置之判定結果的預燒試驗實行順序來作為 試驗結果。 第3圖係顯示用以使必要的控制信號或輸出信號在預 燒裝置10與受測裝置之間往返的内部結構之一例的方塊 圖。如该第3圖所示,預燒裝置10設有測試控制裝置100、 緩衝板1驅動板120、延伸板(extension board) 130。該等
S 13 201200886 測試控制裝置100與緩衝板110係設在例如控制部CL的内 部’驅動板120與延伸板130係設在箱室40内。 测試控制裝置100係在該預燒裝置10所進行的預燒試 驗中’進行整體性控制。本實施形態中,該測試控制裝置 1 〇 〇係由例如設於前述控制部C L的個人電腦等獨立電腦所 構成。預燒試驗係依據該測試控制裝置100的控制來實行。 實行預燒試驗所需的控制信號會經由輸出緩衝器之緩衝板 U〇輸出至複數的驅動板120。 驅動板120與延伸板130係對應各插槽50而配設在箱室 4〇内。即,本實施形態中,對應丨片預燒板BIB設有1組驅動 板120與延伸板130。因此,第1圖及第2圖所示之預燒裝置 1〇中’設有60組驅動板120與延伸板130。提供給驅動板120 的控制信號會經由延伸板130,最後提供給預燒板BIB。 相反地,自預燒板BIB輸出的試驗結果相關資料等的輸 出信號會經由延伸板130、驅動板120、緩衝板110,輸入至 測試控制裝置100。藉此,測試控制裝置100便可取得各種 的§式驗結果相關貧料。 第4圖係顯示本實施形態之預燒板BIB的俯視配置之一 例的圖。如該第4圖所示,預燒板BIB的插入方向端部設有 插入端緣140。該第4圖的例子中,於3處配置有插入端緣 140。 預燒板BIB收納於箱室40内後,該插入端緣140便會插 入設置於延伸板130的連接部。插入端緣形成有複數的信號 接點(signal pad),又,延伸板130側的連接部亦形成有複數 14 201200886 的信號接腳(signal pin)。該等信號接腳與信號接點係配置成 彼此相對應,且信號接腳與信號接點係電性地連接。藉此, 預燒板BIB會電性地連接於延伸板130,令信號可在預燒裝 置10與預燒板BIB之間往返。而且,當預燒試驗結束時,朝 拔除方向拔除該燒板BIB,燒板BIB側的插入端緣14〇便會 與延伸板130側的連接部分離。 預燒板BIB上設有20個可程式邏輯裝置150«該第4圖的 例子中,係依據插拔方向5個、寬度方向4個之配置方式排 列。又,依據對1個可程式邏輯裝置150分配10個受測裝置 DUT之配置方式設有插座SK,並在該插座SK安裝受測裝置 DUT。即,總計有20個xlO個=200個的受測裝置DUT安裝於 1片預燒板BIB上。 第5圖係將連接於1個可程式邏輯裝置150的插座SK之 配置關係予以圖示的方塊圖。如該第5圖所示,1個可程式 邏輯裝置150的周圍配置有10個插座SK,且各插座SK均安 裝有受測裝置DUT。該第5圖的例子中,係依據可程式邏輯 裝置150的橫方向3個、縱方向4個之配置方式設有插座SK。 而且,從該1個可程式邏輯裝置150對安裝於該等10個 插座SK的10個受測裝置DUT提供測試型樣信號後,各受測 裝置DUT會將其動作結果之輸出信號輸出至該1個可程式 邏輯裝置150。 該可程式邏輯裝置150係可在事後變更其電路結構的 組態裝置(configurable device),可藉由例如 CPLD(Complex Programmable Logic Device)來構成。惟,該可程式邏輯裝 15 201200886 置150不限於CPLD,亦可藉由例如功能性比CPLD更高的 FPGA(Field Programmable Gate Array)來構成。 本實施形態中,用以變更該可程式邏輯裝置150之内部 結構的電路結構設定程式係從第4圖所示之預燒板BIB中的 程式板160輸入。即,在開始使用該預燒板BIB前,使用者 會使用程式寫入裝置’將電路結構設定程式從程式板16〇輪 入至各可程式邏輯裝置150。或’使用者藉由從該預燒裝置 10的控制部CL輸入指示’以從測試控制裝置1〇〇對各預燒板 BIB輸出電路結構設定程式,來對各預燒板bib上的各可程 式邏輯裝置150輸入電路結構設定程式。藉由將該電路結構 設定程式輸入至各可程式邏輯裝置15〇’各可程式邏輯裝置 150的内部結構便可進行各種變更。 一旦使用電路結構設定程式寫入了内部結構,該内部 結構便可不變性地保存,因此只要使用者將相同種類的受 測裝置DUT插入至插座SK,並進行相同的預燒試驗,即使 不使用電路結構設定程式再次寫入電路結構,仍可原封不 動地繼續使用預燒板BIB。另一方面,當變更受測裝置DUT 的種類,或變更受測裝置DUT的設計時,使用者藉由再次 伙·程式板160輸入電路結構設定程式,來變更可程式邏輯裝 置150的内部結構,便可再利用該預燒板BIB。 又’預燒板BIB上設有邏輯分析器接頭162,該邏輯分 析器接頭162係可檢證藉由電路結構設定程式設定的可程 式邏輯裝置150之電路是否有正常動作者。藉由將來自邏輯 分析器的連接介面連接於該邏輯分析器接頭162,使用者便
16 201200886 可利用邏輯分析器來解析設定於可程式邏輯裝置150的電 路之動作波形。 本實施形態中,該可程式邏輯裝置150具有:將由測試 控制裝置1 〇 〇所k供的測試型樣彳§號分配提供給1 〇個受測 裝置DUT的功能。又,可程式邏輯裝置150具有:分別自1〇 個受測裝置DUT取得輸出信號,即,作為根據測試型樣信 號進行之受測裝置DUT之動作結果的輸出信號後,與邏輯 值作比較的功能。 如前述,第5圖係用以說明1個可程式邏輯襞置15〇、與 設於其周圍之10個插座SK的配置及連接關係的方塊圖。如 該第5圖所示,本實施形態中,係配置成橫方向有3個、縱 方向有4個插座SK排列,且各插座SK均安裝有受測裝置 DUT。第4圖的預燒板BIB上,設有20組如第5圖所示之可程 式邏輯裝置150與插座SK的配組(set) » 又’該第5圖的例子中’可程式邏輯裝置丨5〇的接腳、 與受測裝置DUT的接腳之間,係以丨對丨的對應關係加以連 接。即,用以提供測試型樣信號的可程式邏輯裝置15〇的驅 動接腳、與連接於受測裝置DUT的驅動接腳的插座SK的驅 動接腳之間,係以1對1的對應關係加以連接。因此,從可 。式邏輯裝置150輸出的測試型樣信號可在不會因信號配 線所造成之分歧而失真的情況下,輸入至受測裝置1)1;丁。 卜連接於受測裝置DUT的I/O接腳以輸出受測裝置dut 動作結果的輸出信號的插座SK的I/O接腳、與可程式邏輯 裴置150的I/O接腳之間,係以丨對丨的對應關係加以連接。
S 17 201200886 因,,可程式邏輯裝置丨5G會使受職置職輪出的輸出信 號呈並行輸出,而可同時讀取。 I1 隹可私式1=4輯裝置15〇的接腳與受測裝置D抓的接腳 之間’構造成以1對複數的對應關係加以連接亦可。例如, 供可程式邏輯裝置15G輸出測試難信號的驅動接腳數 量、與用以對受測裝置DUT輸入測試型樣信號的插座张的 驅動接腳數量的比可設成1對2。此時,從可程式邏輯裝置 150輸出的測試型樣信號會因為途中的信號配線而分歧i 次,而提供給2個插座SK的驅動接腳。即,可程式邏輯裝置 150的驅動接腳與插座SK的驅動接腳之間的信號配線將存 在1個分歧。但是,_左右的分歧並不會對測試型樣信號 U成多大的失真,因此亦可認為並非是造成對驅動受測裝 置DUT的時鐘頻率進行抑制的主要原因。 第6圖係用以說明本實施形態之可程式邏輯裝置15 〇的 内部電路結構之一例的方塊圖。即,藉由對cpLD(c〇mplex Programmable Logic Device)寫入電路結構設定程式,便會 形成如第6圖所示之電路。 如s亥第6圖所示,本實施形態之可程式邏輯裝置15〇係 具有:輸出入控制電路200、驅動電路21〇、通過/未通過判 定電路220、資料選擇器230而構成。驅動電路21〇、通過/ 未通過判定電路220係對應可安裝受測裝置dut的各插座 SK而設置。因此,本實施形態中,1個可程式邏輯裝置15〇 設有1 〇組驅動電路210與通過/未通過判定電路220。 輸出入控制電路200會從測試控制裴置1〇〇被提供測試 18
S 201200886 型樣㈣與邏輯值。輸出人控制電路2GG會將該業經提供之 測4型樣L魂提供給各驅動電路21()。即,本實施形態中, 輸出入控制電路2 G G會對1G個驅動電路21G提供測試型樣信 號又輸出入控制電路2〇〇會將業經提供之邏輯值提供給 各通過/未通過判定電路22〇。即,本實施形態中輸出入 控制電路200會對1〇個通過/未通過判定電路22〇提供邏輯 值。 業經提供測試型樣信號的各驅動電路2丨〇會經由插座 sk將該測試型樣信號提供給受測裝置DUT。藉此對受測骏 置DUT提供用以進行預燒試驗所需的測試型樣信號。受测 裝置DUT會根據該測試型樣信號而進行試驗驅動,且作為 其驅動結果的輸出信號會經由插座SK而輸出至可程式邏輯 裝置150。 輸出至可程式邏輯裝置15〇的來自受測裝置DUT之輸 出信號會被輸入至通過/未通過判定電路220。即,本實施 形態中’從10個受測裝置DUT輸出的輸出信號會被輸入至 10個通過/未通過判定電路220。 如前述,通過/未通過判定電路220亦會從輸出入控制 電路200被輸入邏輯值。因此,通過/未通過判定電路220會 將從受測裝置DUT輸出的輸出信號值與從輸出入控制電路 200輸出的邏輯值作比較,判斷兩者是否一致。該判斷結 果,輸出信號與邏輯值一致時判定為「通過」,輸出信號與 邏輯值不一致時判定為「未通過」。該判定結果會作為試驗 結果而輸出至資料選擇器230。即,本實施形態中,會有1〇 19 201200886 個试驗結果輸出至資料選擇器Mo。 資料選擇器230設有一可將該業經輸入之試驗結果加 以儲存的試驗結果儲存部232 ◦該試驗結果儲存部可由 例如RAM來構成。因此,資料選擇器23〇可保存預定量的試 驗結果。 ° 貢料選擇器2 3 0會從測試控制裝置i 〇 〇被輸入選擇信 唬。資料選擇器230會根據來自測試控制褒置1〇〇的指示, 因應業經輸人之選擇信號,從試驗結果儲存部加讀取試驗 結果’並輸出至輸出入控制電路鹰。本實施形態中由於 有1〇個受測裝置DUT的試驗結果被儲存於試驗結果儲存部 232’因此資料選擇以扣會根據選擇信號從其中選則個受 測裝置DUT的試驗結果,並輸出至輸出人控制電路細。 輸出入控制電路200會將該試驗結果相關資訊輸出至 測試控制裝置刚。本實施職中,藉由切㈣次選神 二測郝制裝置戰可取得所有的受測裝置_的試驗 結果。 ㈣嘱驗期間,於測試控制裝置刚的控 lit各可程式邏輯裝置15G實行。在該預燒試驗期間, 制W只要對各可程式邏财置⑽提供測試型 樣^虎與邏輯值便可’無需提供給Μ測裝置膽。又, 測試控制裝置100只要從各可 合式邏輯裝置15〇取得通過或 禾通過之試驗結果相關資訊便
^ J無而從各受測裝置DUT 取付輸出信號。因此,在測試 』戎控制裝置1〇〇與預燒板BIB之 間彺返的信號數便可刪減。即, P由於了祆式邏輯裝置150的
20 201200886 數量比受測裳置mjT的數量少,故藉由透過可程式邏輯裳 置15〇’便可刪減在測試控制裝置100與預燒板BIB之間往返 的信號數,而可減少所需的信號配線的數量。 例如,本實施形態中,係從丨個可程式邏輯裝置15〇對 10個受測裴置DUT提供測試型樣信號,且從1〇個受測裝置 〇11丁對1個可程式邏輯裝置15〇輸出輸出信號,故在測試控 制裝置100與預燒板BIB之間往返的信號數約為1〇分之丨。藉 此,可在預燒板BIB的插入端緣140與延伸板13〇的連接部往 返的信號數雖有受限,仍可做到將所需的信號配線的數量 抑制在該限制範圍内。 當然’對於測試控制裝置1〇〇,藉由在預燒板Bib上的 信號配線設置分歧,便有可能刪減從測試控制裝置〗〇〇對預 燒板BIB提供的測試型樣信號的數量。但是,若在信號配線 上設置多數分歧,測試型樣信號的波形便容易失真,導致 無法以高頻驅動受測裝置DUT。因此,本實施形態中,藉 由設置可程式邏輯裝置150,並且在該可程式邏輯裝置15〇 s又置驅動電路210 ’即使將高頻測試型樣信號輸出至測試控 制裝置100並提供給預燒板BIB,亦可做到令提供給受測裝 置DUT的測試型樣信號不產生失真。 接著’根據第7圖’針對預燒試驗之際,以測試控制裝 置1 〇 〇實行的預燒試驗實行順序一事進行說明。該預燒試驗 實行順序係儲存於測試控制裝置1 〇 〇的硬碟驅動器或R〇 M 的順序程式。藉由令測試控制裝置1〇〇的CPU實行該順序程 式,便可實現第7圖所示之預燒試驗實行順序。
21 —S 201200886 該預燒試驗實行順序開始後,首先, 巧式控制裝置100 4開始對預燒板BIB供電(步驟S10)。藉此,袖 U 對可程穴邏録 裝置150與受測裝置!)!^^提供驅動用電源。 二 接著,測試控制裝置100會將試驗條件資料傳輸至各可 程式邏職置150(步·2〇)。藉由將該試驗條件資 各可程式邏輯裝置15G,便可進行各可程式邏輯裝置^内 的各種設定。 接署’測試控制裝 —。对蚤可程式邏輯裝j 15 0提供測試型樣信號與邏輯值(步驟s 3 〇)。藉此,測試型才
DUT 信號便會經由各可程式邏輯裝置15〇提供給各受測裝] 如前述,依據該測試型樣信號所進行之受測骏置dut 的動作結果會作為輸出信號,從受測裝置DUT輸出至可程 式邏輯裝置150。在可程式邏輯裝置15G中,會將輸出信號、 與由測試控制裝置100所提供的邏輯值作比較,並將其判定 結果作為針對各受測裝置DUT的試驗結果,依序儲存至資 料選擇器230的試驗結果儲存部232。 在進行該種受測裝置DUT的動作試驗的期間,測試控 制裝置100會控制箱室40内的溫度,對受測裝置DUT賦予溫 度負載(Temperature load)。即,如前述,控制加熱器6〇或 冷卻單元70’使預燒板BIB周圍的溫度成為使用者等所設定 的目標溫度。 當預定的一連串測試型樣信號之提供與邏輯值之提供 結束時,測試控制裝置100會進行試驗結果的讀取(步驟
22 201200886 S4〇)。即,測試控制裝置1〇〇會將選擇信號提供給各可程式 邏輯褒置1瑪資料選擇器⑽,並依序讀取儲存於試驗結 果儲存部232的試驗結果。 接著,測試控制裝置丨〇 〇會判斷所有的預燒試驗是否已 結束(步驟S50)。所有的預燒試驗尚未結束時(步驟s5〇 : N〇),測S式控制裝置1〇〇會回到前述步驟§2〇,進行用以提 供下一測試型樣信號所需的必要設定。 另-方面,在步驟咖中’判斷所有的預燒試驗已結束 時(v驟S50 · YES) ’測試控制裝置1〇〇便會結束該預燒試驗 實行順序。 如前述,根據本實施形態之預燒系統,在預燒板mB 上設置可程式邏輯裝置150,當進行預燒試驗之際,對該可 程式邏輯裝置15〇提供測試型樣信號,然後從該可程式邏輯 裝置15 0更進-步對複數的受測裝置D υ τ提供測試型樣信 號。因此,相較於以往從測試控制裝置1〇〇對各受測裝置 DUT直接提供測试型樣信號的情況可刪減測試控制裝置 1 〇〇與預燒板BIB之間用以提供測試型樣信號的信號配線數 量。 又’從測試控制裝置1 〇 〇連同測試型樣信號將邏輯值提 供給各可私式邏輯裝置150,各可裎式邏輯裝置15〇便會取 得來自各受測裝置DUT的輪出信號,並與邏輯值作比較。 因此,無需如以往般,令測試控制裝置1〇〇將複數的受測裝 置DUT依序切換成每-群組來讀取輪出信號,而可縮短讀 取受測裝置DUT之輸出k旒的所需時間。藉此,便可謀求
23 S 201200886 縮短預燒試驗的整體時間。 又,作為通過/未通過判定電路220之判定結果的試驗 結果會暫時儲存於資料選擇器230的試驗結果儲存部232, 並在第7圖的步驟S40中,〆次讀取該試驗結果。如此一來, 比起測試控制裝置1 〇〇從預燒板BIB讀取受測裝置DUT的輸 出信號,更可謀求刪減需讀取之資訊量,且亦可謀求縮短 來自預燒板BIB的讀取時間。由此觀點來看,本實施形態之 預燒系統可謀求縮短預燒試驗的整體時間。 又’由於可刪減必須從預燒板BIB讀取的資訊量,故即 使構造成將多數受測裝置DUT裝載於1片預燒板BIB上,亦 無需如以往般地增加延伸板130的連接部的信號接腳數,或 預燒板BIB的插入端緣140的信號接點數,可原封不動地利 用現有的預燒裝置10。 又,由於構造成在預燒板BIB上設置可程式邏輯裝置 150,並使用該可程式邏輯裝置15〇,將受測裝置DUT的輸 出信號與邏輯值作比較,故藉由使用電路結構設定程式來 改寫該可程式邏輯裝置150的電路結構,便可進行各式各樣 的預燒試驗。因此,即使是在受測裝置DUT的設計變更, 或其種類改變的情況下,仍可有效活用預燒板8出。 另外,本發明不受限於前述實施形態,可進行各種變 形。例如,在前述實施形態中,若可程式邏輯裝置15〇的類 塑係屬:當電源關掉後,便無法將業經電路結構設定程式 設定的電路結構加以記憶保存的類型時,只要構造成在每 次開始預燒試驗時,從測試控制襞置100對可程式邏輯裝置
24 201200886 150提供電路結構設定程式,來設定可程式邏輯裝置150的 電路結構便可。此時,例如,只要在第7圖的預燒試驗實行 順序中的步驟S10後面,插入對可程式邏輯裝置150提供該 電路結構設定程式的步驟便可。 I:圖式簡單說明3 第1圖係本發明之一實施形態之預燒系統中的預燒裝 置之整體正視圖。 第2圖係用以說明在第1圖之預燒裝置内收納有預燒板 之狀態下的内部結構之一例的正視配置圖。 第3圖係顯示在第1圖之預燒裝置中,用以使必要的控 制信號或輸出信號在預燒裝置與受測裝置之間往返的内部 結構之一例的方塊圖。 第4圖係本發明之一實施形態之預燒板的俯視配置圖。 第5圖係用以說明第4圖所示之預燒板中的1個可程式 邏輯裝置、連接於該可程式邏輯裝置的10個插座、及安裝 於該等插座的受測裝置之配置的方塊圖。 第6圖係說明使用程式對設置於預燒板上的可程式邏 輯裝置之内部電路進行設定時的電路結構之一例的方塊 圖。 第7圖係說明在第1圖之預燒系統中實行的預燒試驗實 行順序内容之一例的流程圖。 【主要元件符號說明】 10…預燒裝置 30...隔熱壁 20···門 40...箱室 25 201200886 50.. .插槽 60.. .加熱器 70.. .冷卻單元 72.. .冷卻壓縮機 74.. .熱交換器 80.. ·風扇 100.. .測試控制裝置 110.. .緩衝板 120.. .驅動板 130.. .延伸板 140.. .插入端緣 150.. .可程式邏輯裝置 160.. .程式板 162.. .邏輯分析器接頭 200.. .輸出入控制電路 210.. .驅動電路 220.. .通過/未通過判定電路 230…資料選擇器 232.. .試驗結果儲存部 Bffi...預燒板 CL...控制部 CR...載架 DT...空氣循環通道 DUT...受測裝置 SK...插座 S10…步驟 520.. .步驟 530.. .步驟 S40…步驟 550.. .步驟
26 S

Claims (1)

  1. 201200886 七、申請專利範圍: 1. -種預燒板,其雜在於包含有: 複數可程式邏輯裳置,係根據電料 可變更電路結構者;及 β 構設定程式而 複數插座,係安裝有受測裝置 可程式邏輯裝置中任一個者, 且連接於前述複數 又,各前述複數可程式邏輯裴 述插座, 置均連接有複數的前 當進行賴試驗之際,會_試㈣裝置對各前述 複數式邏輯裝置提供職型樣信號與邏輯值, 各⑴述複數可程式邏輯裝置係將業經提供之測試 型樣信號,透過提供料接於可程式賴裝置的複數插 方式來提供給安裝於該等複數插座的受測裝置, 。’i由刖述插座取得輸出信號(即,根據測試型樣信 ^進行之又測裝置的動作結果),將該受測裝置的輸出 U虎與業經提供之邏輯值作比較,然後將其比較結果作 為試驗結果,财於試驗結果儲存部, #將儲存於試驗結果儲存部的試驗結果輸出至前 述測試控制裝置。 申》月專利範圍第1項之預燒板,其中前述電路結構設 疋私式係在預燒試驗開始前,預先輸人至前述可程式邏 輯裝置’而作成前述可程式邏輯裝置的電路結構之設 定。 3·如申4專利㈣第丨或2項之預燒板,其巾前述測試控制 27 S 201200886 裝置會對各前述複數可程式邏輯裝置提供選擇信號,然 後從前述試驗結果儲存部邊進行切換邊讀取試驗結 果,該試驗結果係針對連接於可程式邏輯裝置之複數受 測裝置者。 4. 如申請專利範圍第1至3項中任一項之預燒板,其中輸入 來自前述受測裝置之輸出信號的前述可程式邏輯裝置 的I/O接腳、與供前述受測裝置輸出輸出信號的插座的 I/O接腳之間,係以1對1的對應關係加以連接,且前述 受測裝置輸出的輸出信號係呈並行輸出,使可程式邏輯 裝置可同時讀取。 5. 如申請專利範圍第4項之預燒板,其中供前述可程式邏 輯裝置輸出前述測試型樣信號的驅動接腳、與用以對前 述受測裝置輸入前述測試型樣信號的插座的驅動接腳 之間,亦係以1對1的對應關係加以連接。 6. 如申請專利範圍第4項之預燒板,其中供前述可程式邏 輯裝置輸出前述測試型樣信號的驅動接腳數量、與用以 對前述受測裝置輸入前述測試型樣信號的插座的驅動 接腳數量的比為1對2。 7. —種預燒裝置,係插入有1或複數預燒板者,其特徵在 於: 前述預燒板包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而 可變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數 28 S 201200886 可程式邏輯裝置中任一個者, 又’各别述複數可程式邏輯裝置均連接有複數的前 述插座, 田進行預燒試驗之際,會從設置於該預燒裝置的測 試控制裝置料前述複數可程式邏輯裝置提供測試型 樣信號與邏輯值, •各則述複數可程式邏輯裝置係將業經提供之測試 里樣H透過提供給連接於可程式邏輯裝置的複數插 之方式’來提供給安裂於該等複數插座的受測裝置, ,由别述插座取得輪出信號(即,作為根據測試型 於山Γ進订之文測裝置的動作結果),將該受測裝置的 二U與業魄供之邏輯值作比較,然後將其比較結 果作錢驗結果,財於試㈣果儲存部, 針Λ ]述K控制裝置會讀取儲存於前述試驗結果 儲存部的試驗結果。 ,, Μ ^α 3有:1或複數預燒板、及插入有 “職㈣職Μ者,其特徵在於: 前述預燒板包含有. 複數可程式邏輯炎 可變更電路結構者4係根據電路結構設定程式而 複數插座,係安梦全r -T43-vs^ai * '"有文測裴置,且連接於前述複數 可程式邏輯裝置中任一個者, 又 ,各前述複數可妒 述插座, %式邏輯裝置均連接有複數的前 S 29 201200886 另,前述預燒裝置設有測試控制裝置, 當進行預燒試驗之際,會從前述測試控制裝置對各 前述複數可程式邏輯裝置提供測試型樣信號與邏輯值, 各前述複數可程式邏輯裝置係將業經提供之測試 型樣信號,透過提供給連接於可程式邏輯裝置的複數插 座之方式,來提供給安裝於該等複數插座的受測裝置, 經由前述插座取得輸出信號(即,作為根據測試型 樣信號進行之受測裝置的動作結果),將該受測裝置的 輸出信號與業經提供之邏輯值作比較,然後將其比較結 果作為試驗結果5儲存於試驗結果儲存部’ 且前述測試控制裝置會讀取儲存於前述試驗結果 儲存部的試驗結果。 9. 一種預燒裝置之控制方法,係控制一插入有1或複數預 燒板之預燒裝置的方法,其特徵在於: 前述預燒板包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而 可變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數 可程式邏輯裝置中任一個者, 又,各前述複數可程式邏輯裝置均連接有複數的前 述插座, 當進行預燒試驗之際,會從設置於該預燒裝置的測 試控制裝置對各前述複數可程式邏輯裝置提供測試型 樣信號與邏輯值, S 30 201200886 各前述複數可程式邏輯裝置係將業經提供之測試 型樣信號,透過提供給連接於可程式邏輯裝置的複數插 座之方式,來提供給安裝於該等複數插座的受測裝置, 經由前述插座取得輸出信號(即,作為根據測試型 樣信號進行之受測裝置的動作結果),將該受測裝置的 輸出信號與業經提供之邏輯值作比較,然後將其比較結 果作為試驗結果,儲存於試驗結果儲存部, 且前述測試控制裝置會讀取儲存於前述試驗結果 儲存部的試驗結果。 10. —種預燒系統之控制方法,係控制一包含有:1或複數 預燒板、及插入有前述預燒板的預燒裝置之預燒系統的 方法,其特徵在於: 前述預燒板包含有: 複數可程式邏輯裝置,係根據電路結構設定程式而 可變更電路結構者;及 複數插座,係安裝有受測裝置,且連接於前述複數 可程式邏輯裝置中任一個者, 又,各前述複數可程式邏輯裝置均連接有複數的前 述插座, 當進行預燒試驗之際,會從設置於前述預燒裝置的 測試控制裝置對各前述複數可程式邏輯裝置提供測試 型樣信號與邏輯值, 各前述複數可程式邏輯裝置係將業經提供之測試 型樣信號,透過提供給連接於可程式邏輯裝置的複數插 S 31 201200886 座之方式,來提供給安裝於該等複數插座的受測裝置, 經由前述插座取得輸出信號(即,作為根據測試型 樣信號進行之受測裝置的動作結果),將該受測裝置的 輸出信號與業經提供之邏輯值作比較,然後將其比較結 果作為試驗結果,儲存於試驗結果儲存部, 且前述測試控制裝置會讀取儲存於前述試驗結果 儲存部的試驗結果。 32 S
TW099123264A 2010-06-18 2010-07-15 Burn-in board, burn-in device and burn-in system TW201200886A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139161A JP2012002730A (ja) 2010-06-18 2010-06-18 バーンインボード、バーンイン装置、及び、バーンインシステム

Publications (1)

Publication Number Publication Date
TW201200886A true TW201200886A (en) 2012-01-01

Family

ID=45504175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123264A TW201200886A (en) 2010-06-18 2010-07-15 Burn-in board, burn-in device and burn-in system

Country Status (3)

Country Link
JP (1) JP2012002730A (zh)
KR (1) KR101155581B1 (zh)
TW (1) TW201200886A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471575B (zh) * 2012-06-14 2015-02-01 Macronix Int Co Ltd 預燒板、系統及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102247B (zh) * 2017-04-18 2019-05-14 西南交通大学 一种crh3型动车组牵引逆变器igbt开路故障诊断方法
US10775408B2 (en) * 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
CN114355149B (zh) * 2020-10-14 2024-08-06 株洲中车时代电气股份有限公司 一种变流器模块电路板的温度应力筛选试验系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180342A (ja) * 1992-12-14 1994-06-28 Ono Sokki Co Ltd Ic評価装置
JP2003156530A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体回路と試験方法
JP4051562B2 (ja) * 2003-07-22 2008-02-27 統寶光電股▲分▼有限公司 フラットパネルディスプレイ用点灯エージング試験システム
US20080133165A1 (en) * 2006-12-04 2008-06-05 Advantest Corporation Test apparatus and device interface
JP2008152873A (ja) * 2006-12-19 2008-07-03 Yokogawa Electric Corp メモリテストシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471575B (zh) * 2012-06-14 2015-02-01 Macronix Int Co Ltd 預燒板、系統及方法

Also Published As

Publication number Publication date
KR20110138131A (ko) 2011-12-26
JP2012002730A (ja) 2012-01-05
KR101155581B1 (ko) 2012-06-19

Similar Documents

Publication Publication Date Title
US9275187B2 (en) Programmable test chip, system and method for characterization of integrated circuit fabrication processes
KR20210157893A (ko) 병렬 소켓 작동과 함께 능동형 열 인터포저(ati)를 사용하는 통합 테스트 셀
US20060279306A1 (en) Test equipment of semiconductor devices
US7519880B1 (en) Burn-in using system-level test hardware
US12085606B2 (en) Scalable tester for testing multiple devices under test
EP1896860A2 (en) Augmenting semiconductor's devices quality and reliability
US10082535B2 (en) Programmable test structure for characterization of integrated circuit fabrication processes
WO2003003033A2 (en) Semiconductor programming and testing method and apparatus
TW201200886A (en) Burn-in board, burn-in device and burn-in system
KR101354799B1 (ko) 번-인 보드, 번-인 장치, 및 번-인 시스템
JP2018189645A (ja) 異なるアプリケーションを用いる複数のユーザをサポートするテストシステム
KR20070045971A (ko) Soc 테스터 시스템, soc 테스터 dut 로드 보드 및이를 사용하는 디바이스 테스트 방법
KR101138199B1 (ko) 시험용 웨이퍼 유닛 및 시험 시스템
JPS63274885A (ja) 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板
TW201217802A (en) capable of eliminating arbitrary to-be-tested devices from being tested by means of a simple structure
US20090024324A1 (en) Method and System for GRR Testing
TWI825361B (zh) 檢查裝置、檢查系統以及檢查方法
JP6050025B2 (ja) プリント回路基板上に取り付けられた電子回路装置の電気接続を自動的に測定する方法及び装置
Appello et al. An innovative and low-cost industrial flow for reliability characterization of SoCs
KR101138201B1 (ko) 시험용 웨이퍼, 시험 시스템, 및, 반도체 웨이퍼
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
Appello et al. Automatic functional stress pattern generation for SoC reliability characterization
JPH10186006A (ja) プリント回路板の試験方法
Bahukudumbi et al. Test scheduling for wafer-level test-during-burn-in of core-based SoCs
US7256597B2 (en) Device design-for-test and burn-in-board with minimal external components and increased testing capacity