KR101150734B1 - 멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법 - Google Patents

멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법 Download PDF

Info

Publication number
KR101150734B1
KR101150734B1 KR1020090083807A KR20090083807A KR101150734B1 KR 101150734 B1 KR101150734 B1 KR 101150734B1 KR 1020090083807 A KR1020090083807 A KR 1020090083807A KR 20090083807 A KR20090083807 A KR 20090083807A KR 101150734 B1 KR101150734 B1 KR 101150734B1
Authority
KR
South Korea
Prior art keywords
distortion
distortion component
phase
value
amplitude
Prior art date
Application number
KR1020090083807A
Other languages
English (en)
Other versions
KR20100030583A (ko
Inventor
야스노리 스즈키
쇼이치 나라하시
쥰야 오카와라
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20100030583A publication Critical patent/KR20100030583A/ko
Application granted granted Critical
Publication of KR101150734B1 publication Critical patent/KR101150734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명의 멱급수형 프리디스토터는 신호에 지연을 부여하는 지연 경로와, N차 왜곡 발생기와 벡터 조정기를 가지는 왜곡 발생 경로와, 입력 신호를 지연 경로와 왜곡 발생 경로에 분배하는 분배기와, 지연 경로의 출력과 왜곡 발생 경로의 출력을 합성하는 합성기와, 벡터 조정기를 제어하는 제어기로 구성된다. 제어기는 설정부, 왜곡 성분 측정부, 최소 조건 계산부, 기록부를 가진다. 설정부는 벡터 조정기의 위상값 또는 진폭값을 설정한다. 왜곡 성분 측정부는 전력 증폭기의 왜곡 성분을 측정한다. 최소 조건 계산부는 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 함수 근사에 의해 구한다.
Figure R1020090083807
지연 경로, 왜곡 발생 경로, 입력 신호, 분배기, 합성기, 벡터 조정기, 제어기, 위상값, 진폭값, 설정부, 왜곡 성분 측정부, 최소 조건 계산부, 기록부, 멱급수형 프리디스토터, 주파수 특성 보상기

Description

멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법{POWER SERIES PREDISTORTER AND CONTROL METHOD THEREOF}
본 발명은 전력 증폭기에서 발생하는 왜곡 성분을 보상하기 위한 멱급수형 프리디스토터, 및 멱급수형 프리디스토터의 제어방법에 관한 것이다.
마이크로파 송신 증폭기의 비선형 왜곡 보상방법으로서, 멱급수형 프리디스토션법이 있다. 도 1에 종래의 멱급수형 프리디스토터의 기능 구성예를 도시한다. 멱급수형 프리디스토터(800)는 지연선로(820)에 의해 신호에 지연을 부여하는 지연 경로(825)와, 3차 왜곡 발생기(830)와 벡터 조정기(840)를 가지는 왜곡 발생 경로(835)와, 입력 신호를 지연 경로(825)와 왜곡 발생 경로(835)에 분배하는 분배기(810)와, 지연 경로(825)의 출력과 왜곡 발생 경로(835)의 출력을 합성하는 합성기(850)와, 벡터 조정기(840)의 벡터계수를 제어하여 전력 증폭기(마이크로파 송신 증폭기)(860)에서 발생하는 왜곡 성분을 최소화하는 제어기(880)로 구성된다. 또한 방향성 결합기(870)는 전력 증폭기(860)의 출력의 일부를 제어 경로(875)를 통하여 제어기(880)에 피드백한다. 또한 왜곡 발생 경로에는 5차 이상의 홀수차의 왜곡 성분을 발생시키는 왜곡 발생 경로를 병렬로 접속해도 된다.
멱급수형 프리디스토터의 벡터계수 제어방법에는, 노지마 토시오, 오카모토 요시하루, 오오야마 토오루, “마이크로파 SSB-AM 방식용 프리디스토션 비선형 왜곡 보상 회로”, 전자통신학회 논문지, Vol. J67-B, No.1, Jan. 1984.(비특허문헌 1)에 나타난 바와 같이 등진폭 2파의 파일럿을 사용한 방법이 있다. 비특허문헌 1의 방법은 이하와 같은 처리를 행하는 방법이다. 파일럿 신호를 전력 증폭기(860)에 입력하면, 전력 증폭기(860)에서 발생하는 상호 변조 왜곡 성분에 의해 파일럿 신호의 인접 대역에 3차 상호 변조 왜곡 성분이 발생한다. 제어기(880)는 전력 증폭기(860)의 출력으로부터 파일럿 신호의 3차 상호 변조 왜곡 성분을 검출하고, 검출한 3차 상호 변조 왜곡 성분을 최소로 하도록 왜곡 발생 경로의 벡터 조정기(840)의 벡터계수를 제어한다. 도시를 생략하지만 구체적으로는 벡터 조정기(840)는 가변 감쇠부와 가변 위상부로 구성되고, 벡터계수인 진폭 성분과 위상 성분을 제어기(880)의 지시에 따라 조정한다.
멱급수형 프리디스토터의 경시 변화나 온도 변화에 추종하기 위해서, 제어기(880)의 제어 알고리즘에는 섭동법이 사용되고 있다. 섭동법에서는 설정되어 있는 계수값의 전후의 왜곡 성분을 측정하고, 왜곡 성분을 적게 하는 방향으로 일정값 오프셋하여 벡터계수를 재설정한다. 그리고 설정되어 있는 벡터계수의 전후에서 측정한 왜곡 성분에 차가 없어질 때까지 일련의 벡터계수의 설정을 반복한다.
도 2에 미즈타 신지, 스즈키 야스노리, 나라하시 쇼우이치, 야마오 야스시, “연속 스펙트럼을 가지는 왜곡 성분의 주파수 의존성을 보상하는 디지털 프리디스토터의 주파수 특성 보상기의 제어방법”, 전자정보통신학회, 일렉트로닉스소사이 어티대회, C-2-15, 2005년 9월(비특허문헌 2)에 나타난 종래의 다른 멱급수형 디지털 프리디스토터의 기능 구성예를 도시한다. 멱급수형 프리디스토터(900)는 지연 메모리(920)에 의해 신호에 지연을 부여하는 지연 경로(925)와, 3차 왜곡 발생기(830)와 벡터 조정기(840)와 주파수 특성 보상기(990)를 가지는 왜곡 발생 경로(935)와, 입력 신호를 지연 경로(925)와 왜곡 발생 경로(935)에 분배하는 분배기(810)와, 지연 경로(925)의 출력과 왜곡 발생 경로(935)의 출력을 합성하는 합성기(850)와, 벡터 조정기(840)와 주파수 특성 보상기(990)를 제어하여 전력 증폭기(마이크로파 송신 증폭기)에서 발생하는 왜곡 성분을 최소화하는 제어기(980)로 구성된다. 또한 주파수 특성 보상기(990)는 N점 FFT부(991)와 N개의 복소 승산부(992-1~N)와 N점 역FFT부(993)에 의해 구성된다. N점 FFT부(991)는 N점의 입력 신호를 시리얼·패럴렐 변환하고, 패럴렐 변환된 N점의 입력 신호에 대해서 N점 이산 푸리에 변환을 행한다. 또 N점 역FFT부(993)는 N개의 복소 승산부(992-1~N)의 출력 신호에 대해서 N점 역이산 푸리에 변환을 행하고, 역푸리에 변환된 N점의 출력 신호를 패럴렐·시리얼 변환기로 패럴렐·시리얼 변환을 행하여 N점의 출력 신호를 생성한다. 제어기(980)는 벡터 조정기(840)의 벡터계수와, 복소 승산부(992-1~N)마다의 복소 승산 계수를 제어하여 전력 증폭기에서 발생하는 왜곡 성분을 최소화한다. 이 멱급수형 디지털 프리디스토터도 섭동법에 의해 제어된다.
이동통신용 무선 시스템에서는 기지국간에서의 간섭 경감이나 채널 용량을 열화시키지 않기 위해서, 기지국용 송신기에서는 송신 출력 제어를 행하고 있다. 예를 들어 W-CDMA 방식에서는 제어 주기 0.625msec에서 송신 출력을 1dB 변경하고 있다. 상기 서술한 바와 같이 멱급수형 프리디스토터는 전력 증폭기의 비선형 특성을 선형화하도록 벡터 조정기의 벡터계수 등을 설정해야 한다. 따라서 멱급수형 프리디스토터는 송신 출력의 동적 변화에 추종하여 동작해야 한다.
그런데 종래의 제어방법인 섭동법은 원래 경시 변화나 온도 변화에 추종하는 것을 목적으로 하여 채용된 제어방법이다. 경시 변화나 온도 변화는 송신 출력의 제어 주기에 비교하여 매우 저속이다. 이 때문에 종래의 경시 변화나 온도 변화를 전제로 한 제어방법에서는 송신 출력의 동적 변화에 추종한 제어를 할 수 없을 가능성이 있었다. 이것은 섭동법에서의 상기 오프셋값이 일정값인 것에 따른 것이다. 제어의 고속화를 도모하는 방법으로서는 섭동법에서의 오프셋값을 크게 하는 방법이 생각되는데, 벡터 조정기의 설정 오차가 커져 버리는 문제가 발생한다. 또 반대로 오프셋값을 작게 해 버리면 제어의 고속화에 반한다.
또한 초기 설정 또는 송신파가 버스트 상태(즉, 송신파가 없는 시간이 있는 경우인 것)에 있어서도 상기한 바와 마찬가지의 문제가 있어, 고속 수속시키는 알고리즘이 필요했다.
또 주파수 특성 보상기를 구비하는 멱급수형 디지털 프리디스토터에서는 N개 의 복소 승산기의 복소 승산 계수를 설정할 필요가 있다. 따라서 복소 승산기 계수가 많아지면 더욱 제어에 시간이 걸리는 과제가 있었다.
본 발명의 목적은 멱급수형 프리디스토터의 벡터 조정기 계수와 주파수 특성 보상기의 복소 승산 계수를 고속으로 설정할 수 있는 멱급수형 프리디스토터, 및 멱급수형 프리디스토터의 제어방법을 제공하는 것에 있다. 즉, 그들 계수를 적은 연산량으로 산출하고, 그 계수로 왜곡 성분을 보상할 수 있는 멱급수형 프리디스토터, 및 멱급수형 프리디스토터의 제어방법을 제공하는 것에 있다.
본 발명의 멱급수형 프리디스토터는 신호에 지연을 부여하는 지연 경로와, N(N은 3 이상의 홀수)차 왜곡 발생기와 벡터 조정기를 가지는 왜곡 발생 경로와, 입력 신호를 지연 경로와 왜곡 발생 경로에 분배하는 분배기와, 지연 경로의 출력과 왜곡 발생 경로의 출력을 합성하는 합성기와, 벡터 조정기를 제어하는 제어기로 구성된다. 제어기는 설정부, 왜곡 성분 측정부, 최소 조건 계산부, 기록부를 가진다. 설정부는 벡터 조정기의 위상값 또는 진폭값을 설정한다. 왜곡 성분 측정부는 전력 증폭기의 왜곡 성분을 측정한다. 최소 조건 계산부는 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구한다. 기록부는 미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록한다.
이 멱급수형 프리디스토터의 제어방법은 벡터 샘플링 과정과, 벡터 최소 조건 계산 과정과, 벡터 계산 결과 설정 과정을 가진다. 벡터 샘플링 과정은 설정부 가 샘플링을 위해 3개 이상의 위상값 또는 진폭값을 설정하고, 왜곡 성분 측정부가 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 측정한다. 벡터 최소 조건 계산 과정은 최소 조건 계산부가 벡터 샘플링 과정의 측정 결과로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구한다. 벡터 계산 결과 설정 과정은 설정부가 벡터 최소 조건 계산 과정의 계산 결과에 따라 위상값 또는 진폭값을 설정한다.
또 본 발명의 다른 멱급수형 프리디스토터는 왜곡 발생 경로에 벡터 조정기 대신에, 또는 벡터 조정기와 함께 주파수 특성 보상기를 가진다. 주파수 특성 보상기는 시계열의 신호를 주파수대의 신호로 변환하는 FFT부와, N개의 복소 승산부와, 주파수대의 신호를 시계열의 신호로 변환하는 역FFT부를 구비한다. 제어기의 설정부는 복소 승산부마다의 위상값 또는 진폭값도 설정한다.
이 멱급수형 프리디스토터의 제어방법은 복소 승산부마다, 복소 승산 샘플링 과정과, 복소 승산 최소 조건 계산 과정과, 복소 승산 계산 결과 설정 과정도 가진다. 복소 승산 샘플링 과정은 어느 하나의 복소 승산부에 대해서, 설정부가 샘플링을 위해서 3개 이상의 위상값 또는 진폭값을 설정하고, 상기 왜곡 성분 측정부가 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 측정한다. 복소 승산 최소 조건 계산 과정은 어느 하나의 복소 승산부에 대해서, 최소 조건 계산부가 복소 승산 샘플링 과정의 측정 결과로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구한다. 복소 승산 계산 결과 설정 과정은 설정부가 복소 승산 최소 조건 계산 과정의 계산 결과에 따라 위상값 또는 진폭값을 설정한다. 그리고 이 멱급수 형 프리디스토터의 제어방법은 이들 처리를 복소 승산부의 수만큼 반복한다.
또한 최소 조건 계산부는 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구하는 계수계산수단을 구비하면 된다. 그리고 계수계산수단이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하면 된다.
본 발명의 멱급수형 프리디스토터 및 멱급수형 프리디스토터의 제어방법에 의하면, 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하므로, 종래의 섭동법 등의 제어방법과 비교하여 적은 연산량으로 왜곡 성분을 보상할 수 있다. 또 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구하는 방법이면, 특히 용이하게 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구할 수 있다. 따라서 온도 변화나 경년 변화에 추종할 뿐만 아니라, 기지국용 송신기에서의 송신 출력 제어에도 추종할 수 있다.
종래의 섭동법 등의 제어방법에서는 왜곡 성분을 최소로 하는 진폭값과 위상값을 미지로서 취급한다. 이것에 대해 본 발명의 제어방법은 샘플링으로 얻은 왜곡 성분으로부터 왜곡 성분을 최소로 하는 진폭값과 위상값을 2차방정식으로 구한다. 즉, 섭동법 등의 적응 알고리즘과 같이 왜곡 성분을 최소로 하는 진폭값과 위상값을 탐색할 필요가 없다. 따라서 진폭값과 위상값을 설정할 때까지의 시간을 단축할 수 있는 점에서 적은 연산량으로 왜곡 보상을 행할 수 있다. 또 2차방정식 계수의 계산량은 종래의 RLS 등의 적응 알고리즘에 비교하여 매우 적다.
이하에 본 발명의 실시예를 나타낸다. 또한 동일한 기능을 가지는 구성부에는 동일한 번호를 붙이고 중복 설명을 생략한다.
(실시예 1)
도 3에 실시예 1의 멱급수형 프리디스토터의 기능 구성예를 도시한다. 멱급수형 프리디스토터(100)는 지연선로(820)에 의해 신호에 지연을 부여하는 지연 경로(825)와, 3차 왜곡 발생기(830)와 벡터 조정기(140)를 가지는 왜곡 발생 경로(135)와, 입력 신호를 지연 경로(825)와 왜곡 발생 경로(135)에 분배하는 분배기(810)와, 지연 경로(825)의 출력과 왜곡 발생 경로(135)의 출력을 합성하는 합성기(850)와, 벡터 조정기(140)를 제어하는 제어기(180)로 구성된다. 왜곡 발생 경로(135)에는 5차 이상의 홀수차의 왜곡 성분을 발생시키는 N차(N은 3 이상의 홀수) 왜곡 발생 경로를 병렬로 접속해도 된다. 벡터 조정기(140)는 위상을 조정하는 가변 위상부(141)와 진폭을 조정하는 가변 감쇠부(142)를 가진다. 제어기(180)는 설정부(181), 왜곡 성분 측정부(182), 최소 조건 계산부(184), 기록부(185)를 가진다. 설정부(181)는 벡터 조정기(140)의 위상값 또는 진폭값을 설정한다. 왜곡 성분 측정부(182)는 전력 증폭기(860)의 왜곡 성분을 측정한다. 최소 조건 계산부(184)는 계수계산수단(183)을 구비하고 있다. 계수계산수단(183)은 설정부(181)가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부 터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다. 그리고 최소 조건 계산부(184)는 계수계산수단(183)이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구한다. 기록부(185)는 미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록한다.
또한 전력 증폭기(860)는 합성기(850)의 출력을 증폭한다. 방향성 결합기(870)는 전력 증폭기(860)의 출력을 외부로 출력함과 아울러, 일부를 멱급수형 프리디스토터(100)의 제어기(180)에 피드백하기 위해 취출하여 제어 경로(175)에 출력한다. 제어 경로(175)는 주파수 변환기(171)와 직교 복조기(172)를 가진다. 주파수 변환기(171)는 전력 증폭기(860)의 출력을 RF대로부터 베이스밴드대로 다운 컨버트한다. 직교 복조기(172)는 주파수 변환기(171)의 출력을 신호의 기준파에 대한 동상 성분인 I성분(In-phase component)과 신호의 기준파에 대한 직교 성분인 Q성분(Quadrature phase component)으로 분해한다. ADC(176, 177)는 I성분과 Q성분을 아날로그 신호로부터 디지털 신호로 변환하고 제어기(180)에 출력한다.
도 4는 멱급수형 프리디스토터(100)의 제어방법을 도시한 처리 플로우의 예이다. 멱급수형 프리디스토터(100)의 제어방법은 벡터 샘플링 과정(S1801, S1806), 벡터 최소 조건 계산 과정(S1802, S1807), 벡터 계산 결과 설정 과정(S1812, S1817) 등을 가진다. 상세한 처리 플로우는 이하와 같다. 설정부(181)가 기록부(185)에 기록되어 있는 샘플링을 위한 3개 이상의 위상값으로, 벡터 조정기(140)의 위상값을 순차 설정한다(S1811). 예를 들어 위상의 가변 범위가 -P로부 터 +P이며, 3개의 위상값 x1, x2, x3을 설정하는 경우이면, 미리 정한 3개의 위상값을 x1=-2/3P, x2=0, x3=+2/3P로 한다. 또 진폭값(감쇠율)은 미리 정한 값으로 고정한다. 예를 들어 1로 하면 된다. 왜곡 성분 측정부(182)가 그들 3개 이상의 위상값(M개의 위상값 x1, x2, …, xM)에 대한 왜곡 성분의 크기 y1, y2, …, yM을 순차 측정한다(S1821). 스텝 S1811과 S1821이 벡터 샘플링 과정(S1801)에 상당한다.
계수계산수단(183)이 S1821의 측정 결과로부터 위상값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다(S1831). 구체적으로는 2차방정식을
Figure 112009054817592-pat00001
로 하고, (x1, y1), (x2, y2), …, (xM, yM)을 위상값과 왜곡 성분의 크기의 조합으로 하여 최소제곱법 등에 의해 2차방정식의 계수 a2, a1, a0을 구한다. 또한 위상값을 3개로 한 경우이면, 이하의 연립방정식을 풀어 2차방정식의 계수 a2, a1, a0을 구하면 된다.
Figure 112009054817592-pat00002
또 a2=0인 경우는, 위상값과 왜곡 성분의 크기와의 관계는 1차함수가 된다. 이와 같은 경우는 최소제곱법 등에 의해, 계수 a1, a0을 구하면 된다. 다음에 최소 조건 계산부(184)가 스텝 S1831에서 구한 2차방정식의 계수 a2, a1, a0을 사용하여 위상값의 가변 범위(위상값을 설정할 수 있는 범위) 내에서 왜곡 성분이 최소가 되는 위상값을 구한다(S1841). 예를 들어 위상값
Figure 112009054817592-pat00003
이 위상값의 가변 범위이면 이 값 x를 위상값으로 하면 된다. 또 a2=0인 경우는 위상값
Figure 112009054817592-pat00004
가 위상값의 가변 범위이면, 이 값 x를 위상값으로 하면 된다. 스텝 S1831과 S1841이 벡터 최소 조건 계산 과정(S1802)에 상당한다. 설정부(181)는 벡터 조정기(140)의 출력의 위상이 스텝 S1841에서 구한 위상값이 되도록, 가변 위상부(141)를 설정한다(S1812). 이것이 벡터 계산 결과 설정 과정(S1812)이다.
a2≠0인 경우에 있어서의 2차방정식의 계수 a2, a1, a0의 산출방법 예를 이하에 나타낸다. 위상값 x로 하면 a2, a1, a0은 재귀적으로 구할 수 있다. 즉,
Figure 112009054817592-pat00005
가 된다. 또 a2=0인 경우는 마찬가지로 이하와 같다.
Figure 112009054817592-pat00006
이론적으로는, 지금까지의 처리로 왜곡 성분이 최소가 되는 위상값으로 설정할 수 있었을 것이다. 그러나 측정 오차 등을 고려하면, 1회 상기 서술한 처리를 행한 것만으로는 왜곡 성분의 크기가 목표로 하는 기준을 만족하고 있지 않을 가능성도 있다. 그래서 왜곡 성분 측정부(182)가 왜곡 성분의 크기를 측정한다(S1822). 그리고 제어기(180)가 왜곡 성분의 크기가 기준을 만족하는지를 확인 한다(S1851). 기준을 만족하고 있으면 위상값의 설정은 종료된다. 기준을 만족하고 있지 않으면, 샘플링하는 위상값의 변경을 행한다(S1861). 예를 들어 스텝 S1841에서 구한 왜곡 성분을 최소로 하는 위상값을 중심으로 하여, 위상의 가변 범위를 전회의 절반(전회의 가변 범위가 2P라면, P가 됨)으로 하고, 그 범위 중에서 3점 이상을 선택하면 된다. 그리고 스텝 S1811로부터의 처리를 반복한다. 이와 같이 샘플링을 위해 설정하는 위상값의 범위를 축소해 감으로써 왜곡 성분을 최소로 하는 위상값의 정밀도를 높일 수 있다.
다음에, 위상값을 구한 위상값으로 고정한 다음, 진폭값에 대해서도 마찬가지로 설정한다. 즉, 설정부(181)가 기록부(185)에 기록되어 있는 샘플링을 위한 3개 이상의 진폭값으로 진폭값을 순차 설정한다(S1816). 왜곡 성분 측정부(182)가 그들 3개 이상의 진폭값(M개의 진폭값 x1, x2, …, xM)에 대한 왜곡 성분의 크기 y1, y2, …, yM을 순차 측정한다(S1826). 스텝 S1816과 S1826이 벡터 샘플링 과정(S1806)에 상당한다.
계수계산수단(183)이 S1826의 측정 결과로부터 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다(S1836). 구체적인 구하는 방법은 위상값의 경우와 동일하다. 최소 조건 계산부(184)가 스텝 S1836에서 구한 2차방정식의 계수를 사용하여, 왜곡 성분이 최소가 되는 진폭값을 구한다(S1846). 스텝 S1836과 S1846이 벡터 최소 조건 계산 과정(S1807)에 상당한다. 설정부(181)는 벡터 조정기(140)의 출력의 진폭이 스텝 S1846에서 구한 진폭값(감쇠율)이 되도록 가변 감 쇠부(142)를 설정한다(S1817). 이것이 벡터 계산 결과 설정 과정(S1817)이다.
왜곡 성분 측정부(182)가 왜곡 성분의 크기를 측정한다(S1827). 그리고 제어기(180)가 왜곡 성분의 크기가 기준을 만족하는지를 확인한다(S1856). 기준을 만족하고 있으면, 진폭값의 설정은 종료된다. 기준을 만족하고 있지 않으면, 샘플링하는 진폭값의 변경을 행한다(S1866).
상기 서술한 처리 플로우는 왜곡 발생 경로의 차수에 의존하지 않는다. 왜곡 발생 경로가 복수인 경우는 각각의 왜곡 발생 경로에서 순차적으로 상기 서술한 처리 플로우를 행하면 된다. 예를 들어 왜곡 발생 경로가 3차와 5차인 경우에는, 3차의 왜곡 발생 경로의 위상값과 진폭값, 5차 왜곡 발생 경로의 위상값과 진폭값의 순서로 상기 서술한 처리를 행한다. 또는 5차, 3차의 순서로 행해도 된다.
실시예 1의 멱급수형 프리디스토터 및 멱급수형 프리디스토터의 제어방법에 의하면, 샘플링을 위해서 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 2차방정식의 계수를 구하고, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하므로, 적은 연산량으로 왜곡 성분을 최소로 할 수 있다. 따라서, 온도 변화나 경년 변화에 추종할 뿐만 아니라, 기지국용 송신기에서의 송신 출력 제어에도 추종할 수 있다. 또 연산량이 적으므로 장치의 저소비 전력화도 가능해진다.
(실시예 2)
도 5에, 실시예 2의 멱급수형 프리디스토터의 기능 구성예를 도시한다. 멱급수형 프리디스토터(200)는 디지털 신호 처리에 의해 전력 증폭기에서 발생하는 왜곡 성분을 보상하는 점이 실시예 1의 멱급수형 프리디스토터(100)와 상이하다. 따라서 멱급수형 프리디스토터(200) 내부에서 취급하는 신호가 디지털 신호인 것, 입력 신호가 디지털 신호의 I성분과 Q성분인 것, 출력 신호가 디지털 신호의 I성분과 Q성분인 것은 멱급수형 프리디스토터(100)와 상이하지만, 기능 구성이나 제어방법 등의 본 발명의 본질적인 부분은 동일하다. 또 멱급수형 프리디스토터(200)의 제어방법을 나타내는 처리 플로우는 도 4와 동일하다.
멱급수형 프리디스토터(200)는 지연 메모리(221, 222)에 의해 신호에 지연을 부여하는 지연 경로(225)와, 3차 왜곡 발생기(230)와 벡터 조정기(240)를 가지는 왜곡 발생 경로(235)와, 입력 신호(I성분, Q성분)를 각각 지연 경로(225)와 왜곡 발생 경로(235)에 분배하는 분배기(210)와, 지연 경로(225)의 출력(I성분, Q성분)과 왜곡 발생 경로(235)의 출력(I성분, Q성분)을 각각 합성하는 합성기(250)와, 벡터 조정기(240)를 제어하는 제어기(280)로 구성된다. 왜곡 발생 경로(235)에는 5차 이상의 홀수차의 왜곡 성분을 발생시키는 N(N은 3 이상의 홀수) 왜곡 발생 경로를 병렬로 접속해도 된다. 벡터 조정기(240)는 위상을 조정하는 가변 위상부(241)와 진폭을 조정하는 가변 감쇠부(242)를 가진다. 제어기(280)는 설정부(281), 왜곡 성분 측정부(182), 최소 조건 계산부(184), 기록부(185)를 가진다. 설정부(281)는 벡터 조정기(240)의 위상값 또는 진폭값을 설정한다. 왜곡 성분 측정부(182)는 전력 증폭기(860)의 왜곡 성분을 측정한다. 최소 조건 계산부(184)는 계수계산수단(183)을 구비하고 있다. 계수계산수단(183)은 설정부(281)가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다. 그리고 최소 조건 계산부(184)는 계수계산수단(183)이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구한다. 기록부(185)는 미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록한다.
멱급수형 프리디스토터(200)로부터의 출력은 디지털 신호이므로, DAC(251, 252)는 디지털 신호를 아날로그 신호로 변환한다. 직교 변조기(262)는 I성분과 Q성분으로부터 베이스밴드대의 아날로그 신호를 생성한다. 주파수 변환기(261)는 베이스밴드대로부터 RF대로 업 컨버트한다. 그 밖의 구성은 실시예 1(도 3)과 동일하다.
실시예 2의 멱급수형 프리디스토터 및 멱급수형 프리디스토터의 제어방법은 취급하는 신호가 디지털 신호라는 점이 실시예 1과 상이할 뿐이므로 실시예 1과 동일하게 적은 연산량으로 왜곡 성분을 최소로 할 수 있다.
(실시예 3)
도 6에, 실시예 3의 멱급수형 프리디스토터의 기능 구성예를 도시한다. 멱급수형 프리디스토터(300)는 벡터 조정기(240) 대신에 주파수 특성 보상기(390)를 구비하고 있는 점이 실시예 2의 멱급수형 프리디스토터(200)와 상이하다. 도 7은 주파수 특성 보상기(390)의 기능 구성예를 도시한 도면이다. 또 도 8은 멱급수형 프리디스토터(300)의 제어방법을 나타내는 처리 플로우를 도시한 도면이다.
멱급수형 프리디스토터(300)의 기능 구성은 벡터 조정기(240) 대신에 주파수 특성 보상기(390)를 구비하고 있는 것, 제어기(380)가 주파수 특성 보상기(390)를 제어하기 위한 구성부인 것이 상이할 뿐, 그 밖에는 멱급수형 프리디스토터(200)와 동일하다. 주파수 특성 보상기(390)는 FFT부(391), N개의 복소 승산부(392-n)(단, n은 1 내지 N의 정수, N은 왜곡 발생 경로에서 발생하는 왜곡 성분의 차수), 역FFT부(393)를 구비한다. FFT부(391)는 N점의 입력 신호를 시리얼·패럴렐 변환을 행하고, 패럴렐 변환된 N점의 입력 신호에 대해서 N점의 이산 푸리에 변환을 행하여, 시계열의 디지털 신호를 주파수대의 디지털 신호로 변환한다. 역FFT부(393)는 N개의 복소 승산부(392-n)의 출력을 N점의 역이산 푸리에 변환을 행하고, 패럴렐·시리얼 변환을 행하여, 주파수대의 디지털 신호를 시계열의 디지털 신호로 변환한다. 제어기(380)는 설정부(381), 왜곡 성분 측정부(182), 최소 조건 계산부(184), 기록부(185)를 가진다. 설정부(381)는 복소 승산부(392-n)마다 위상값 또는 진폭값을 설정한다. 왜곡 성분 측정부(182)는 전력 증폭기(860)의 왜곡 성분을 측정한다. 최소 조건 계산부(184)는 계수계산수단(183)을 구비하고 있다. 계수계산수단(183)은 설정부(381)가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다. 그리고 최소 조건 계산부(184)는 계수계산수단(183)이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구한다. 기록부(185)는 미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록한다.
멱급수형 프리디스토터(300)의 제어방법은 복소 승산 샘플링 과정(S3801, S3806), 복소 승산 최소 조건 계산 과정(S1802, S1807), 복소 승산 계산 결과 설정 과정(S3812, S3817) 등을 가진다. 상세한 처리 플로우는 이하와 같다. 제어기(380)는 변수 n에 1을 대입한다(S3804). 설정부(381)가 복소 승산부(392-n)(단, n은 스텝 S3804 또는 S3861에서 대입한 값임)의 위상값을 기록부(185)에 기록되어 있는 샘플링을 위한 3개 이상의 위상값으로 순차 설정한다(S3811). 또한 위상값의 결정방법은 실시예 1과 동일하면 된다. 왜곡 성분 측정부(182)가 그들 3개 이상의 위상값(M개의 위상값 x1, x2, …, xM)에 대한 왜곡 성분의 크기 y1, y2, …, yM을 순차 측정한다(S1821). 스텝 S3811과 S1821이 복소 승산 샘플링 과정(S3801)에 상당한다.
계수계산수단(183)이 S1821의 측정 결과로부터 위상값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다(S1831). 최소 조건 계산부(184)가 스텝 S1831에서 구한 2차방정식의 계수를 사용하여, 왜곡 성분이 최소가 되는 위상값을 구한다(S1841). 본 실시예에서는 스텝 S1831과 S1841이 복소 승산 최소 조건 계산 과정(S1802)에 상당한다. 설정부(381)는 주파수 특성 보상기(390)의 출력의 위상이 스텝 S1841에서 구한 위상값이 되도록, 복소 승산부(392-n)를 설정한다(S3812). 이것이 복소 승산 계산 결과 설정 과정(S3812)이다.
제어기(380)는 n=N인지를 확인한다(S3851). 스텝 S3851이 No인 경우, 제어기(380)는 n의 값을 1 증가시키고, 스텝 S3811로 되돌아간다(S3861). 스텝 S3851이 Yes인 경우 왜곡 성분 측정부(182)가 왜곡 성분의 크기를 측정한다(S1822). 그리고, 제어기(380)가 왜곡 성분의 크기가 기준을 만족하는지를 확인한다(S1851). 기준을 만족하고 있으면 위상값의 설정은 종료된다. 기준을 만족하고 있지 않으면 샘플링하는 위상값의 변경을 행하고, 스텝 S3804로부터의 처리를 반복한다(S1861).
다음에 복소 승산부(392-1, …, 392-N)의 위상값을 각각 구한 위상값으로 고정한 다음, 진폭값에 대해서도 마찬가지로 설정한다. 즉, 제어기(380)는 변수 n에 1을 대입한다(S3809). 설정부(381)가 복소 승산부(392-n)(단, n은 스텝 S3809 또는 S3866에서 대입한 값임)의 진폭값을 기록부(185)에 기록되어 있는 샘플링을 위한 3개 이상의 진폭값으로 순차 설정한다(S3816). 왜곡 성분 측정부(182)가 그들 3개 이상의 진폭값(M개의 진폭값 x1, x2, …, xM)에 대한 왜곡 성분의 크기 y1, y2, …, yM을 순차 측정한다(S1826). 스텝 S3816과 S1826이 복소 승산 샘플링 과정(S3806)에 상당한다.
계수계산수단(183)이 S1826의 측정 결과로부터 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구한다(S1836). 최소 조건 계산부(184)가 스텝 S1836에서 구한 2차방정식의 계수를 사용하여, 왜곡 성분이 최소가 되는 진폭값을 구한다(S1846). 본 실시예에서는 스텝 S1836과 S1846이 복소 승산 최소 조건 계산 과정(S1807)에 상당한다. 설정부(381)는 주파수 특성 보상기(390)의 출력의 진폭이 스텝 S1846에서 구한 진폭값이 되도록, 복소 승산부(392-n)를 설정한다(S3817). 이것이 복소 승산 계산 결과 설정 과정(S3817)이다.
제어기(380)는 n=N인지를 확인한다(S3856). 스텝 S3856이 No인 경우, 제어기(380)는 n의 값을 1 증가시키고, 스텝 S3816으로 되돌아간다(S3866). 스텝 S3856이 Yes인 경우, 왜곡 성분 측정부(182)가 왜곡 성분의 크기를 측정한다(S1827). 그리고 제어기(380)가 왜곡 성분의 크기가 기준을 만족하는지를 확인한다(S1856). 기준을 만족하고 있으면, 진폭값의 설정은 종료된다. 기준을 만족하고 있지 않으면, 샘플링하는 진폭값의 변경을 행하고, 스텝 S3809로부터의 처리를 반복한다(S1866).
도 9A와 도 9B는 멱급수형 프리디스토터(300)를 사용한 실험 결과이다. 도 9A는 위상에 관한 실험 결과를 도시하고 있고, 가로축은 위상차, 세로축은 왜곡 성분의 파워이다. 도 9B는 진폭에 관한 실험 결과를 도시하고 있고, 가로축은 진폭의 배율, 세로축은 왜곡 성분의 파워이다. 여기서 측정한 왜곡 성분은 도 10에 도시한 주파(主波)의 하측(저주파측)의 왜곡 성분(D1+D2)이다. 실험에서는, 2GHz대, 1W급 증폭기를 사용했다. 「샘플링한 점」이 복소 승산 샘플링 과정(S3801, S3806)에서 구한 위상값 또는 진폭값과 왜곡 성분의 크기(이 실험에서는 파워)의 조합(x1, y1), (x2, y2), (x3, y3)에 상당한다. 점선은 샘플링한 결과로부터 구한 2차함수이다. 「계산 결과를 확인하기 위한 측정값」은 위상값 또는 진폭값을 일정 간격으로 측정했을 때의 위상값 또는 진폭값과 왜곡 성분의 파워를 나타내고 있다. 이들 도면으로부터 샘플링한 결과로부터 구한 2차함수와 「계산 결과를 확인하기 위한 측정값」이 대략 일치하고 있는 것을 알 수 있다. 또 식(3)을 사용하여 구한 왜곡 성분을 최소로 하는 위상값과 진폭값도 「계산 결과를 확인하기 위한 측정값」의 최소값과 대략 일치하고 있는 것을 알 수 있다. 이 실험 결과로부터 3점의 위상값 또는 진폭값을 사용하여 왜곡 성분을 최소로 하는 위상값 또는 진폭값에 가까운 값을 구할 수 있는 것을 알 수 있다.
다음에 도 10과 같이 왜곡 성분 대역폭을 한정한 경우의 실험에 대해 설명한다. 이 실험에서는 주파의 하측(저주파측)의 3차 왜곡 성분과 주파의 상측(고주파측)의 3차 왜곡 성분을 각각 2분할하고, 하측으로부터 D1, D2, D3, D4로 했다. 주파수 특성 보상기의 복소 승산기 계수 제어는 D2, D1, D3, D4의 순차로 행했다. 또 복소 승산기 계수는 진폭값, 위상값의 순차로 실시했다.
도 11A와 도 11B에 왜곡 성분 D2에 대한 실험 결과를 도시한다. 도 11A와 도 11B는 각각 진폭값과 위상값에 관한 실험 결과이다. 「샘플링한 점」은 도면 중의 「최소점을 계산하는데 사용한 측정점」이며, 「계산 결과를 확인하기 위한 측정값」은 「측정점」이다. D2의 진폭값 및 위상값은 왜곡 성분 D2에 상당하는 주파수 특성 보상기의 복소 승산기 계수로서 설정된다. 왜곡 성분 D2는 도 6의 왜곡 성분 측정부(182)에 있어서 검파한 신호를 주파수 변환하여, D2에 상당하는 대역 성분으로 했다. 추정한 2차함수를 실선으로 도시한다. 도 11A 및 도 11B로부터 측정점 3점을 사용하여 D2의 진폭값과 위상값을 설정할 수 있는 것을 알 수 있다. 또 추정한 2차함수는 측정점 전체점과 비교하여 큰 괴리는 없는 것을 알 수 있다.
도 12A와 도 12B에 왜곡 성분 D1에 대한 실험 결과를 도시한다. 도 11A와 도 11B와 마찬가지로 측정점 3점에서 추정한 2차함수는 측정점수 전체점과 비교하여 큰 괴리가 없는 것을 알 수 있다. 도 12A와 도 12B의 왜곡 성분 D1의 전력은 도 11A와 도 11B의 그것에 비교하여 작다. 이것은 주파 근방의 왜곡 성분 D2 쪽이 주파로부터 떨어진 왜곡 성분 D1보다 크기 때문이다.
마찬가지로 도 13A와 도 13B와 도 14A와 도 14B에 왜곡 성분 D3와 왜곡 성분 D4에 대한 실험 결과를 도시한다. 도 13A와 도 13B와 도 14A와 도 14B로부터 측정점 3점에서 추정한 2차함수는 측정점수 전체점과 비교하여 큰 괴리가 없는 것을 알 수 있다.
이와 같이 주파수 특성 보상기의 복소 승산기 계수를 도 8의 플로우차트에 따라 설정할 수 있는 것을 알 수 있다.
도 15에, 본 발명의 제어방법과 섭동법에 의한 제어방법의 수속 특성을 도시한다. 가로축이 본 발명의 수속 시간으로 규격화한 시간, 세로축이 5MHz에서의 ACLR 오프셋이다. 실선이 본 발명의 제어방법에서의 수속의 상황, 점선이 섭동법에서의 수속의 상황을 도시하고 있다. 본 발명의 제어방법은 섭동법의 대략 1/3의 시간으로, 인접 채널 누설 전력 ACLR(Adjacent Channel Leakage Ratio)을 수속시킬 수 있다.
도 16A는 본 발명의 제어방법에 의한 전력 증폭기 출력의 스펙트럼과, 주파수 특성 보상기가 없는 경우의 전력 증폭기 출력의 스펙트럼을 비교하는 도면이다. 도 16B는 섭동법에 의한 전력 증폭기 출력의 스펙트럼과, 주파수 특성 보상기가 없는 경우의 전력 증폭기 출력의 스펙트럼을 비교하는 도면이다. 가로축이 주파수, 세로축이 규격화한 스펙트럼 레벨이다. 주파수 특성 보상기가 없는 경우에는 송신 주파수의 상측과 하측이 비대칭으로 되어 있다. 그러나, 본 발명의 제어방법과 섭 동법의 경우에는 주파의 상측과 하측이 대략 대칭으로 되어 있다. 즉, 본 발명의 제어방법은 섭동법과 동일한 정도의 ACLR을 얻을 수 있는 것을 알 수 있다.
이들 실험 결과로부터도, 본 발명의 멱급수형 프리디스토터 및 멱급수형 프리디스토터의 제어방법에 의하면, 적은 연산량으로 종래의 방법과 동일한 정도로 왜곡 성분을 작게 할 수 있는 것을 알 수 있다.
(실시예 4)
도 17에, 2개의 멱급수형 프리디스토터를 조합한 예를 도시한다. 이 구성에서는 실시예 1의 멱급수형 프리디스토터(100)와 실시예 3의 멱급수형 프리디스토터(300)를 조합하고 있다. 상이한 점은 제어기(180’, 380’)가 2개의 멱급수형 프리디스토터가 협조 동작하기 위한 신호(협조 신호/완료 신호)의 수수를 행하는 것이다.
예를 들어 우선 멱급수형 프리디스토터(100’)가 대강의 왜곡 보상을 벡터 조정기(140)로 행하고, 협조 제어 신호를 멱급수형 프리디스토터(300’)에 송신한다. 그 후, 멱급수형 프리디스토터(300’)가 고정밀도의 왜곡 보상을 주파수 특성 보상기(390)로 행하고, 완료 신호를 멱급수형 프리디스토터(100’)에 송신한다. 아날로그의 멱급수형 프리디스토터(100’)는 벡터 조정기(140)를 가변 위상부(141)와 가변 감쇠부(142)로 구성할 수 있는 것, 및 RF대인 채로 위상값과 진폭값을 제어할 수 있는 것으로부터, 고속의 제어를 행하기 쉽다. 이 방법의 경우 벡터 조정기(140)로 대강의 왜곡 보상을 행함으로써, 주파수 특성 보상기(390)가 보상해야 하는 레벨을 작게 할 수 있다. 따라서 복소 승산기마다 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구해야 하는 디지털의 멱급수형 프리디스토터(300’)의 제어에 필요한 연산 횟수를 적게 할 수 있다.
또한 송신 신호의 상측의 왜곡 성분과 하측의 왜곡 성분의 비대칭성이 매우 큰 경우에는, 우선 멱급수형 프리디스토터(300’)가 비대칭성을 보상하기 위한 왜곡 보상을 행하고, 그 후에 멱급수형 프리디스토터(100’)가 왜곡 보상을 행한 쪽이 효율적인 경우도 있을 수 있다.
(실시예 5)
도 18에, 실시예 5의 멱급수형 프리디스토터의 기능 구성예를 도시한다. 멱급수형 프리디스토터(400)는 벡터 조정기(240)와 함께 주파수 특성 보상기(390)를 구비하고 있는 점이 실시예 2의 멱급수형 프리디스토터(200)나 실시예 3의 멱급수형 프리디스토터(300)와 상이하다.
멱급수형 프리디스토터(400)는 지연 메모리(221, 222)에 의해 신호에 지연을 부여하는 지연 경로(225)와, 3차 왜곡 발생기(230)와 벡터 조정기(240)와 주파수 특성 보상기(390)를 가지는 왜곡 발생 경로(435)와, 입력 신호(I성분, Q성분)를 각각 지연 경로(225)와 왜곡 발생 경로(435)에 분배하는 분배기(210)와, 지연 경로(225)의 출력(I성분, Q성분)과 왜곡 발생 경로(435)의 출력(I성분, Q성분)을 각각 합성하는 합성기(250)와, 벡터 조정기(240)와 주파수 특성 보상기(390)를 제어하는 제어기(480)로 구성된다. 왜곡 발생 경로(435)에는 5차 이상의 홀수차의 왜곡 성분을 발생시키는 N차(N은 3 이상의 홀수) 왜곡 발생 경로를 병렬로 접속해도 된다. 제어기(480)는 설정부(481), 왜곡 성분 측정부(182), 최소 조건 계산 부(184), 기록부(485)를 가진다. 설정부(481)는 벡터 조정기(240)의 출력의 위상값 또는 진폭값, 및 주파수 특성 보상기(390)의 출력의 위상값 또는 진폭값을 설정한다. 기록부(485)는 미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록한다. 기록하는 위상값 또는 진폭값은 벡터 조정기(240)용과 주파수 특성 보상기(390)용에서 상이한 값으로 해도 되고, 동일한 값으로 해도 된다.
제어의 순서는 실시예 4와 동일하게 벡터 조정기(240)의 출력의 위상값과 진폭값을 조정(도 4와 동일)하고, 그 후에 주파수 특성 보상기(390)의 출력의 위상값과 진폭값을 조정(도 8과 동일)하면 된다. 또는 그 반대로 해도 되고, 필요에 따라서 반복해도 된다. 이와 같이 1개의 멱급수형 프리디스토터로 하면, 왜곡 보상을 고정밀도로 행할 뿐만 아니라 단일의 DSP(Digital Signal Processor)로 제어할 수 있다는 메리트가 있다. 따라서 전력 절약화도 가능해진다.
도 1은 종래의 멱급수형 프리디스토터의 기능 구성예를 도시한 도면이다.
도 2는 종래의 다른 멱급수형 디지털 프리디스토터의 기능 구성예를 도시한 도면이다.
도 3은 실시예 1의 멱급수형 프리디스토터의 기능 구성예를 도시한 도면이다.
도 4는 벡터 조정기를 사용한 멱급수형 프리디스토터의 제어방법을 도시한 도면이다.
도 5는 실시예 2의 멱급수형 프리디스토터의 기능 구성예를 도시한 도면이다.
도 6은 실시예 3의 멱급수형 프리디스토터의 기능 구성예를 도시한 도면이다.
도 7은 주파수 특성 보상기의 기능 구성예를 도시한 도면이다.
도 8은 주파수 특성 보상기를 사용한 멱급수형 프리디스토터의 제어방법을 도시한 도면이다.
도 9A는 본 발명의 멱급수형 프리디스토터를 사용한 위상에 관한 실험 결과를 도시한 도면이다.
도 9B는 본 발명의 멱급수형 프리디스토터를 사용한 진폭에 관한 실험 결과를 도시한 도면이다.
도 10은 왜곡 보상하는 대역예를 도시한 도면이다.
도 11A는 도 10의 왜곡 보상하는 대역 D2에서의 멱급수형 프리디스토터를 사용한 진폭에 관한 실험 결과를 도시한 도면이다.
도 11B는 도 10의 왜곡 보상하는 대역 D2에서의 멱급수형 프리디스토터를 사용한 위상에 관한 실험 결과를 도시한 도면이다.
도 12A는 도 10의 왜곡 보상하는 대역 D1에서의 멱급수형 프리디스토터를 사용한 진폭에 관한 실험 결과를 도시한 도면이다.
도 12B는 도 10의 왜곡 보상하는 대역 D1에서의 멱급수형 프리디스토터를 사용한 위상에 관한 실험 결과를 도시한 도면이다.
도 13A는 도 10의 왜곡 보상하는 대역 D3에서의 멱급수형 프리디스토터를 사용한 진폭에 관한 실험 결과를 도시한 도면이다.
도 13B는 도 10의 왜곡 보상하는 대역 D3에서의 멱급수형 프리디스토터를 사용한 위상에 관한 실험 결과를 도시한 도면이다.
도 14A는 도 10의 왜곡 보상하는 대역 D4에서의 멱급수형 프리디스토터를 사용한 진폭에 관한 실험 결과를 도시한 도면이다.
도 14B는 도 10의 왜곡 보상하는 대역 D4에서의 멱급수형 프리디스토터를 사용한 위상에 관한 실험 결과를 도시한 도면이다.
도 15는 본 발명의 제어방법과 섭동법에 의한 제어방법의 수속 특성을 도시한 도면이다.
도 16A는 본 발명의 제어방법에 의한 전력 증폭기 출력의 스펙트럼과, 주파수 특성 보상기가 없는 경우의 전력 증폭기 출력의 스펙트럼을 비교한 도면이다.
도 16B는 섭동법에 의한 전력 증폭기 출력의 스펙트럼과, 주파수 특성 보상기가 없는 경우의 전력 증폭기 출력의 스펙트럼을 비교한 도면이다.
도 17은 2개의 멱급수형 프리디스토터를 조합한 예를 도시한 도면이다.
도 18은 실시예 5의 멱급수형 프리디스토터의 기능 구성예를 도시한 도면이다.

Claims (11)

  1. 신호에 지연을 부여하는 지연 경로와,
    N차 왜곡 발생기와 벡터 조정기를 가지는 왜곡 발생 경로와,
    입력 신호를 상기 지연 경로와 상기 왜곡 발생 경로에 분배하는 분배기와,
    상기 지연 경로의 출력과 상기 왜곡 발생 경로의 출력을 합성하는 합성기와,
    상기 벡터 조정기를 제어하는 제어기로 구성되고,
    N은 3 이상의 홀수이며,
    상기 제어기는,
    상기 벡터 조정기의 출력의 위상값 또는 진폭값을 설정하는 설정부와,
    왜곡 성분을 측정하는 왜곡 성분 측정부와,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 최소 조건 계산부와,
    미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록하는 기록부를 구비하고,
    상기 최소 조건 계산부는,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구하는 계수계산수단도 구비하고,
    상기 계수계산수단이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 것을 특징으로 하는 멱급수형 프리디스토터.
  2. 신호에 지연을 부여하는 지연 경로와,
    N차 왜곡 발생기와 주파수 특성 보상기를 가지는 왜곡 발생 경로와,
    입력 신호를 상기 지연 경로와 상기 왜곡 발생 경로에 분배하는 분배기와,
    상기 지연 경로의 출력과 상기 왜곡 발생 경로의 출력을 합성하는 합성기와,
    상기 주파수 특성 보상기를 제어하는 제어기로 구성되고,
    N은 3 이상의 홀수이며,
    상기 주파수 특성 보상기는 시계열의 신호를 주파수대의 신호로 변환하는 FFT부와, N개의 복소 승산부와, 주파수대의 신호를 시계열의 신호로 변환하는 역FFT부를 구비하고,
    상기 제어기는,
    상기 복소 승산부마다의 출력의 위상값 또는 진폭값을 설정하는 설정부와,
    왜곡 성분을 측정하는 왜곡 성분 측정부와,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 최소 조건 계산부와,
    미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록하는 기록부를 구비하고,
    상기 최소 조건 계산부는,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구하는 계수계산수단도 구비하고,
    상기 계수계산수단이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 것을 특징으로 하는 멱급수형 프리디스토터.
  3. 신호에 지연을 부여하는 지연 경로와,
    N차 왜곡 발생기와 벡터 조정기와 주파수 특성 보상기를 가지는 왜곡 발생 경로와,
    입력 신호를 상기 지연 경로와 상기 왜곡 발생 경로에 분배하는 분배기와,
    상기 지연 경로의 출력과 상기 왜곡 발생 경로의 출력을 합성하는 합성기와,
    상기 벡터 조정기와 주파수 특성 보상기를 제어하는 제어기로 구성되고,
    N은 3 이상의 홀수이며,
    상기 주파수 특성 보상기는 시계열의 신호를 주파수대의 신호로 변환하는 FFT부와, N개의 복소 승산부와, 주파수대의 신호를 시계열의 신호로 변환하는 역FFT부를 구비하고,
    상기 제어기는,
    상기 벡터 조정기의 출력의 위상값 또는 진폭값, 및 상기 복소 승산부마다의 출력의 위상값 또는 진폭값을 설정하는 설정부와,
    왜곡 성분을 측정하는 왜곡 성분 측정부와,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 최소 조건 계산부와,
    미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록하는 기록부를 구비하고,
    상기 최소 조건 계산부는,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분으로부터 위상값 또는 진폭값과 왜곡 성분과의 관계를 나타내는 2차방정식의 계수를 구하는 계수계산수단도 구비하고,
    상기 계수계산수단이 구한 2차방정식의 계수로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 것을 특징으로 하는 멱급수형 프리디스토터.
  4. 신호에 지연을 부여하는 지연 경로와,
    N차 왜곡 발생기와 벡터 조정기를 가지는 왜곡 발생 경로와,
    입력 신호를 상기 지연 경로와 상기 왜곡 발생 경로에 분배하는 분배기와,
    상기 지연 경로의 출력과 상기 왜곡 발생 경로의 출력을 합성하는 합성기와,
    상기 벡터 조정기를 제어하는 제어기로 구성되고,
    N은 3 이상의 홀수이며,
    상기 제어기는,
    상기 벡터 조정기의 출력의 위상값 또는 진폭값을 설정하는 설정부와,
    왜곡 성분을 측정하는 왜곡 성분 측정부와,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 최소 조건 계산부와,
    미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록하는 기록부를 구비하는 멱급수형 프리디스토터의 제어방법으로서,
    상기 설정부가 샘플링을 위해 3개 이상의 상기 벡터 조정기의 출력의 위상값 또는 진폭값을 설정하고, 상기 왜곡 성분 측정부가 상기한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 각각 측정하는 벡터 샘플링 과정과,
    상기 최소 조건 계산부가 상기 벡터 샘플링 과정의 측정 결과로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 벡터 최소 조건 계산 과정과,
    상기 설정부가 상기 벡터 최소 조건 계산 과정의 계산 결과에 따라, 위상값 또는 진폭값을 설정하는 벡터 계산 결과 설정 과정을 가지는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  5. 신호에 지연을 부여하는 지연 경로와,
    N차 왜곡 발생기와 주파수 특성 보상기를 가지는 왜곡 발생 경로와,
    입력 신호를 상기 지연 경로와 상기 왜곡 발생 경로에 분배하는 분배기와,
    상기 지연 경로의 출력과 상기 왜곡 발생 경로의 출력을 합성하는 합성기와,
    상기 주파수 특성 보상기를 제어하는 제어기로 구성되고,
    N은 3 이상의 홀수이며,
    상기 주파수 특성 보상기는 시계열의 신호를 주파수대의 신호로 변환하는 FFT부와, N개의 복소 승산부와, 주파수대의 신호를 시계열의 신호로 변환하는 역FFT부를 구비하고,
    상기 제어기는,
    상기 복소 승산부마다의 출력의 위상값 또는 진폭값을 설정하는 설정부와,
    왜곡 성분을 측정하는 왜곡 성분 측정부와,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 최소 조건 계산부와,
    미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록하는 기록부를 구비하는 멱급수형 프리디스토터의 제어방법으로서,
    상기 복소 승산부마다,
    상기 설정부가 샘플링을 위해 3개 이상의 출력의 위상값 또는 진폭값을 설정하고, 상기 왜곡 성분 측정부가 상기 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 각각 측정하는 복소 승산 샘플링 과정과,
    상기 최소 조건 계산부가 상기 복소 승산 샘플링 과정의 측정 결과로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 복소 승산 최소 조건 계산 과정과,
    상기 설정부가 상기 복소 승산 최소 조건 계산 과정의 계산 결과에 따라 위상값 또는 진폭값을 설정하는 복소 승산 계산 결과 설정 과정을 가지는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  6. 신호에 지연을 부여하는 지연 경로와,
    N차 왜곡 발생기와 벡터 조정기와 주파수 특성 보상기를 가지는 왜곡 발생 경로와,
    입력 신호를 상기 지연 경로와 상기 왜곡 발생 경로에 분배하는 분배기와,
    상기 지연 경로의 출력과 상기 왜곡 발생 경로의 출력을 합성하는 합성기와,
    상기 벡터 조정기와 주파수 특성 보상기를 제어하는 제어기로 구성되고,
    N은 3 이상의 홀수이며,
    상기 주파수 특성 보상기는 시계열의 신호를 주파수대의 신호로 변환하는 FFT부와, N개의 복소 승산부와, 주파수대의 신호를 시계열의 신호로 변환하는 역FFT부를 구비하고,
    상기 제어기는,
    상기 벡터 조정기의 출력의 위상값 또는 진폭값, 및 상기 복소 승산부마다의 출력의 위상값 또는 진폭값을 설정하는 설정부와,
    왜곡 성분을 측정하는 왜곡 성분 측정부와,
    상기 설정부가 샘플링을 위해 설정한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 사용하여, 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 최소 조건 계산부와,
    미리 정한 샘플링을 위해 설정하는 3개 이상의 위상값 또는 진폭값을 기록하는 기록부를 구비하는 멱급수형 프리디스토터의 제어방법으로서,
    상기 설정부가 샘플링을 위해 3개 이상의 상기 벡터 조정기의 출력의 위상값 또는 진폭값을 설정하고, 상기 왜곡 성분 측정부가 상기 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 각각 측정하는 벡터 샘플링 과정과,
    상기 최소 조건 계산부가 상기 벡터 샘플링 과정의 측정 결과로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 벡터 최소 조건 계산 과정과,
    상기 설정부가 상기 벡터 최소 조건 계산 과정의 계산 결과에 따라 위상값 또는 진폭값을 설정하는 벡터 계산 결과 설정 과정을 가지고, 또한
    상기 복소 승산부마다,
    상기 설정부가 샘플링을 위해 3개 이상의 출력의 위상값 또는 진폭값을 설정하고, 상기 왜곡 성분 측정부가 상기한 3개 이상의 위상값 또는 진폭값에 대한 왜곡 성분의 크기를 각각 측정하는 복소 승산 샘플링 과정과,
    상기 최소 조건 계산부가 상기 복소 승산 샘플링 과정의 측정 결과로부터 왜곡 성분이 최소가 되는 위상값 또는 진폭값을 구하는 복소 승산 최소 조건 계산 과정과,
    상기 설정부가 상기 복소 승산 최소 조건 계산 과정의 계산 결과에 따라 위상값 또는 진폭값을 설정하는 복소 승산 계산 결과 설정 과정을 가지는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    우선, 진폭값을 일정하게 한 다음, 왜곡 성분이 최소가 되는 위상값을 구하고,
    다음에, 구한 위상값으로 설정한 다음, 왜곡 성분이 최소가 되는 진폭값을 구하는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  8. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    우선, 위상값을 일정하게 한 다음, 왜곡 성분이 최소가 되는 진폭값을 구하고,
    다음에, 구한 진폭값으로 설정한 다음, 왜곡 성분이 최소가 되는 위상값을 구하는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  9. 제 1 항에 기재된 멱급수형 프리디스토터와 제 2 항에 기재된 멱급수형 프리디스토터의 양쪽을 구비할 때의 멱급수형 프리디스토터의 제어방법으로서,
    우선, 상기 주파수 특성 보상기의 설정을 일정하게 한 다음, 상기 벡터 조정기의 제어를 행하고,
    다음에, 상기 벡터 조정기의 설정을 일정하게 한 다음, 상기 주파수 특성 보상기의 제어를 행하는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  10. 제 1 항에 기재된 멱급수형 프리디스토터와 제 2 항에 기재된 멱급수형 프리디스토터의 양쪽을 구비할 때의 멱급수형 프리디스토터의 제어방법으로서,
    우선, 상기 벡터 조정기의 설정을 일정하게 한 다음, 상기 주파수 특성 보상기의 제어를 행하고,
    다음에, 상기 주파수 특성 보상기의 설정을 일정하게 한 다음, 상기 벡터 조정기의 제어를 행하는 것을 특징으로 하는 멱급수형 프리디스토터의 제어방법.
  11. 삭제
KR1020090083807A 2008-09-10 2009-09-07 멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법 KR101150734B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-231835 2008-09-10
JP2008231835 2008-09-10
JP2009201241A JP5060532B2 (ja) 2008-09-10 2009-09-01 べき級数型プリディストータ、べき級数型プリディストータの制御方法
JPJP-P-2009-201241 2009-09-01

Publications (2)

Publication Number Publication Date
KR20100030583A KR20100030583A (ko) 2010-03-18
KR101150734B1 true KR101150734B1 (ko) 2012-06-11

Family

ID=41417461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083807A KR101150734B1 (ko) 2008-09-10 2009-09-07 멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법

Country Status (5)

Country Link
US (1) US7948311B2 (ko)
EP (1) EP2164171B1 (ko)
JP (1) JP5060532B2 (ko)
KR (1) KR101150734B1 (ko)
CN (1) CN101674054B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101699755B1 (ko) * 2015-12-30 2017-01-25 한국산업기술대학교산학협력단 진폭 변조를 위한 신호 처리 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801578B1 (ko) * 2006-12-07 2008-02-11 한국전자통신연구원 전력증폭기의 혼변조 신호발생기 및 이를 구비한 전치왜곡선형화 장치
JP5538137B2 (ja) * 2010-08-25 2014-07-02 日本放送協会 デジタル信号の送信装置
US8891715B2 (en) 2011-02-16 2014-11-18 Analog Devices, Inc. Digital pre-distortion
US8885763B2 (en) 2011-02-16 2014-11-11 Analog Devices, Inc. Digital pre-distortion
JP5427300B2 (ja) * 2011-02-18 2014-02-26 株式会社Ｎｔｔドコモ べき級数型ディジタルプリディストータとその制御方法
CN103718456A (zh) * 2011-12-09 2014-04-09 株式会社Ntt都科摩 预失真器、预失真器控制方法
CN104685846B (zh) * 2012-06-27 2018-03-13 美国亚德诺半导体公司 数字预失真
KR101860084B1 (ko) 2012-07-06 2018-05-23 삼성전자주식회사 유기 광전 재료, 상기 유기 광전 재료를 포함하는 유기 광전 소자 및 이미지 센서
US9344143B2 (en) * 2012-07-24 2016-05-17 Mediatek Inc. Signal transmitting device and signal transmitting method
BR112016026017B1 (pt) * 2014-05-27 2022-11-22 Telefonaktiebolaget Lm Ericsson (Publ) Método realizado por um nó de rádio, nó de rádio, e, portador
CN106533998B (zh) * 2015-09-15 2020-03-06 富士通株式会社 非线性特性的确定方法、装置和系统
US10284405B2 (en) * 2016-06-24 2019-05-07 Telefonaktiebolaget Lm Ericsson (Publ) Transmitter architecture for massive-MIMO
US10404322B2 (en) * 2016-12-30 2019-09-03 Google Llc Powering electronic devices in a data center
KR102668217B1 (ko) * 2019-03-11 2024-05-23 삼성전자주식회사 통신을 위한 주파수 대역을 제어하기 위한 방법 및 그 전자 장치
US11304148B2 (en) * 2019-09-27 2022-04-12 Cypress Semiconductor Corporation Methods for setting transmit power in wireless devices
US11764882B1 (en) * 2022-06-13 2023-09-19 Nxp Usa, Inc. Pre-conditional calibration for third order intermodulation distortion (IMD3) cancellation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057533A (ja) 2000-05-30 2002-02-22 Matsushita Electric Ind Co Ltd 前置歪み補償回路、低歪み電力増幅器、及びその制御方法
JP2002135063A (ja) 2000-10-24 2002-05-10 Matsushita Electric Ind Co Ltd プリディストーション歪み補償回路
KR100665023B1 (ko) 2004-02-27 2007-01-04 가부시키가이샤 엔.티.티.도코모 멱급수형 프리디스토터의 제어 방법 및 장치
KR100749732B1 (ko) * 2005-06-06 2007-08-17 가부시키가이샤 엔.티.티.도코모 다주파대용 멱급수형 프리디스토터

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107308A (en) * 1979-02-13 1980-08-18 Nippon Telegr & Teleph Corp <Ntt> Nonlinear compensation system of automatic following type
DE3002995C2 (de) * 1979-02-13 1983-09-29 Nippon Telegraph & Telephone Public Corp., Tokyo Anpassbares Entzerrungssystem
US6298096B1 (en) * 1998-11-19 2001-10-02 Titan Corporation Method and apparatus for determination of predistortion parameters for a quadrature modulator
US6590449B2 (en) * 2000-05-30 2003-07-08 Matsushita Electric Industrial Co., Ltd. Predistortion circuit, low-distortion power amplifier, and control methods therefor
JP2002064340A (ja) * 2000-08-14 2002-02-28 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP4033794B2 (ja) * 2003-03-24 2008-01-16 株式会社エヌ・ティ・ティ・ドコモ 高効率線形電力増幅器
JP2005294890A (ja) * 2004-03-31 2005-10-20 Hitachi Kokusai Electric Inc 歪補償増幅器の調整方法
CN100576724C (zh) * 2005-05-18 2009-12-30 株式会社Ntt都科摩 幂级数型前置补偿器及其控制方法
JP2006164297A (ja) * 2005-12-28 2006-06-22 Sony Corp 画像処理装置、画像処理方法、および、記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057533A (ja) 2000-05-30 2002-02-22 Matsushita Electric Ind Co Ltd 前置歪み補償回路、低歪み電力増幅器、及びその制御方法
JP2002135063A (ja) 2000-10-24 2002-05-10 Matsushita Electric Ind Co Ltd プリディストーション歪み補償回路
KR100665023B1 (ko) 2004-02-27 2007-01-04 가부시키가이샤 엔.티.티.도코모 멱급수형 프리디스토터의 제어 방법 및 장치
KR100749732B1 (ko) * 2005-06-06 2007-08-17 가부시키가이샤 엔.티.티.도코모 다주파대용 멱급수형 프리디스토터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101699755B1 (ko) * 2015-12-30 2017-01-25 한국산업기술대학교산학협력단 진폭 변조를 위한 신호 처리 장치

Also Published As

Publication number Publication date
EP2164171A3 (en) 2011-05-18
JP5060532B2 (ja) 2012-10-31
CN101674054B (zh) 2012-07-11
EP2164171B1 (en) 2014-04-02
US20100060356A1 (en) 2010-03-11
KR20100030583A (ko) 2010-03-18
EP2164171A2 (en) 2010-03-17
JP2010093785A (ja) 2010-04-22
US7948311B2 (en) 2011-05-24
CN101674054A (zh) 2010-03-17

Similar Documents

Publication Publication Date Title
KR101150734B1 (ko) 멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법
JP3857652B2 (ja) 歪補償装置
JP5864176B2 (ja) スプリアス放射打ち消しのためのシステムおよび方法
EP1425849B1 (en) Calibration of an adaptive signal conditioning system
US8150335B2 (en) Apparatus and method for adaptive cartesian transmitter linearization and wireless transmitter employing the same
JP4260822B2 (ja) べき級数型プリディストータ及びその制御方法
CN100566133C (zh) 用于放大具有输入信号功率的输入信号的设备和方法
US7511574B2 (en) Predistorter
US8184739B2 (en) Power series digital predistorter and control method therefor
US7333561B2 (en) Postdistortion amplifier with predistorted postdistortion
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
US8619905B2 (en) Predistorter and distortion compensation method
EP1463198A2 (en) High-efficiency linear power amplifier
US20130259154A1 (en) Wireless apparatus and distortion compensating method
JP2002232325A (ja) プリディストーション歪み補償装置
US8314656B2 (en) Power series digital predistorter and distortion compensation control method thereof
Le Duc et al. An adaptive cascaded ILA-and DLA-based digital predistorter for linearizing an RF power amplifier
JP5049562B2 (ja) 電力増幅器
Wang et al. Optimal sizing of generalized memory polynomial model structure based on hill-climbing heuristic
JP2008294518A (ja) 送信装置
JP2001203539A (ja) 非線形歪み補償電力増幅器
JP2004015769A (ja) 送信増幅器
JP2006352635A (ja) プリディストーション方式歪補償増幅装置
JP6190635B2 (ja) プリディストータ、プリディストータの制御方法
KR20140118130A (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee