KR101143695B1 - 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체 - Google Patents

트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체 Download PDF

Info

Publication number
KR101143695B1
KR101143695B1 KR1020057007367A KR20057007367A KR101143695B1 KR 101143695 B1 KR101143695 B1 KR 101143695B1 KR 1020057007367 A KR1020057007367 A KR 1020057007367A KR 20057007367 A KR20057007367 A KR 20057007367A KR 101143695 B1 KR101143695 B1 KR 101143695B1
Authority
KR
South Korea
Prior art keywords
cost
signal
trellis
branch
candidate
Prior art date
Application number
KR1020057007367A
Other languages
English (en)
Other versions
KR20050061576A (ko
Inventor
안드리에스 피 헥스트라
콘스탄트 피 엠 제이 바겐
Original Assignee
에스티 에릭슨 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티 에릭슨 에스에이 filed Critical 에스티 에릭슨 에스에이
Publication of KR20050061576A publication Critical patent/KR20050061576A/ko
Application granted granted Critical
Publication of KR101143695B1 publication Critical patent/KR101143695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3955—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using a trellis with a reduced state space complexity, e.g. M-algorithm or T-algorithm
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

인코딩된 블록 신호를 수신하며 프로세서 시스템(2)을 포함하는 수신기(1)는 트렐리스(18)의 제 1 후보/경로를 발견하기 위해 비터비 알고리즘을 이용하고 그 트렐리스(18)의 추가 후보/경로를 발견하기 위해 비용 신호를 발생시킴으로써 블록 신호를 디코딩한다. 저장 용량을 감소시키기 위해, 브랜치 시리즈에 대해 비용 신호가 결합되고 누적된 비용이 임계치와 비교된다. 그 추가 경로를 검색하는 동안, 누적된 비용이 임계치를 초과하는지 여부를 고려하여 또 다른 경로가 형성된다. 후보 리스트를 간접적으로 구성하는 이해 및 더 직접적으로 구성하는 기본적 아이디어는 그 리스트가 더 제어되게 한다. 이들 수신기는 덜 복잡하며, 비용 신호를 발생시키고 조합하며 사전식 순서로 조합하기 위해 트렐리스당 증가하는 임계치, 연속적 조합 및 상이한 트렐리스 방향을 도입하고, 리스트 감소에 대한 검사합을 이용하며 에러 검출을 구성함으로써 더 향상된다.

Description

트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체{TRELLIS-BASED RECEIVER}
본 발명은 하나 이상의 인코딩된 블록 신호를 수신하는 수신기에 관한 것이며 그 수신기는 프로세서 시스템을 포함한다.
또한 본 발명은 이러한 수신기에서 사용되는 프로세서 시스템, 이러한 수신기에서의 사용 방법 및 이러한 프로세서 시스템을 통해 실행되는 프로세서 프로그램 제품에 관한 것이다.
그러한 수신기는 예를 들어 이동 전화의 일부 또는 예를 들어 이동 원격 통신망 등에서의 기지국 또는 노드 스테이션의 일부를 구성한다. 그 인코딩된 블록 신호는 예를 들어 길쌈 코드를 포함하는데, 이는 예를 들어 비터비(Viterbi) 알고리즘에 의해 디코딩된다. 비터비 알고리즘은 레이블 그래프(labled graph) 또는 트렐리스를 통한 최단 경로를 발견하는 과제에 대한 해결책과 알고리즘적으로 동일하다. 이는 최고 우도 디코딩(maximum likelihood decoding)에 대응한다. 그 블록 신호에 따라, 그 프로세서 시스템은 트렐리스의 브랜치(branches)를 정의하는 브랜치 신호를 발생시키고 그 트렐리스의 노드를 정의하는 노드 신호를 발생시키며 그 블록 신호에 대한 후보(candidates)를 선택하기 위한 그 트렐리스내의 경로를 정의하는 경로 신호를 발생시킨다. 이 선택은 예를 들어 (로그)우도(비율) 함수의 최대값을 제공하는 후보를 선택하는 것에 대응한다.
IEEE 통신 보고서 1995년도 2월/3월/4월 제43권 2/3/4호 277쪽 내지 287쪽에 Christiane Nill과 Carl-Erik Sundberg가 저술한 논문 "List and Soft Output Viterbi Algorithms: Extensions and Communications"에 종래 기술의 수신기가 게재되어 있는데, 그 논문에서는 트렐리스의 브랜치를 정의하는 브랜치 신호(전술한 논문에서 브랜치 신호는 메트릭(metrics)이라 함)의 발생 및 그 트렐리스의 노드(전술한 논문에서 노드는 스테이트(states)라 하고 노드 신호는 예를 들어 누적 메트릭에 대응함)를 정의하는 노드 신호의 발생 외에도, 브랜치당 비용(전술한 논문에서 그 비용은 소정 누적 메트릭들간 또는 소정 누적된 메트릭들 간의 절대차인 Δ에 대응함)을 정의하는 비용 신호의 발생 및 그 블록 신호에 대한 후보 리스트를 생성하기 위한 그 트렐리스에서의 경로를 정의하는 경로의 발생이 개시되어 있다. 이러한 후보 리스트는 올바른 후보를 발견할 확률을 높인다(디코딩 이득이 향상된다).
주지의 수신기는 특히 그 후보 리스트를 생성하기 위해 상당수의 후보당 절대차(Δ)들중 최소의 절대차(Δmin)를 발견해야 하는 단점을 갖는다. 이 검색은 복잡하고 많은 시간이 소모되며 대량의 저장 용량을 필요로 한다.
본 발명의 목적은 특히 앞서 정의한 바와 같이 적은 저장 용량을 요구하는 수신기를 제공하는 것이다.`
본 발명의 다른 목적은 특히 이러한 수신기에 사용하기 위한 프로세서 시스템, 이러한 수신기에 사용하는 방법 및 이러한 프로세서 시스템을 통해 실행되는 프로세서 프로그램 제품을 제공하는 것이며, 이들은 적은 저장 용량을 필요로 한다.
하나 이상의 인코딩된 블록 신호를 수신하는 본 발명에 따른 수신기는, 그 블록 신호에 따라 트렐리스의 브랜치들을 정의하는 브랜치 신호를 발생시키고 그 트렐리스의 노드들을 정의하는 노드 신호를 발생시키며 브랜치당 비용을 정의하는 비용 신호를 발생시키고 그 블록 신호에 대한 후보를 선택하기 위한 그 트렐리스내의 경로를 정의하는 경로 신호를 발생시키는 프로세싱 시스템을 포함하되, 이 프로세서 시스템은 브랜치 시리즈(series of branches)에 대해 비용 신호들을 조합하고 그 후보 선택을 위해 누적된 비용과 임계치를 비교한다.
브랜치 시리즈에 대한 비용 신호들을 조합하고 누적된 비용을 임계치와 비교함으로써, 전술한 논문에 설명된 것과 비교할 때, 그 후보 선택은 완전히 상이하게 수행된다. 전술한 논문에서는, 그 최소 절대차는 후보 리스트를 발생시키기 위해 (그 트렐리스에서 비터비 경로를 발견하여 제1 후보를 발견하고, 그 트렐리스의 다른 경로를 발견하고, 최저 최소 절대차( Δmin)를 갖는 다수의 다른 경로를 선택함으로써) 후보마다 발견될 필요가 있었지만, 본 발명에 따르면, 그 다른 경로를 검색하는 동안 누적된 비용이 임계치 미만이라면 (브랜치 시리즈를 포함하는) 다른 경로에 대한 검색이 이루어진다. 누적된 비용이 임계치 이상이 되면, 그 검색은 중단된다. 결과적으로, 전술한 논문에 설명된 바와 똑같이 후보 리스트가 발견될 수 있지만, (그 최소값 발견은 다른 하나의 경로의 모든 노드 및 모든 다른 경로에 대해 수행되며, 많은 신호가 저장 및 처리될 것이며, 그 누적은 신호의 반복되는 가산 및 그 결과의 저장을 수반함) 큰 저장 용량을 요구하지 않는다. 또한, 본 발명에 따른 수신기는 덜 복잡하며(최소값을 발견하는 것이 비용을 누적하고 누적된 비용을 임계치와 비교하는 것보다 더 복잡함), 시간이 덜 소요된다(최소값을 발견하는 것은 발견되는 모든 다른 경로에 대해 수행되며 그 누적 및 비교는 간혹 그 경로가 완전히 발견되기 전에 경로의 거절을 초래할 것임). 이와는 달리, 시간이 덜 소요되는 것이 아니라 종래의 수신기와 동일한 시간량을 사용하도록 허용되는 경우, 본 발명에 따른 수신기는 더 큰 리스트를 발생시키며, 그에 따라 향상된 디코딩 이득을 가질 것이다.
본 발명에 따른 수신기에 대한 제 1 실시예에서, 이 프로세서 시스템은, 누적된 비용과 트렐리스에 대한 임계치를 비교하는데, 이때, 비용 신호는 브랜치 신호 및/또는 노드 신호에 대한 함수이다.
비용 신호를 브랜치 신호 및/또는 노드 신호에 대한 함수로 하여, 그 누적된 비용을 증가하는 트렐리스에 대한 임계치와 비교함으로써, 제 1 임계치에 의해 최소 리스트가 발견되고, 제 2 (증가하는) 임계치에 의해 더 큰 리스트가 발견될 것이다. 이는 이용 가능한 시간 및 저장 용량을 최적으로 사용하게 한다.
본 발명에 따른 수신기에 대한 제 2 실시예에 있어서, 이 프로세서 시스템은, 하나 이상의 노드를 공통으로 하는 하나 이상의 브랜치들로 된 제 1 시리즈와 하나 이상의 브랜치들로 된 제 2 시리즈를 연계시켜 브랜치 시리즈에 대한 그 비용 신호들중 적어도 일부를 조합한다.
하나 이상의 노드를 공통으로 하는 하나 이상의 브랜치들로 된 제 1 시리즈와 하나 이상의 브랜치들로 된 제 2 시리즈를 연계시켜 브랜치 시리즈에 대한 적어도 일부의 그 비용 신호들을 조합함으로써, 그 리스트는 연속적인 조합을 통해 발견된다.
본 발명에 따른 수신기에 대한 제 3 실시예에 있어서, 이 프로세서 시스템은 그 비용 신호를 제 1 트렐리스 방향으로 발생시키고 비용 신호들을 제 2 트렐리스 방향으로 조합하되, 이 제 1 트렐리스 방향과 이 제 2 트렐리스 방향은 상이하다.
그 비용 신호를 제 1 트렐리스 방향으로 발생시키고 비용 신호들을 제 2 트렐리스 방향으로 조합함으로써 (이 제 1 방향과 이 제 2 방향은 상이함), 그 리스트는 매우 효율적인 방식으로 발견된다.
본 발명에 따른 수신기에 대한 제 4 실시예에 있어서, 이 프로세서 시스템은 하나 이상의 브랜치들로 된 적어도 3개의 시리즈에 대한 비용 신호들을 조합하되, 하나 이상의 브랜치들로 된 제 1 시리즈가 하나 이상의 브랜치들로 된 제 2 시리즈보다 사전적으로(lexiocographically) 작고 하나 이상의 브랜치들로 된 제 2 시리즈가 하나 이상의 브랜치들로 된 제 3 시리즈보다 사전적으로 작다.
하나 이상의 브랜치들로 된 제 1 시리즈가 하나 이상의 브랜치들로 된 제 2 시리즈보다 사전적으로 작고 하나 이상의 브랜치들로 된 제 2 시리즈가 하나 이상의 브랜치들로 된 제 3 시리즈보다 사전적으로 작도록 하나 이상의 브랜치들로 된 적어도 3개의 시리즈에 대한 비용 신호들을 조합함으로써(그래서 비용신호는 시리즈마다 조합됨), 그 리스트는 가장 효율적인 방식으로 발견된다.
본 발명에 따른 수신기에 대한 제 5 실시예에 있어서, 이 프로세서 시스템은 상기 후보들의 검사합(check sum)을 검출하되, 제 1 서브-파트(sub-part)는 리스트 감소에 대해 이용되고 제 2 서브-파트는 에러 검출에 이용된다.
제 1 서브-파트가 리스트 감소에 대해 이용되도록 하고 제 2 서브-파트가 에러 검출에 이용되도록 하여 상기 후보의 검사합을 검출함으로써, 그 후보 리스트로부터 올바른 후보를 발견할 가능성이 높아지고/높아지거나 그 리스트가 더 감소된다.
본 발명에 따른 수신기에 대한 제 6 실시예에서는, 이 프로세서 시스템은 리스트 감소 기준을 만족시키는 후보가 없는 경우에는 데이터 재전송을 요구하거나 음성/영상 동작을 명령하고, 하나의 후보가 리스트 감소 기준을 만족시키는 경우에는 그 후보를 선택하며, 2개 이상의 후보가 리스트 감소 기준을 만족시키는 경우에는 최저 비용을 갖는 후보를 선택하여 프로세서 시스템이 에러 검출 기준을 통해 그 선택된 후보를 테스트하도록 한다.
리스트 감소 기준을 만족시키는 후보가 없는 경우에는 데이터 재전송을 요구하거나 음성/영상 동작을 명령하고, 하나의 후보가 리스트 감소 기준을 만족시키는 경우에는 그 후보를 선택하며, 2개 이상의 후보가 리스트 감소 기준을 만족시키는 경우에는 최저 비용을 갖는 후보를 선택하여 프로세서 시스템이 에러 검출 기준을 통해 그 선택된 후보를 테스트하도록 함으로써, 그 리스트 감소 및 에러 교정이 최적의 방식으로 결합된다.
본 발명에 따른 프로세서 시스템과 본 발명의 방법과 본 발명의 프로세서 프로그램 제품의 실시예들은 본 발명에 따른 수신기의 실시예에 대응한다.
본 발명은 특히 후보당 최소 절대차 발견을 통해 (즉, 트렐리스 내의 추가 경로를 발견하고 최소 절대차 Δmin을 갖는 다수의 추가 경로를 선택함으로써) 리스트를 구성하는 것은 큰 저장 용량을 요구하는 간접 구성이라는 이해에 기초하며, 특히, 그 리스트는 더 직접적으로 구성되어야 한다는 사상에 기초한다.
본 발명은 특히 적은 저장 용량을 요구하는 수신기를 제공하는 문제점을 해결하며, 특히, 그 리스트의 이 직접 구성은 (누적 비용을 임계치와 비교함으로써) 더 제어된다.
본 발명의 이들 및 다른 양태들은 이하 설명할 첨부된 실시예를 참조하여 명백해 질 것이다.
도 1은 본 발명에 따른 프로세서 시스템을 포함하는 본 발명에 따른 수신기의 블록도를 도시하고 있다.
도 2는 본 발명에 따른 수신기 및 본 발명에 따른 프로세서 시스템에서의 프로세스를 분명하게 하며, 본 발명에 따른 방법 및 본 발명에 따른 프로세서 프로그 램 제품의 기능을 분명하게 하는 트렐리스를 도시하고 있다.
도 1에 도시된 본 발명에 따른 수신기(1)는, 예를 들어, 이동 전화 또는 기지국 또는 이동 원격 통신망의 노드 스테이션 등과 같은 수신기(1)로서 (도시 생략된 하나 이상의 프로세서 및 하나 이상의 메모리를 포함하는) 프로세서(3)와 전용 하드웨어(4)를 포함하는 프로세서 시스템(2)을 포함한다. 이 프로세서(3)는 데이터 교환 등을 위한 데이터 커플링(data coupling: 14) 및 제어용의 제어 커플링(15)을 통해 이 전용 하드웨어에 결합된다. 수신기(1)의 입력단(5)은 인코딩된 블록 신호를 수신하는, 예를 들어, 안테나 등(도시 생략)에 결합되고, 또한 예를 들어 인코딩된 블록 신호들의 증폭 및/또는 복조 및/또는 필터링 및/또는 등화(equalizing) 및/또는 비트-검출과 같이 그 인코딩된 신호를 인터페이스하는 인터페이스(6)의 입력단에 결합된다. 인터페이스(6)는 제어용의 제어 커플링(12)을 통해 그 프로세서(3)에 결합된다. 인터페이스(6)의 출력은 데이터 커플링(7)을 통해 그 인코딩된 블록 신호를 저장하는 버퍼(8)의 입력단에 결합된다. 버퍼(8)는 제어용의 제어 커플링(13) 및 데이터 교환용의 데이터 커플링(14)을 통해 프로세서(3)에 결합됨으로써, 저장된 인코딩된 블록 신호가 처리되도록, 예를 들어, 디코딩 등이 되도록 한다. 버퍼(8)의 출력은, 데이터 커플링(9)을 통해, 예를 들어, 디멀티플렉싱 및/또는 D/A 컨버팅 등과 같이 그 처리된 신호를 인터페이스하는 인터페이스(10)의 입력단에 결합된다. 인터페이스(10)는 제어용 제어 커플링(16)을 통해 프로세서(3)에 결합된다. 인터페이스(10)의 출력은 수신기(1)의 출력(11)에 결합되며, 또한 출력(11)은 예를 들어 인간-기계-인터페이스 즉 MMI(a man-machine-interface) 등(도시 생략)에 결합된다.
도 2에 도시된 트렐리스(10)는 8개의 제 1 노드(또는 스테이트: 20 내지 27), 5개의 제 2 노드(또는 스테이트: 30 내지 34), 5개의 제 3 노드(또는 스테이트: 40 내지 44) 및 4개의 제 4 노드(또는 스테이트: 50 내지 53)를 포함한다. 노드(20)는 시간 단위 0에 위치되고, 노드(21,30)는 시간 단위 1에 위치되며, 노드(22,40,31,50)은 시간 단위 2에 위치되고, 노드(23,41,32,51)은 시간 단위 3에 위치되며, 노드(24,42,33,52)는 시간 단위 4에 위치되고, 노드(25,43,34,53)은 시간 단위 5에 위치되며, 노드(26,44)는 시간 단위 6에 위치되고, 노드(27)는 시간 단위 7에 위치된다. 노드(20과 30, 20과 21, 21과 31, 21과 22, 22와 32, 22와 23, 23과 33, 23과 24, 24와 34, 24와 25, 25와 26, 26과 27, 23과 40, 23과 33, 24와 41, 24와 34, 25와 42, 26과 43, 27과 44, 40과 30, 40과 32, 41과 31, 41과 50, 41과 33, 42와 32, 42와 51, 42와 34, 43과 33, 43과 52, 44와 34, 44와 53, 30과 50, 31과 51, 32와 52, 33과 53, 50과 51, 51과 52, 52와 53) 사이에 브랜치가 발견될 수 있다. 이것은 G(D)=[1+D, 1+D2, 1+D+D2] 및 길이 L=5의 정보 시퀀스를 가지며 (본 예에 따라 m=2인) 0부터 L+m까지 라벨링된 L+m+1개의 시간 단위들을 포함하는 (3,1,2) 코드에 대한 트렐리스이다.
수신기(1)와 프로세서 시스템(2)은 다음과 같이 동작한다. 입력단(5)에 도달하는 인코딩된 블록 신호는 인터페이스(6)에서 인터페이스된 후, 버퍼(8)에 저장된다. 예를 들어, 이 인코딩된 블록 신호는 예를 들어 비터비 알고리즘에 의해 디코딩될 길쌈 코드(convolutional code)를 포함한다. 프로세서 시스템(2)은 각 블록 신호에 의거하여 트렐리스(18)의 브랜치들을 정의하는 브랜치 신호를 발생시키고, 그 트렐리스(18)의 노드들을 정의하는 노드 신호를 발생시키며, 그 블록 신호에 대한 후보를 선택하기 위한 그 트렐리스(18)의 경로를 정의하는 경로 신호를 발생시킨다. 그리하여, 각 블록 신호마다, 트렐리스가 발생되며, 프로세서 시스템(2)을 통해 실행되는 비터비 알고리즘은 그 블록 신호에 대한 후보를 가리키는 경로를 정의한다. 비터비 알고리즘은 레이블 그래프 또는 트렐리스를 통해 최단 경로를 발견하기 위한 과제에 대한 해결책과 등가이다. 이는 최고 우도 디코딩에 대응한다. 그 후보의 선택은 예를 들어 (로그) 우도 (비율) 함수의 최대값을 제공하는 후보를 선택하는 것에 대응한다.
Shu Lin과 Daniel J. Costello Jr.이 저술한 "Error Control Coding"-"Fundamentals and Applications"(Prentice-Hall,Inc. Englewood Cliffs, New Jersey 07632, 1983, ISBN 0-13-283796-X, 특히 10장 및 11장)에 상세히 설명되어 있는 바와 같이, 비터비 알고리즘은 시간 단위 j=m에서 시작하고, 각 노드에 진입하는 브랜치에 대한 브랜치 신호(로그 우도 함수(log likelihood function))를 계산하고, 브랜치 신호와 노드 신호(잔존자)(브랜치 신호와 노드 신호의 합)의 최대 조합을 갖는 브랜치를 저장하며, j를 1 증가시키고, 이전 시간 단위에서 그 노드로 진입하는 브랜치 신호를 접속 노드의 노드 신호에 더함으로써 각 노드에 진입하는 브랜치에 대한 브랜치 신호와 노드 신호(브랜치 신호와 노드 신호의 합)(로그 우도 함수)의 조합을 계산하며, 각 노드에 대해 브랜치 신호와 노드 신호(잔존자)(브랜치 신호와 노드 신호의 합)의 최대 조합을 갖는 경로를 저장하며, 모든 다른 부분을 소거하고, j<L+m이 성립하는 한 j를 다시 1만큼 증가시키고, 성립하지 않으면 비터비 알고리즘이 완료된다.
최종 잔존자가 최고 우도 경로이다. 그러나, 이 방식으로 발견된 후보는 최고 우도 후보이지만 반드시 올바른 후보인 것은 아니다. 올바른 후보를 발견하는 가능성을 높이기 위해, Christiane Nill과 Carl-Erik Sundberg가 저술한 "List and Soft Output Viterbi algorithms: Extensions and Comparisons"(IEEE 통신 보고서, 43권, 1995년도 제2/3/4 2월/3월/4월호, 277쪽내지 287쪽)의 논문에서는, 트렐리스의 브랜치를 정의하는 브랜치 신호(전술한 논문에서는 브랜치 신호를 메트릭(metrics)이라 함)의 발생 및 그 트렐리스의 노드를 정의하는 노드 신호(전술한 논문에서는 노드를 스테이트라 하며 노드 신호는 예를 들어 누적 메트릭에 대응함)의 발생 외에, 브랜치당 비용을 정의하는 비용 신호(전술한 논문에서는, 그 비용은 소정 누적 메트릭들 간 또는 소정 누적된 메트릭 간의 절대 차인 Δ에 대응함)의 발생 및 그 블록 신호에 대한 후보의 리스트를 선택하기 위한 그 트렐리스의 경로를 정의하는 경로 신호의 발생이 개시되어 있다. (비터비 잔존자 더하기 일부 다른 가능성 있는 후보를 포함하는) 그러한 후보 리스트는 올바른 후보를 발견할 가능성을 높여준다(디코딩 이득이 향상된다).
전술한 논문에서, Sundbug는 리스트 비터비 알고리즘(List Viterbi Algorithms: LVA)을 제시하는데, 이는 연속적으로 i번째(i=1,2,3,...,L) 최적 후보를 발생시킨다. 첫번째로 i=1인 최적 후보가 발생되는데, 이는 비터비 경로 또는 최고 우도 경로에 대응한다. 그 다음으로 비터비 경로 상의 어느 노드가 최소 절대 Δ를 갖는지를 비터비 경로를 따라 검색함으로써 두번째의 최적 경로(i=2)가 발생된다. 이 Δ는 비터비 경로로부터의 편위(excursion)에 대응하는데, 그 편위상의 브랜치 신호의 합은 비터비 경로의 대응하는 부분으로부터의 최소 차를 갖는다. 다음으로, 브랜치 신호의 합이 감소하는 순서로 분류되는 경우 세번째로 높은 (로그) 우도 (브랜치 신호들의 합) 값을 제공하는 후보 (경로)가 두번째로 높은 (로그) 우도 (브랜치 신호들의 합) 등을 제공했던 경로를 따르는 최소 Δ를 발견하여 검색된다.
그래서, 전술한 논문에 따르면, 그 후보 리스트를 생성하기 위해 상당수의 후보당 절대차 (Δ)들 중 최소 절대 차(Δmin)가 발견되어야 한다. 이 검색은 복잡하고 많은 시간이 소요되며 발생되는 후보 수에 비례하여 증가할 수 있는 큰 저장 용량을 요구한다.
본 발명에 따르면, 하나 이상의 인코딩된 블록 신호를 수신하는 수신기(1)는, 그 블록 신호에 의거하여,
- 트렐리스의 브랜치를 정의하는 브랜치 신호, 그 트렐리스의 노드를 정의하는 노드 신호, 브랜치당 비용을 정의하는 비용 신호 및 그 블록 신호에 대한 후보를 선택하기 위한 그 트렐리스내의 경로를 정의하는 경로 신호를 발생시키고,
- 브랜치 시리즈에 대한 비용 신호들을 조합하고 후보 선택을 위해 임계치와 누적된 비용을 비교하는
프로세서 시스템(2)을 포함한다.
브랜치 시리즈에 대한 비용 신호들을 조합하고 임계치와 누적된 비용을 비교함으로써, 전술한 종래 기술에 비해, 그 후보의 선택이 완전히 다르게 수행된다. 추가적 경로를 검색하는 동안, 누적된 비용이 임계치 미만인, (브랜치 시리즈를 포함하는) 또 다른 경로에 대한 검색이 이루어진다. 비용이 임계치 이상이 되면, 그 검색이 중단되고 하나 이상의 다른 경로에 대한 검색이 시작된다. 결과적으로, 종래 기술에서과 똑같이 후보 리스트가 발견될 수 있지만 큰 저장 용량을 요구하지는 않는다.
실용적 목적을 위해, 브랜치 신호 및 노드 신호에 대한 로그 우도 표현을 이용하여, 비터비 알고리즘의 일부로서 계산된 노드 신호와 브랜치 신호의 조합 및 본 발명에 따른 비용 신호 및 누적된 비용의 조합이 사실상 (곱셈보다 계산이 덜 복잡한) 가산되도록 한다. 그러나, 당업자라면, 전술한 조합 및 누적이 사실상 승산이 되도록 로그 우도 대신 우도들을 사용하여 본 발명 및 비터비 알고리즘을 구현할 수 있다는 것을 알 것이다.
보다 상세하게, 본 발명에 따르면, 브랜치 신호는 브랜치 메트릭(예를 들어, 브랜치 레이블과 수신된 채널 출력 값 사이의 유클리디안(Euclidean) 거리의 합)이며, 노드 신호는 통상적으로 노드의 경로 메트릭 또는 비터비 알고리즘의 상태 메트릭이라 불린다. 또한, 브랜치당 비용 신호는, 예를 들어, 전술한 논문에서 설명된 절대 Δ에 대응한다. 이들 Δ은 통상적으로 가산-비교-선택(Add-Compare-Select) 동작시에 비터비 알고리즘의 일부로서 계산되지만 통상적으로 저장되지는 않는다. 본 발명에 따르면, 이들 Δ은 저장될 필요가 있다. 그러나, 이들 Δ에 대해 요구된 저장 용량은 매우 제한되며, 또한, 전술한 논문에서의 경우와는 달리, 이 저장 용량은 인코딩된 블록 신호에 대한 선택된 전형적 후보 수가 증가되는 경우(예를 들어, 수백이상까지)에도 증가하지 않는다. 후보들의 "전형적" 수는 알고리즘의 결과일 뿐 입력 파라미터는 아니다. 예를 들어, 메시지 기호가 이진 기호(binary symbol)(예를 들어, 비트)인 경우, 주어진 노드에 진입하는 모든 브랜치(도 2에서, 모두 노드(24)에 진입하는 노드(23)와 노드(24) 사이의 브랜치 및 노드(41)와 노드(24) 사이의 브랜치)중 하나는, (노드(41 또는 24)들의) 노드 신호와 브랜치 신호의 최대 합을 가질 수 있으며, 그 브랜치를 그 노드에 대한 잔존 브랜치라 한다. 그 최대가 유일한 경우가 아닐 경우, 인입 브랜치 중에서 임의로 선택된다.
잔존 브랜치인 한 브랜치의 브랜치당 비용은 0으로 정의된다. 잔존 브랜치가 아닌 어떤 브랜치의 브랜치당 비용은 브랜치가 끝나는 노드(예를 들어, 노드 24)의 Δ로 정의된다. 트렐리스의 시작 노드(노드(20))로부터 트렐리스의 최종 노드(노드(27))로의 임의의 경로는 브랜치 시리즈로 고려될 수 있으며, 이러한 경로의 비용은 브랜치당 비용의 그 경로 상의 모든 브랜치의 합으로 정의된다. 따라서, 경로(P)의 비용은 브랜치 신호들의 비터비 경로의 모든 브랜치의 합에서 경로(P)의 모든 브랜치의 브랜치 신호의 합을 뺀 것과 같다고 정의된다. 그러므로, 소정 경로의 비용은 모든 경로의 최고 (로그) 우도에 대해 그 경로의 (로그) 우도에 있어서의 감쇠(degradation)를 정량화한다. 결과적으로, 상한(임계치)과, 브랜치당 비용의 합(누적)의 비교는, 관련된 경로가 비터비 경로의 (로그) 우도가 설정 한계(임계치)를 초과할 정도로 낮지 않은 (로그) 우도를 갖는다는 직접적인 정보를 준다. 본 발명에 따르면, 전술한 논문의 접근 방식보다 나은 장점은, 디코딩된 리스트에 경로(P)가 있는지 여부의 판정이 P 이외의 경로의 (로그) 우도에 의존하지 않는다는 것이며, 이에 따라 본 발명(의 계산)은 덜 복잡하게 된다.
트렐리스에서 모든 경로들의 세트는 트렐리스의 최종 노드를 그 뿌리로 갖는 트리(tree)로서 정렬될 수 있다. 브랜치당 비용의 합이 많아야 임계치인 모든 경로의 세트는 이 트리의 서브트리(subtree)이다. 예를 들어, 도 2에서 트렐리스의 최종 노드(노드(27))로부터 노드(44), 노드(53), 노드(33)로의 브랜치들의 시리즈가 주어진 임계치값을 초과하는 브랜치당 비용의 합을 가지면, 트렐리스의 최종 노드로부터 트렐리스의 시작 노드에 이르는 모든 경로(그 노드(노드(27,44,53,33))를 거쳐 브랜치들의 시리즈에서 시작함)는 또한 이 임계치를 초과하는데, 이는 추가적인 브랜치도 음의 비용값을 가지지 않기 때문이다. 이 방법에서는 단지 4개의 노드(노드(27,44,53,33))에 대해서만 계산을 수행함에 의해, 많은 경로가 소거되며, 그에 따라 많은 계산을 줄일 수 있다.
제 1 지원 설계: 이용 가능한 시간 및 저장 용량은 누적된 비용을 트렐리스마다의 증대되는 임계치와 비교함에 의해 최적으로 이용된다(비용 신호는 브랜치 신호 및/또는 노드 신호의 함수임). 제 1 임계치에 의해 최소 리스트를 발견할 수 있고, (증대된) 제 2 임계치에 의해 보다 큰 리스트를 발견할 수 있으며, (더욱 증대된) 제 3 임계치에 의해 보다 더 큰 리스트를 발견할 수 있다.
예를 들어, 인코딩된 블록 신호가 고정 시간 간격으로 수신되는 본 발명에 따른 기술에 대한 프로세싱을 수행하기 위해 인코딩된 블록 신호당 고정된 프로세싱 시간이 이용 가능하다. 일반적으로, 주어진 임계치값에 대해 발생된 후보 블록 신호의 수는 임의의 변수로서, (무선) 수신의 품질(quality) 등에 의존한다(보다 낮은 수신 품질에서 더 많은 후보를 가짐). 따라서, 일반적으로, 주어진 임계치값에 대해 수행될 계산의 횟수도 임의 변수이며, 전반적으로, 가파르게 증가하는 임계치 함수이다. 작은 임계치값에서 후보 선택을 시작함으로써, 이 선택 과정을 완료시키는데 고정된 계산 시간이면 충분하게 될 확실성이 높게 된다. 계산 시간이 만료될 때까지 임계치값을 계속 높여서 시도함으로써, 이용 가능한 계산 시간 내에 가능한 최고 후보 세트가 선택될 수 있다. 발생될 수 있는 리스트가 길어질수록, 선택될 수 있는 후보-인코딩된 블록 신호가 많아지며, 에러가 없는 후보가 존재할 확률이 높아진다.
제 2 지원 설계: 연속적 조합 기술에 따르면, 효율적 방식으로 동시에 이용 할 수 있는 모든 데이터를 가진 완전한 리스트가 발견/구축된다. 이는 적어도 하나의 공통 노드를 갖는 하나 이상의 브랜치들로 된 제 1 시리즈와 하나 이상의 브랜치들로 된 제 2 시리즈를 결부시켜서 브랜치 시리즈에 대한 그 비용 신호들의 적어도 몇몇을 조합함으로써 수행된다.
예를 들어, 트렐리스는 섹션으로 분할된다. 최초에는, 트렐리스의 스테이지 수 만큼의 섹션이 존재한다(스테이지들은 노드들간의 다수의 브랜치로 구성되는데, 도 2에서는 시간 단위 0과1, 1과2, 2와3, 3과4, 4와5, 5와6, 6과7에서 7개 섹션으로 구성된다). 각 섹션에 있어서, 허용된 브랜치들의 세트와 그들의 비용이 저장된다. 소정 브랜치는 그의 브랜치 신호가 임계치(하나 이상의 방향으로 비터비 프로세싱으로부터 이용 가능할 수 있는 다른 정보에 의존하여 감소가 이루어지는 감소 임계치도 가능함) 이하이면, 허용된다. 모든 노드에 대해, 잔존 브랜치는 브랜치당 영의 비용을 가지며 허용되도록 정의된다. 모든 노드에 대해, 잔존 브랜치가 아닌 브랜치는 브랜치당 비용이 임계치 이하일 때에만 허용된다. 이것이 초기화 단계를 완료시킨다. 다음으로, 시간적으로 인접한 한 쌍의 섹션이 선택된다. 바람직한 실시예에서, 극소수의 브랜치를 가진 섹션의 쌍 또는 하나의 섹션으로부터의 브랜치와 다른 섹션으로부터의 접속 브랜치의 조합의 개수가 적은(계산의 복작도가 낮은) 섹션의 쌍이 먼저 선택된다. 이제, 2개의 원래 섹션은 허용된 브랜치 시리즈(길이 2)의 조합된 섹션으로 교체된다. 이때, (브랜치가 접속 시퀀스를 형성하면) 브랜치 시리즈는 허용되고, 그 브랜치 시리즈에 걸쳐서의 브랜치당 비용의 누적은 (감소된) 임계치 이하로 된다.
이 연속적 조합 기술은 새로운 섹션에 의해 2개의 인접 섹션을 계속적으로 조합하는데, 인접 섹션의 쌍이 선택되는 순서는 단순히 "좌측에서 우측으로" 또는 "우측에서 좌측으로"가 아니라 조합을 수행하고 섹션을 저장하는 계산적 복잡성을 최소화하도록 신속하게(on-the-fly) 최적화될 수 있다. 다른 접근 방식으로는, 예를 들어, 시간 단위 쌍에서 먼저 섹션들의 조합(시간 단위 0 및 1에서의 노드들 사이의 브랜치 섹션을 시간 단위 1 및 2에서의 노드들 사이의 브랜치 섹션과 조합하고, 유사하게 시간 단위 2와 3 사이의 브랜치 섹션을 시간 단위 3과 4사이의 브랜치 섹션과 조합하고, 유사하게 시간 단위 4와 5 사이의 브랜치 섹션을 시간 단위 5와 6 사이의 브랜치 섹션과 조합시킴)하는 방식이 있다. 다음으로, 4개 브랜치들의 시리즈를 포함하는 섹션을 형성한다(시간 단위 0 및 2에서의 노드들 사이의 브랜치 섹션과 시간 단위 2 및 4에서의 노드들 사이의 브랜치 섹션를 조합하고, 유사하게 시간 단위 4 및 6에서의 노드들 사이의 브랜치 섹션과 시간 단위 6 및 7에서의 노드들 사이의 브랜치 섹션을 조합하고, 최종적으로 시간 단위 0 및 4에서의 노드들 사이의 브랜치의 섹션과 시간 단위 4 및 7 사이의 노드들 사이의 브랜치의 섹션을 조합함). 결국, 전체 트렐리스에 걸친 섹션이 얻어지고, 인코딩된 블록 신호에 대한 후보 세트가 생성된다.
제 3 지원 설계: 제 1 트렐리스 방향으로 비용 신호를 발생시키고 제 2 트렐리스 방향 신호의 비용 신호들을 조합함으로써 효율적으로 리스트를 발견할 수 있다(제 1 트렐리스 방향과 제 2 트렐리스 방향은 서로 다름).
트렐리스의 최종 노드(노드(27))로부터 노드(44), 노드(53), 노드(33)로의 브랜치 시리즈에서 시작하는 경로에 대해 전술한 것 이외에, 비터비 프로세싱 및 Δ의 발생은 트렐리스의 시작 노드(20)로부터 트렐리스의 최종 노드(27)로 진행하는 것으로 가정한다. 따라서, 예를 들어, 노드(33)의 Δ는 트렐리스의 시간 단위 0과 시간 단위 4 사이의 부분에서 처리된 정보에 대한 정보를 포함한다. 바로 이 시간 범위가 트렐리스의 최종 노드(노드(27))로부터 시작하여 노드(44), 노드(53), 노드(33)까지의 트렐리스 경로의 확장을 고려한 것이다. 예를 들어, 노드(33)의 Δ는 노드(33)의 잔존 브랜치(예를 들어 노드(41)로)를 진행시키는 추가 비용 또는 노드(33)로부터의 비-잔존 브랜치(예를 들어 노드(23))를 진행시키는 추가 비용에 관한 정보를 제공한다.
제 4 지원 설계: 하나 이상의 브랜치들로 된 적어도 3개의 시리즈에 대한 그 비용 신호들을 조합함에 의해 리스트를 가장 효율적인 방식으로 발견할 수 있는데, 이때, 하나 이상의 브랜치들로 된 제 1 시리즈는 하나 이상의 브랜치들로 된 제 2 시리즈보다 사전적으로(lexicographically) 작으며, 하나 이상의 브랜치들로 된 제 2 시리즈가 하나 이상의 브랜치들로 된 제 3 시리즈보다 작다.
백트래킹(backtracking) 과정 또는 깊이-우선 트리 검색(depth-first tree search)이라는 것에 의해 브랜치당 비용의 합이 확인될 수 있는 모든 경로를 선택하는 경우, 예를 들어 너비-우선 트리 검색에 비해 적은 저장 용량이 요구된다. 백트래킹 과정은 트렐리스의 최종 노드에서 끝나는 모든 트렐리스 경로의 상술한 트리를 거쳐 검색하는데, 이때, 트렐리스 경로는 브랜치 시리즈인 것으로 간주된다. 백트래킹 과정은, 소정 브랜치 시리즈가 설정 임계치를 초과하는 브랜치당 비용 신호의 합을 가지면, 트렐리스의 최종 노드(트리의 뿌리)에서 시작하는 경로 뿐만 아니라 트렐리스의 시작 노드에서 끝나는 경로까지의 그 브랜치 시리즈의 모든 확장이 적어도 같은 크기인 비용 신호의 누적 (합)을 가져야 하고, 따라서 임계치를 초과하므로 이들 경로가 인코딩된 블록 신호에 대한 후보가 될 수 없다는 사실을 이용한다. 백트래킹 과정 역시 더 짧은 브랜치 시리즈를 이용하지만, 특정 케이스로서 전체 트렐리스에 걸쳐서의 경로를 포함하는 브랜치 시리즈에 대한 순서가 필요하다. 백트래킹에 대한 가능한 순서화는 사전식의 순서화이다. 이 순서화의 이름은 (dictionary)에서 사용되는 것과 유사하다는 사실을 상기시킨다. 일례에 따르면, 브랜치 시리즈는 후속 메시지 비트 010001의 첫번째 시퀀스에 의해 트렐리스의 최종 노드로부터 시작하도록 기술된다. 이것은 특히 인코더에서 시프트되는 마지막에서 두번째 비트는 "1"이며 인코더에서 시프트되는 마지막 비트는 "0"이었음을 의미한다. 다른 브랜치 시리즈는 후속 메시지 비트 (01010000)의 두번째 시퀀스에 의해 표현된다. "0"을 알파벳 문자 "a"로 간주하고, "1"을 알파벳 문자 "b"로 간주하면, (메시지 기호의 두 시퀀스 모두의 앞의 세 문자는 동일하고 메시지 기호의 두번째 시퀀스의 네번째 문자가 알파벳에서 나중에 위치되기 때문에) 사전에서 메시지 기호의 첫번째 시퀀스가 메시지 기호의 두번째 시퀀스 앞에 올 것이다. 유사하게, 모든 그 위치에서 첫번째 시퀀스와 일치하고 더 길기 때문에 사전에서 메시지 기호 (0100010001)의 시퀀스는 첫번째 시퀀스보다 나중에 올 것이다. "전술한 바와 같이, 사전에서 나중에 온다"는 특징은 "사전적으로 크다"라는 것과 같은 뜻이다. 이 방식에서, 우선 백트래킹 과정은 메시지 기호 0의 시퀀스로 표현되는 단지 하나의 브랜치의 비용 신호를 평가한다. 단지 하나의 브랜치의 시퀀스의 비용은 트렐리스의 최종 노드의 0-메시지 기호 브랜치가 잔존 브랜치인지 여부에 따라 0이거나 트렐리스의 최종 노드의 Δ1이다. 그것이 잔존 브랜치이고 영의 비용을 갖는 경우, 이는 항상 임의의(가정적으로 양(positive)) 임계치보다 작다. 그 후, 알고리즘은 "0"을 이용하여 경로를 확장하여, "00"을 산출한다. 여기서 이 두번째 "0"이 잔존 브랜치가 아니며, 비용(Δ2)를 가져서 이 포인트에 이르는 누적 비용이 0+Δ2=Δ2이라 하고, 이것이 임계치를 초과한다고 가정하자. 그 후, "00"에서 시작하는 트렐리스의 최종 노드로부터의 모든 경로는 그 비용이 Δ2만큼 또는 그보다 클 것이므로 선택된 블록 신호에 대한 후보를 제공할 수 없다. 이제, 그 알고리즘은 경로 0으로 1비트 뒤로 이동하여(백트래킹) "1"을 이용하여 이 경로를 연장함으로써 (이미 0 연장을 방문했음을 저장) 01을 생성한다. 그 후, 이들 2개의 브랜치에 대한 비용 신호의 합을 계산한다. 이 매우 간단한 예에서, 여태까지 0,00,01을 방문한 브랜치 시리즈는 사전적으로 증가하는 브랜치 시리즈의 시퀀스(메시지 기호)임이 명백하다.
사전식으로 증가하는 순서로 브랜치 시리즈를 방문하는 대신, 사전식으로 감소하는 순서를 이용해도 전술한 과정과 유사한 과정이 가능하다.
본 발명의 주제인 이 기술에 있어서, 백트래킹 과정이 탐색할 첫번째 경로를 비터비 경로가 되도록 할 수 있다. 전술한 바와 같이, 브랜치가 메시지 비트 시리즈로서 표현되지 않지만 문자 시리즈로 표현된다고 가정한다. 이 경우, 문자 "X"는 그 브랜치가 잔존 브랜치이었음을 나타내고, 문자 "Y"는 그 브랜치가 잔존 브랜치가 아니였음을 나타낸다. 순서화를 정의하는데 이용되는 "X"/"Y" 문자의 시퀀스가 형성될 수 있다. 비터비 경로는 문자 시퀀스
XXXXXXXXX....XXXX,
에 대응하고, 이는 사전식으로 최소이다. (양으로 가정되는) 임의의 임계치에 대해 인코딩된 블록 신호에 대한 유효 후보라는 관점에서 이 경로는 영의 비용을 가지며 "허용"된다. 이 사전식 순서화를 사용하여, 유사한 예가 전술한 경우에 제공될 수 있다.
구현에 있어서, 실제로 문자 "X" 또는 "Y" 등을 발생시키는 것은 필요하지 않으며, 이는 단지 브랜치 시리즈가 검색되는 순서화를 설명하기 위한 예시의 목적으로 제공된다.
제 5 지원 설계: 그 후보 리스트로부터 올바른 후보가 발견될 수 있는 가능성이 증가될 수 있고/있거나, 그 후보에 포함되는 검사 합을 검출함에 의해 더욱 감소될 수 있는데, 이때, 첫번째 서브 파트는 리스트 감소용으로 이용되고, 두번째 서브 파트는 에러 검출 용으로 이용된다.
종래 코드와 같은 에러 교정 코드로 인코딩되는 메시지 기호의 블록은 검사 합, 예를 들어, 순환 중복성 검사(CRC)를 포함할 수 있다. 그 후, 이러한 CRC는 예를 들어, 비터비 디코더와 같은 종래 코드의 디코더의 디코딩 에러를 검출 및/또는 교정하도록 편입된다. 트렐리스-기반 수신기가 인코딩된 블록 신호에 대한 복수의 후보와 그들의 비용 신호를 발생시키는 경우, 그 복수의 후보에서 올바른 후보를 식별할 확률은 경로 신호의 메시지 부분이 그 경로 신호의 검사 합 부분과 일치하지 않는 모든 후보를 제거함으로써 개선될 수 있다. 후보를 소거하기 위해(즉, 리스트를 감소시키기 위해) 교정을 위한 검사 합 모두가 테스트되는 것은 아닐 경우, 잔존 검사 합 기호가 원래 의도한 에러 검출 및/또는 에러 교정용으로 사용될 수 있다. 구현에 있어서, 한 후보에 대해 (다수의) 검사 합 기호가 메시지 기호와 일치하는지 여부가 테스트될 수 있고, 일치하지 않는 경우 이 후보는 저장 용량을 절감하기 위해 저장될 필요가 없다.
제 6 지원 설계: 이 리스트 감소 및 이 에러 교정은, - 리스트 감소 기준을 만족시키는 후보가 없는 경우에는 데이터 전송을 요구하거나 음성/영상 동작(예를 들어, 잘못 디코딩되거나 디코딩되지 않은 블록 신호 등으로부터 초래되는 음성 신호 및/또는 영상 신호를 숨기는 숨김 동작(concealment action)과 같은 영상 동작 및/또는 음성 동작)을 순서화함으로써, 그리고 - 하나의 후보가 리스크 감소 기준을 만족시키는 경우에는 그 후보를 선택함으로써, 그리고 - 둘 이상의 후보가 리스트 감소 기준을 만족시키는 경우에는 에러 검출 기준을 통해 선택된 후보를 테스트하는 프로세서 시스템을 이용하여 최저 비용을 갖는 후보를 선택함으로써 최적 형식으로 조합될 수 있다.
인코딩된 블록 신호의 복수의 후보가 검사 합(의 일부)이 만족되지 않는 블록 신호를 소거함으로써 감소된 이후, 남아있는 후보가 없다면, 이는 가치있는 정보를 제공할 수 있다. 데이터 애플리케이션의 경우, 그 동작은 일반적으로 재전송의 요구 또는 예를 들어 디스크로부터 관련된 부분을 판독하는 것이 될 수 있다. 음성 및/또는 영상 애플리케이션의 경우, 지연 제한이 정보의 재전송을 금지시킬 수 있으며, 에러 숨김 또는 회복 동작이 바람직할 것이다. 리스트 감소 이후 둘 이상의 후보가 남은 경우, 낮은 비용 신호(높은 (로그) 우도)를 갖는 후보가 올바른 후보일 확률은 높은 비용 신호(낮은 (로그) 우도)를 갖는 후보가 올바른 후보일 확률보다 크다. 구현에 있어서, 저장 용량 절감을 위해, 한 후보에 대해 (다수의) 검사 합 기호가 메시지 기호와 일치하는지를 검사하여, 일치하지 않으면 그 후보를 저장할 필요가 없으며, 그 후보에 대해 비용 신호의 누적이 검사 합(의 일부) 및 메시지의 나머지(remainder)가 일치하는, 지금까지 관찰된 임의의 후보의 비용 신호의 최소 누적보다 작은지를 검사할 수 있다.
전술한 제 1 지원 설계는 브랜치 시리즈에 대한 비용 신호의 조합 및 임계치와 누적된 비용의 비교를 지원/향상시킨다. 전술한 제 2 지원 설계는 그 조합을 및 그 비교를 지원/향상시키고/거나 전술한 제 1 지원 설계를 지원/향상시킨다. 전술한 제 3 지원 설계는 그 조합 및 그 비교를 지원/향상시키고, 그리고/또는 전술한 제 1 지원 설계를 지원/향상시키고 그리고/또는 전술한 제 2 지원 설계를 지원/향상시킨다. 전술한 제 4 지원 설계는 통상적으로 전술한 제 3 지원 설계를 지원/향상시킬 것이지만, 그 조합 및 그 비교 및/또는 전술한 제 1 지원 설계 및/또는 전술한 제 2 지원 설계에 대한 지원/향상이 배제되는 것은 아니다. 전술한 제 5 지원 설계는 그 조합 및 그 비교를 지원/향상시키고 그리고/또는 전술한 제 1 지원 설계를 지원/향상시키고 그리고/또는 전술한 제 2 지원 설계를 지원/향상시키고 그리고/또는 전술한 제 3 지원 설계를 지원/향상시키고 그리고/또는 전술한 제 4 지원 설계를 지원/향상시킨다. 전술한 제 6 지원 설계는 통상적으로 전술한 제 5 지원 설계를 지원/향상시킬 것이다.
또한, 본 발명은 메시지 기호 및/또는 인코딩된 기호가 이진수가 아닌 경우에도 적용될 수 있다. 트렐리스는 노드가 셋 이상의 인입 브랜치를 가질 수 있다는 관점에서 이진수가 아니다. 이진 트렐리스에 있어서, 2개 이하의 인입 브랜치가 존재한다면, 비터비 알고리즘이 노드 신호와 브랜치 신호를 더한 합을 발생시키는 경우, 이들 2개의 합간의 단지 하나의 차만이 존재한다(Δ는 이 차의 절대값). 비-이진(non-binary) 트렐리스의 경우, 3개 이상의 그 합들이 존재하므로 노드당 둘 이상의 Δ가 형성될 수 있으며, 이때, 각 Δ은 한 쌍의 브랜치에 속한다. 주어진 노드에 있어서, 비터비 알고리즘은 주어진 노드로의 인입 브랜치의 그 합의 최대를 선택한다. 최대 합을 갖는 노드로의 인입 브랜치를 잔존 브랜치라고 한다. 그 다음 임의의 노드로의 잔존 인입 브랜치의 브랜치당 비용은 (이진수의 경우에서와 같이) 0으로 정의될 수 있다. 그 다음, 잔존 브랜치가 아닌 브랜치의 브랜치당 비용은 브랜치 자신과 잔존 브랜치에 의해 형성되는 브랜치의 쌍의 전술한 Δ로서 정의될 수 있다.
(브랜치) 비용 신호는 브랜치당 비용을 정의한다. 이와 달리, 노드당 비용을 정의하는 (노드) 비용 신호가 정의되어 사용될 수도 있다. 브랜치는 2개의 노드에 의해 결정될 수 있으며, 그에 따라 (브랜치) 비용 신호 및 (노드) 비용 신호는 항상 상호 변환될 수 있다. 그러나, 본 발명에 따르면, 브랜치 시리즈에 대해 수행되는 비용 신호의 조합 및 임계치와 누적된 비용의 비교로 인해, (브랜치) 비용 신호를 사용하는 것이 더 편리하다.
시간 단위 대신, 본 발명을 저장 애플리케이션에 적용하는 경우, 예를 들어 공간 축과 같은 다른 축이 단위를 정의하기 위해 이용될 수 있다. 본 발명을 저장 애플리케이션에 적용하는 경우, 본 발명에 따른 수신기는 디코더에 대응한다. 일반적으로, 디코더는 디코딩된 데이터를 발생시킬 것이며, 본 발명에 따른 수신기는 적어도 부분적으로 디코딩된 데이터를 발생시킬 것이다.
본 발명은, 특히, 후보당 최소 절대 차를 발견하는 것(다시 말해, 그 트렐리스에서 추가적 경로를 발견하고 최저의 최소 절대 차(Δmin)를 갖는 다수의 추가적 경로를 선택하는)을 통해 리스트를 구성하는 것은 큰 저장 용량을 요구하는 간접 구성이라는 관점에 기초하며, 특히, 이 리스트는 더 직접적으로 구성되어야 한다는 사상에 기초한다.
본 발명은, 특히, 적은 저장 용량을 요구하는 수신기를 제공하는 과제를 해결하고, 리스트의 전술한 직접 구성이 (임계치를 갖는 누적된 비용을 비교하여) 보다 잘 제어된다는 점에서 특히 바람직하다.
예를 들어, "수신을 위한" 및 "발생시키기 위한"에 사용된 "위한"이라는 표현이 다른 기능들도 동시에 또는 차례로 수행될 수 있다는 것을 배제하는 것은 아니다. "Y에 결합되는 X" 및 "X와 Y 사이의 커플링" 및 "X와 Y를 결합/커플링"등의 표현이 X와 Y 사이에 구성요소 Z를 배제하는 것은 아니다. "P는 Q를 포함한다" 및 "Q를 포함하는 P" 등의 표현이 구성요소 R도 포함된다는 것을 배제하는 것은 아니다. "하나의"라는 용어가 복수의 존재 가능성을 배제하는 것은 아니다.

Claims (10)

  1. 하나 이상의 인코딩된 블록 신호를 수신하는 수신기에서 사용하기 위한 디코딩 방법으로서,
    상기 블록 신호에 따라, 트렐리스(trellis: 18)의 브랜치들을 정의하는 브랜치 신호(branch signals)를 생성하는 단계와,
    상기 트렐리스(18)의 노드들을 정의하는 노드 신호를 생성하는 단계와,
    브랜치당 비용(cost per branch)을 정의하는 비용 신호를 생성하는 단계와,
    상기 트렐리스(18)내의 경로를 정의하는 경로 신호를 생성하는 단계와,
    상기 블록 신호에 대한 후보들을 선택하는 단계와,
    상기 선택된 후보들로부터 후보를 선정하는 단계를 포함하되,
    상기 블록 신호에 대한 후보들을 선택하는 단계는, 고정된 계산 시간이 만료할 때까지 연속적으로 증대되는 임계치에 대해, 브랜치 시리즈(series of branches)에 대한 비용 신호들을 누적하여 누적된 비용을 획득하는 단계 -상기 비용 신호는 브랜치 신호 또는 노드 신호 또는 브랜치 신호 및 노드 신호의 함수임- 와, 상기 누적된 비용을 상기 임계치와 비교하는 단계와, 상기 트렐리스의 서브트리(subtree)에 대해 상기 누적된 비용이 상기 임계치를 초과하지 않는 한 상기 트렐리스의 서브트리 내에서 후보를 탐색하는 단계와, 가장 긴 후보 리스트를 선택하는 단계를 수행함으로써, 연속적인 후보 리스트를 생성하는 단계를 포함하는
    디코딩 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    하나 이상의 브랜치로 이루어진 제 1 시리즈와 하나 이상의 노드를 공통으로 갖는 하나 이상의 브랜치로 이루어진 제 2 시리즈를 연계시킴으로써 브랜치 시리즈에 대한 상기 비용 신호들 중 적어도 일부를 누적시키는 단계를 더 포함하는
    디코딩 방법.
  4. 제 1 항에 있어서,
    상기 비용 신호를 제 1 트렐리스 방향으로 생성하는 단계와,
    상기 비용 신호를 제 2 트렐리스 방향으로 누적시키는 단계를 더 포함하되,
    상기 제 1 트렐리스 방향과 상기 제 2 트렐리스 방향은 상이한
    디코딩 방법.
  5. 제 4 항에 있어서,
    각각의 브랜치는 하나 이상의 메시지 심볼 시퀀스를 나타내며,
    상기 디코딩 방법은
    하나 이상의 브랜치로 이루어진 적어도 제 1, 제 2 및 제 3 시리즈에 대해 상기 비용 신호를 조합하는 단계를 더 포함하되,
    하나 이상의 브랜치로 이루어진 상기 제 1 시리즈의 상기 메시지 심볼 시퀀스는 하나 이상의 브랜치로 이루어진 제 2 시리즈의 상기 메시지 심볼 시퀀스보다 더 빠른 사전식 순서(lexiocographic order)를 가지며, 상기 하나 이상의 브랜치로 이루어진 제 2 시리즈의 상기 메시지 심볼 시퀀스는 하나 이상의 브랜치로 이루어진 제 3 시리즈의 상기 메시지 심볼 시퀀스보다 더 빠른 사전식 순서를 갖는
    디코딩 방법.
  6. 제 1 항에 있어서,
    상기 후보들의 검사합(check sum)을 검출하는 단계와,
    상기 경로 신호의 메시지 부분이 상기 경로 신호의 검사 합의 제 1 서브 파트와 매칭되지 않는 후보를 제거하는 단계와,
    상기 검사합의 제 2 서브-파트를 에러 검출에 이용하는 단계를 더 포함하는
    디코딩 방법.
  7. 제 6 항에 있어서,
    상기 제거 후에 남아 있는 후보가 없는 경우, 데이터 재전송을 요구하거나 음성/영상 동작을 명령하는 단계와,
    상기 제거 후에 남아 있는 후보가 하나인 경우, 그 후보를 선택하는 단계와,
    상기 제거 후에 남아 있는 후보가 둘 이상인 경우, 최저 비용을 갖는 후보를 선택하여 에러 검출 기준을 통해 그 선택된 후보를 테스트하는 단계를 더 포함하는
    디코딩 방법.
  8. 제 1 항 또는 제 3 항 내지 제 7 항 중 어느 한 항의 디코딩 방법을 수행하도록 구성된
    프로세서 시스템.
  9. 적어도 하나의 인코딩된 블록 신호를 수신하는 수신기(1)로서,
    제 8 항의 프로세서 시스템을 포함하는
    수신기.
  10. 적어도 하나의 인코딩된 블록 신호를 수신하는 수신기에 사용하기 위한 프로세서 시스템(20) 상에서 실행되는 프로그램이 저장되어 있는 컴퓨터 판독가능한 저장 매체로서,
    상기 프로그램은 제 1 항 또는 제 3 항 내지 제 7 항 중 어느 한 항의 디코딩 방법을 수행하는 인스트럭션을 포함하는
    컴퓨터 판독 가능한 저장 매체.
KR1020057007367A 2002-10-30 2003-09-22 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체 KR101143695B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02079512.6 2002-10-30
EP02079512 2002-10-30
PCT/IB2003/004241 WO2004040771A1 (en) 2002-10-30 2003-09-22 Trellis-based receiver

Publications (2)

Publication Number Publication Date
KR20050061576A KR20050061576A (ko) 2005-06-22
KR101143695B1 true KR101143695B1 (ko) 2012-05-09

Family

ID=32187217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007367A KR101143695B1 (ko) 2002-10-30 2003-09-22 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체

Country Status (7)

Country Link
US (1) US7197689B2 (ko)
EP (2) EP1576734A1 (ko)
JP (1) JP4701343B2 (ko)
KR (1) KR101143695B1 (ko)
CN (1) CN100557982C (ko)
AU (1) AU2003263514A1 (ko)
WO (1) WO2004040771A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295509B2 (en) 2000-09-13 2007-11-13 Qualcomm, Incorporated Signaling method in an OFDM multiple access system
US9130810B2 (en) 2000-09-13 2015-09-08 Qualcomm Incorporated OFDM communications methods and apparatus
US9148256B2 (en) 2004-07-21 2015-09-29 Qualcomm Incorporated Performance based rank prediction for MIMO design
US9137822B2 (en) 2004-07-21 2015-09-15 Qualcomm Incorporated Efficient signaling over access channel
US9246560B2 (en) 2005-03-10 2016-01-26 Qualcomm Incorporated Systems and methods for beamforming and rate control in a multi-input multi-output communication systems
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US8446892B2 (en) 2005-03-16 2013-05-21 Qualcomm Incorporated Channel structures for a quasi-orthogonal multiple-access communication system
US9520972B2 (en) 2005-03-17 2016-12-13 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9143305B2 (en) 2005-03-17 2015-09-22 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9461859B2 (en) 2005-03-17 2016-10-04 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9184870B2 (en) 2005-04-01 2015-11-10 Qualcomm Incorporated Systems and methods for control channel signaling
US9408220B2 (en) 2005-04-19 2016-08-02 Qualcomm Incorporated Channel quality reporting for adaptive sectorization
US9036538B2 (en) 2005-04-19 2015-05-19 Qualcomm Incorporated Frequency hopping design for single carrier FDMA systems
US8565194B2 (en) 2005-10-27 2013-10-22 Qualcomm Incorporated Puncturing signaling channel for a wireless communication system
US8879511B2 (en) 2005-10-27 2014-11-04 Qualcomm Incorporated Assignment acknowledgement for a wireless communication system
US8611284B2 (en) 2005-05-31 2013-12-17 Qualcomm Incorporated Use of supplemental assignments to decrement resources
US8462859B2 (en) * 2005-06-01 2013-06-11 Qualcomm Incorporated Sphere decoding apparatus
US8599945B2 (en) 2005-06-16 2013-12-03 Qualcomm Incorporated Robust rank prediction for a MIMO system
US9179319B2 (en) 2005-06-16 2015-11-03 Qualcomm Incorporated Adaptive sectorization in cellular systems
US7818632B2 (en) * 2005-06-30 2010-10-19 Motorola Mobility, Inc. Code-word list algorithm
US8885628B2 (en) 2005-08-08 2014-11-11 Qualcomm Incorporated Code division multiplexing in a single-carrier frequency division multiple access system
US9209956B2 (en) 2005-08-22 2015-12-08 Qualcomm Incorporated Segment sensitive scheduling
US20070041457A1 (en) 2005-08-22 2007-02-22 Tamer Kadous Method and apparatus for providing antenna diversity in a wireless communication system
US8644292B2 (en) 2005-08-24 2014-02-04 Qualcomm Incorporated Varied transmission time intervals for wireless communication system
US9136974B2 (en) 2005-08-30 2015-09-15 Qualcomm Incorporated Precoding and SDMA support
US8693405B2 (en) 2005-10-27 2014-04-08 Qualcomm Incorporated SDMA resource management
US8045512B2 (en) 2005-10-27 2011-10-25 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US9225416B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Varied signaling channels for a reverse link in a wireless communication system
US9144060B2 (en) 2005-10-27 2015-09-22 Qualcomm Incorporated Resource allocation for shared signaling channels
US9088384B2 (en) 2005-10-27 2015-07-21 Qualcomm Incorporated Pilot symbol transmission in wireless communication systems
US9172453B2 (en) 2005-10-27 2015-10-27 Qualcomm Incorporated Method and apparatus for pre-coding frequency division duplexing system
US8582509B2 (en) 2005-10-27 2013-11-12 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US8477684B2 (en) 2005-10-27 2013-07-02 Qualcomm Incorporated Acknowledgement of control messages in a wireless communication system
US9225488B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Shared signaling channel
US9210651B2 (en) 2005-10-27 2015-12-08 Qualcomm Incorporated Method and apparatus for bootstraping information in a communication system
US8582548B2 (en) 2005-11-18 2013-11-12 Qualcomm Incorporated Frequency division multiple access schemes for wireless communication
US8831607B2 (en) 2006-01-05 2014-09-09 Qualcomm Incorporated Reverse link other sector communication
US7512870B2 (en) * 2006-08-30 2009-03-31 Cisco Technology, Inc. Method and system for improving the performance of a trellis-based decoder
US20100031130A1 (en) * 2008-08-04 2010-02-04 Legend Silicon Corp. Forward error correction (fec) and variable length code (vlc) joint decoding
US8413031B2 (en) * 2008-12-16 2013-04-02 Lsi Corporation Methods, apparatus, and systems for updating loglikelihood ratio information in an nT implementation of a Viterbi decoder
US8290298B2 (en) * 2009-01-20 2012-10-16 Mitsubishi Electric Research Laboratories, Inc. Method for temporally editing videos
BR112013030371A2 (pt) 2011-05-27 2016-12-13 Huawei Tech Co Ltd método, aparelho e sistema de acesso de rede para processamento de sinal de fala
US9444580B2 (en) 2013-08-06 2016-09-13 OptCTS, Inc. Optimized data transfer utilizing optimized code table signaling
US9455799B2 (en) 2013-08-06 2016-09-27 OptCTS, Inc. Dynamic control of quality of service (QOS) using derived QOS measures
US10523490B2 (en) 2013-08-06 2019-12-31 Agilepq, Inc. Authentication of a subscribed code table user utilizing optimized code table signaling
US10056919B2 (en) 2014-07-02 2018-08-21 Agilepq, Inc. Data recovery utilizing optimized code table signaling
KR102375951B1 (ko) 2015-07-29 2022-03-17 삼성전자주식회사 오류 감소를 위한 디코딩 장치 및 방법
RU2619533C2 (ru) * 2015-10-27 2017-05-16 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Лексикографический декодер каскадного кода
JP2019518397A (ja) 2016-06-06 2019-06-27 アジャイルピーキュー， インコーポレイテッド データ変換システムおよび方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288478A (ja) * 1994-04-15 1995-10-31 Matsushita Electric Ind Co Ltd ビタビ復号方法およびビタビ復号化装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157130A (ja) * 1987-12-14 1989-06-20 Toshiba Corp 逐次復号法
US5537444A (en) * 1993-01-14 1996-07-16 At&T Corp. Extended list output and soft symbol output viterbi algorithms
US5550870A (en) * 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
DE19630343B4 (de) * 1996-07-26 2004-08-26 Telefonaktiebolaget L M Ericsson (Publ) Verfahren und Paket-Übertragungssystem unter Verwendung einer Fehlerkorrektur von Datenpaketen
JP3154679B2 (ja) * 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
JP3337950B2 (ja) * 1997-07-03 2002-10-28 松下電器産業株式会社 誤り訂正復号化方法及び誤り訂正復号化装置
JP3567733B2 (ja) * 1998-05-08 2004-09-22 株式会社日立製作所 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置
US6418549B1 (en) * 1998-10-30 2002-07-09 Merunetworks, Inc. Data transmission using arithmetic coding based continuous error detection
FI106416B (fi) * 1999-02-09 2001-01-31 Nokia Mobile Phones Ltd Menetelmä ja laite dekoodatun symbolisarjan luotettavuuden määrittämiseksi
JP2001177466A (ja) * 1999-12-15 2001-06-29 Nec Ic Microcomput Syst Ltd パスメトリック値計算を用いた受信チャネルの特定方法及びその方式
US6892343B2 (en) * 2000-03-27 2005-05-10 Board Of Regents Of The University Of Nebraska System and method for joint source-channel encoding, with symbol decoding and error correction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288478A (ja) * 1994-04-15 1995-10-31 Matsushita Electric Ind Co Ltd ビタビ復号方法およびビタビ復号化装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C. Nill et al., "List and Soft Symbol Output Viterbi Algorithms: Extensions and Comparisons," IEEE Trans. on Comm., Vol. 43, 1995.. *
C. Nill et al., "List and Soft Symbol Output Viterbi Algorithms: Extensions and Comparisons," IEEE Trans. on Comm., Vol. 43, 1995..*

Also Published As

Publication number Publication date
EP2169834A2 (en) 2010-03-31
AU2003263514A1 (en) 2004-05-25
KR20050061576A (ko) 2005-06-22
US7197689B2 (en) 2007-03-27
CN100557982C (zh) 2009-11-04
WO2004040771A1 (en) 2004-05-13
US20060090121A1 (en) 2006-04-27
EP2169834A3 (en) 2010-10-20
JP4701343B2 (ja) 2011-06-15
CN1695307A (zh) 2005-11-09
EP1576734A1 (en) 2005-09-21
JP2006505172A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
KR101143695B1 (ko) 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체
US5349589A (en) Generalized viterbi algorithm with tail-biting
JPH0795099A (ja) 信号処理方法
CN100517984C (zh) 用于移动通信系统的维特比/涡轮联合译码器
CN108833052B (zh) 信道极化译码路径度量值排序方法
JP5438150B2 (ja) 通信システムでの復号化のための装置及び方法
WO2006001748A2 (en) Method and apparatus for decoding of turbo encoded data in a communication system
US10651873B2 (en) Polar code successive cancellation list decoding
CN100499379C (zh) 一种卷积码译码方法
US11233532B2 (en) Information decoder for polar codes
CN109004939A (zh) 极化码译码装置和方法
CN115037315B (zh) 一种基于Polar码的多级灵活自适应SCL剪枝方法
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
US6968495B2 (en) Super high speed viterbi decoder using circularly connected 2-dimensional analog processing cell array
US6725417B2 (en) Sequential decoding apparatus and method
EP2605410B1 (en) Channel decoding method and tail biting convolutional decoder
CN107302372B (zh) 一种Viterbi译码的快速搜寻路径方法
US7159167B2 (en) Method and arrangement for enhancing search through trellis
WO2024001313A1 (zh) 译码处理方法、装置、存储介质及电子装置
US20200274557A1 (en) Method of viterbi algorithm and receiving device
JPH09135177A (ja) ビタビ復号同期判定方法および装置
WO2003052943A1 (en) Method and arrangement for enhancing search through trellis
CN113162633A (zh) 极化码的译码方法及装置、译码器、设备、存储介质
JPH1127155A (ja) ビタビ復号方法及び誤り訂正復号化装置
KR19990010380A (ko) 시퀀스의 확률 정렬을 이용한 비터비 등화기

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee