JP4701343B2 - トレリスに基づく受信器 - Google Patents

トレリスに基づく受信器 Download PDF

Info

Publication number
JP4701343B2
JP4701343B2 JP2004547848A JP2004547848A JP4701343B2 JP 4701343 B2 JP4701343 B2 JP 4701343B2 JP 2004547848 A JP2004547848 A JP 2004547848A JP 2004547848 A JP2004547848 A JP 2004547848A JP 4701343 B2 JP4701343 B2 JP 4701343B2
Authority
JP
Japan
Prior art keywords
signal
cost
node
branch
trellis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004547848A
Other languages
English (en)
Other versions
JP2006505172A (ja
Inventor
アンドリーズ、ペー.ヘクストラ
コンスタント、ペー.エム.イェー.バヘン
Original Assignee
エスティー‐エリクソン、ソシエテ、アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスティー‐エリクソン、ソシエテ、アノニム filed Critical エスティー‐エリクソン、ソシエテ、アノニム
Publication of JP2006505172A publication Critical patent/JP2006505172A/ja
Application granted granted Critical
Publication of JP4701343B2 publication Critical patent/JP4701343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3955Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using a trellis with a reduced state space complexity, e.g. M-algorithm or T-algorithm
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Description

本発明は、少なくとも1つのコード化されたブロック信号を受信する受信器に関し、この受信器はプロセッサシステムを備えている。
また、本発明は、そのような受信器に用いられるプロセッサシステムに関し、該受信器で用いられる方法、該プロセッサシステムにより実行されるプロセッサプログラムプロダクトに関する。
このような受信器は、例えば携帯電話の一部を形成し、あるいは、例えば移動体通信ネットワーク等における基地局やノードステーションの一部を形成する。上記エンコードされたブロック信号は、例えばビタビアルゴリズムによってデコードされる例えば畳み込み符号を含んでいる。ビタビアルゴリズムは、アルゴリズム的に、ラベル付けされたグラフまたはトレリスによって最も短い経路を見つけるという課題に対する解答に等しい。これは最尤(最大尤度)デコーディングに対応する。上記プロセッサシステムは、上記ブロック信号に応じて、トレリスのブランチを規定するブランチ信号を生成し、上記トレリスのノードを規定するノード信号を生成するとともに、上記ブロック信号の候補を選択するための上記トレリスの経路を規定する経路信号を生成する。この選択は、例えば、(対数)尤度(比)関数の最大値を与える候補を選択することに対応する。
従来の受信器は、Christiane NillおよびCarl−Erik Sundbergによる論文「リスト・アンド・ソフト・アウトプット・ビタビアルゴリズム:拡張および比較」((List and Soft Output Viterbi Algorithms)、通信におけるIEEE報告書、第43刊、No.2/3/4/2月/3月/4月 1995年、277頁〜287頁))から知られている。この論文は、トレリス(格子)のブランチを規定するブランチ信号(上記論文では、ブランチ信号がメトリクス(metrics)と呼ばれている)の生成および上記トレリスのノードを規定するノード信号(上記論文では、ノードが状態と呼ばれ、ノード信号が例えば累積メトリクスに対応している)の生成に加えて、ブランチ毎のコストを規定するコスト信号(上記論文において、上記コストは、特定の累積メトリクス間または特定の累積されたメトリクス間の絶対差であるΔに対応している)の生成および上記ブロック信号の候補のリストを形成するために、上記トレリスでの経路を規定する経路信号の生成を開示している。そのような候補のリストは、正しい候補を見つける機会を高める(デコーディングゲインの向上)。
周知の受信器は、特に、候補の上記リストを形成するために候補毎に多数の絶対差Δのうちの最小絶対差Δminを見つけなければならないため、不利である。この検索は、複雑であり、時間がかかるとともに、大きな記憶容量を必要とする。
本発明の目的は、特に、記憶容量をあまり必要としない前述した受信器を提供することである。
本発明の更なる目的は、特に、記憶容量をあまり必要とすることなく、そのような受信器で使用できるプロセッサシステム、そのような受信器で使用できる方法、そのようなプロセッサシステムによって実行されるプロセッサプログラムプロダクトを提供することである。
少なくとも1つのエンコードされたブロック信号を受信するための本発明による受信器は、プロセッサシステムを備えており、このプロセッサシステムは、上記ブロック信号に応じてトレリスのブランチを規定するブランチ信号を生成し、上記トレリスのノードを規定するノード信号を生成するとともに、ブランチ毎のコストを規定するコスト信号を生成し、上記ブロック信号の候補を選択するための上記トレリスの経路を規定する経路信号を生成する。ここで、上記プロセッサシステムは、一連のブランチにおけるコスト信号を組み合わせるとともに、累積されたコストと閾値とを比較して、候補の上記選択を行なう。
一連のブランチにおけるコスト信号を組み合わせかつ累積されたコストと閾値とを比較することにより、上記従来の論文と比べると、候補の上記選択が完全に別個に行なわれる。すなわち、上記論文においては、(上記トレリス内でビタビ経路を見つけることにより、第1の候補が見つけられ、また、上記トレリス内で更なる経路を見つけるとともに、最も低い最小絶対差Δminを有する多数の更なる経路を選択することにより)候補の上記リストを形成するために候補毎に最小絶対差を見つけなければならないが、本発明においては、上記更なる複数の経路を検索している間、累積されたコストが閾値を超えないおよび/または閾値と等しい限り、更なる1つの経路(一連のブランチを含む)の検索が行なわれる。コストが閾値を超えおよび/または閾値に等しくなると、上記検索が停止される。その結果、上記従来の論文の場合と同様、候補のリストを見つけることができるが、大きな記憶容量が必要なくなる(更なる経路の全てのノードに関して、また、更なる経路の全てに関して、上記最小値の検索が行なわれる。この場合、多くの信号が記憶されて処理される。上記累積は、信号を繰り返し加えて結果を記憶することを具備するだけである)。また、本発明における受信器は、あまり複雑ではなく(最小値の検索は、コストを累積しかつ累積されたコストを閾値と比較するよりも複雑である)、時間があまりかからない(更なる経路の全てに関して、上記最小値の検索が行なわれる。この場合、上記累積および比較は、時として、上記経路が完全に発見される前に経路の拒絶を受ける結果となる)。代替的に、時間があまりかからないわけではないが、上記従来の受信器と同じ程の時間を使用することが許容される場合、本発明における受信器は、大きなリストを生成し、デコーディングゲインを向上させる。
本発明における受信器の第1の実施形態において、上記プロセッサシステムは、上記累積されたコストとトレリス毎の増大する閾値とを比較する。コスト信号はブランチ信号および/またはノード信号の関数である。
上記累積コストとトレリス毎の増大する閾値とを比較することにより(コスト信号は、ブランチ信号および/またはノード信号の関数である)、第1の閾値により最も小さいリストを見つけることができ、第2の(増大された)閾値によってより大きいリストを見出すことができ、さらにこれが繰り返される。これにより、利用可能な時間および記憶容量を最適に使用できる。
本発明における受信器の第2の実施形態において、上記プロセッサシステムは、1または複数のブランチから成る第1のシリーズと少なくとも1つのノードを共有する1または複数のブランチから成る第2のシリーズとを連結させることにより、一連のブランチにおける上記コスト信号のうちの少なくとも幾つかを組み合わせる。
1または複数のブランチから成る第1のシリーズと少なくとも1つの共通のノードを有する1または複数のブランチから成る第2のとを連結させることにより、一連のブランチにおける上記コスト信号のうちの少なくとも幾つかを組み合わせることで、上記リストが連続的な組合せによって見出される。
本発明における受信器の第3の実施形態において、上記プロセッサシステムは、第1のトレリス方向に上記コスト信号を生成するとともに、第2のトレリス方向でコスト信号を組み合わせる。ここで、上記第1のトレリス方向および上記第2のトレリス方向が異なっている。
第1のトレリス方向で上記コスト信号を生成するとともに、上記第1のトレリス方向と異なる第2のトレリス方向でコスト信号を組み合わせることにより、上記リストが非常に効率的に見出される。
本発明における受信器の第4の実施形態において、上記プロセッサシステムは、1または複数のブランチから成る少なくとも3つのシリーズにおける上記コスト信号を組み合わせ、1または複数のブランチから成る第1のシリーズは、1または複数のブランチから成る第2のシリーズよりも辞書式に(lexicographically)小さく、1または複数のブランチから成る第2のシリーズは、1または複数のブランチから成る第3のシリーズよりも辞書式に小さい。
1または複数のブランチから成る少なくとも3つのシリーズにおける上記コスト信号を組み合わせ(そのため、コスト信号がシリーズ毎に組み合わされる)、1または複数のブランチから成る第1のシリーズが1または複数のブランチから成る第2のシリーズよりも辞書式に小さく、1または複数のブランチから成る第2のシリーズが1または複数のブランチから成る第3のシリーズよりも辞書式に小さくなるようにすることにより、上記リストが最も効率的に見出される。
本発明における受信器の第5の実施形態において、上記プロセッサシステムが上記候補のチェックサムを検知し、第1の部分(sub-part)がリスト削減のために使用され、第2の部分がエラー検知のために使用される。
上記候補のチェックサムを検知し、第1の部分がリスト削減のために使用され、第2の部分がエラー検知のために使用されるようにすることで、上記候補リストから正しい候補を見つける機会が高まりおよび/または上記リストが更に低減される。
本発明における受信器の第6の実施形態において、上記プロセッサシステムは、リスト削減基準を満たす候補がゼロの場合にはデータの再送信を要求し或いはオーディオ/ビデオ動作を命令し、リスト削減基準を満たす候補が1つの場合にはその候補を選択し、リスト削減基準を満たす候補が2つ以上ある場合にはコストが最も低い候補を選択し、上記プロセッサシステムは、エラー検知基準により選択された候補の試験を行なう。
リスト削減基準を満たす候補がゼロの場合にはデータの再送信を要求し或いはオーディオ/ビデオ動作(例えば隠蔽動作のようなオーディオ動作および/またはビデオ動作)を命令し、リスト削減基準を満たす候補が1つの場合にはその候補を選択し、リスト削減基準を満たす候補が2つ以上ある場合にはコストが最も低い候補を選択し、上記プロセッサシステムがエラー検知基準により選択された候補の試験を行なうことにより、上記リスト削減と上記エラー検知とが最適な態様で組み合わされる。
本発明におけるプロセッサシステムの実施形態、本発明における方法の実施形態、本発明におけるプロセッサプログラムプロダクトの実施形態は、本発明における受信器の実施形態に対応している。
本発明は、特に、候補毎に最小絶対差を見つけることにより(すなわち、上記トレリス内で更なる経路を見つけるとともに、最も低い最小絶対差Δminを有する多数の更なる経路を選択することにより)リストを構成することが大きな記憶容量を必要とする間接的な構成であるという見識に基づいており、また、特に、上記リストが更に直接的に構成されなければならないという基本的な考えに基づいている。
本発明は、特に記憶容量をあまり必要としない受信器を提供するという課題を解決し、(累積されたコストを閾値と比較することにより)上記リストの上記直接的な構成が更に制御されるという点で特に有利である。
本発明のこれらの態様および他の態様は以下に説明する実施形態から明らかであり、これらの実施形態を参照しながら上記態様について説明する。
図1に示される本発明による受信器1、例えば携帯電話または移動体通信ネットワークにおける基地局やノードステーション等は、1つのプロセッサ3(1または複数のプロセッサおよび1または複数のメモリ(図示せず)等を含む)と専用のハードウェア4とを備えたプロセッサシステム2を備えている。上記プロセッサ3は、データをやりとりするためのデータカップリング14および制御目的の制御カップリング15を介して、上記専用のハードウェア4に対して結合されている。受信器1の入力部5は、エンコードされたブロック信号を受信するための例えばアンテナ等(図示せず)に結合されている。また、この入力部5は、例えばエンコードされたブロック信号等を増幅しおよび/または復調しおよび/またはフィルタ処理しおよび/または均等化しおよび/またはビット検知するといったように上記エンコードされたブロック信号を調整する(interfacing)ためのインタフェース6の入力部に対して結合されている。インタフェース6は、制御目的のための制御カップリング12を介して上記プロセッサ3に結合されている。インタフェース6の出力部は、データカップリング7を介して、上記エンコードされたブロック信号を記憶するためのバッファ8の入力部に結合されている。バッファ8は、記憶されエンコードされたブロック信号が、例えばデコード処理等、処理され得るように、制御目的のための制御カップリング13およびデータのやりとりのためのデータカップリング14を介してプロセッサ3に結合されている。バッファ8の出力部は、例えば逆多重化しおよび/またはD/A変換するなどといったように上記処理された信号を調整するためのインタフェース10の入力部にデータカップリング9を介して結合されている。インタフェース10は、制御目的のための制御カップリング16を介して上記プロセッサ3に結合されている。インタフェース10の出力部は受信器1の出力部11に結合されており、さらに、この出力部11は、例えばマンマシンインタフェース、即ちMMI等(図示せず)に対して結合されている。
図2に示されるトレリス(格子)18は、8個の第1のノード(または状態)20〜27と、5個の第2のノード(または状態)30〜34と、5個の第3のノード(または状態)40〜44と、4個の第3のノード(または状態)50〜53とを備えている。ノード20は時間単位0に位置しており、ノード21,30は時間単位1に位置しており、ノード22,40,31,50は時間単位2に位置しており、ノード23,41,32,51は時間単位3に位置しており、ノード24,42,33,52は時間単位4に位置しており、ノード25,43,34,53は時間単位5に位置しており、ノード26,44は時間単位6に位置しており、ノード27は時間単位7に位置している。ノード20と30との間、ノード20と21との間、ノード21と31との間、ノード21と22との間、ノード22と32との間、ノード22と23との間、ノード23と33との間、ノード23と24との間、ノード24と34との間、ノード24と25との間、ノード25と26との間、ノード26と27との間、ノード23と40との間、ノード23と33との間、ノード24と41との間、ノード24と34との間、ノード25と42との間、ノード26と43との間、ノード27と44との間、ノード40と30との間、ノード40と32との間、ノード41と31との間、ノード41と50との間、ノード41と33との間、ノード42と32との間、ノード42と51との間、ノード42と34との間、ノード43と33との間、ノード43と52との間、ノード44と34との間、ノード44と53との間、ノード30と50との間、ノード31と51との間、ノード32と52との間、ノード33と53との間、ノード50と51との間、ノード51と52との間、ノード52と53との間にはブランチ(枝)を見出すことができる。これは、G(D)=[1+D,1+D,1+D+D]の(3,1,2)コードにおけるトレリスであって、情報シーケンスの長さL=5であり、0〜(L+m)のラベルが付けられた(L+m+1)個の時間単位を含んでいる(この実施例においては、m=2)。
受信器1およびプロセッサシステム2は以下のように機能する。入力部5に到達するエンコードされたブロック信号は、インタフェース6で調整された後、バッファ8内に記憶される。上記エンコードされたブロック信号は、例えばビタビアルゴリズムによってデコードされる例えば畳み込み符号を含んでいる。プロセッサシステム2は、各ブロック信号に基づいて、トレリス18のブランチを規定するブランチ信号を生成するとともに、上記トレリス18のノードを規定するノード信号を生成し、その後、上記ブロック信号の候補を選択するための上記トレリス18の経路を規定する経路信号を生成する。そのため、各ブロック信号毎に、トレリスが生成されるとともに、プロセッサシステム2によって実行するビタビアルゴリズムが上記ブロック信号の候補を示す経路を規定する。ビタビアルゴリズムは、ラベル付けされたグラフまたはトレリスによって最も短い経路を見つけるという課題に対する解答に等価である。これは最尤(最大尤度)デコーディングに匹敵する。上記候補の上記選択は、例えば(対数)尤度(比)関数の最大値を与える候補を選択することに匹敵する。
Shu LinおよびDaniel J. Costello Jr.による文献「エラーコントロールコーディング」(Error Control Coding)−「原理および用途」((Fundamentals and Applications)(プレンティス・ホール社、エングルウッド クリフス、ニュージャージー州07632、1983、ISBN0−13−283796−X、特に10章および11章))に詳しく記載されているように、ビタビアルゴリズムは、時間単位j=mで始まり、各ノードに入るブランチのためのブランチ信号(尤度関数)を計算し、ブランチ信号とノード信号との最大の組み合わせを有するブランチ(生き残り)を記憶し、その後、jを1だけ増加させ、各ノードに入るブランチに関して、そのノードに入るブランチ信号を前の時間単位における接続ノードのノード信号に対して加えることにより、ブランチ信号とノード信号との組み合わせ(対数尤度関数)を計算し、ブランチ信号とノード信号との最大の組み合わせを有する経路を各ノード毎に記憶し(生き残り)、他の全ての経路を排除し、その後、j<L+mである限りにおいて、jを再び1だけ増加させ、これを繰り返し、j<L+mでない場合にはビタビアルゴリズムを終了させる。
最後の生き残りが最大尤度経路である。しかしながら、この方法で見つけられた候補が最も有望な候補であるが、必ずしも正しい候補であるわけではない。正しい候補を見つける機会を高めるため、Christiane NillおよびCarl−Erik Sundbergによる論文「リスト・アンド・ソフト・アウトプット・ビタビアルゴリズム:拡張および比較」(通信におけるIEEE報告書、第43刊、No.2/3/4/2月/3月/4月 1995年、277頁〜287頁)は、トレリスのブランチを規定するブランチ信号(上記論文では、ブランチ信号がメトリクスと呼ばれている)の生成および上記トレリスのノードを規定するノード信号(上記論文では、ノードは状態と呼ばれ、ノード信号が例えば累積メトリクスに対応している)の生成に加えて、ブランチ毎のコストを規定するコスト信号(上記論文において、上記コストは、特定の累積メトリクス間または特定の累積されたメトリクス間の絶対差であるΔに対応している)の生成および上記ブロック信号の候補のリストを選択することを目的とした上記トレリスでの経路を規定する経路信号の生成を開示している。そのような候補のリスト(ビタビ生き残りおよび幾つかの他の有望な候補を含む)は、正しい候補を見つける(デコーディングゲインの改善の)機会を高める。
上記論文において、Sundbergは、i番目(i=1,2,3,...,L)の最も尤度の高い候補を連続的に生成するリストビタビアルゴリズム(LVA)を提示している。最初に、i=1の最も有望な候補が生成される。この候補はビタビ経路または最尤経路に対応している。その後、ビタビ経路上のどのノードが最小絶対値Δを有しているかをビタビ経路に沿って検索することにより、2番目に最も尤度の高い経路(i=2)が生成される。このΔはビタビ経路からの軌跡に対応しており、この軌跡上にわたるブランチ信号の合計は、ビタビ経路の対応する部分からの差が最小である。次に、2番目に最も高い(対数)尤度(ブランチ信号の合計)を与えた経路に沿って最小Δを見つけることにより、(減少する順番で記憶される場合)ブランチ信号の合計が3番目に最も高い(対数)尤度(ブランチ信号の合計)値を与える候補(経路)が検索され、これを繰り返す。
したがって、上記論文においては、候補の上記リストを生成するために候補毎に多数の絶対差Δのうちの最小絶対差Δminを見つけなければならない。この検索は、複雑であり、時間がかかるとともに、大きな記憶容量を必要とし、また、これは、生成される候補の数に比例して増大する可能性がある。
本発明によれば、少なくとも1つのエンコードされたブロック信号を受けるための受信器1は、上記ブロック信号に基づいて、
− トレリスのブランチを規定するブランチ信号と、上記トレリスのノードを規定するノード信号と、ブランチ毎のコストを規定するコスト信号と、上記ブロック信号の候補を選択するための上記トレリスの経路を規定する経路信号とを生成し、
− 複数の一連のブランチにおけるコスト信号を組み合わせるとともに、候補の上記選択のために累積されたコストと閾値とを比較する、
ためのプロセッサシステム2を備えている。
複数の一連のブランチにおけるコスト信号を組み合わせかつ累積されたコストと閾値とを比較することにより、上記従来の論文と比べると、候補の上記選択が完全に別個に行なわれる。すなわち、上記更なる複数の経路を検索している間、累積されたコストが閾値を超えないおよび/または閾値と等しい限り、更なる1つの経路(一連のブランチを含む)の検索が行なわれる。コストが閾値を超えおよび/または閾値に等しくなると、上記検索が停止され、1または複数の更なる経路の検索が開始される。その結果、従来の論文の場合と同様、候補のリストを見つけることができるが、大きな記憶容量が必要なくなる。
実際には、ブランチ信号およびノード信号のための尤度表示を使用して、ビタビアルゴリズムの一部として計算されるノード信号とブランチ信号との組み合わせおよび本発明における累積されたコストとコスト信号との組み合わせが実際上において和算(乗算ほど計算が複雑ではない)となるようにするのが有利である。しかしながら、当業者であれば分かるように、上記組み合わせおよび累積が実際には積となるように、対数尤度の代わりに尤度を使用することにより、本発明およびビタビアルゴリズムを実施することもできる。
更に詳細には、本発明において、ブランチ信号はブランチメトリクス(例えば、ブランチラベルと受けたチャンネル出力値との間のユークリッド距離の合計)であり、また、ノード信号は、ノードの経路メトリクスまたはビタビアルゴリズムにおける状態メトリクスと通常呼ばれているものである。更に、ブランチ毎のコスト信号は、例えば、上記論文に記載された絶対Δに対応している。これらのΔは、通常、加算―比較―選択操作においてはビタビアルゴリズムの一部として計算されるが、一般に記憶されない。本発明においては、これらのΔを記憶する必要がない。しかしながら、これらのΔのために必要な記憶容量は非常に限られており、その上、上記論文における場合とは異なり、この記憶容量は、エンコードされたブロック信号の選択されるべき一般的な候補数が増大(例えば数百以上まで)しても増えない。「一般的な」候補数は、アルゴリズムの結果であり、入力パラメータではない。所与のノードに入る全てのブランチ(図2においては、ノード24に入るノード23と24との間のブランチおよびノード41,24間のブランチの両方)の例えばバイナリ符号(例えばビット)であるメッセージ符号を用いると、その1つは、ノード信号(ノード41またはノード24のノード信号)とブランチ信号との最大合計を有する。我々は、これをそのノードのための生き残りブランチと呼ぶ。上記最大が固有のものでない場合、入ってくるブランチの中で任意の選択が行なわれる。
生き残りブランチであるブランチにおけるブランチ毎のコストは、ゼロとなるように定められる。生き残りブランチではないブランチにおけるブランチ毎のコストは、ブランチが終端するノード(例えばノード24)のΔとなるように定められる。トレリスの開始ノード(例えばノード20)からトレリスの最終ノード(例えばノード27)までの任意の経路を一連のブランチ(ブランチの1つのシリーズ)と見なすことができ、また、そのような経路のコストは、ブランチ毎のコストのその経路上の全てのブランチにわたる合計(和算)として規定される。このように規定された経路Pのコストは、ブランチ信号のビタビ(最尤)経路の全てのブランチにわたる合計と経路Pの全てのブランチのブランチ信号にわたる合計との差に等しい。したがって、経路のコストは、全ての経路にわたる最大(対数)尤度に対するその経路の対数尤度の低下を定量化する。結果として、ブランチ毎のコストの合計(累積)と上限(閾値)との比較により、関連する経路がビタビ経路の(対数)尤度よりも設定限界(閾値)を超えた分だけ低くない(対数)尤度を有しているかどうかに関する情報が直接に得られる。上記論文の手法を越える利点は、本発明において、経路Pがデコードされたリスト内にあるか否かの決定が、P以外の経路の(対数)尤度に依存しないという点であり、これにより、本発明が(計算において)さほど複雑にならない。
トレリス内の全ての経路の設定は、トレリスの最終ノードをそのルートとするツリーとして順序付けることができる。ブランチ毎のコストの合計が最大でも閾値である全ての経路の設定は、このツリーのサブツリーである。例えば図2において、トレリスの最終ノード(ノード27)からノード44まで、ノード53まで、ノード33までの一連のブランチは、所与の閾値を超えるブランチ毎のコストの合計を有しており、その後、上記ノード(ノード27,44,53,33)を通る一連のブランチで始まるトレリスの最終ノードからトレリスの開始ノードまでの全ての経路もまた、上記閾値を越える。これは、任意の更なるブランチが負でないコスト値を有しているからである。このように、たった4つのノード(ノード27,44,53,33)に関して計算を行なうことにより、多くの経路が除外され、多くの計算を省くことができる。
第1のサポート設計:利用可能な時間および記憶容量は、上記累積コストとトレリス毎の増大する閾値とを比較することにより随意的に使用される(コスト信号は、ブランチ信号および/またはノード信号の関数である)。すなわち、第1の閾値により最も小さいリストを見つけることができ、第2の(増大された)閾値により大きいリストを見出すことができ、第3の(更に増大された)閾値により更に大きいリストを見出すことができる、などと続く。
エンコードされたブロック信号が例えば所定の時間間隔で受信される場合には、この発明の主題である技術における処理を行なうため、所定量の処理時間をエンコードされたブロック信号毎に利用することができる。一般に、所定の閾値において生成される候補ブロック信号の数は、(無線)受信の質(受信の質が低いと、候補が多い)等に依存するランダムな変数である。したがって、一般に、所定の閾値に対して実行されるべき計算数もランダムな変数であり、これは一般に閾値の急な増加関数である。小さな閾値を用いて候補の選択を開始することにより、所定の計算時間は、高い確度をもって、この選択手続きを完了するのに十分足りる。計算時間が終了するまで大きな閾値を連続的に試すことにより、利用できる計算時間内で実現可能な最も大きい候補のセットを選択することができる。生成できるリストが長くなればなるほど、選択を行なうことができる候補−エンコードされたブロック信号が多くなり、誤りがない候補が存在する機会が多くなる。
第2のサポート設計:連続的な組み合わせ技術によれば、全てのデータを効率的に同時に利用することができる完全なリストが見出され/構成される。これは、1または複数のブランチから成る第1のシリーズと少なくとも1つの共通のノードを有する1または複数のブランチから成る第2のシリーズとを結びつけることにより、複数の一連のブランチにおける上記コスト信号のうちの少なくとも幾つかを組み合わせることで行なわれる。
トレリスは例えば複数のセクションに分割される。最初に、トレリス内に存在する段階の数と同じ数のセクションが存在する(図2において、段階は、時間単位0のノードと時間単位1のノードとの間、時間単位1のノードと時間単位2のノードとの間、時間単位2のノードと時間単位3のノードとの間、時間単位3のノードと時間単位4のノードとの間、時間単位4のノードと時間単位5のノードとの間、時間単位5のノードと時間単位6のノードとの間、時間単位6のノードと時間単位7のノードとの間にある多くのブランチから成る:7つのセクション)。各セクション毎に、許容されるブランチの組がそのコストと共に記憶される。ブランチは、そのブランチ信号が多くとも閾値である場合に許容される(閾値の減少が1または複数の方向でのビタビ処理から利用できる他の知識に依存している場合、閾値が減少する可能性がある)。全てのノードのうち、生き残りブランチは、ブランチ毎のコストがゼロであり、許容されると規定される。全てのノードのうち、生き残りブランチではないブランチは、ブランチ毎のコストが多くても閾値である場合にだけ許容される。これにより初期化ステップが終了する。次に、時間的に隣り合う一対のセクションが選択される。好ましい実施形態において、ブランチの数が少ないセクション対、または、1つのセクションからのブランチと他のセクションからの接続ブランチとの組み合わせ数が小さい(計算の複雑度が低い)セクション対が最初に選択される。ここで、2つの元のセクションが、許容された一連の(長さが2の)ブランチの組み合わせセクションに取って代えられる。ここで、一連のブランチ(シリーズ)が許容され(ブランチが関係のあるシーケンスを形成する場合)、シリーズにわたるブランチ毎のコストの累積は(減少された)閾値以下である。
この連続組み合わせ技術は、2つの隣り合うセクションを新たなセクションによって組み合わせ続ける。この場合、隣り合うセクションから成る対が選定される順番は、「左から右」または「右から左」だけではなく、セクションを組み合わせて記憶するという計算の複雑度を最小限におさえるために進行中に最適化されても良い。他の手法は、例えば、時間単位の対においてセクションを最初に組み合わせることであっても良い(単位時間0におけるノードと単位時間1におけるノードとの間にあるブランチのセクションと、単位時間1におけるノードと単位時間2におけるノードとの間にあるブランチのセクションとを組み合わせ、同様に、単位時間2におけるノードと単位時間3におけるノードとの間にあるブランチのセクションと、単位時間3におけるノードと単位時間4におけるノードとの間にあるブランチのセクションとを組み合わせ、同様に、単位時間4におけるノードと単位時間5におけるノードとの間にあるブランチのセクションと、単位時間5におけるノードと単位時間6におけるノードとの間にあるブランチのセクションとを組み合わせる)。次に、最大で4つのブランチから成るシリーズを含むセクションを形成する(単位時間0におけるノードと単位時間2におけるノードとの間にあるブランチのセクションと、単位時間2におけるノードと単位時間4におけるノードとの間にあるブランチのセクションとを組み合わせ、同様に、単位時間4におけるノードと単位時間6におけるノードとの間にあるブランチのセクションと、単位時間6におけるノードと単位時間7におけるノードとの間にあるブランチのセクションとを組み合わせる)などと続き、(最後に、単位時間0におけるノードと単位時間4におけるノードとの間にあるブランチのセクションと、単位時間4におけるノードと単位時間7におけるノードとの間にあるブランチのセクションとを組み合わせる)。最終的に、トレリス全体の範囲にわたるセクションが得られ、これにより、エンコードされたブロック信号の候補の組が与えられる。
第3のサポート設計:第1のトレリス方向で上記コスト信号を生成しかつ第1のトレリス方向と異なる第2のトレリス方向でコスト信号を組み合わせることにより1つのリストを非常に効率的に見つけることができる。
トレリスの最終ノード(ノード27)からノード44まで、ノード53まで、ノード33までの一連のブランチで始まる経路に関して前述したことに加え、ビタビ処理およびΔの生成がトレリスの開始ノード(ノード20)からトレリスの最終ノード(ノード27)へと進行することを前提とする。したがって、例えば、ノード33のΔは、時間単位0と時間単位4との間にあるトレリスの一部における処理された情報に関する情報を含んでいる。まさにこの時間範囲こそが、トレリスの最終ノード(ノード27)から始まってノード44、ノード53、ノード33に至るトレリス経路の延長を考慮する。例えば、ノード33のΔは、ノード33の生き残りブランチ(例えばノード41に向かうブランチ)を進める更なるコストまたはノード33から生き残りでないブランチ(例えばノード23)を進める更なるコストに関する情報を与える。
第4のサポート設計:1または複数のブランチから成る少なくとも3つのシリーズにおける上記コスト信号を組み合わせることにより最も効率的に1つのリストを見つけることができる。この場合、1または複数のブランチから成る第1のシリーズは、1または複数のブランチから成る第2のシリーズよりも辞書式に(lexicographically)小さく、1または複数のブランチから成る第2のシリーズは、1または複数のブランチから成る第3のシリーズよりも辞書式に小さい。
ブランチ毎のコストの合計がバックトラッキング処理(backtracking procedure)または縦型ツリー探索(depth-first tree search)と呼ばれるものによって特定される全ての経路を選択すると、例えば横型ツリー探索と比べて、必要な記憶容量が少なくて済む。バックトラッキング処理は、トレリスの最終ノードで終端する全てのトレリス経路の前述したツリーにわたって探索する。この場合、トレリス経路は一連のブランチであると見なされる。バックトラッキング処理は、ブランチの特定のシリーズが設定閾値を超えるブランチ毎のコスト信号の合計を有している場合において、トレリスの最終ノードで始まるだけでなくトレリスの開始ノードで終端する経路へ向かうブランチの上記特定のシリーズの全ての延長が、少なくとも大きいコスト信号の累積(合計)を有していなければならず、したがって閾値を超え、その結果、これらの経路がエンコードされたブロック信号の候補になり得ないという事実を利用する。一方で、また、バックトラッキング処理がブランチの短いシリーズを使用する場合には、バックトラッキング処理は、特定の場合として全てのトレリスの範囲にわたる経路を含む一連のブランチの順序付けを必要とする。バックトラッキングにおける想定される順序付けは辞書式の順序付けである。この順序付けの名前は、辞書で使用されるものに類似しているという1つの事実を思い出させる。一実施例において、1つのブランチのシリーズ(一連のブランチ)は、第1の一連の以下のメッセージビット010001によりトレリスの最終ノードから始まるように記載される。このことは、特に、エンコーダ内でシフトされた最後から2番目のビットが「1」でありかつエンコーダ内でシフトされた最後のビットが「0」であったことを意味している。他のブランチのシリーズは、第2の一連の以下のメッセージビット01010000によって表わされる。「0」がアルファベット文字の文字「a」と見なされかつ「1」がアルファベット文字の「b」と見なされる場合、第1の一連のメッセージ符号は、辞書においては、第2の一連のメッセージ符号の前にくる(なぜなら、両方の一連のメッセージ符号(メッセージ符号のシーケンス)の最初の3つの文字が同じであり、第2の一連のメッセージ符号の4番目の文字がアルファベットにおいては後に位置しているからである)。同様に、一連のメッセージ符号0100010001は、辞書においては、第1のシーケンスよりも後にくる。これは、一連のメッセージ符号0100010001がその位置の全てにおいて第1のシーケンスと一致しかつ長いからである。「前述したように辞書内で後にくる」という特性は、「辞書式に大きい(lexicographically larger)」ことに相当する。このように、バックトラッキング処理は、最初に、一連のメッセージ符号0として表わされるたった1つのブランチのシーケンスのコスト信号を評価する。たった1つのブランチのシーケンスのコストは、トレリスの最終ノードの0−メッセージ符号ブランチが生き残りブランチであるか否かに応じて、ゼロまたはトレリスの最終ノードのΔである。それが生き残りブランチであり、それがゼロコストを有している場合、それは任意の(おそらくプラスの)閾値よりも常に小さい。その後、アルリズムは「0」を用いて経路を延ばし、これにより、00が生じる。ここで、この2番目の「0」が生き残りブランチではなくコストΔを有し、それにより、この点まで累積されたコストが0+Δ=Δとなっていると仮定し、また、これが閾値を超えていると仮定する。この時、「00」で始まるトレリスの最終ノードからの全ての経路は、選択されたブロック信号の候補を与えることができない。なぜなら、これらのコストがΔと同じ大きさか或いはそれよりも大きいからである。ここで、アルゴリズムは、経路0に向かって1ビット後側に行く(「バックトラッキング」)とともに、「1」を用いてこの経路を延ばし(アルゴリズムは、それが既に0−延長にアクセスした(visited)ことを記憶する)、これにより、01が生じる。その後、アルゴリズムは、これらの2つのブランチにおけるコスト信号の合計を計算する、などと続く。この非常に小さな実施例においては、これまでアクセスされた一連のブランチ0,00,01が辞書式に増大する一連のブランチのシーケンス(メッセージ符号)であることは既に明らかである。
一連のブランチを辞書式に増大する順番でアクセスする代わりに、辞書式に減少する順番を使用しても、前述した処理と同様の処理が可能である。
本発明の主題である技術においては、バックトラッキング処理が探索する第1の経路をビタビ経路とすることができる。前述したようにブランチが一連のメッセージビットとして表わされないが一連の文字として表わされると仮定する。この場合、文字「X」は、ブランチが生き残りブランチであったことを示し、文字「Y」は、ブランチが生き残りブランチでなかったことを示している。その結果、順序付けを規定するために使用される一連の「X」/「Y」文字を見出すことができる。ビタビ経路は、辞書式に最も小さい一連の文字XXXXXXXXX......XXXXに対応している。この経路は、ゼロコストを有しており、それが任意の(おそらくプラスの)閾値においてエンコードされたブロック信号の有効な候補であるという意味では「許容されたもの」である。この辞書式の順序付けを使用すると、前述したと同様の実施例を与えることができる。
一実施形態においては、文字「X」または「Y」等を実際に生成する必要がなく、これは、一連のブランチが検索される順序を説明するための説明的理由のために与えられただけである。
第5のサポート設計:正しい候補を上記候補リストから見つけることができる機会を高めることができおよび/または上記候補内に含まれるチェックサムを検知することにより上記リストを更に減らすことができる。この場合、第1の部分がリスト減少のために使用され、第2の部分がエラー検知のために使用される。
畳込みコード等のエラー補正コードを用いてエンコードされるメッセージ符号のブロックは、チェックサム、例えば巡回冗長検査(CRC)を含んでいても良い。この場合、そのようなCRCは、畳込みコードのデコーダ、例えばビタビデコーダのデコーディングエラーを検知しおよび/または補正するべく組み込まれる。トレリスに基づく受信器がエンコードされたブロック信号の複数の候補をそのコスト信号と共に生成する場合には、経路信号のメッセージ部分が経路信号のチェックサム部分と一致しない全ての候補を排除することにより、上記複数の候補の中から正しい候補を特定する可能性を高めることができる。候補を排除するために(すなわち、リストを減らすために)全てのチェックサム符号の正確さの検査が行なわれない場合には、最初に意図したようにエラー検知および/またはエラー補正のために残りのチェックサム符号を使用することができる。一実施形態においては、1つの候補のために(多くの)チェックサム符号がメッセージ符号と一致しているかどうかの検査が行なわれても良い。一致しない場合には、記憶容量を節約するために上記候補を記憶する必要がない。
第6のサポート設計:リスト減少基準を満たす候補がゼロの場合にはデータの再送信を要求し或いはオーディオ/ビデオ動作(例えば不正確にデコードされ或いはデコードされなかったブロック信号等から生じるオーディオ/ビデオ信号を隠すための隠蔽動作などのオーディオ動作/ビデオ動作)を命令することにより、リスト減少基準を満たす候補が1つの場合にはこの候補を選択することにより、リスト減少基準を満たす候補が2つ以上ある場合にはコストが最も低い候補を選択する(この場合、上記プロセッサシステムが選択された候補をエラー検知基準により検査する)ことにより、上記リスト減少および上記エラー検知を最適な形態に組み合わせることができる。
チェックサム(チェックサムの一部)が満たされないブロック信号を排除することによりエンコードされたブロック信号の複数の候補が減少された後、候補が依然としてゼロの場合には、これが有用な情報を与える場合がある。データ用途の場合、動作は、一般に、再送信を要求することであっても良く、あるいは、例えば1つのディスクから再び関連する部分を読み取ることであっても良い。オーディオおよび/またはビデオ用途の場合、遅延の制約が情報の再送信を禁止する可能性があり、エラー隠蔽動作および回復動作を行なうことが好ましい。リスト減少後に複数の候補が残存する場合、コスト信号が低い((対数)尤度が高い)候補が正しい候補である可能性は、コスト信号が高い((対数)尤度が低い)候補が正しい候補である可能性よりも大きい。一実施形態においては、記憶容量を節約するため、1つの候補に関して(多くの)チェックサム符号がメッセージ符号と一致しているかどうかを検査し、一致していない場合には上記候補を記憶しないようにするだけではなく、この候補に関して、コスト信号の累積が、チェックサム(チェックサムの一部)とメッセージの残りとが一致するこれまで監視してきた任意の候補のコスト信号の最小の累積よりも小さいかどうかを検査しても良い。
上記第1のサポート設計は、一連のブランチにおけるコスト信号の上記組み合わせと、累積されたコストと閾値との上記比較とを支援し/向上させる。上記第2のサポート設計は、上記組み合わせおよび上記比較を支援し/向上させ、および/または、上記第1のサポート設計を支援し/向上させる。上記第3のサポート設計は、上記組み合わせおよび上記比較を支援し/向上させ、および/または、上記第1のサポート設計を支援し/向上させ、および/または、上記第2のサポート設計を支援し/向上させる。上記第4のサポート設計は、通常、上記第3のサポート設計を支援し/向上させるが、上記組み合わせおよび上記比較の支援/向上、および/または、上記第1のサポート設計の支援/向上、および/または、上記第2のサポート設計の支援/向上も排除されない。上記第5のサポート設計は、上記組み合わせおよび上記比較を支援し/向上させ、および/または、上記第1のサポート設計を支援し/向上させ、および/または、上記第2のサポート設計を支援し/向上させ、および/または、上記第3のサポート設計を支援し/向上させ、および/または、上記第4のサポート設計を支援し/向上させる。上記第6のサポート設計は、通常、上記第5のサポート設計を支援し/向上させる。
また、本発明は、メッセージ符号および/またはエンコードされた符号がバイナリ(二進数)でない場合にも適用できる。この場合、トレリスは、ノードに3つ以上のブランチが入ってくる可能性があるという意味ではバイナリ(二進数)とならない。バイナリのトレリスにおいては、最大で2つのブランチが入ってくると、ビタビアルゴリズムがノード信号およびブランチ信号の合計を生成する場合、これらの2つの合計の差がたった1つである(Δはこれらの差の絶対値である)。バイナリでないトレリスにおいては、3つ以上の上記合計が存在し、したがって、ノード毎に複数のΔを生成できる。各Δは一対のブランチに帰属する。所定の1つのノードの場合、ビタビアルゴリズムは、所定のノードに入ってくるブランチの上記合計の最大値を選択する。合計の最大値を有するノードに入ってくるブランチは、生き残りブランチと呼ばれる。任意のノードに入ってくる生き残りブランチのブランチ毎のコストが(バイナリの場合のように)ゼロとなるように規定されても良い。生き残りブランチではないブランチのブランチ毎のコストは、そのブランチ自体および生き残りブランチによって形成される一対のブランチの前述したΔとして規定されても良い。
(ブランチ)コスト信号はブランチ毎のコストを規定する。代替的に、ノード毎のコストを規定する(ノード)コスト信号を定めて使用することもできる。ブランチは2つのノードによって決定され、そのため、(ブランチ)コスト信号および(ノード)コスト信号を常に互いに変換することができる。しかしながら、本発明においては、一連のブランチに関して行なわれるコスト信号の組み合わせおよび累積されたコストと閾値との比較に起因して、(ブランチ)コスト信号を使用することがより便利である。
例えば本発明を記憶用途で適用する場合には、時間単位の代わりに、空間軸等の他の軸を使用して単位を規定することができる。本発明を記憶用途に適用する場合、本発明における受信器はデコーダに対応する。一般に、デコーダは、本発明における受信器が少なくとも部分的にデコードされたデータを生成する際に、デコードされたデータを生成する。
本発明は、特に、候補毎に最小の絶対差を見つけることにより(すなわち、上記トレリス内で更なる経路を見つけるとともに、最も低い最小絶対差Δminを有する多数の更なる経路を選択することにより)リストを構成することが大きな記憶容量を必要とする間接的な構成であるという見識に基づいており、また、特に、上記リストが更に直接的に構成されなければならないという基本的な考えに基づいている。
本発明は、特に記憶容量をあまり必要としない受信器を提供するという課題を解決し、上記リストの上記直接的な構成が(累積されたコストを閾値と比較することにより)更に制御されるという点で特に有利である。
例えば「受信するための」や「生成するための」における「ための(for)」という表現は、他の機能も同時に或いは非同時に行なわれることを排除しない。表現「Yに結合された(coupled to)X」、「XとYとの間のカップリング(coupling)」、「XとYとをカップリング/結合する」等は、XとYとの間に要素Zあることを排除しない。表現「PがQを備えている(含む)(comprises)」や「Qを備える(含む)P」等は、同様に要素Rが設けられる/含まれることを排除しない。用語「1つ(a,an)」は、複数存在する可能性を排除しない。
本発明におけるプロセッサシステムを備えた本発明における受信器のブロック図を示している。 本発明における受信器および本発明におけるプロセッサシステムにおけるプロセスを明確にするためのトレリスであって、本発明における方法のステップおよび本発明におけるプロセッサプログラムプロダクトの機能を明らかにするためのトレリスを示している。

Claims (9)

  1. 少なくとも1つのエンコードされたブロック信号を受信するとともに、プロセッサシステム(2)を備えている受信器(1)であって、
    前記プロセッサシステムは、前記ブロック信号に応じて、トレリス(18)のブランチを規定するブランチ信号を生成し、前記トレリスのノードを規定するノード信号を生成、前記ブランチ毎のコストを規定するコスト信号を生成し、前記トレリス(18)の経路を規定する経路信号を生成し、前記ブロック信号の候補を選択するとともに、
    この候補の選択は、連続的に大きくなる閾値に対して、
    一連のブランチのコスト信号を累積して、累積されたコストを取得し、前記コスト信号はブランチ信号及び/又はノード信号の関数であり、
    ・前記累積されたコストを、前記閾値と比較し、
    前記累積されたコストが前記閾値を超えない限り、候補を検索する、
    ことによる、候補の連続リストの生成を、備えている、
    ことを特徴とする受信器。
  2. 前記プロセッサシステムは、1または複数のブランチから成る第1のシリーズと少なくとも1つの共通のノードを有する1または複数のブランチから成る第2のシリーズとを結びつけることにより、前記一連のブランチにおける前記コスト信号のうちの少なくとも幾つかを組み合わせることを特徴とする請求項1に記載の受信器。
  3. 前記プロセッサシステムは、第1のトレリス方向で前記コスト信号を生成するとともに、第2のトレリス方向でコスト信号を組み合わせ、前記第1のトレリス方向および前記第2のトレリス方向が相違していることを特徴とする請求項1に記載の受信器。
  4. 前記プロセッサシステムは、1または複数のブランチから成る少なくとも3つのシリーズにおける前記コスト信号を組み合わせ、1または複数のブランチから成る第1のシリーズは、1または複数のブランチから成る第2のシリーズよりも辞書式に小さく、1または複数のブランチから成る第2のシリーズは、1または複数のブランチから成る第3のシリーズよりも辞書式に小さいことを特徴とする請求項3に記載の受信器。
  5. 前記プロセッサシステムが、前記候補のチェックサムを検知し、前記経路信号のメッセージ部が前記経路信号の前記チェックサムの第1の部分と一致しないすべての候補を排除し、前記チェックサムの第2の部分をエラー検知のために使用する、ことを特徴とする請求項1に記載の受信器。
  6. 前記プロセッサシステムは、
    排除した後に残っている候補がゼロの場合には、データの再送信を要求し、或いは、オーディオ/ビデオ動作を命令し、
    排除した後に残っている候補が1つの場合には、この候補を選択し、
    排除した後に残っている候補が2つ以上ある場合には、前記コストが最も低い候補を選択するとともに、
    前記プロセッサシステムは、エラー検知基準により選択された候補の試験を行なうことを特徴とする請求項5に記載の受信器。
  7. 少なくとも1つのエンコードされたブロック信号を受信するとともにプロセッサシステムを備えている受信器内で用いるプロセッサシステム(2)であって、
    該プロセッサシステムは、前記ブロック信号に応じて、トレリス(18)のブランチを規定するブランチ信号を生成し、前記トレリスのノードを規定するノード信号を生成、前記ブランチ毎のコストを規定するコスト信号を生成し、前記ブロック信号の候補を選択するための前記トレリスの経路を規定する経路信号を生成し、前記ブロック信号の候補を選択するとともに、
    前記候補の選択は、連続的に大きくなる閾値に対して、
    一連のブランチにおけるコスト信号を累積して、累積されたコストを取得し、前記コスト信号はブランチ信号及び/又はノード信号の関数であり、
    前記累積されたコストを、前記閾値と比較し、
    前記累積されたコストが前記閾値を超えない限り、候補を検索する、
    ことによる、候補の連続リストの生成を、備えている、
    ことを特徴とするプロセッサシステム。
  8. 少なくとも1つのエンコードされたブロック信号を受信するための受信器(1)で使用される方法であって、
    該方法は、前記ブロック信号に応じて、トレリス(18)のブランチを規定するブランチ信号を生成するステップと、前記トレリスのノードを規定するノード信号を生成するステップと、ブランチ毎のコストを規定するコスト信号を生成するステップと、前記トレリスの経路を規定する経路信号を生成するステップと、前記ブロック信号の候補を選択するステップと、を備えるとともに、
    前記候補の選択は、連続的に大きくなる閾値に対して、
    一連のブランチにおけるコスト信号を累積して、累積されたコストを取得するステップであって、前記コスト信号はブランチ信号及び/又はノード信号の関数であるステップと、
    前記累積されたコストを、前記閾値と比較するステップと、
    前記累積されたコストが前記閾値を超えない限り、候補を検索するステップと、
    を実行することによる、候補の連続リストの生成を、備えている、
    ことを特徴とする方法。
  9. 少なくとも1つのエンコードされたブロック信号を受信するとともにプロセッサシステムを備えている受信器(1)内で用いるプロセッサシステム(2)上で実行されるプログラムあって、
    該プログラムは、前記ブロック信号に応じて、トレリス(18)のブランチを規定するブランチ信号を生成する機能と、前記トレリスのノードを規定するノード信号を生成する機能と、前記ブランチ毎のコストを規定するコスト信号を生成する機能と、前記トレリスの経路を規定する経路信号を生成する機能と、前記ブロック信号の候補を選択する機能とを、前記プロセッサシステム上で実現するとともに、
    前記候補の選択は、連続的に大きくなる閾値に対して、
    一連のブランチにおけるコスト信号を累積して、累積されたコストを取得する機能であって、前記コスト信号はブランチ信号及び/又はノード信号の関数である機能と、
    前記累積されたコストを、前記閾値と比較する機能と、
    前記累積されたコストが前記閾値を超えない限り、候補を検索する機能と、
    を実現することによる、候補の連続リストの生成を、備えている、
    ことを特徴とするプログラム。
JP2004547848A 2002-10-30 2003-09-22 トレリスに基づく受信器 Expired - Fee Related JP4701343B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02079512 2002-10-30
EP02079512.6 2002-10-30
PCT/IB2003/004241 WO2004040771A1 (en) 2002-10-30 2003-09-22 Trellis-based receiver

Publications (2)

Publication Number Publication Date
JP2006505172A JP2006505172A (ja) 2006-02-09
JP4701343B2 true JP4701343B2 (ja) 2011-06-15

Family

ID=32187217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004547848A Expired - Fee Related JP4701343B2 (ja) 2002-10-30 2003-09-22 トレリスに基づく受信器

Country Status (7)

Country Link
US (1) US7197689B2 (ja)
EP (2) EP2169834A3 (ja)
JP (1) JP4701343B2 (ja)
KR (1) KR101143695B1 (ja)
CN (1) CN100557982C (ja)
AU (1) AU2003263514A1 (ja)
WO (1) WO2004040771A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130810B2 (en) 2000-09-13 2015-09-08 Qualcomm Incorporated OFDM communications methods and apparatus
US7295509B2 (en) 2000-09-13 2007-11-13 Qualcomm, Incorporated Signaling method in an OFDM multiple access system
US9148256B2 (en) 2004-07-21 2015-09-29 Qualcomm Incorporated Performance based rank prediction for MIMO design
US9137822B2 (en) 2004-07-21 2015-09-15 Qualcomm Incorporated Efficient signaling over access channel
US9246560B2 (en) 2005-03-10 2016-01-26 Qualcomm Incorporated Systems and methods for beamforming and rate control in a multi-input multi-output communication systems
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US8446892B2 (en) 2005-03-16 2013-05-21 Qualcomm Incorporated Channel structures for a quasi-orthogonal multiple-access communication system
US9520972B2 (en) 2005-03-17 2016-12-13 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9143305B2 (en) 2005-03-17 2015-09-22 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9461859B2 (en) 2005-03-17 2016-10-04 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9184870B2 (en) 2005-04-01 2015-11-10 Qualcomm Incorporated Systems and methods for control channel signaling
US9408220B2 (en) 2005-04-19 2016-08-02 Qualcomm Incorporated Channel quality reporting for adaptive sectorization
US9036538B2 (en) 2005-04-19 2015-05-19 Qualcomm Incorporated Frequency hopping design for single carrier FDMA systems
US8611284B2 (en) 2005-05-31 2013-12-17 Qualcomm Incorporated Use of supplemental assignments to decrement resources
US8879511B2 (en) 2005-10-27 2014-11-04 Qualcomm Incorporated Assignment acknowledgement for a wireless communication system
US8565194B2 (en) 2005-10-27 2013-10-22 Qualcomm Incorporated Puncturing signaling channel for a wireless communication system
US8462859B2 (en) 2005-06-01 2013-06-11 Qualcomm Incorporated Sphere decoding apparatus
US8599945B2 (en) 2005-06-16 2013-12-03 Qualcomm Incorporated Robust rank prediction for a MIMO system
US9179319B2 (en) 2005-06-16 2015-11-03 Qualcomm Incorporated Adaptive sectorization in cellular systems
US7818632B2 (en) * 2005-06-30 2010-10-19 Motorola Mobility, Inc. Code-word list algorithm
US8885628B2 (en) 2005-08-08 2014-11-11 Qualcomm Incorporated Code division multiplexing in a single-carrier frequency division multiple access system
US20070041457A1 (en) 2005-08-22 2007-02-22 Tamer Kadous Method and apparatus for providing antenna diversity in a wireless communication system
US9209956B2 (en) 2005-08-22 2015-12-08 Qualcomm Incorporated Segment sensitive scheduling
US8644292B2 (en) 2005-08-24 2014-02-04 Qualcomm Incorporated Varied transmission time intervals for wireless communication system
US9136974B2 (en) 2005-08-30 2015-09-15 Qualcomm Incorporated Precoding and SDMA support
US9144060B2 (en) 2005-10-27 2015-09-22 Qualcomm Incorporated Resource allocation for shared signaling channels
US8045512B2 (en) 2005-10-27 2011-10-25 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US9210651B2 (en) 2005-10-27 2015-12-08 Qualcomm Incorporated Method and apparatus for bootstraping information in a communication system
US9225488B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Shared signaling channel
US8477684B2 (en) 2005-10-27 2013-07-02 Qualcomm Incorporated Acknowledgement of control messages in a wireless communication system
US9225416B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Varied signaling channels for a reverse link in a wireless communication system
US8693405B2 (en) 2005-10-27 2014-04-08 Qualcomm Incorporated SDMA resource management
US9088384B2 (en) 2005-10-27 2015-07-21 Qualcomm Incorporated Pilot symbol transmission in wireless communication systems
US8582509B2 (en) 2005-10-27 2013-11-12 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US9172453B2 (en) 2005-10-27 2015-10-27 Qualcomm Incorporated Method and apparatus for pre-coding frequency division duplexing system
US8582548B2 (en) 2005-11-18 2013-11-12 Qualcomm Incorporated Frequency division multiple access schemes for wireless communication
US8831607B2 (en) 2006-01-05 2014-09-09 Qualcomm Incorporated Reverse link other sector communication
US7512870B2 (en) * 2006-08-30 2009-03-31 Cisco Technology, Inc. Method and system for improving the performance of a trellis-based decoder
US20100031130A1 (en) * 2008-08-04 2010-02-04 Legend Silicon Corp. Forward error correction (fec) and variable length code (vlc) joint decoding
US8413031B2 (en) * 2008-12-16 2013-04-02 Lsi Corporation Methods, apparatus, and systems for updating loglikelihood ratio information in an nT implementation of a Viterbi decoder
US8290298B2 (en) * 2009-01-20 2012-10-16 Mitsubishi Electric Research Laboratories, Inc. Method for temporally editing videos
CN102907030A (zh) 2011-05-27 2013-01-30 华为技术有限公司 语音信号处理方法、装置和接入网系统
US9444580B2 (en) 2013-08-06 2016-09-13 OptCTS, Inc. Optimized data transfer utilizing optimized code table signaling
US10523490B2 (en) 2013-08-06 2019-12-31 Agilepq, Inc. Authentication of a subscribed code table user utilizing optimized code table signaling
US9455799B2 (en) 2013-08-06 2016-09-27 OptCTS, Inc. Dynamic control of quality of service (QOS) using derived QOS measures
WO2016004185A1 (en) 2014-07-02 2016-01-07 OptCTS, Inc. Data recovery utilizing optimized code table signaling
KR102375951B1 (ko) 2015-07-29 2022-03-17 삼성전자주식회사 오류 감소를 위한 디코딩 장치 및 방법
RU2619533C2 (ru) * 2015-10-27 2017-05-16 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Лексикографический декодер каскадного кода
CA3026281A1 (en) 2016-06-06 2017-12-14 Agilepq, Inc. Data conversion systems and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244336A (ja) * 1999-02-09 2000-09-08 Nokia Mobile Phones Ltd 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置
JP2001177466A (ja) * 1999-12-15 2001-06-29 Nec Ic Microcomput Syst Ltd パスメトリック値計算を用いた受信チャネルの特定方法及びその方式

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157130A (ja) * 1987-12-14 1989-06-20 Toshiba Corp 逐次復号法
US5537444A (en) * 1993-01-14 1996-07-16 At&T Corp. Extended list output and soft symbol output viterbi algorithms
US5550870A (en) * 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JP3235333B2 (ja) * 1994-04-15 2001-12-04 松下電器産業株式会社 ビタビ復号方法およびビタビ復号化装置
DE19630343B4 (de) * 1996-07-26 2004-08-26 Telefonaktiebolaget L M Ericsson (Publ) Verfahren und Paket-Übertragungssystem unter Verwendung einer Fehlerkorrektur von Datenpaketen
JP3154679B2 (ja) * 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
JP3337950B2 (ja) * 1997-07-03 2002-10-28 松下電器産業株式会社 誤り訂正復号化方法及び誤り訂正復号化装置
JP3567733B2 (ja) * 1998-05-08 2004-09-22 株式会社日立製作所 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置
US6418549B1 (en) * 1998-10-30 2002-07-09 Merunetworks, Inc. Data transmission using arithmetic coding based continuous error detection
US6892343B2 (en) * 2000-03-27 2005-05-10 Board Of Regents Of The University Of Nebraska System and method for joint source-channel encoding, with symbol decoding and error correction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244336A (ja) * 1999-02-09 2000-09-08 Nokia Mobile Phones Ltd 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置
JP2001177466A (ja) * 1999-12-15 2001-06-29 Nec Ic Microcomput Syst Ltd パスメトリック値計算を用いた受信チャネルの特定方法及びその方式

Also Published As

Publication number Publication date
WO2004040771A1 (en) 2004-05-13
CN1695307A (zh) 2005-11-09
EP2169834A3 (en) 2010-10-20
EP1576734A1 (en) 2005-09-21
CN100557982C (zh) 2009-11-04
AU2003263514A1 (en) 2004-05-25
EP2169834A2 (en) 2010-03-31
JP2006505172A (ja) 2006-02-09
KR101143695B1 (ko) 2012-05-09
US20060090121A1 (en) 2006-04-27
US7197689B2 (en) 2007-03-27
KR20050061576A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
JP4701343B2 (ja) トレリスに基づく受信器
US5537444A (en) Extended list output and soft symbol output viterbi algorithms
EP1397869B1 (en) Method of decoding a variable-length codeword sequence
US7185268B2 (en) Memory system and method for use in trellis-based decoding
JP5438150B2 (ja) 通信システムでの復号化のための装置及び方法
KR100853139B1 (ko) 전송 포맷 검출 장치 및 방법
JP2003046395A (ja) 積符号の復号方法および積符号の復号装置
CN100499379C (zh) 一种卷积码译码方法
US6222889B1 (en) Trellis decoder with soft decision outputs
CN100433836C (zh) 使用冗余对视/音频和语音数据进行解码的方法和系统
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
JP2917177B2 (ja) 誤り検出方法、装置ならびに識別方法
US6968495B2 (en) Super high speed viterbi decoder using circularly connected 2-dimensional analog processing cell array
EP2605410B1 (en) Channel decoding method and tail biting convolutional decoder
JP3497399B2 (ja) ビタビ復号器
US11233532B2 (en) Information decoder for polar codes
KR100627714B1 (ko) 연판정 출력 비터비 알고리즘을 이용한 반복 복호방법
US11108415B2 (en) Method of Viterbi algorithm and receiving device
US7159167B2 (en) Method and arrangement for enhancing search through trellis
KR100399410B1 (ko) 비터비 복호기 및 그 복호 방법
JPH1127155A (ja) ビタビ復号方法及び誤り訂正復号化装置
JPH09181617A (ja) ビタビ復号回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110303

LAPS Cancellation because of no payment of annual fees